TWI600111B - Semiconductor device manufacturing method and laminate - Google Patents

Description

半導體裝置之製造方法及積層體 [相關申請案]

本申請案享有以日本專利申請案2015-53890號(申請日：2015年3月17日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之全部內容。

本發明之實施形態係關於一種半導體裝置之製造方法及積層體。

先前，於半導體裝置之製造製程中，於前步驟(晶圓製程)中對晶圓進行處理後，於後步驟中，為了收容至封裝體而使晶圓之厚度變薄(以下亦稱作薄化)。薄化係於利用接著劑將晶圓臨時接著於支持基板上之狀態下進行。又，薄化後，將支持基板自晶圓剝離，然後自晶圓之表面去除接著劑。

又，先前，作為支持基板，使用玻璃製或矽製之支持基板。玻璃製及矽製之支持基板因成本較高，故於用於一塊晶圓之薄化後，會於新的晶圓之薄化中再利用。

然而，先前，因需要建構用以再利用支持基板之環境及製程，故即便再利用支持基板亦無法充分抑制成本。又，先前，由剝落剝離或利用溶劑之清洗自晶圓去除接著劑。然而，剝落剝離中，因產生剝離後之接著劑殘餘，故存在良率變差之問題。又，於利用溶劑之清洗中，因溶劑之使用量多，故存在成本高之問題或清洗時間長之問題。

因此，尋求確保生產性且以低成本進行半導體基板之薄化。

本發明之實施形態提供可確保生產性且以低成本進行半導體基板之薄化之半導體裝置之製造方法及積層體。

本實施形態之半導體裝置之製造方法，於半導體基板中之與應研削之第1面為相反側之第2面形成含有樹脂之支持體，於該支持體上形成導電膜，藉由將第1面進行研削而使半導體基板之厚度變薄，並去除支持體及導電膜。

1‧‧‧積層體

11‧‧‧半導體基板

11a‧‧‧正面

11b‧‧‧背面

11c‧‧‧側面

12‧‧‧焊墊電極(第2電極)

13‧‧‧鈍化膜

14‧‧‧支持體

15‧‧‧導電膜

16‧‧‧保護膜

17‧‧‧矽通孔

18‧‧‧障壁金屬

19‧‧‧焊料凸塊

101‧‧‧接著劑

102‧‧‧支持帶

103‧‧‧拾取帶

111‧‧‧通孔

140‧‧‧硬化性樹脂

141‧‧‧端部

141a‧‧‧表面

D1‧‧‧厚度方向

圖1係表示本實施形態之積層體1之概略剖面圖。

圖2A~C係表示本實施形態之半導體製造法之概略剖面圖。

圖3A~D是繼圖2後之半導體裝置之製造方法之概略剖面圖。

圖4A及B是繼圖3後之半導體裝置之製造方法之概略剖面圖。

以下，參照附圖對本發明之實施形態進行說明。本實施形態並不限定本發明。

圖1係表示本實施形態之積層體1之概略剖面圖。如圖1所示，積層體1依次具備半導體基板11、焊墊電極12(第2電極)及鈍化膜13、支持體14、導電膜15、及保護膜16。

半導體基板11例如為矽基板。半導體基板11之正面11a(圖1中之上表面)為形成有半導體元件等未圖示之器件之器件面(第2面)。另一方面，半導體基板11之背面11b(圖1中之下表面)為半導體基板11之薄化中應被研削之被研削面(第1面)。

焊墊電極12與半導體基板11之正面11a相接。具體而言，焊墊電極12電連接於形成於半導體基板11之正面11a之器件。又，焊墊電極12為了於將半導體基板11單片化後進行三維安裝，而電連接於後述之 矽通孔。焊墊電極12例如亦可為Cu電極。

鈍化膜13於焊墊電極12間與半導體基板11之正面11a相接。鈍化膜13將焊墊電極12彼此絕緣。鈍化膜13例如為SiN膜。鈍化膜13亦可包含SiO₂或聚醯亞胺樹脂。

支持體14於焊墊電極12及鈍化膜13之上層，整個面地覆蓋半導體基板11之正面11a。支持體14於半導體基板11之加工(例如薄化、矽通孔之形成、切割等)時，對半導體基板11進行支持。即，支持體14對半導體基板11進行增強，使得於半導體基板11之加工時半導體基板11不會產生裂紋等破損。

支持體14為使硬化性樹脂硬化之樹脂層。硬化性樹脂可為熱硬化性樹脂及紫外線硬化性樹脂中之任一個。因支持體14為樹脂層，而可低成本地製造支持體14。又，於半導體基板11之加工後，可不使良率劣化地以低成本去除支持體14。又，可簡化半導體基板11之切割。

再者，如圖1所示，半導體基板11之端部之正面11a亦可利用階差而凹陷。又，如圖1所示，支持體14之端部141亦可與凹陷之正面11a接觸。即，支持體14之端部141亦可以覆蓋半導體基板11之側面11c及正面11a之方式向半導體基板11側突出。藉由支持體14之端部141覆蓋半導體基板11之側面11c，而可於半導體基板11之薄化時抑制於半導體基板11之端部產生毛邊。

導電膜15整個面地覆蓋支持體14之表面。導電膜15可於對半導體基板11進行加工時，用於對半導體基板11進行靜電夾持。導電膜15亦可為金屬薄膜。

保護膜16整個面地覆蓋導電膜15之表面。保護層16對支持體14之表面進行保護。保護膜16例如亦可為樹脂膜。

根據本實施形態之積層體1，因支持體14含有樹脂，而可以比玻璃製或矽製之支持基板低之成本支持半導體基板11。又，因可將支持 體14直接設置於半導體基板11上，故不會產生於利用接著劑將半導體基板接著於支持基板時所產生之接著殘餘。又，可省略利用接著劑將半導體基板接著於支持基板時所需之接著劑之剝離步驟。

因此，根據本實施形態之積層體1，可確保生產性(良率、製造效率)且以低成本進行半導體基板11之薄化。

其次，對具備圖1之積層體1之製造步驟之本實施形態之半導體裝置之製造方法進行說明。圖2A~圖2C係表示本實施形態之半導體製造法之概略剖面圖。具體而言，圖2A係表示支持體14之形成步驟之圖。圖2B係表示導電膜15及保護膜16之形成步驟之圖。圖2C係表示半導體基板11之薄化步驟之圖。

再者，初始狀態下，於半導體基板11之正面11a形成有焊墊電極12及鈍化膜13。又，首先，如圖2A所示，於半導體基板11之正面11a上塗佈硬化性樹脂140。硬化性樹脂140亦可稱作接著劑。硬化性樹脂140例如為熱硬化性樹脂或紫外線硬化性樹脂。

硬化性樹脂140亦可利用旋轉塗佈、螺旋式塗佈或印刷等而塗佈。基於增強半導體基板11以使其可經受得住加工或搬送之觀點，硬化性樹脂140之厚度亦可為50μm以上。

又，於塗佈硬化性樹脂140後，藉由將硬化性樹脂140硬化而獲得支持體14。於硬化性樹脂140為熱硬化性樹脂之情形時，利用加熱將硬化性樹脂140硬化即可。於硬化性樹脂140為紫外線硬化性樹脂之情形時，利用紫外線之照射將硬化性樹脂140硬化即可。

其次，如圖2B所示，於支持體14之表面形成導電膜15，然後，於導電膜15之表面形成保護膜16。由此，獲得圖1之積層體1。

其次，如圖2C所示，將半導體基板11薄化。於薄化時，經由導電膜15將積層體1靜電夾持於未圖示之研磨裝置。然後，利用研磨裝置之研磨部(研磨石)對半導體基板11之背面11b進行研削。再者，如 圖2C所示，半導體基板11之背面11b亦可研磨至與支持體14之端部141之表面141a相同高度之位置。

於薄化時，朝向厚度方向D1之研磨壓力會作用於半導體基板11。本實施形態中，半導體基板11由支持體14加強，因而可抑制研磨壓力所引起之半導體基板11之破損。又，藉由支持體14之端部141覆蓋半導體基板11之側面11c，而可抑制於半導體基板11之端部產生毛邊。

圖3A~圖3D係繼圖2後之半導體裝置之製造方法之概略剖面圖。具體而言，圖3A係表示矽通孔(TSV)17等之形成步驟之圖。圖3B係表示切割步驟之圖。圖3C係表示支持帶之貼附步驟之圖。圖3D係表示支持體14之去除步驟之圖。

薄化步驟(圖2C)後，如圖3A所示，形成於厚度方向D1上貫通半導體基板11之矽通孔17。於矽通孔17之形成中，首先，形成於厚度方向D1上貫通半導體基板11之通孔111(貫通孔)。通孔111形成於與焊墊電極12對應之位置。通孔111例如亦可由反應性離子蝕刻(RIE，Reactive Ion Etching)而形成。

其次，於通孔111之內周壁形成障壁金屬18。障壁金屬18例如可為Ti等。又，障壁金屬18例如可由乾式蝕刻形成。

其次，形成填埋通孔111之矽通孔17。矽通孔17於下端部與焊墊電極12接觸。矽通孔17例如亦可為Ni等。又，矽通孔17例如可由電解鍍敷或非電解鍍敷等鍍敷製程而形成。

其次，雖未圖示，但於半導體基板11之背面11b上形成配線電極。又，於半導體基板11之背面11b上形成焊料凸塊19。焊料凸塊19係用於經單片化之半導體基板11(晶片)之三維安裝。具體而言，焊料凸塊19與上層之晶片之電極(矽通孔等)電性連接。焊料凸塊19例如可為Sn等。又，於半導體基板11之背面11b上形成接著劑101。接著劑 101係為了可於晶片之三維安裝時提高與上層之晶片之接合力而使用。接著劑101例如可為感光性之聚醯亞胺樹脂等。

其次，如圖3B所示，將半導體基板11切割。切割時，為了將半導體基板11以晶片為單位而單片化(分割)，利用切割刀2將半導體基板11沿厚度方向D1切斷。切割時，厚度方向D1之剪切應力會作用於半導體基板11。本實施形態中，因半導體基板11由支持體14增強，故可抑制由切割之剪切應力引起之半導體基板11之破損。

若將半導體基板11貼附於柔軟之切割帶進行切割，容易產生黏附於切割帶之器件之缺損(碎片)。

與此相對，本實施形態中，藉由一面利用支持體14增強半導體基板11一面進行切割，而可抑制碎片。

其次，如圖3C所示，於半導體基板11之背面11b貼附支持帶102。支持帶102係於去除支持體14時，可用來保護形成於背面11b之電極。支持帶102理想為填埋形成於半導體基板11之背面11b之電極之材質。

其次，如圖3D所示，藉由將支持體14、導電膜15及保護膜16去除而使焊墊電極12露出。支持體14之去除亦可由機械研磨或使用了溶劑之蝕刻進行。藉由去除支持體14，可將半導體基板11單片化為晶片尺寸。

若使用玻璃製或矽製之支持基板，則要耗費用以建構將支持基板再利用之環境及製程之成本。又，於自支持基板剝離半導體基板後，要耗費將黏附於半導體基板之接著劑去除之功夫。又，於利用剝落剝離去除接著劑時，會因發生接著劑殘差而使得良率變差。又，於藉由利用溶劑之清洗而去除接著劑時，因溶劑之使用量增多，故要耗費成本且清洗時間變長。

與此相對，本實施形態中，因可由廉價之硬化性樹脂製造支持 體14，故可削減材料成本。又，本實施形態中，因除支持體14外不需要去除接著劑，故可削減製造工時及成本。

圖4A、圖4B係繼圖3後之半導體裝置之製造方法之概略剖面圖。具體而言，圖4A係表示帶之換貼步驟之圖。圖4B係表示單片化之半導體基板11之拾取步驟之圖。

於支持體14之去除步驟(圖3D)後，如圖4A所示，將支持帶102換貼為拾取帶103。

其次，如圖4B所示，自拾取帶103拾取經單片化半導體基板11。拾取例如亦可由真空夾頭進行。然後，將拾取之半導體基板11與其他半導體基板11一併經由矽通孔17進行三維安裝。

再者，於形成支持體14後，亦可將支持體14之表面平坦化。平坦化可由CMP(Chemical Mechanical Polishing，化學機械研磨)進行。藉由將支持體14之表面平坦化，而於薄化步驟時，於研磨裝置中可將半導體基板11之背面11b(被研削面)保持為水平。因可將半導體基板11之背面11b保持為水平，而可提高薄化後之半導體基板11之厚度之均勻性。半導體基板11之厚度之均勻性提高，由此可提高通孔111之加工精度，可適當地形成矽通孔17。由此，可進一步提高良率。

本實施形態例如亦可應用於製造NAND快閃記憶體。又，本實施形態可廣泛應用於包含薄化步驟之半導體製造製程，例如亦可應用於未形成矽通孔之製程。

如以上說明，根據本實施形態，藉由使用含有樹脂之支持體14，可確保生產性且以低成本進行半導體基板之薄化。

已對本發明之幾個實施形態進行了說明，但該些實施形態係作為示例而提示，並不意圖限定發明之範圍。該些實施形態可以其他各種形態實施，於不脫離發明之主旨之範圍內，可進行各種省略、置換、變更。該些實施形態或其變化與包含於發明之範圍或主旨同樣 地，亦包含於申請專利範圍所記載之發明極其均等之範圍內。

1‧‧‧積層體

11‧‧‧半導體基板

11a‧‧‧正面

11b‧‧‧背面

11c‧‧‧側面

12‧‧‧焊墊電極12(第2電極)

13‧‧‧鈍化膜

14‧‧‧支持體

15‧‧‧導電膜

16‧‧‧保護膜

141‧‧‧端部

141a‧‧‧表面

Claims (8)

1. 一種半導體裝置之製造方法，其包括：於半導體基板之第2面及凹陷部之側面形成支持體，上述半導體基板包含應研削之第1面及其相反側之上述第2面，且上述第2面之周緣部具備因階差而凹陷之上述凹陷部；將上述第2面上之上述支持體之表面平坦化；於上述支持體上形成導電膜；藉由將上述第1面進行研削而使上述半導體基板之厚度變薄；及去除上述支持體及上述導電膜；且上述支持體含有樹脂。
2. 如請求項1之半導體裝置之製造方法，其中上述支持體之形成包括：於上述第2面塗佈硬化性樹脂；及使上述硬化性樹脂硬化。
3. 如請求項2之半導體裝置之製造方法，其中上述支持體之形成包括：於使上述硬化性樹脂硬化後，將上述硬化性樹脂之表面平坦化。
4. 如請求項1至3中任一項之半導體裝置之製造方法，其包括：於使上述半導體基板之厚度變薄後，將上述半導體基板沿厚度方向切斷。
5. 如請求項4之半導體裝置之製造方法，其包括：於使上述半導體基板之厚度變薄、與將上述半導體基板沿上述厚度方向切斷之間，形成於上述厚度方向上貫通上述半導體基板之貫通孔，及 形成填埋上述貫通孔之第1電極。
6. 如請求項1至3中任一項之半導體裝置之製造方法，其包括：於形成上述支持體前，於上述第2面形成連接於上述第1電極之第2電極，於將上述半導體基板沿上述厚度方向切斷後，藉由去除上述支持體而使上述第2電極露出。
7. 如請求項1至3中任一項之半導體裝置之製造方法，其中由上述支持體被覆上述半導體基板之側面。
8. 一種積層體，其包括：半導體基板，其包含應研削之第1面及其相反側之第2面，且上述第2面之周緣部具備因階差而凹陷之凹陷部；支持體，其配置於上述半導體基板中之上述第2面及上述凹陷部之側面，且上述第2面上之表面被平坦化；及導電膜，其設置於上述支持體上；且上述支持體含有樹脂。