[go: up one dir, main page]

TWI697971B - 使用圖案化之晶圓幾何測量對製程引發的不對稱的偵測、量化及控制 - Google Patents

使用圖案化之晶圓幾何測量對製程引發的不對稱的偵測、量化及控制 Download PDF

Info

Publication number
TWI697971B
TWI697971B TW105119461A TW105119461A TWI697971B TW I697971 B TWI697971 B TW I697971B TW 105119461 A TW105119461 A TW 105119461A TW 105119461 A TW105119461 A TW 105119461A TW I697971 B TWI697971 B TW I697971B
Authority
TW
Taiwan
Prior art keywords
wafer
map
asymmetric
filtered
geometry
Prior art date
Application number
TW105119461A
Other languages
English (en)
Other versions
TW201712771A (zh
Inventor
佩拉迪 悟卡達拉
傑迪 辛哈
鐘勳 金
Original Assignee
美商克萊譚克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商克萊譚克公司 filed Critical 美商克萊譚克公司
Publication of TW201712771A publication Critical patent/TW201712771A/zh
Application granted granted Critical
Publication of TWI697971B publication Critical patent/TWI697971B/zh

Links

Images

Classifications

    • H10P74/203—
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H10P74/238—
    • H10P76/2041—
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/44—Testing or measuring features, e.g. grid patterns, focus monitors, sawtooth scales or notched scales
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)

Abstract

本發明揭示使用圖案化晶圓幾何量測來偵測、量化及控制程序所引入之不對稱圖徵之系統及方法。該系統可包含一幾何量測工具，其經組態以在晶圓經歷一製程之前獲得晶圓之一第一組晶圓幾何量測，及在該製程之後獲得該晶圓之一第二組晶圓幾何量測。該系統亦可包含與幾何量測工具通信之一處理器。該處理器可經組態以：基於該第一組晶圓幾何量測及該第二組晶圓幾何量測來計算一幾何變化映圖；分析該幾何變化映圖以偵測由該製程引入至晶圓幾何形狀之一不對稱組件；及基於在該晶圓幾何形狀中偵測到之不對稱組件來估計由該製程引入之一不對稱疊對誤差。

Description

使用圖案化之晶圓幾何測量對製程引發的不對稱的偵測、量化及控制 [相關申請案之交叉參考]
本申請案依據35 U.S.C.§119(e)主張2015年6月22日申請之美國臨時申請案第62/183,105號之權利。該美國臨時申請案第62/183,105號以引用之方式併入本文中。
本發明大體上係關於半導體製作之領域，且更具體言之，本發明係關於對製程引入之不對稱的偵測、量化及控制技術。
薄拋光板(諸如矽晶圓及類似者)係現代技術之十分重要之部分。例如，晶圓可係指用於積體電路及其他裝置之製作中之半導體材料之薄切片。薄拋光板之其他實例可包含磁碟基板、規距塊及類似者。儘管本文描述之技術主要係指晶圓，但應瞭解該技術亦可應用於其他類型之拋光板。術語晶圓及術語薄拋光板可在本發明中交替使用。
製作半導體裝置通常包含：使用數個半導體製程處理一基板，諸如一半導體晶圓。例如，微影係涉及將一圖案自一主光罩轉印至配置於一半導體晶圓上之一抗蝕層之一半導體製程。半導體製程之額外實例包含(但不限制於)化學機械拋光、蝕刻、沈積及離子植入。
一般而言，針對晶圓之平整度及厚度一致性建立某些需求。然而，在製作期間執行之各種程序步驟可改變沈積於晶圓上之薄膜中的應力，且導致可引起顯著失真的彈性變形，包含面內失真(IPD)及/或面外失真(OPD)。此等失真可導致下游程序中之誤差。例如，失真可導致微影圖案化或類似者中之疊對誤差。
亦已在半導體製作期間發現不對稱疊對誤差圖徵。在此情況中，不對稱被定義為偏離旋轉對稱之圖徵。例如，若疊對誤差沿晶圓之半徑變動但該疊對誤差值在一給定半徑位置處係相同的(不管晶圓上之角度位置)，則一疊對圖徵將稱為完全對稱或軸對稱。偏離軸對稱之疊對誤差圖徵的組件被稱為不對稱組件/圖徵。應注意，大部分此等不對稱圖徵趨向係不可藉由基於傳統及先進微影掃描器之疊對校正策略來校正。可由各種處理工具引入此等不對稱圖徵，諸如膜沈積、熱退火及類似者。其中需要幫助解決可由此等不對稱圖徵引起之潛在問題的系統及方法。
本發明之一項實施例係關於一種方法。該方法可包含：在一晶圓經歷一製程之前獲得該晶圓之一第一組晶圓幾何量測；在該製程之後獲得該晶圓之一第二組晶圓幾何量測：基於該第一組晶圓幾何量測及該第二組晶圓幾何量測來計算一幾何變化映圖；分析該幾何變化映圖，以偵測由該製程引入至晶圓幾何形狀之一不對稱組件；及基於在晶圓幾何形狀中偵測之不對稱組件來估計由該製程引入之一不對稱疊對誤差。
本發明之一進一步實施例亦係關於一種方法。該方法可包含：在一晶圓經歷一製程之前獲得該晶圓之一第一組晶圓幾何量測；在該製程之後獲得該晶圓之一第二組晶圓幾何量測：基於該第一組晶圓幾何量測及該第二組晶圓幾何量測來計算一幾何變化映圖；至少部分基 於該幾何變化映圖來產生以下至少一者：該晶圓之一面內失真映圖及一局部形狀曲率映圖；及至少部分基於以下至少一者來偵測一製程引入之不對稱組件：該晶圓之面內失真映圖及局部形狀曲率映圖。
本發明之一額外實施例係關於一種系統。該系統可包含一幾何量測工具，其經組態以在晶圓經歷一製程之前獲得晶圓之一第一組晶圓幾何量測，及在該製程之後獲得該晶圓之一第二組晶圓幾何量測。該系統亦可包含與該幾何量測工具通信之一處理器。該處理器可經組態以：基於該第一組晶圓幾何量測及該第二組晶圓幾何量測來計算一幾何變化映圖；分析該幾何變化映圖以偵測由該製程引入至晶圓幾何形狀之一不對稱組件；及基於在該晶圓幾何形狀中偵測到之不對稱組件來估計由該製程引入之一不對稱疊對誤差。
應瞭解，以上【發明內容】及以下【實施方式】僅為例示及解釋，且不必限制本發明。併入且構成說明書之一部分之隨附圖式繪示本發明之標的。描述及圖式一起用於解釋本發明之原理。
200‧‧‧方法
202‧‧‧步驟
204‧‧‧步驟
206‧‧‧步驟
208‧‧‧步驟
210‧‧‧步驟
212‧‧‧步驟
300‧‧‧方法
302‧‧‧步驟
304‧‧‧步驟
306‧‧‧步驟
308‧‧‧步驟
310‧‧‧步驟
312‧‧‧步驟
314‧‧‧步驟
402‧‧‧局部形狀曲率(LSC)映圖
404‧‧‧不對稱映圖以及不對稱因數
406‧‧‧映圖
500‧‧‧偵測系統
502‧‧‧晶圓幾何工具
504‧‧‧給定晶圓
506‧‧‧處理器
508‧‧‧處理工具
Pn+1‧‧‧程序步驟
熟習技術者藉由參考隨附圖式可更佳地瞭解本發明之數個優勢，其中：圖1係描繪一製程之一方塊圖；圖2係描繪使用圖案化晶圓幾何量測來偵測製程引入之不對稱圖徵之一方法之一實施例之一流程圖；圖3係描繪使用圖案化晶圓幾何量測來偵測且量化製程引入之不對稱圖徵之一方法之一實施例之一流程圖；圖4係描繪使用根據本發明經組態之一方法獲得之不對稱偵測及量化結果之一例示性情況之一圖解；及圖5係描繪根據本發明經組態之一製程引入之不對稱偵測、量化及控制系統之一實施例之一方塊圖。
現將詳細參考在隨附圖式中繪示之所揭示的標的。
根據本發明之實施例係關於使用圖案化晶圓幾何量測來偵測、量化及控制製程所引入之不對稱圖徵之系統及方法。更具體言之，晶圓幾何量測可用於評估製程引入之疊對及應力。藉由使用高解析度(例如，200μm平方像素或更小)及實質上無失真(例如，藉由使得晶圓保持垂直來達成)之晶圓幾何量測，可發展一偵測程序以在一產品線(如圖1中所展示)中偵測一可疑程序步驟Pn+1是否可能在下游疊對誤差中引入不對稱圖徵。該偵測程序可進一步經組態以量化不對稱之程度及其對疊對之影響。應設想，提供以此方式偵測且量化不對稱圖徵的能力可允許潛在問題在顯露之前(例如，微影期間)就已被擷取，且在某些實施方案中，可再最佳化引起不對稱之程序步驟Pn+1，且晶圓可再工作，從而導致顯著之循環時間及成本節省。
現在參考圖2，其展示描繪使用圖案化晶圓幾何量測來偵測製程引入之不對稱圖徵之一方法200之一實施例之一流程圖。根據本發明，一晶圓幾何工具可用於量測一程序步驟(在圖1中稱為步驟Pn+1)之前(在步驟202中)及之後(在步驟204中)之一給定晶圓之晶圓幾何形狀。應設想，晶圓幾何工具可包含能夠量測半導體晶圓之幾何形狀之任何晶圓幾何量測系統。應注意，術語晶圓幾何形狀可包含晶圓正面高度、後面高度、厚度變動、平整度及所有後續衍生物，諸如形狀、形狀差異、奈米形貌及類似者。在一些實施例中，來自KLA-Tencor之WaferSight圖案化晶圓幾何形狀(PWG)系統可用作為晶圓幾何工具。然而應瞭解，亦可在不違背本發明之精神及範疇之情況下，使用其他類型之晶圓幾何量測工具。
一旦在步驟202及204中獲得晶圓之幾何量測，則步驟206可計算兩組量測之間的差異。該結果可被稱為一幾何變化(或形狀變化)映 圖，接著可進一步分析該結果以獲得額外資訊。例如，採用形狀變化映圖之第一衍生物(如步驟208所展示)可提供關於表面斜率之變化(例如，沿x及y方向)的資訊。隨後，可基於表面斜率之變化而在步驟210中使用諸如在以下專利申請案中描述之技術來計算面內失真(IPD)：2012年5月21日申請之名稱為Overlay and Semiconductor Process Control Using a Wafer Geometry Metric之美國專利申請案第13/476,328號，該案之全文以引用之方式併入本文中。將瞭解，在不違背本發明之精神及範疇之情況下，亦可使用其他基於高階形狀之模型來計算IPD。
一旦已計算IPD，則可在步驟212中藉由分析IPD映圖內之對稱來估計不對稱。應設想，可藉由擬合多項式(諸如冊尼克多項式(Zernike polynomials)或類似者)與IPD映圖且將軸對稱組件設定為零(即，使得軸對稱無效，此係將在下文中更詳細描述之一程序)來執行此對稱分析。替代地及/或此外，亦可藉由擬合多項式與IPD映圖以獲得較高階剩餘且將某些較低階項目設定為零來執行對稱分析。在任一方法中，對稱分析之最終結果係一經篩選之IPD映圖，該IPD映圖可指示關於該IPD映圖之不對稱資訊。接著，可基於此經篩選之IPD映圖(亦可被稱為一基於IPD之不對稱映圖)來評估且報告/可視化不對稱之影響。
將瞭解，儘管圖2描繪一基於形狀斜率變化剩餘之IPD計算程序，但此一計算程序僅為例示且不意謂具有限制性。應設想，在不違背本發明之精神及範疇之情況下，可使用其他IPD計算技術來計算IPD，諸如在以下文章中描述之基於有限元件模型之IPD(FE-IPD)：2014年《Proceedings of SPIE》第9050卷第905013頁Kevin Turner等人著作Monitoring Process-Induced Overlay Errors through High-Resolution Wafer Geometry Measurements(以引用之方式併入本文中)，以及本文未具體提及之其他IPD計算技術。
應注意，儘管對IPD映圖執行對稱分析可提供十分有用之預測，即一程序步驟是否將潛在地引入不對稱，但單獨使用IPD映圖無法提供足夠資訊來準確地量化不對稱之程度及其對疊對之影響。在某些實施方案中，因此IPD度量及局部形狀曲率(LSC)度量之一組合可共同用於幫助量化不對稱之程度及其之疊對影響。
LSC度量係可用作為製程引入應力之一預測器之一形狀曲率變化度量，如在以下文章中描述：2013年《Journal of Vacuum Science & Technology B(JVST B)》31，051205，J.Gong等人著作Determining Local Residual Stresses from High Resolution Wafer Geometry Measurements(以引用之方式併入本文中)。圖3係描繪用於獲得此一形狀曲率變化度量之一方法300之一實施例之一流程圖。
更具體言之，一晶圓幾何工具可用於量測在一程序步驟之前(在步驟302中)及之後(在步驟304中)之一給定晶圓之晶圓幾何形狀。一旦在步驟302及304中獲得晶圓之幾何量測，則步驟306可計算兩組量測之間之差異。該結果可被稱為一形狀變化映圖，且採用形狀變化映圖之第二衍生物可提供關於局部形狀曲率(LSC)中之變化之資訊，此導致如步驟308中展示之一LSC映圖。
應設想，可藉由對LSC映圖執行對稱分析而估計不對稱。例如，在步驟310中，諸如冊尼克多項式或類似者之多項式可與LSC映圖擬合。在步驟312中，在擬合程序之後獲得之軸對稱組件(例如，Z0 2、Z0 4...)可與非軸對稱組件分離。其中移除軸對稱組件之LSC映圖可被稱為一基於LSC之不對稱映圖，此可在步驟314中進一步經處理以量化不對稱組件。
在某些實施方案中，可基於一「不對稱因數」量化不對稱組件。該不對稱因數可定義為相對於整體多項式擬合之非軸對稱組件之一權數。換言之，該不對稱因數可幫助界定由一給定程序步驟或一組 程序步驟引入之不對稱之一程度。
然而應注意，知道不對稱因數本身可不足以準確地量化不對稱對疊對之影響。例如，若存在高頻率場內組件，則此等組件有時可主導且隱藏通常定義為晶圓級(較低階)變動之不對稱。因此，一高頻率因數可與不對稱因數結合使用以估計不對稱對疊對之影響，且若該高頻率因數太大(大於一預界定臨限值)，則接著該不對稱因數可加權地較少。另一方面，若高頻率因數較小，則接著不對稱因數可名義上經加權。該高頻率因數可定義為不可由多項式擬合擷取之剩餘。
在某些實施方案中，IPD可用作為一高頻率因數，其可與不對稱因數組合使用以確定不對稱對下游程序(例如，疊對誤差)之影響。例如，不對稱因數可乘以IPD之量值(例如，3個標準偏差或3-西格瑪)以估計不對稱對疊對之影響。在此情況中，一晶圓可具有高程度不對稱，但若IPD之量值較低，則不對稱之疊對影響可較小。另一方面，一晶圓可具有低程度之不對稱，但若IPD之量值較高，則不對稱之影響可為顯著的。
將瞭解，儘管IPD可用作為一高頻率因數，但將該IPD用作為高頻率因數不意謂具有限制性。應設想，在不違背本發明之精神及範疇之情況下，其他晶圓幾何量測(諸如形狀、形狀斜率、奈米形貌及類似者)可與不對稱因數組合使用以確定不對稱對下游程序之影響，只要該等量測如以上描述之經適當篩選以移除軸對稱及低頻率組件。
圖4係描繪所獲得之不對稱偵測及量化結果之一例示性情況之一圖解。如圖4中所展示，可根據本發明處理一LSC映圖402，以獲得一對應之不對稱映圖以及一對應之不對稱因數404。所獲得之不對稱映圖以及不對稱因數404可與IPD資訊組合使用，以產生指示不對稱對疊對之影響之一映圖406。應設想，映圖406可呈現至一使用者(例如，一程序工程師或類似者)，以幫助使用者將所觀察之不對稱圖徵可視 化。
此外及/或替代地，映圖406可用作為可正向或反向饋入以促進疊對誤差之校正、根本原因分析以及程序控制最佳化之一程序控制參數。例如，已在以下申請案中描述使用晶圓幾何形狀之晶圓分組之程序：2014年3月20日申請之名稱為Statistical Overlay Error Prediction for Feed Forward and Feedback Correction of Overlay Errors,Root Cause Analysis and Process Control之美國專利申請案第14/220,665號，該案之全文以引用之方式併入本文中。應設想，替代(或除了)使用晶圓幾何形狀來將晶圓分類成不同晶圓群組，亦可使用不對稱映圖來促進分類程序。應設想，基於不對稱映圖之分組可幫助改良分組之準確性，繼而可幫助改良疊對誤差之校正、根本原因分析以及程序控制最佳化。
圖5係描繪經組態以使用圖案化晶圓幾何量測來偵測、量化及控制製程引入之不對稱圖徵之一偵測系統500之一方塊圖。偵測系統500可包含經組態以量測一給定晶圓504之晶圓幾何形狀之一晶圓幾何工具502。偵測系統500亦可包含與晶圓幾何工具502通信之一處理器506。處理器506可經組態以實施先前描述之各種分析方法。應設想，處理器506可實施為一單獨處理裝置或晶圓幾何工具502之一嵌入/整合之組件。亦應設想，處理器506可如以上所描述之將其之輸出提供至各種處理工具508以促進疊對誤差之校正、根本原因分析以及程序控制最佳化。
應設想，可在各種應用中明白由根據本發明之系統及方法提供之優勢。應注意，可在任何給定程序步驟處執行不對稱之偵測及量化，且可僅基於晶圓幾何形狀執行估計而無需任何疊對資料。亦應注意，相較於使用真空卡盤且具有諸多可用較低空間取樣之習知微影掃描器，在一高空間解析度設定處獲得之一實質上無失真無卡盤之晶圓 幾何量測可改良不對稱估計之準確性。
應設想，儘管以上實例之部分係關於某些特定處理工具，但根據本發明之系統及方法可應用於其他類型之處理工具，此在不違背本發明之精神及範疇之情況下亦可受益於解析度增強之量測。另外，應設想，在本發明中使用之術語晶圓可包含在製作積體電路及其他裝置中使用之半導體材料之一薄切片，以及其他薄拋光板，諸如磁碟基板、規距塊及類似者。
當由一或多個處理器通過一單一生產裝置及/或通過多個生產裝置執行指令之集合時，可在各種晶圓幾何量測工具中實施所揭示之方法。此外應瞭解，所揭示之方法中之步驟之特定順序或階層係例示性方法之實例。基於設計偏好，應瞭解可再配置該方法中之步驟之特定順序或階層且同時仍然保持本發明之範疇及精神。隨附方法主張以一樣本順序呈現各種步驟之元件，且不必意謂限制於所呈現之特定順序或階層。
據信，將藉由以上描述瞭解本發明之系統及方法及其之諸多伴隨優勢，且將明白，可在不違背所揭示之標的或不犧牲全部關鍵優勢之情況下可作出組件之形式、建構及配置之各種變化。所描述之形式僅為解釋。
200‧‧‧方法
202‧‧‧步驟
204‧‧‧步驟
206‧‧‧步驟
208‧‧‧步驟
210‧‧‧步驟
212‧‧‧步驟

Claims (17)

  1. 一種用於製程引發的不對稱的偵測及量化之方法，其包括：在一晶圓經歷一製程之前，利用一幾何量測工具來獲得該晶圓之一第一組晶圓幾何量測；在該製程之後，利用該幾何量測工具來獲得該晶圓之一第二組晶圓幾何量測；基於該第一組晶圓幾何量測及該第二組晶圓幾何量測利用一或多個處理器來計算一形狀變化映圖；利用該一或多個處理器來分析該形狀變化映圖，以偵測由該製程引入至晶圓幾何形狀之一不對稱組件，其中該分析步驟進一步包括：至少部分基於該形狀變化映圖來計算該晶圓之一面內失真(in-plane distortion)；藉由自該晶圓之該面內失真移除對稱組件來產生一經篩選之面內失真映圖；至少部分基於該經篩選之面內失真映圖來偵測該不對稱組件；基於該第一組晶圓幾何量測及該第二組晶圓幾何量測來產生一局部形狀曲率映圖；至少部分基於該局部形狀曲率映圖來偵測該不對稱組件；基於經容納於該局部形狀曲率映圖內之不對稱組件之一權數來判定一不對稱因數；判定該晶圓之該面內失真之一量值；基於該不對稱因數之一產物及該晶圓之該面內失真之該量值來量化該不對稱組件對(overlay)疊對之影響；及 基於在晶圓幾何中所偵測之該不對稱組件利用該一或多個處理器來估計由該製程所引入之一不對稱疊對誤差。
  2. 如請求項1之方法，其中該偵測該不對稱組件進一步包括：藉由自該局部形狀曲率映圖移除對稱組件來產生一經篩選之局部形狀曲率映圖；及至少部分基於該經篩選之局部形狀曲率映圖來偵測該不對稱組件。
  3. 如請求項2之方法，進一步包括：量化該不對稱組件對疊對之一影響。
  4. 如請求項1之方法，進一步包括：基於以下至少一者將該晶圓分類成複數個晶圓群組中之一者：該經篩選之面內失真映圖、該經篩選之局部形狀曲率映圖，及該不對稱組件對疊對之該影響。
  5. 如請求項1之方法，進一步包括：報告以下至少一者：在用於控制執行該製程之一製程工具之一反饋控制中，該經篩選之面內失真映圖、該經篩選之局部形狀曲率映圖，及該不對稱組件對疊對之該影響。
  6. 如請求項1之方法，進一步包括：報告以下至少一者：在用於控制一後續製程工具之一前饋控制中，該經篩選之面內失真映圖、該經篩選之局部形狀曲率映圖，及該不對稱組件對疊對之該影響。
  7. 一種用於製程引發的不對稱的偵測及量化之方法，其包括：在一晶圓經歷一製程之前，利用一幾何量測工具來獲得該晶圓之一第一組晶圓幾何量測；在該製程之後，利用該幾何量測工具來獲得該晶圓之一第二組晶圓幾何量測； 基於該第一組晶圓幾何量測及該第二組晶圓幾何量測利用一或多個處理器來計算一形狀變化映圖；至少部分基於該形狀變化映圖來產生以下至少一者：該晶圓之一面內失真映圖及一局部形狀曲率映圖；及至少部分基於以下之至少一者來偵測一製程引入之不對稱組件：該晶圓之該面內失真映圖及該局部形狀曲率映圖，其中該偵測該製程引入之不對稱組件進一步包括：基於經容納於該局部形狀曲率映圖內之不對稱組件之一權數來判定一不對稱因數；基於該第一組晶圓幾何量測及該第二組晶圓幾何量測來判定一高頻率因數；及基於該不對稱因數之一產物及該高頻率因數來量化該製程引入之不對稱組件對疊對之一影響。
  8. 如請求項7之方法，其中該偵測該製程引入之不對稱組件進一步包括：藉由自該局部形狀曲率映圖移除對稱組件來產生一經篩選之局部形狀曲率映圖；及至少部分基於該經篩選之局部形狀曲率映圖來偵測該製程引入之不對稱組件。
  9. 如請求項7之方法，其中該高頻率因數包含該晶圓之該面內失真之一量值。
  10. 如請求項7之方法，進一步包括：報告在用於控制執行該製程之一製程工具之一反饋控制中該製程引入之不對稱組件對疊對之該影響。
  11. 如請求項7之方法，進一步包括：報告在用於控制一後續製程工具之一前饋控制中該製程引入 之不對稱組件對疊對之該影響。
  12. 一種用於製程引發的不對稱的偵測及量化之系統，其包括：一幾何量測工具，其經組態以在一晶圓經歷一製程之前獲得該晶圓之一第一組晶圓幾何量測，及在該製程之後獲得該晶圓之一第二組晶圓幾何量測；及一處理器，其與該幾何量測工具通信，該處理器經組態以：基於該第一組晶圓幾何量測及該第二組晶圓幾何量測來計算一形狀變化映圖；分析該形狀變化映圖，以偵測由該製程引入至晶圓幾何形狀之一不對稱組件；至少部分基於該形狀變化映圖來計算該晶圓之一面內失真；藉由自該晶圓之該面內失真移除對稱組件來產生一經篩選之面內失真映圖；至少部分基於該經篩選之面內失真映圖來偵測該不對稱組件；基於該第一組晶圓幾何量測及該第二組晶圓幾何量測來產生一局部形狀曲率映圖；至少部分基於該局部形狀曲率映圖來偵測該不對稱組件；基於容納於該局部形狀曲率映圖內之不對稱組件之一權數來判定一不對稱因數；判定該晶圓之該面內失真之一量值；基於該不對稱因數之一產物及該晶圓之該面內失真之該量值來量化該不對稱組件對疊對之影響；及基於在晶圓幾何中所偵測之該不對稱組件來估計由該製程所引入之一不對稱疊對誤差。
  13. 如請求項12之系統，其中該處理器進一步經組態以：藉由自該局部形狀曲率映圖移除對稱組件來產生一經篩選之 局部形狀曲率映圖；及至少部分基於該經篩選之局部形狀曲率映圖來偵測該不對稱組件。
  14. 如請求項13之系統，其中該處理器進一步經組態以：量化該不對稱組件對疊對之一影響。
  15. 如請求項12之系統，其中該處理器進一步經組態以：基於以下之至少一者將該晶圓分類成複數個晶圓群組之一者：該經篩選之面內失真映圖、該經篩選之局部形狀曲率映圖，及該不對稱組件對疊對之該影響。
  16. 如請求項12之系統，其中該處理器進一步經組態以：報告以下至少一者：在用於控制執行該製程之一製程工具之一反饋控制中，該經篩選之面內失真映圖、該經篩選之局部形狀曲率映圖，及該不對稱組件對疊對之該影響。
  17. 如請求項12之系統，其中該處理器進一步經組態以：報告以下至少一者：在用於控制一後續製程工具之一前饋控制中，該經篩選之面內失真映圖、該經篩選之局部形狀曲率映圖，及該不對稱組件對疊對之該影響。
TW105119461A 2015-06-22 2016-06-21 使用圖案化之晶圓幾何測量對製程引發的不對稱的偵測、量化及控制 TWI697971B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562183105P 2015-06-22 2015-06-22
US62/183,105 2015-06-22
US14/867,226 2015-09-28
US14/867,226 US9779202B2 (en) 2015-06-22 2015-09-28 Process-induced asymmetry detection, quantification, and control using patterned wafer geometry measurements

Publications (2)

Publication Number Publication Date
TW201712771A TW201712771A (zh) 2017-04-01
TWI697971B true TWI697971B (zh) 2020-07-01

Family

ID=57586073

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105119461A TWI697971B (zh) 2015-06-22 2016-06-21 使用圖案化之晶圓幾何測量對製程引發的不對稱的偵測、量化及控制

Country Status (7)

Country Link
US (1) US9779202B2 (zh)
JP (1) JP6785802B2 (zh)
KR (1) KR102356946B1 (zh)
CN (1) CN107683475B (zh)
DE (1) DE112016002803T5 (zh)
TW (1) TWI697971B (zh)
WO (1) WO2016209625A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170199511A1 (en) * 2016-01-12 2017-07-13 Globalfoundries Inc. Signal detection metholodogy for fabrication control
US10622233B2 (en) * 2016-09-05 2020-04-14 Tokyo Electron Limited Amelioration of global wafer distortion based on determination of localized distortions of a semiconductor wafer
WO2019029933A1 (en) * 2017-08-07 2019-02-14 Asml Netherlands B.V. COMPUTER METROLOGY
EP3441819A1 (en) * 2017-08-07 2019-02-13 ASML Netherlands B.V. Computational metrology
US11282695B2 (en) 2017-09-26 2022-03-22 Samsung Electronics Co., Ltd. Systems and methods for wafer map analysis
EP3743771A1 (en) * 2018-01-24 2020-12-02 ASML Netherlands B.V. Computational metrology based sampling scheme
US10585049B2 (en) * 2018-03-10 2020-03-10 Kla-Tencor Corporation Process-induced excursion characterization
US11454949B2 (en) * 2018-03-28 2022-09-27 Kla Corporation Auto-correlation of wafer characterization data and generation of composite wafer metrics during semiconductor device fabrication
US11164768B2 (en) 2018-04-27 2021-11-02 Kla Corporation Process-induced displacement characterization during semiconductor production
TWI823942B (zh) * 2018-06-21 2023-12-01 日商東京威力科創股份有限公司 基板的缺陷檢測方法及基板的缺陷檢測裝置
US11300889B2 (en) 2018-08-22 2022-04-12 Asml Netherlands B.V. Metrology apparatus
US11393118B2 (en) 2019-06-18 2022-07-19 Kla Corporation Metrics for asymmetric wafer shape characterization
US11637043B2 (en) 2020-11-03 2023-04-25 Applied Materials, Inc. Analyzing in-plane distortion
US11829077B2 (en) * 2020-12-11 2023-11-28 Kla Corporation System and method for determining post bonding overlay
KR20230172588A (ko) 2021-04-27 2023-12-22 어플라이드 머티어리얼스, 인코포레이티드 반도체 프로세싱을 위한 응력 및 오버레이 관리
FI20215699A1 (en) * 2021-06-15 2022-12-16 Elisa Oyj Monitoring and control of a semiconductor manufacturing process
US11782411B2 (en) 2021-07-28 2023-10-10 Kla Corporation System and method for mitigating overlay distortion patterns caused by a wafer bonding tool
CN115727775A (zh) * 2021-08-31 2023-03-03 内蒙古中环协鑫光伏材料有限公司 一种单晶等径变形检测方法及装置
US20250216188A1 (en) * 2023-12-31 2025-07-03 Kla Corporation Calibration for in-plane distortion tool-to-tool matching

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120013881A1 (en) * 2010-07-19 2012-01-19 Asml Netherlands B.V. Method and Apparatus for Determining an Overlay Error
US8159650B2 (en) * 2006-03-07 2012-04-17 Nikon Corporation Device manufacturing method, device manufacturing system, and measurement/inspection apparatus
WO2013055710A1 (en) * 2011-10-11 2013-04-18 Kla-Tencor Corporation Overlay and semiconductor process control using a novel wafer geometry metric
US20150120216A1 (en) * 2013-10-29 2015-04-30 Kla-Tencor Corporation Process-Induced Distortion Prediction and Feedforward and Feedback Correction of Overlay Errors

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6077756A (en) * 1998-04-24 2000-06-20 Vanguard International Semiconductor Overlay target pattern and algorithm for layer-to-layer overlay metrology for semiconductor processing
WO2002065545A2 (en) * 2001-02-12 2002-08-22 Sensys Instruments Corporation Overlay alignment metrology using diffraction gratings
TW530336B (en) * 2001-08-21 2003-05-01 Asml Masktools Bv Lithographic method and lithographic apparatus
US7061627B2 (en) * 2002-03-13 2006-06-13 Therma-Wave, Inc. Optical scatterometry of asymmetric lines and structures
US6928628B2 (en) * 2002-06-05 2005-08-09 Kla-Tencor Technologies Corporation Use of overlay diagnostics for enhanced automatic process control
US7111256B2 (en) * 2002-06-05 2006-09-19 Kla-Tencor Technologies Corporation Use of overlay diagnostics for enhanced automatic process control
US6838217B1 (en) * 2002-06-06 2005-01-04 Taiwan Semiconductor Manufacturing Company Define overlay dummy pattern in mark shielding region to reduce wafer scale error caused by metal deposition
SG152898A1 (en) * 2002-09-20 2009-06-29 Asml Netherlands Bv Alignment systems and methods for lithographic systems
JP2005175329A (ja) * 2003-12-15 2005-06-30 Canon Inc 研磨方法及び装置
US7018855B2 (en) * 2003-12-24 2006-03-28 Lam Research Corporation Process controls for improved wafer uniformity using integrated or standalone metrology
US7418353B2 (en) 2004-10-12 2008-08-26 Wisconsin Alumni Research Foundation Determining film stress from substrate shape using finite element procedures
WO2006093722A2 (en) 2005-02-25 2006-09-08 Accent Optical Technologies, Inc. Methods and systems for determining overlay error based on target image symmetry
KR101274828B1 (ko) * 2006-01-30 2013-06-13 가부시키가이샤 니콘 처리 조건 결정 방법 및 장치, 표시 방법 및 장치, 처리 장치, 측정 장치 및 노광 장치, 기판 처리 시스템 및 프로그램을 기록한 컴퓨터 판독가능한 정보 기록 매체
US7656518B2 (en) * 2007-03-30 2010-02-02 Asml Netherlands B.V. Method of measuring asymmetry in a scatterometer, a method of measuring an overlay error in a substrate and a metrology apparatus
WO2008151083A1 (en) * 2007-05-30 2008-12-11 Kla-Tencor Corporation Feedforward/feedback litho process control of stress and overlay
US7873585B2 (en) * 2007-08-31 2011-01-18 Kla-Tencor Technologies Corporation Apparatus and methods for predicting a semiconductor parameter across an area of a wafer
DE102007046850B4 (de) * 2007-09-29 2014-05-22 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zum Bestimmen einer Überlagerungsgenauigkeit
FR2931292A1 (fr) * 2008-05-15 2009-11-20 St Microelectronics Rousset Procede de controle en temps reel de la fabrication de circuits integres a l'aide de structures de controle localisees dans l'espace modele opc
US7951615B2 (en) * 2009-04-01 2011-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for implementing multi-resolution advanced process control
KR101395733B1 (ko) * 2009-06-17 2014-05-15 에이에스엠엘 네델란즈 비.브이. 오버레이 측정 방법, 리소그래피 장치, 검사 장치, 처리 장치, 및 리소그래피 처리 셀
US8525993B2 (en) * 2009-10-07 2013-09-03 Nanometrics Incorporated Scatterometry measurement of asymmetric structures
NL2005459A (en) * 2009-12-08 2011-06-09 Asml Netherlands Bv Inspection method and apparatus, and corresponding lithographic apparatus.
WO2012062501A1 (en) * 2010-11-12 2012-05-18 Asml Netherlands B.V. Metrology method and apparatus, and device manufacturing method
KR101492205B1 (ko) * 2010-11-12 2015-02-10 에이에스엠엘 네델란즈 비.브이. 메트롤로지 방법 및 장치, 리소그래피 시스템, 및 디바이스 제조 방법
US9512397B2 (en) * 2012-03-21 2016-12-06 Shengyuan Yang Micro and nano scale structures disposed in a material so as to present micrometer and nanometer scale curvature and stiffness patterns for use in cell and tissue culturing and in other surface and interface applications
NL2010717A (en) * 2012-05-21 2013-11-25 Asml Netherlands Bv Determining a structural parameter and correcting an asymmetry property.
WO2013178404A2 (en) * 2012-05-29 2013-12-05 Asml Netherlands B.V. A method to determine the usefulness of alignment marks to correct overlay, and a combination of a lithographic apparatus and an overlay measurement system
US9430593B2 (en) 2012-10-11 2016-08-30 Kla-Tencor Corporation System and method to emulate finite element model based prediction of in-plane distortions due to semiconductor wafer chucking
US8998678B2 (en) * 2012-10-29 2015-04-07 Wayne O. Duescher Spider arm driven flexible chamber abrading workholder
US9087176B1 (en) 2014-03-06 2015-07-21 Kla-Tencor Corporation Statistical overlay error prediction for feed forward and feedback correction of overlay errors, root cause analysis and process control
WO2016124393A1 (en) * 2015-02-04 2016-08-11 Asml Netherlands B.V. Metrology method and apparatus, computer program and lithographic system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8159650B2 (en) * 2006-03-07 2012-04-17 Nikon Corporation Device manufacturing method, device manufacturing system, and measurement/inspection apparatus
US20120013881A1 (en) * 2010-07-19 2012-01-19 Asml Netherlands B.V. Method and Apparatus for Determining an Overlay Error
WO2013055710A1 (en) * 2011-10-11 2013-04-18 Kla-Tencor Corporation Overlay and semiconductor process control using a novel wafer geometry metric
TW201322353A (zh) * 2011-10-11 2013-06-01 克萊譚克公司 使用一晶圓幾何度量之疊對及半導體製程控制
US20150120216A1 (en) * 2013-10-29 2015-04-30 Kla-Tencor Corporation Process-Induced Distortion Prediction and Feedforward and Feedback Correction of Overlay Errors

Also Published As

Publication number Publication date
KR20180011357A (ko) 2018-01-31
CN107683475A (zh) 2018-02-09
WO2016209625A1 (en) 2016-12-29
TW201712771A (zh) 2017-04-01
JP6785802B2 (ja) 2020-11-18
KR102356946B1 (ko) 2022-01-27
CN107683475B (zh) 2019-05-21
US9779202B2 (en) 2017-10-03
US20160371423A1 (en) 2016-12-22
DE112016002803T5 (de) 2018-03-29
JP2018524811A (ja) 2018-08-30

Similar Documents

Publication Publication Date Title
TWI697971B (zh) 使用圖案化之晶圓幾何測量對製程引發的不對稱的偵測、量化及控制
TWI573215B (zh) 模擬由於半導體晶圓固持之平面內失真之基於有限元素模型的預測之系統及方法
JP7227992B2 (ja) 表面形状由来のオーバーレイの分解分析および分解分析を用いたオーバーレイ制御の向上
TWI532112B (zh) 使用一晶圓幾何度量之疊對及半導體製程控制
JP5758406B2 (ja) 基板トポグラフィならびにそのリソグラフィ・デフォーカスおよびオーバーレイとの関係についてのサイトに基づく定量化
TWI685906B (zh) 用於半導體製程控制之圖案化晶圓幾何量測之方法及系統
KR102120523B1 (ko) 프로세스 유도된 왜곡 예측 및 오버레이 에러의 피드포워드 및 피드백 보정
TWI642127B (zh) 使用晶圓尺寸幾何工具之晶圓高階形狀特徵化及晶圓分類之系統，方法及度量
JP7398483B2 (ja) 非対称ウエハ形状特徴付けのためのメトリック
TWI552245B (zh) 結合晶圓實體測量結果與數位模擬資料以改善半導體元件之製程的方法
WO2016089786A1 (en) Predicting and controlling critical dimension issues and pattern defectivity in wafers using interferometry
CN101859695B (zh) 由半导体晶片制造集成电路的装置和方法
EP3117454B1 (en) Patterned wafer geometry measurements for semiconductor process controls
CN108885407B (zh) 叠加方差稳定化方法及系统