[go: up one dir, main page]

TWI697082B - 降低電路板導體訊號損失的結構 - Google Patents

降低電路板導體訊號損失的結構 Download PDF

Info

Publication number
TWI697082B
TWI697082B TW108139814A TW108139814A TWI697082B TW I697082 B TWI697082 B TW I697082B TW 108139814 A TW108139814 A TW 108139814A TW 108139814 A TW108139814 A TW 108139814A TW I697082 B TWI697082 B TW I697082B
Authority
TW
Taiwan
Prior art keywords
conductor
circuit board
circuit
reducing
signal loss
Prior art date
Application number
TW108139814A
Other languages
English (en)
Other versions
TW202119563A (zh
Inventor
藍勝堃
Original Assignee
藍勝堃
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 藍勝堃 filed Critical 藍勝堃
Priority to TW108139814A priority Critical patent/TWI697082B/zh
Application granted granted Critical
Publication of TWI697082B publication Critical patent/TWI697082B/zh
Priority to US16/949,509 priority patent/US11178773B2/en
Publication of TW202119563A publication Critical patent/TW202119563A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種降低電路板導體訊號損失的結構，該電路板係由一外層線路板、或至少一內層線路板、以及一個別置於各層線路板之間的玻璃纖維樹脂膠片予以壓合而成；內層線路板在進行壓合作業之前，以及外層線路板在進行綠漆作業或高分子材料塗佈之前，其經由影像轉移製程後完成線路而形成之導體線路，需進行粗化處理使其與樹脂增加結合性；其特徵在於：在粗化後的導體線路表面，建構一個或多個以物理性或化學性方式所成型的平滑通道，使平滑通道的周緣集中電子以提升電子流的流通速度，進而降低導體線路的阻抗，達到降低導體訊號損失的功效增進。

Description

降低電路板導體訊號損失的結構
本發明係有關一種電路板，尤指在粗化的導體線路表面建構一或多個物理性的平滑通道，以減少電流通過產生阻抗之一種降低電路板導體訊號損失的結構。
按，無處不在的電子產品，不論是電視機、手機、電腦等，其內部都有電路板的存在。電路板主要的功能是將電子零件連接在一起，而印刷電路板PCB(Printed Circuit Board)，是在不導電材料所製成的基板，利用其表面貼附的導電銅箔形成銅箔基板(CCL)；電路板其導體線路的製作，係以物理方式如：刷磨、噴砂，化學方式如：微蝕等方法先將銅箔表面做適當的粗化處理，再以適當的溫度及壓力將乾膜光阻密合貼附其上；將貼好乾膜光阻的基板送入紫外線曝光機中曝光，光阻在底片透光區域受紫外線照射後會產生聚合反應(該區域的乾膜在稍後的顯影、蝕銅步驟中將被保留下來當作蝕刻阻劑)，而將底片上的線路影像移轉到板面乾膜光阻上，先以鹼性水溶液如：碳酸鈉水溶液將膜面上未受光照的區域顯影去除，再用化學方式如：鹽酸水溶液、或硫酸、雙氧水混合溶液、或鹼性水溶液，將裸露出來的銅箔腐蝕去除，以完成導體線路之線路製程。
次按，由於電子產品多朝向快速與功能性的方向發展，因此單面電路板已演進到多層電路板的運用；一般多層電路板之結構如圖3所示，係由至少一片之外層線路板910與至少一片之內層線路板920所構成，各層線路板上分別具有導體線路930，以及連結各層導體線路930之導通孔940；其製作流程如圖1所示，其係將複數片已完成內層導體線路製程901(含光阻壓模、光阻曝光、 光阻顯影與線路蝕刻)的電路板，藉由一玻璃纖維樹脂膠片置於各片之間以進行壓合903：而在壓合之前，該導體線路需先進行粗化處理902，使其在壓合過程中得與該玻璃纖維樹脂膠片產生良好的黏合性能。壓合成一體之複數片內層電路板即可進行包括導通孔(含埋孔、盲孔)、零件固定孔之鑽孔作業904，續將該導通孔予以鍍銅905，以完成層間電路的連通。接續則進行外層板的導體線路製程906(含光阻壓模、光阻曝光、光阻顯影與線路蝕刻)、與後續之綠漆908作業，其係在導體線路上面披覆一絕緣樹脂層以避免其氧化；而在綠漆908作業之前，該導體線路亦需進行粗化處理907，使其在綠漆、或是高分子材料塗佈908過程中該導體線路得與該絕緣樹脂層產生良好的結合性。
經查，前述之內層電路板920與外層電路板910都經由粗化處理902/907，使其導體線路930形成粗化表面950，以提升其與樹脂產生較佳的結合性，惟查，依據集膚效應(Skin Effect)原理及新竹工業技術研究院等單位的研究報告，金屬在不同的頻率下的集膚效應，當頻率越高，電流越會往表面集中，且傳輸線在傳輸高頻訊號時，由於高斯定律，電場主要集中於內層，導致電流強耦合區域也在金屬的內側，由於高頻有集膚效應，所以越高的頻率，電流會越集中於金屬表面，所以如果PCB的金屬表面粗糙度越高，傳輸損號越高。是以，如圖2所示導體線路930的表面粗化，將使得導體線路930表面的電子流速降低，並使通過該導體線路的電流阻抗增加，進而造成傳輸訊號的速率低落。由於多層電路板係應用層間電路以傳輸各種元件與設備的控制訊號，而粗化流程卻降低了傳輸訊號的效率，因此如何改善粗化流程的負面效益乃成為本發明人所要思考改進的課題。
緣是，本發明之主要目的，係在提供一種在內、外層電路板中完成粗化的導體線路表面，建構一個或多個以物理性或化學性方式所成型的平滑通 道，以減少電流通過產生阻抗之一種降低電路板導體訊號損失的結構。
本發明係應用集膚效應(Skin effect)的原理，使電流集中在導體的「皮膚」部分，以降低電流流通的阻抗；由於電場驅動電子運動，也就是電流，而電流流動時，便會在其周圍形成一個磁場，依據安培右手定則，若姆指指著電流方向，磁場的方向為其餘四指彎曲的方向，其強度在中心最強，離中心越遠越弱(與距離的平方成反比)。當電流大小發生變化時，磁場強度也隨之變化，這個變化的磁場又會形成一個反向電場(愣次定律)。同理，導體的中心磁場變化量最大，反向電場也最大。如此一來一往，使得導體中心的電場密度遠小於外側，即導體中心的電流密度遠小於外側，因而形成了集膚效應。
為達上述目的，本發明所採用的技術手段，包含：該電路板係將至少一外層線路板、至少一內層線路板、以及一個別置於各層線路板之間的玻璃纖維樹脂膠片予以壓合；且在壓合之前，該內層線路板經由影像轉移製程後完成線路而形成導體線路，且其導體線路的表面採行粗化處理，使其在壓合過程中得與該玻璃纖維樹脂膠片產生黏合性能；該外層線路板係在經由影像轉移製程後完成線路而形成導體線路，且在進行綠漆作業、或是以高分子材料塗佈之前，其導體線路亦需進行粗化處理，使其與綠漆作業之絕緣樹脂層、或是以高分子材料塗佈當作絕緣層增加結合性；其特徵在於：至少在該內、外層線路板其中之一，在其經粗化處理後的導體線路表面，建構一平滑通道，使該平滑通道的周緣集中電子以提升電子流的流通速度，進而降低導體線路的阻抗，達到降低導體的訊號損失。
依據前揭特徵，本發明中該平滑通道更包括為矩形溝槽或其他幾何形狀之溝槽所構成。
依據前揭特徵，本發明中該平滑通道包括為單一溝槽所構成。
依據前揭特徵，本發明中該平滑通道包括為複數溝槽所構成。
依據前揭特徵，本發明中該平滑通道包括以物理性方式、化學性方式，或其二者的組合方式所成型。其包括以：雷射切割、機械切割、影像轉移的製造流程、電漿蝕刻其中任一或其組合式。
藉助前揭特徵，本發明「降低電路板導體訊號損失的結構」具有如下之效益：本發明係在內、外層線路板經粗化處理後的導體線路表面，建構一個或多個以物理性或化學性方式所成型的平滑通道，基於集膚效應的原理，電流將集中在導體「皮膚」部分的特性，則複數條幾何形狀之溝槽，將使導體線路的「皮膚」平滑面積增大，更可以提升電子流在導體線路的流通速度，進而降低導體線路的阻抗，達到降低導體訊號損失的功效增進。
10:內層線路板
20:外層線路板
30:基板
40:導體線路
50:粗化表面
501:山峰
502:山谷
60:平滑通道
80:玻璃纖維樹脂膠片
101:內層導體線路製程
102:粗化處理
103:建構平滑通道
104:壓合
105:鑽孔
106:鍍銅
107:外層導體線路製程
108:粗化處理
109:建構平滑通道
110:綠漆作業
601:第一平滑通道
602:第二平滑通道
e-:電子
I:電流
S:平滑通道寬度
S1:第一通道寬度
S2:第二通道寬度
W:導體線路寬度
圖1：係一種習用多層電路板之製造流程圖。
圖2：係導體線路表面粗化作業之示意圖。
圖3：係一種習用多層電路板之結構示意圖。
圖4：係多層電路板之結構示意圖。
圖5：係本發明降低電路板導體訊號損失結構之製造流程圖。
圖6A：係導體線路表面粗化之結構示意圖。
圖6B：係導體線路表面建構平滑通道之結構示意圖。
圖7A：係導體線路表面粗化其電流流速降低之示意圖。
圖7B：係導體線路建構平滑通道其電流流速提升之示意圖。
圖8：係本發明建構一條矩形平滑通道之結構示意圖。
圖9：係本發明建構二條矩形平滑通道之結構示意圖。
為充分瞭解本發明，茲藉由下述具體之實施例，並配合所附之圖式，對本發明做一詳細說明。本領域技術人員可由本說明書所公開的內容瞭解本發明的目的、特徵及功效。須注意的是，本發明可通過其他不同的具體實施例加以實施或應用，本說明書中的各項細節亦可基於不同觀點，在不悖離本發明的精神下進行各種變更。另外，本發明所附之圖式僅為簡單示意說明，並非依實際尺寸的描繪。以下的實施方式將進一步詳細說明本發明的相關技術內容，但所公開的內容並非用以限制本發明的技術範圍。說明如後：
首先，請參閱圖4所示，為多層電路板的結構，係包括至少一外層線路板20、至少一內層線路板10、以及一個別置於該各層線路板10/20之間的玻璃纖維樹脂膠片80，應用一壓合機予以壓合而成；而本發明中，係視電子產品的需要，可將該結構擴充為複數片之內層線路板10，亦可將其上、下兩層製成外層線路板20之結構。本發明「降低電路板導體訊號損失的結構」之製造流程，如圖5所示，其係先將複數片之銅箔基板進行包括光阻壓模、光阻曝光、光阻顯影與線路蝕刻之內層導體線路製程101，使該銅箔基板形成具有導體線路40之內層線路板10，續將該導體線路40進行粗化處理102使其形成粗化表面50，並在該導體線路40表面建構物理性的平滑通道103/60，再藉由一玻璃纖維樹脂膠片80置於各片線路板之間，應用一壓合機以進行壓合104；壓合成一體之複數片內層電路板10即可進行鑽孔105作業，該鑽孔105係包括導通孔(含埋孔)與零件固定孔，接續則將該導通孔予以鍍銅106，以完成各層間其導體線路40之電路連通。接續係對外層板進行包括光阻壓模、光阻曝光、光阻顯影與線路蝕刻之外層導體線路製程107，使外層線路板20具有導體線路40，續將該導體線路40進行粗化處理108使其形成粗化表面50，並在該導體線路40表面建構物理性的平滑通道109/60，而後續之綠漆110作業，其係在導體線路40上面披覆一絕緣樹脂層以避免其氧化。
由於電路板上導體線路的表面粗化，將造成傳輸訊號的速率低落，圖5A所示，為內、外層線路板10/20其基板30上形成導體線路40的配置狀況，而圖6A所示，為粗化表面50的導體線路40，其形狀如同無數的山峰501與山谷502，由於電子e-在該導體線路40上流動就如同翻山越嶺一般，阻力重重，故其電流I通過該導體線路40將因阻抗而降低流速；集膚效應(Skin effect)的原理，則在使電流集中於導體的「皮膚」，以降低電流流通的阻抗；因此本發明乃應用其原理，如圖5B所示，在該導體線路40的表面建構一平滑通道60；本實施例中，該平滑通道60包括以物理性方式、化學性方式，或其二者的組合方式所成型；其包括以：雷射切割、機械切割、影像轉移的製造流程、電漿蝕刻其中任一或其組合式。再者，本發明所述的平滑通道60，其中該「平滑」係指相對於該導體線路40的粗化表面50而言，並非指完全的光滑面，因無論是物理性或化學性加工，皆不易獲致完全的光滑面，此為習知技術及知識，容不贅述。何況本發明係應用集膚效應(Skin effect)的原理，只要該電路板上的導體線路有一條「非粗化」的表面通道，即可避免傳輸訊號的速率低落。
再從圖6B的示意圖可進一步了解，平滑通道60就好比前述的山峰501與山谷502被剷平，由於電子e-在該導體線路40上流動如同平路行走一般，阻力甚小，故其電流I通過該導體線路40將因阻抗降低而提高流速；本發明中該平滑通道60的斷面形狀包括為矩形溝槽或其他幾何形狀之溝槽所構成，且平滑通道60的數量更可依導體線路40的大小，在表面建構成複數條。基於集膚效應將使電流集中在導體「皮膚」的特性，則複數條幾何形狀之溝槽，將使導體線路「皮膚」的平滑表面積增大，因此更可以提升電子流在導體線路40的流通速度，進而降低電流的阻抗，達到降低導體訊號損失的功效，如圖8~9所示；本發明中，在導體線路40的表面建構平滑通道60，係在降低導體線路阻抗進而降低導體訊號的損失；惟，粗化表面50上過大的平滑通道60，亦將減低導 體線路40與樹脂間的結合性，因此，無論如圖8所示係建構一平滑通道60，或如圖9所示係建構一第一平滑通道601與一第二平滑通道602，其平滑通道寬度S，或第一通道寬度S1與第二通道寬度S2的總合，若控制在不大於該導體線路寬度W的1/3，則將會有最佳的結合性與訊號傳輸效益。
由於本發明係在內、外層線路板10/20經粗化處理後的導體線路40表面，建構一個或多個以物理性或化學性方式所成型的平滑通道60，且該平滑通道60包括矩形溝槽或其他幾何形狀之溝槽，以及該平滑通道60更可建構成複數條；基於集膚效應的原理，電流將集中在導體「皮膚」的特性，則複數條幾何形狀之溝槽，將使導體線路的「皮膚」平滑表面積增大，更可以提升電子流在導體線路的流通速度，進而降低導體線路的阻抗，達到降低導體訊號損失的功效增進。
綜上所述，本發明所揭示之技術手段，確具「新穎性」、「進步性」及「可供產業利用」等發明專利要件，祈請 鈞局惠賜專利，以勵發明，無任德感。
惟，上述所揭露之圖式、說明，僅為本發明之較佳實施例，大凡熟悉此項技藝人士，依本案精神範疇所作之修飾或等效變化，仍應包括在本案申請專利範圍內。
10:內層線路板
20:外層線路板
30:基板
40:導體線路
50:粗化表面
60:平滑通道

Claims (6)

  1. 一種降低電路板導體訊號損失的結構，該電路板係將至少一外層線路板、至少一內層線路板、以及一個別置於各層線路板之間的玻璃纖維樹脂膠片予以壓合；且在壓合之前，該內層線路板經由影像轉移製程後完成線路而形成導體線路，且其導體線路的表面採行粗化處理，使其在壓合過程中得與該玻璃纖維樹脂膠片產生黏合性能；該外層線路板係在經由影像轉移製程後完成線路而形成導體線路，且在進行綠漆作業、或是以高分子材料塗佈之前，其導體線路亦需進行粗化處理，使其與綠漆作業之絕緣樹脂層、或是以高分子材料塗佈當作絕緣層增加結合性；其特徵在於：至少在該內、外層線路板其中之一，在其經粗化處理後的導體線路表面，建構一個平滑通道，使該平滑通道的周緣集中電子以提升電子流的流通速度，進而降低導體線路的阻抗，達到降低導體的訊號損失。
  2. 如申請專利範圍第1項所述之降低電路板導體訊號損失的結構，其中，該平滑通道更包括為矩形溝槽或其他幾何形狀之溝槽所構成。
  3. 如申請專利範圍第2項所述之降低電路板導體訊號損失的結構，其中，該平滑通道包括為單一溝槽所構成。
  4. 如申請專利範圍第2項所述之降低電路板導體訊號損失的結構，其中，該平滑通道包括為複數溝槽所構成。
  5. 如申請專利範圍第1項所述之降低電路板導體訊號損失的結構，其中，該平滑通道包括以物理性方式、化學性方式，或其二者的組合方式所成型。
  6. 如申請專利範圍第5項所述之降低電路板導體訊號損失的結構，其中，該平滑通道的成型方式包括以：雷射切割、機械切割、影像轉移的製造流程、電漿蝕刻其中任一或其組合式。
TW108139814A 2019-11-01 2019-11-01 降低電路板導體訊號損失的結構 TWI697082B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108139814A TWI697082B (zh) 2019-11-01 2019-11-01 降低電路板導體訊號損失的結構
US16/949,509 US11178773B2 (en) 2019-11-01 2020-10-30 Conductor trace structure reducing insertion loss of circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108139814A TWI697082B (zh) 2019-11-01 2019-11-01 降低電路板導體訊號損失的結構

Publications (2)

Publication Number Publication Date
TWI697082B true TWI697082B (zh) 2020-06-21
TW202119563A TW202119563A (zh) 2021-05-16

Family

ID=72176194

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108139814A TWI697082B (zh) 2019-11-01 2019-11-01 降低電路板導體訊號損失的結構

Country Status (2)

Country Link
US (1) US11178773B2 (zh)
TW (1) TWI697082B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060231923A1 (en) * 2002-06-18 2006-10-19 Nec Electronics Corporation Inductor for semiconductor integrated circuit and method of fabricating the same
US20130200521A1 (en) * 2012-02-07 2013-08-08 International Business Machines Corporation Inductors and wiring structures fabricated with limited wiring material
US20170179055A1 (en) * 2013-10-25 2017-06-22 Mediatek Inc. Semiconductor structure
US10349521B2 (en) * 2016-11-10 2019-07-09 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with adhesion promoting shape of wiring structure
TWM591704U (zh) * 2019-11-01 2020-03-01 藍勝堃 降低電路板導體訊號損失的結構

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006229115A (ja) * 2005-02-21 2006-08-31 North:Kk 配線基板製造用金属部材と、それを用いた配線基板の製造方法
US20080303150A1 (en) * 2007-06-08 2008-12-11 Chien-Wei Chang High-Density Fine Line Structure And Method Of Manufacturing The Same
US20090001547A1 (en) * 2007-06-30 2009-01-01 Chien-Wei Chang High-Density Fine Line Structure And Method Of Manufacturing The Same
US8471375B2 (en) * 2007-06-30 2013-06-25 Kinsus Interconnect Technology Corp. High-density fine line structure and method of manufacturing the same
US20090008766A1 (en) * 2007-07-02 2009-01-08 Chien-Wei Chang High-Density Fine Line Structure And Method Of Manufacturing The Same
TW201216801A (en) * 2010-10-01 2012-04-16 Hung-Ming Lin Manufacturing method of circuit board
TWI441585B (zh) * 2012-02-29 2014-06-11 Line laminating circuit structure
US20130255858A1 (en) * 2012-04-03 2013-10-03 Jun-Chung Hsu Method of manufacturing a laminate circuit board
US20130284500A1 (en) * 2012-04-25 2013-10-31 Jun-Chung Hsu Laminate circuit board structure
US11145621B2 (en) * 2018-06-06 2021-10-12 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US11508676B2 (en) * 2019-05-15 2022-11-22 Intel Corporation Density-graded adhesion layer for conductors

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060231923A1 (en) * 2002-06-18 2006-10-19 Nec Electronics Corporation Inductor for semiconductor integrated circuit and method of fabricating the same
US20130200521A1 (en) * 2012-02-07 2013-08-08 International Business Machines Corporation Inductors and wiring structures fabricated with limited wiring material
US20170179055A1 (en) * 2013-10-25 2017-06-22 Mediatek Inc. Semiconductor structure
US10349521B2 (en) * 2016-11-10 2019-07-09 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with adhesion promoting shape of wiring structure
TWM591704U (zh) * 2019-11-01 2020-03-01 藍勝堃 降低電路板導體訊號損失的結構

Also Published As

Publication number Publication date
TW202119563A (zh) 2021-05-16
US11178773B2 (en) 2021-11-16
US20210136919A1 (en) 2021-05-06

Similar Documents

Publication Publication Date Title
TWI665949B (zh) 柔性電路板及其製作方法
US11690178B2 (en) Multilayer printed wiring board and method of manufacturing the same
JP2009253270A (ja) 印刷回路基板及びその製造方法
JP2008109140A (ja) 回路基板及びその製造方法
TW201820617A (zh) 高頻信號傳輸結構及其製作方法
CN103442529B (zh) 一种印制电路高密度叠孔互连方法
JP7608310B2 (ja) 回路基板の製造方法
TW201515536A (zh) 電路板及其製作方法
CN107484361A (zh) 一种高速pcb的制作方法及高速pcb
TWI531286B (zh) 多層電路板及其製作方法
KR100872131B1 (ko) 인쇄회로기판 제조방법
KR100920824B1 (ko) 인쇄회로기판 및 전자기 밴드갭 구조물의 제조방법
CN101640976A (zh) 柔性电路板的制作方法
CN211210026U (zh) 降低电路板导体信号损失的结构
TWI697082B (zh) 降低電路板導體訊號損失的結構
TWM591704U (zh) 降低電路板導體訊號損失的結構
CN117881112B (zh) 一种28层8阶Ultra HDI及其制作方法
CN109195363B (zh) 一种z向互连的pcb的制作方法及pcb
KR101596098B1 (ko) 인쇄회로기판의 제조방법
CN112839426B (zh) 降低电路板导体信号损失的结构
KR101022965B1 (ko) 다층 인쇄회로기판 및 그 제조방법
TW201008431A (en) Method for manufacturing flexible printed circuit boards
TWI608765B (zh) 電路板及其製作方法
CN207802504U (zh) 插入损耗低的线路板
CN101808473B (zh) 精细线路结合力改善装置及其制造方法