[go: up one dir, main page]

TWI695512B - 橫向擴散金屬氧化物半導體裝置和其製造方法 - Google Patents

橫向擴散金屬氧化物半導體裝置和其製造方法 Download PDF

Info

Publication number
TWI695512B
TWI695512B TW108106309A TW108106309A TWI695512B TW I695512 B TWI695512 B TW I695512B TW 108106309 A TW108106309 A TW 108106309A TW 108106309 A TW108106309 A TW 108106309A TW I695512 B TWI695512 B TW I695512B
Authority
TW
Taiwan
Prior art keywords
layer
conductor
region
semiconductor device
dielectric layer
Prior art date
Application number
TW108106309A
Other languages
English (en)
Other versions
TW202005092A (zh
Inventor
步東 游
喻慧
王猛
杜益成
彭川
黃賢國
Original Assignee
大陸商矽力杰半導體技術（杭州）有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商矽力杰半導體技術（杭州）有限公司 filed Critical 大陸商矽力杰半導體技術（杭州）有限公司
Publication of TW202005092A publication Critical patent/TW202005092A/zh
Application granted granted Critical
Publication of TWI695512B publication Critical patent/TWI695512B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/115—Resistive field plates, e.g. semi-insulating field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明提供了一種橫向擴散金屬氧化物半導體裝置和其製造方法，在所述橫向擴散金屬氧化物半導體裝置中，將位於第一介電質層和耐壓層上方的導體層分為至少部分位於所述第一介電質層的第一導體，以及至少部分位於所述耐壓層上的第二導體，且使得所述第一導體和第二導體空間隔離，所述第一導體和第二導體可以接不同的電位，使得所述半導體裝置在關斷狀態仍能保持較高的崩潰電壓。此外，所述半導體裝置的源電極由所述源極區上方延伸至至少部分所述第二導體上方，可以避免所述第一導體和第二導體斷開位置處的電場出現跌落的現象，從而改善了所述半導體裝置的耐壓性能。

Description

橫向擴散金屬氧化物半導體裝置和其製造方法
本發明關於半導體裝置及其製造方法，更具體地，關於一種橫向擴散金屬氧化物半導體裝置和其製造方法。
在現有的橫向擴散金屬氧化物半導體裝置100如圖1所示，其一般包括P型基板PSUB，位於P型基板PSUB中的高壓N型井區HVNW，P型體區Pbody和N型漂移區N-drift均形成於高壓N型井區HVNW中，源極區N+與汲極區N+分別形成於P型體區Pbody和N型漂移區N-drift中，體接觸區P+也形成於體區Pbody中並與源極區N+相接觸，且在半導體裝置100的表面，還設置有與源極區相鄰的閘介電質層(圖中未標記)以及位於閘介電質層和汲極區之間的厚氧層Oxide，閘極導體poly覆蓋所述閘介電質層並延伸至厚氧層Oxide上。 由上可見，在於半導體裝置100中，閘極導體Poly由閘介電質層上直接延伸至厚氧層Oxide上，整個導體層Poly均作為閘極導體，其透過閘電極接收控制半導體裝置100導通和關斷的控制電壓。因此，在半導體裝置100處於關斷狀態時，厚氧層Oxdie上的電位不能輔助耗盡N型漂移區N-drift，無法保持裝置的耐高壓崩潰性能。此外，閘電極延伸至N型漂移區N-drift上方，閘漏區腳疊較大，使得閘極電荷Qgd較大，使得半導體裝置100的高頻應用受限。
有鑑於此，本發明提供一種橫向擴散金屬氧化物半導體裝置和其製造方法，以使得橫向擴散金屬氧化物半導體裝置既具有較高的耐崩潰電壓，又具有較低的導通電阻，且還具有較低的閘極電荷，使得所述半導裝置適應於高頻應用。 一種橫向擴散金屬氧化物半導體裝置，其中，包括： 基層， 位於所述基層中源極區與汲極區， 位於所述基層的第一表面且與所述源極區相鄰的第一介電質層， 位於所述基層的第一表面的耐壓層，所述耐壓層位於所述第一介電質層與所述汲極區之間， 至少部分位於所述第一介電質層上的第一導體， 至少部分位於所述耐壓層上的第二導體， 與所述源極區電連接的源電極， 其中，所述第一導體和第二導體空間隔離，且所述源電極由所述源極區上方延伸至至少部分所述第二導體的上方。 較佳地，所述的橫向擴散金屬氧化物半導體裝置還包括位於所述基層的第一表面上的層間介電質層，所述層間介電質層裸露所述源極區，所述源電極包括穿過所述層間介電質層而與所述源極區接觸的第一部分，以及位於所述層間介電質層表面並延伸至至少部分所述第二導體上方的第二部分。 較佳地， 所述的橫向擴散金屬氧化物半導體裝置還包括與所述第一導體電連接的閘電極，以及和第二導體電連接的第一場板電極， 所述閘電極與所述第一場板電極接不同的電位。 較佳地，所述第一場板電極與所述源電極接相同的電位。 較佳地，所述的橫向擴散金屬氧化物半導體裝置還包括至少一個第三導體，各個所述第三導體均位於所述耐壓層上方，各個所述第三導體彼此空間隔離，且各個所述第三導體與所述第二導體空間隔離。 較佳地，所述的橫向擴散金屬氧化物半導體裝置還包括與各個所述第三導體對應電連接的各個第二場板電極， 在各個所述第二場板電極中，越靠近所述汲極區的第二場板電極所接的電位越高。 較佳地，所述第二導體和第一導體中的一個導體層的一部分覆蓋在所述第一介電質層和耐壓層的交界處上方。 較佳地，所述耐壓層為第二介電質層，且所述第二介電質層的厚度大於所述第一介電質層。 較佳地，所述的橫向擴散金屬氧化物半導體裝置還包括位於所述基層中的漂移區和體區， 所述汲極區位於所述漂移區中，且所述耐壓層的至少部分位於所述漂移區上方， 所述源極區位於所述體區中，且所述第一介電質層的至少部分位於所述體區上方。 較佳地，所述的橫向擴散金屬氧化物半導體裝置還包括位於所述基層中的減小表面場效應層，所述減小表面場效應層位於所述體區和漂移區下方，且與所述體區具有相同摻雜類型，而與所述漂移區具有不同的摻雜類型。 較佳地，所述減小表面場效應層與所述漂移區之間的第一間距大於零。 較佳地，所述減小表面場效應層與所述體區之間的第二間距小於或等於所述第一間距。 較佳地，所述的橫向擴散金屬氧化物半導體裝置還包括位於所述基層中，且位於所述減小表面場效應層下方的隔離層， 所述隔離層將所述減小表面場效應層與所述基層隔離。 較佳地，所述漂移區的摻雜濃度越大，所述第一間距越小。 較佳地，所述基層包括半導體基板和位於所述半導體基板中的高壓井區， 所述漂移區，體區和減小表面場效應區均位於所述高壓井區中， 所述半導體基板的摻雜類型與所述減小表面場效應層的摻雜類型相同，而所述高壓井區的摻雜類型與所述減小表面場效層的摻雜類型不同。 一種橫向擴散金屬氧化物半導體裝置的製造方法，其中包括： 在基層中形成源極區和汲極區， 在所述基層的第一表面形成第一介電質層，所述第一介電質層與所述源極區相鄰， 在所述第一介電質層和汲極區之間形成耐壓層， 在所述第一介電質層和耐壓層上方形成導體層， 蝕刻所述導體層，形成至少部分位於所述第一介電質層上的第一導體，以及至少部分位於所述耐壓層上的第二導體，所述第一導體和第二導體空間隔離， 形成與所述源極區電連接的源電極，且使得所述源電極延伸至至少部分所述第二導體的上方。 較佳地，在形成所述源電極之前，所述的製造方法還包括在所述基層的第一表面上形成層間介電質層，所述層間介電質層裸露所述源極區，所述源電極包括穿過所述層間介電質層而與所述源極區接觸的第一部分，以及位於所述層間介電質層表面並延伸至至少部分所述耐壓層上方的第二部分。 較佳地，所述的製造方法還包括形成與所述第一導體電連接的閘電極，以及形成和第二導體電連接的第一場板電極， 且將所述閘電極與所述第一場板電極接不同的電位。 較佳地，所述的製造方法還包括將所述第一場板電極與所述源電極接相同的電位。 較佳地，在蝕刻所述導體層形成所述第一導體和第二導體時，還在所述耐壓層上至少形成一個第三導體，各個所述第三導體彼此空間隔離，且各個所述第三導體與所述第二導體空間隔離。 較佳地，所述的製造方法還包括形成與各個所述第三導體對應電連接的各個第二場板電極， 在各個所述第二場板電極中，使越靠近所述汲極區的第二場板電極所接的電位越高。 較佳地，所述的製造方法還包括在所述基層中形成漂移區、體區和減小表面場效應層， 其中，所述汲極區位於所述漂移區中，且所述耐壓層的至少部分位於所述漂移區上方， 所述源極區位於所述體區中，且所述第一介電質層的至少部分位於所述體區上方， 所述減小表面場效應層位於所述體區和漂移區下方，且與所述體區具有相同摻雜類型，而與所述漂移區具有不同的摻雜類型。 較佳地，所述的製造方法還包括在所述基層中形成位於所述減小表面場效應層下方的隔離層， 所述隔離層將所述減小表面場效應層與所述基層隔離。 由上可見，依據本發明提供的橫向擴散金屬氧化物半導體裝置和其製造方法中，將位於第一介電質層和耐壓層上方的導體層分為至少部分位於所述第一介電質層的第一導體，以及至少部分位於所述耐壓層上的第二導體，且使得所述第一導體和第二導體空間隔離，所述第一導體和第二導體可以接不同的電位，使得所述半導體裝置在關斷狀態仍能保持較高的崩潰電壓。此外，所述半導體裝置的源電極由所述源極區上方延伸至至少部分所述第二導體上方，可以避免所述第一導體和第二導體斷開位置處的電場出現跌落的現象，從而改善了所述半導體裝置的耐壓性能。
以下將參照圖式更詳細地描述本發明。在各個圖式中，相同的組成部分採用類似的圖式標記來表示。為了清楚起見，圖式中的各個部分沒有按比例繪製。此外，可能未示出某些公知的部分。為了簡明起見，可以在一幅圖中描述經過數個步驟後獲得的裝置。在下文中描述了本發明的許多特定的細節，例如每個組成部分的裝置、材料、尺寸、處理技術和技術，以便更清楚地理解本發明。但正如所屬技術領域中具有通常知識者能夠理解的那樣，可以不按照這些特定的細節來實現本發明。 圖2為依據本發明實施例一提供的一種橫向擴散金屬氧化物半導體裝置200的結構示意圖。依據本發明實施例一提供的半導體裝置主要包括：基層，位於基層中源極區與汲極區，位於所述基層的第一表面且與所述源極區相鄰的第一介電質層，位於所述基層的第一表面的耐壓層，所述耐壓層位於所述第一介電質層與所述汲極區之間，位於所述第一介電質層上的第一導體，位於所述耐壓層上的第二導體，與所述源極區電連接的源電極，其中，所述第一導體和第二導體空間隔離，且所述源電極由所述源極區上方延伸至至少部分所述第二導體的上方。其中，所述空間隔離是所述第一導體和第二導體在空間位置上是不接觸的，是相互隔開的。 在半導體裝置200中，所述源極區和汲極區均為N型摻雜N+區域，在其它實施例中，所述源極區和汲極區也可均為P型摻雜P+區域。所述基層由P型摻雜的基板PSUB和位於P型基板PSUB中的N型高壓井區HVNW構成，在其它實施例中，所述基層也可以僅由半導體基板構成。所述第一介電質層(圖中未標記出來)作為閘極介電質層，所述第一導體為閘極導體，以用於與閘電極Gate(圖2中僅用連接端子示意，並未畫出具體的閘電極Gate)電連接。所述第一介電質層可以為氧化物層，如SiO2層，而所述第一導體可以為多晶矽層Ploy1，其覆蓋在所述第一介電質層上。所述耐壓層可以為第二介電質層，如厚氧層Oxide，厚氧層Oxide可以為鳥嘴型，其中所述第二介電質層的厚度大於所述第一介電質層的厚度。所述第二導體可以為多晶矽層Ploy2，其覆蓋在所述耐壓層上。所述第二導體與第一場板電極Plate1(圖5中僅用連接端子示意，並未畫出具體的場板電極Plate1)電連接。第一場板電極Plate1可以與源電極Source接相同的電位，即第一場板電極Plate1與源電極Source電連接，第一場板電極Plate1也可以單獨接其它電位，且第一場板電極Plate1與閘電極Gate接不同的電位。由於第一場板電極1與閘電極Gate接不同的電位，在閘電極Gate所接的電位使得半導體裝置500處於關斷狀態時，第一場板電極Plate1透過接收一定的電位，仍然可以輔助耗盡所述漂移區，以保持半導體裝置500處於關斷狀態下時的耐高壓性。此外，由於所述第一導體全部位於所述第一介電質層上，使得其與汲極區域(汲極區所在的區域)的交疊部分變小，可以大幅度降低閘極電荷Qgd，使得半導體裝置200可以應用於高頻領域。 源電極Source與源極區電連接，並延伸至至少部分所述第二導體(多晶矽Ploy2)的上方，使得所述第一導體與第二導體斷開的位置處所裸露的所述第一介電質層和/或耐壓層的上方被所述源電極Source覆蓋(此處的覆蓋，並非只所述源電極Source直接與所裸露的所述第一介電質層和/或耐壓層接觸覆蓋，而是非接觸覆蓋，即所述源電極Source位於所裸露的所述第一介電質層和/或耐壓層的上方)。所述第一導體和第二導體的斷開處的電場可能會出現跌落，而在半導體裝置200中，該斷開位置處被所述源電極Source非接觸覆蓋，可以避免該斷開位置處的電場出現跌落的現象，從而改善了半導體裝置200的耐壓性能。 在半導體裝置200中，還包括位於所述基層的第一表面上的層間介電質層(圖2中未畫出)，所述層間介電質層裸露所述源極區N+，所述源電極Source包括穿過所述層間介電質層而與所述源極區N+接觸的第一部分，以及位於所述層間介電質層表面並延伸至少部分所述第二導體上方的第二部分，所述第二部分與所述第一部分電連接，並由所述第一部分處延伸至所述第二導體上方，所述源電極Source的一部分位於所述第一導體和第二導體斷開的位置處上方。 半導體裝置200還包括位於所述基層中的漂移區和體區，所述汲極區位於所述漂移區中，且所述耐壓層的至少部分位於所述漂移區上方，所述源極區位於所述體區中，且所述第一介電質層的至少部分位於所述體區上方。所述體區的摻雜類型與所述源極區的摻雜類型不同，例如為P型摻雜的體區Pbody， N+型源極區位於所述體區Pbody中，以用於源電極Source(圖2用連接端子示意，未畫出具體的源電極Source)電連接。所述漂移區與所述汲極區具有相同的摻雜類類型，如N型摻雜的漂移區N-drift，其相對於汲極區N+輕摻雜，汲極區N+與汲電極Drain(圖2用連接端子示意，未畫出具體的汲電極Drain)電連接。體區Pbody作為半導體裝置200的溝道區，所述第一介電質層的至少部分覆蓋在體區Pbody上。漂移區N-drift的部分位於所述耐壓層，如Oxide層的下方，並向體區Pbody方向儘量的橫向延伸，以阻擋體區Pbody向汲極區N+方向的橫向擴散。 圖3為依據本發明實施例二提供的一種橫向擴散金屬氧化物半導體裝置300的結構示意圖。半導體裝置300與半導體裝置200的不同之處僅在於，所述第二導體，即多晶矽Poly2的一部分還位於所述第一介電質層上，多晶矽Ploy2從所述第一介電質層的部分上延伸至厚氧層Oxide上，以使得多晶矽Poly2的部分覆蓋在所述第一介電質層和厚氧層Oxide的交界處上方，有效的降低了半導體裝置300的閘極電荷Qgd。 圖4為依據本發明實施例三提供的一種橫向擴散金屬氧化物半導體裝置400的結構示意圖。半導體裝置400與半導體裝置200的不同之處僅在於，所述第一導體，即多晶矽Poly1的一部分還位於耐壓層，即厚氧層Oxide上，多晶矽Ploy1覆蓋所述第一介電質層，並從所述第一介電質層上延伸至部分厚氧層Oxide上，以使得多晶矽Poly1的部分覆蓋在所述第一介電質層和厚氧層Oxide的交界處上方，有效的降低了半導體裝置400的閘極電荷Qgd。 圖5為依據本發明實施例四提供的一種橫向擴散金屬氧化物半導體裝置500的結構示意圖。半導體裝置500與半導體裝置400基本相同，不同之處僅在於，半導體裝置500還包括至少一個第三導體，各個所述第三導體均位於所述耐壓層上，且彼此空間隔離，且與所述第二導體相鄰的一個所述第三導體與所述第二導體空間隔離。在半導體裝置500中，所述第三導體可以為多晶矽Poly3，各個多晶矽Ploy3與各個對應的第二場板電極(圖5中未畫出)電連接，各個所述第二場板電極與所述第一場板電極Plate1所接的電位不同，且在各個所述第二場板電極中，與越靠近汲極區N+的多晶矽Ploy3電連接的第二場板所接的電位越高，這樣可以進一步提高裝置的耐壓性能。此外，與所述第一場板電極Plate1相鄰的一個所述第二場板電極之間，以及各個相鄰的所述第二場板電極之間均可以設置電阻。 圖6為依據本發明實施例五提供的一種橫向擴散金屬氧化物半導體裝置600的結構示意圖。半導體裝置600與半導體裝置200基本相同，不同之處僅在於，半導體裝置還包括位於所述基層中的減小表面場效應層，所述減小表面場效應層位於所述體區和漂移區下方，且與所述體區具有相同摻雜類型，而與所述漂移區具有不同的摻雜類型。 所述減小表面場效應層用於輔助耗盡所述漂移區，以使得所述漂移區具有較高的摻雜濃度時，仍然能夠被快速耗盡，以減小了半導體裝置600的表面電場，使得半導體裝置600既具有較低的導通電阻Rdson，又具有較高的崩潰電壓Bv。為了更大空間的降低半導體裝置600的導通電阻Rdson，所述減小表面場效應層與所述漂移區之間的第一間距需要確保大於零，即保證所述減小表面場效應層與所述漂移區之間有一定空間以供電子流經。此外，為了更好的調節半導體裝置600的耐壓特性，需要根據所述漂移區的摻雜濃度來調節所述第一間距的大小，其中，所述漂移區的摻雜濃度越大，就更加需要所述減小表面場效應層的輔助耗盡，則所述第一間距越小，反之亦然。在半導體裝置600中，所述減小表面場效應層可以為形成於N型高壓井區HVNW中的P型埋層PBL。 為了在更接近半導體裝置600表面的位置提供足夠的第一類型的摻雜質(與第一摻雜類型對應，如第一摻雜類型為P型，則第一類型的雜質為P型摻雜質)，以更好的輔助耗盡靠近汲極區域附近的區域，以降低該區域的表面電場，所述減小表面場效應層與所述體區之間的第二間距需要設置得小於或等於所述第一間距，即所述減小表面場效應層更靠近所述體區。由於在半導體裝置600中，所述體區為P型摻雜的體區Pbody，N+型源極區位於所述體區Pbody中，以用於源電極Source(圖6中僅用連接端子示意，並未畫出具體的源電極Source)電連接。在半導體裝置600中，由於所述減小表面場效應層為一個P型埋層PBL，則為了確保所述第一間距大於或等於所述第二間距，在第一方向上，所述漂移區的厚度小於所述體區的厚度，其中，所述第一方向是指所述減小表面場效應層與所述漂移區的堆疊方向。半導體裝置600中的所述減小表面場效應層也可以應用到半導體裝置300、半導體裝置400以及半導體裝置500中。 圖7為依據本發明實施例六提供的一種橫向擴散金屬氧化物半導體裝置700的結構示意圖。半導體裝置700與半導體裝置600基本相同，不同之處僅在於，在半導體裝置700中，所述減小表面場效應層的第一表面(靠近所述漂移區的一面)與所述基層的第一表面之間的間距並非均是相等的，而是位於所述體區下方的所述減小表面場效應層的第一表面與所述基層的第一表面之間的第三間距小於位於所述漂移區下方的所述減小表面場效應層的第一表面與所述基層的第一表面之間的第四間距，即使得所述體區下方的所述減小表面場效應層儘量靠近體區，以盡可能的降低表面電場，提高半導體裝置700的崩潰電壓，而使靠近所述漂移區下方的減小表面場效應層與漂移區之間留有一定空間，以最大幅度的降低半導體裝置700的導通電阻。 在半導體裝置700中，所述表面場效應層可以由埋層在所述基層中且彼此相接觸的第一埋層和第二埋層構成，所述第一埋層的至少部分位於所述體區下方，所述第二埋層的至少部分位於所述漂移區下方，所述第一埋層與所述基層的第一表面之間的間距為所述第三間距，所述第二埋層與所述基層的第一表面之間的間距為所述第四間距。如所述第一埋層為P型埋層PBL1，所述第二埋層為P型埋層PBL2，其中使得第一埋層PBL1儘量靠近P型體區Pbody，如二者可以直接接觸，那麼施加在Pbody上的源電極電壓(通常為參考零地的電壓)會透過Pbody施加在PBL1上，以動態的Rdson發生，而第二埋層PBL與漂移區N-drift不接觸，即所述第一間距大於零，以給電子提供更寬的電流路徑，更大空間的降低半導體裝置700的Rdson。半導體裝置700中的所述減小表面場效應層也可以應用到半導體裝置300、半導體裝置400以及半導體裝置500中。 圖8為依據本發明實施例七提供的一種橫向擴散金屬氧化物半導體裝置800的結構示意圖。半導體裝置800與半導體裝置600基本相同，不同之處僅在於，半導體裝置800還包括位於所述基層中，且位於所述減小表面場效層下方的隔離層，所述隔離層將所述減小表面場效應層與所述基層隔離，以利於半導體裝置800的高壓應用在本實施中，所述隔離層可以為n型摻雜的第三埋層NBL，其位於高壓井HVNW中，且位於埋層PBL下方，第三埋層NBL的摻雜濃度相對於高壓井HVNW而言，為重摻雜。同樣，在半導體裝置700中的減小表面場效應層下方也可以設置半導體裝置800中所述的隔離層。 此外，本發明還提供了一種橫向擴散金屬氧化物半導體裝置的製造方法，其主要包括： 在基層中形成源極區和汲極區，在所述基層的第一表面形成第一介電質層，所述第一介電質層於所述源極區相鄰，在所述第一介電質層和汲極區之間形成耐壓層，在所述第一介電質層和耐用層上方形成導體層，蝕刻所述導體層，形成至少部分位於所述第一介電質層上的第一導體，以及至少部分位於所述耐壓層上的第二導體，所述第一導體和第二導體空間隔離，形成與所述源極區電連接的源電極，且使得所述源電極延伸至少部分所述第二導體的上方。 依據本發明提供的製造方法在形成所述源電極之前，還包括在所述基層的第一表面上形成層間介電質層，所述層間介電質層裸露所述源極區，所述源電極包括穿過所述層間介電質層而與所述源極區接觸的第一部分，以及位於所述層間介電質層表面並延伸至少部分所述耐壓層上方的第二部分。 依據本發明提供的製造方法形成的半導體裝置可以如圖2-8所示的半導體器所示，先在半導體基板PSUB中形成高壓井區HVNW，半導體基板PSUB以及位於半導體基板PSUB中的高壓井區HVNW作為所述基層。然後利用LOCOS技術形成場氧化層(圖2-8中未畫出)，接著用遮罩現代高壓汲極區域並利用LOCOS技術形成耐壓層Oxide。再接著形成所述漂移區和減小表面場效應層。 此外，在形成所述減小表面場效應層後，所述製造方法還包括在所述基層中形成如圖所述隔離層，如NBL層，所述隔離層位於所述減小表面場效應層下方，以將所述減小表面場效應層和所述基層隔離。 依據本發明提供的半導體裝置的製造方法還包括在形成所述隔離層之後，形成如圖2-8中所示的第一介電質層，即閘介電質層，然後在所述第一介電質層上和耐壓層Oxide上沉積導體層，如多晶矽層，接著蝕刻所沉積的導體層，並可以形成如圖2-8所示的第一導體、第二導體和第三導體。 在形成第一導體和第二導體之後，所述製造方法還包括形成圖2-8中各圖中的體區，如Pbody區，還可以進一步的在所述體區內注入形成LDD區(輕摻雜區)，如在Pbody體區中形成n型的輕摻雜區NLDD區。其中，形成的所述體區與所述減小表面場效應層之間的第二間距需要小於或等於所述第一間距。 在形成所述體區和輕摻雜區後，還需在圖2-8中所示的第一導體、第二導體和/或第三導體的側壁形成側牆。 最後，再在所述體區和漂移區內分別形成源極區和汲極區，以及形成源電極、汲電極、閘電極以及各個場板電極，其中，在形成所述源電極時，可以使得源電極延伸至至少部分所述第二導體的上方。 此外，在形成所述減小表面場效應層時，需要根據所述漂移區的摻雜濃度來調節所述第一間距的大小，所述漂移區的摻雜濃濃度越高，所述第一間距的大小越小。以及在形成所述減小表面場效應層時，還可以用兩塊遮罩形成如圖7中所示具有兩個P埋層的減小表面場效應層，從而使得所述減小表面場效應層與所述基層的第一表面之間的第三間距小於位於所述漂移區下方的所述減小表面場效應層與所述基層的第一表面之間的第四間距。 依照本發明的實施例如上文所述，這些實施例並沒有詳盡敘述所有的細節，也不限制該發明僅為所述的具體實施例。顯然，根據以上描述，可作很多的修改和變化。本說明書選取並具體描述這些實施例，是為了更好地解釋本發明的原理和實際應用，從而使所屬技術領域中具有通常知識者能很好地利用本發明以及在本發明基礎上的修改使用。本發明僅受申請專利範圍及其全部範圍和均等物的限制。
100‧‧‧半導體裝置 200‧‧‧半導體裝置 300‧‧‧半導體裝置 400‧‧‧半導體裝置 500‧‧‧半導體裝置 600‧‧‧半導體裝置 700‧‧‧半導體裝置 800‧‧‧半導體裝置
透過以下參照圖式對本發明實施例的描述，本發明的上述以及其他目的、特徵和優點將更為清楚，在圖式中： 圖1為現有的橫向擴散金屬氧化物半導體裝置的裝置示意圖； 圖2為依據本發明實施例一提供的一種橫向擴散金屬氧化物半導體裝置的裝置示意圖； 圖3為依據本發明實施例二提供的一種橫向擴散金屬氧化物半導體裝置的裝置示意圖； 圖4為依據本發明實施例三提供的一種橫向擴散金屬氧化物半導體裝置的裝置示意圖； 圖5為依據本發明實施例四提供的一種橫向擴散金屬氧化物半導體裝置的裝置示意圖； 圖6為依據本發明實施例五提供的一種橫向擴散金屬氧化物半導體裝置的裝置示意圖； 圖7為依據本發明實施例六提供的一種橫向擴散金屬氧化物半導體裝置的裝置示意圖； 圖8為依據本發明實施例七提供的一種橫向擴散金屬氧化物半導體裝置的裝置示意圖。
200‧‧‧半導體裝置

Claims (23)

  1. 一種橫向擴散金屬氧化物半導體裝置，其特徵在於，包括：基層，位於所述基層中源極區與汲極區，位於所述基層的第一表面且與所述源極區相鄰的第一介電質層，位於所述基層的第一表面的耐壓層，所述耐壓層位於所述第一介電質層與所述汲極區之間，至少部分位於所述第一介電質層上的第一導體，至少部分位於所述耐壓層上的第二導體，與所述源極區電連接的源電極，與所述第一導體電連接的閘電極，其中，所述第一導體和第二導體空間隔離以形成斷開處，且所述源電極由所述源極區上方延伸至至少部分所述第二導體的上方以非接觸覆蓋所述斷開處上方。
  2. 根據請求項1所述的橫向擴散金屬氧化物半導體裝置，其中，還包括位於所述基層的第一表面上的層間介電質層，所述層間介電質層裸露所述源極區，所述源電極包括穿過所述層間介電質層而與所述源極區接觸的第一部分，以及位於所述層間介電質層表面並延伸至至少部分所述第二導體上方的第二部分。
  3. 根據請求項1所述的橫向擴散金屬氧化物半導體裝置，其中，還包括和第二導體電連接的第一場板電極，所述閘電極與所述第一場板電極接不同的電位。
  4. 根據請求項3所述的橫向擴散金屬氧化物半導體裝置，其中，所述第一場板電極與所述源電極接相同的電位。
  5. 根據請求項1所述的橫向擴散金屬氧化物半導體裝置，其中，還包括至少一個第三導體，各個所述第三導體均位於所述耐壓層上方，各個所述第三導體彼此空間隔離，且各個所述第三導體與所述第二導體空間隔離。
  6. 根據請求項5所述的橫向擴散金屬氧化物半導體裝置，其中，還包括與各個所述第三導體對應電連接的各個第二場板電極，在各個所述第二場板電極中，越靠近所述汲極區的第二場板電極所接的電位越高。
  7. 根據請求項1所述的橫向擴散金屬氧化物半導體裝置，其中，所述第二導體和第一導體中的一個導體層的一部分覆蓋在所述第一介電質層和耐壓層的交界處上方。
  8. 根據請求項1所述的橫向擴散金屬氧化物半導體裝置，其中，所述耐壓層為第二介電質層，且所述第二介電質層的厚度大於所述第一介電質層。
  9. 根據請求項1所述的橫向擴散金屬氧化物半導體裝置，其中，還包括位於所述基層中的漂移區和體區，所述汲極區位於所述漂移區中，且所述耐壓層的至少部分位於所述漂移區上方，所述源極區位於所述體區中，且所述第一介電質層的至少部分位於所述體區上方。
  10. 根據請求項9所述的橫向擴散金屬氧化物半導體裝置，其中，還包括位於所述基層中的減小表面場效應層，所述減小表面場效應層位於所述體區和漂移區下方，且與所述體區具有相同摻雜類型，而與所述漂移區具有不同的摻雜類型。
  11. 根據請求項10所述的橫向擴散金屬氧化物半導體裝置，其中，所述減小表面場效應層與所述漂移區之間的第一間距大於零。
  12. 根據請求項11所述的橫向擴散金屬氧化物半導體裝置，其中，所述減小表面場效應層與所述體區之間的第二間距小於或等於所述第一間距。
  13. 根據請求項10所述的橫向擴散金屬氧化物半導體裝置，其中，還包括位於所述基層中，且位於所述減小表面場效應層下方的隔離層，所述隔離層將所述減小表面場效應層與所述基層隔離。
  14. 根據請求項10所述的橫向擴散金屬氧化物半導體裝置，其中，所述漂移區的摻雜濃度越大，所述第一間距越小。
  15. 根據請求項10所述的橫向擴散金屬氧化物半導體裝置，其中，所述基層包括半導體基板和位於所述半導體基板中的高壓井區，所述漂移區，體區和減小表面場效應區均位於所述高壓井區中，所述半導體基板的摻雜類型與所述減小表面場效應層的摻雜類型相同，而所述高壓井區的摻雜類型與所述減小表面場效層的摻雜類型不同。
  16. 一種橫向擴散金屬氧化物半導體裝置的製造方法，其特徵在於，包括：在基層中形成源極區和汲極區，在所述基層的第一表面形成第一介電質層，所述第一 介電質層與所述源極區相鄰，在所述第一介電質層和汲極區之間形成耐壓層，在所述第一介電質層和耐壓層上方形成導體層，形成與所述第一導體電連接的閘電極，蝕刻所述導體層，形成至少部分位於所述第一介電質層上的第一導體，以及至少部分位於所述耐壓層上的第二導體，所述第一導體和第二導體空間隔離以形成斷開處，形成與所述源極區電連接的源電極，且使得所述源電極延伸至至少部分所述第二導體的上方以非接觸覆蓋所述斷開處上方。
  17. 根據請求項16所述的製造方法，其中，在形成所述源電極之前，還包括在所述基層的第一表面上形成層間介電質層，所述層間介電質層裸露所述源極區，所述源電極包括穿過所述層間介電質層而與所述源極區接觸的第一部分，以及位於所述層間介電質層表面並延伸至至少部分所述耐壓層上方的第二部分。
  18. 根據請求項17所述的製造方法，其中，還包括形成和第二導體電連接的第一場板電極，且將所述閘電極與所述第一場板電極接不同的電位。
  19. 根據請求項18所述的製造方法，其中，還包括將所述第一場板電極與所述源電極接相同的電位。
  20. 根據請求項16所述的製造方法，其中，在蝕刻所述導體層形成所述第一導體和第二導體時，還在所述耐壓層上至少形成一個第三導體，各個所述第三導體彼此空間隔離，且各個所述第三導體與所述第二導體空間隔離。
  21. 根據請求項20所述的製造方法，其中，還包括形成與各個所述第三導體對應電連接的各個第二場板電極，在各個所述第二場板電極中，使越靠近所述汲極區的第二場板電極所接的電位越高。
  22. 根據請求項16所述的製造方法，其特在在於，還包括在所述基層中形成漂移區、體區和減小表面場效應層，其中，所述汲極區位於所述漂移區中，且所述耐壓層的至少部分位於所述漂移區上方，所述源極區位於所述體區中，且所述第一介電質層的至少部分位於所述體區上方，所述減小表面場效應層位於所述體區和漂移區下方，且與所述體區具有相同摻雜類型，而與所述漂移區具有不同的摻雜類型。
  23. 根據請求項22所述的製造方法，其中，還包括在所述基層中形成位於所述減小表面場效應層下方的隔離層，所述隔離層將所述減小表面場效應層與所述基層隔 離。
TW108106309A 2018-05-25 2019-02-25 橫向擴散金屬氧化物半導體裝置和其製造方法 TWI695512B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201810515185.8A CN108682690B (zh) 2018-05-25 2018-05-25 横向扩散金属氧化物半导体器件和其制造方法
CN201810515185.8 2018-05-25

Publications (2)

Publication Number Publication Date
TW202005092A TW202005092A (zh) 2020-01-16
TWI695512B true TWI695512B (zh) 2020-06-01

Family

ID=63808201

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108106309A TWI695512B (zh) 2018-05-25 2019-02-25 橫向擴散金屬氧化物半導體裝置和其製造方法

Country Status (3)

Country Link
US (2) US11121251B2 (zh)
CN (2) CN108682690B (zh)
TW (1) TWI695512B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807543B (zh) * 2018-05-25 2023-12-15 矽力杰半导体技术(杭州)有限公司 横向扩散金属氧化物半导体器件及其制造方法
CN108682689B (zh) * 2018-05-25 2023-12-01 矽力杰半导体技术(杭州)有限公司 横向扩散金属氧化物半导体结构和其形成方法
JP7147703B2 (ja) * 2019-07-16 2022-10-05 株式会社デンソー 半導体装置
US10930745B1 (en) * 2019-11-27 2021-02-23 Vanguard International Semiconductor Corporation Semiconductor structure
CN112864223A (zh) * 2019-11-28 2021-05-28 联华电子股份有限公司 半导体晶体管及其制作方法
CN111092123A (zh) * 2019-12-10 2020-05-01 杰华特微电子（杭州）有限公司 横向双扩散晶体管及其制造方法
CN114520264B (zh) * 2020-11-19 2025-12-30 世界先进积体电路股份有限公司 高压半导体装置
US12211909B2 (en) * 2021-02-12 2025-01-28 Nuvolta Technologies (Hefei) Co., Ltd. Lateral double diffused MOS device
CN113964188A (zh) * 2021-12-21 2022-01-21 北京芯可鉴科技有限公司 横向双扩散金属氧化物半导体场效应管及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201025567A (en) * 2008-09-30 2010-07-01 Sanken Electric Co Ltd Semiconductor device
TW201431071A (zh) * 2013-01-22 2014-08-01 Macromix Internat Co Ltd 用於電流控制之半導體裝置及其方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3431450A (en) 1967-04-07 1969-03-04 Gus J Errico Spark plug with adjustable electrode gap
TW466747B (en) * 2000-12-14 2001-12-01 United Microelectronics Corp Using inner field ring and complex multiple field plates to reduce surface breakdown of power LDMOSFET
US7220633B2 (en) 2003-11-13 2007-05-22 Volterra Semiconductor Corporation Method of fabricating a lateral double-diffused MOSFET
US7163856B2 (en) 2003-11-13 2007-01-16 Volterra Semiconductor Corporation Method of fabricating a lateral double-diffused mosfet (LDMOS) transistor and a conventional CMOS transistor
US7074659B2 (en) 2003-11-13 2006-07-11 Volterra Semiconductor Corporation Method of fabricating a lateral double-diffused MOSFET (LDMOS) transistor
KR100589489B1 (ko) * 2003-12-31 2006-06-14 동부일렉트로닉스 주식회사 횡형 디모스의 제조방법
US7230302B2 (en) * 2004-01-29 2007-06-12 Enpirion, Inc. Laterally diffused metal oxide semiconductor device and method of forming the same
US8253196B2 (en) 2004-01-29 2012-08-28 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
US7868378B1 (en) * 2005-07-18 2011-01-11 Volterra Semiconductor Corporation Methods and apparatus for LDMOS transistors
KR100628250B1 (ko) * 2005-09-28 2006-09-27 동부일렉트로닉스 주식회사 전력용 반도체 소자 및 그의 제조방법
TWI347675B (en) * 2006-12-07 2011-08-21 Vanguard Int Semiconduct Corp Laterally diffused metal oxide semiconductor transistors
US7999318B2 (en) 2007-12-28 2011-08-16 Volterra Semiconductor Corporation Heavily doped region in double-diffused source MOSFET (LDMOS) transistor and a method of fabricating the same
US7888732B2 (en) * 2008-04-11 2011-02-15 Texas Instruments Incorporated Lateral drain-extended MOSFET having channel along sidewall of drain extension dielectric
KR100974697B1 (ko) 2008-07-09 2010-08-06 주식회사 동부하이텍 Ｌｄｍｏｓ 소자 및 ｌｄｍｏｓ 소자의 제조 방법
US8119507B2 (en) 2008-10-23 2012-02-21 Silergy Technology Lateral double-diffused metal oxide semiconductor (LDMOS) transistors
TWI397180B (zh) * 2008-12-17 2013-05-21 Vanguard Int Semiconduct Corp 在積體電路中具靜電放電防護能力的水平擴散金氧半導體電晶體（ｌｄｍｏｓ）元件
US8319283B2 (en) * 2009-05-29 2012-11-27 Freescale Semiconductor, Inc. Laterally diffused metal oxide semiconductor (LDMOS) device with multiple gates and doped regions
US8138049B2 (en) * 2009-05-29 2012-03-20 Silergy Technology Fabrication of lateral double-diffused metal oxide semiconductor (LDMOS) devices
US20130020632A1 (en) * 2011-07-18 2013-01-24 Disney Donald R Lateral transistor with capacitively depleted drift region
US8624322B1 (en) * 2012-07-17 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage device with a parallel resistor
US9082846B2 (en) 2013-04-25 2015-07-14 Globalfoundries Singapore Pte. Ltd. Integrated circuits with laterally diffused metal oxide semiconductor structures
US9455332B2 (en) * 2014-03-06 2016-09-27 Texas Instruments Incorporated LDMOS transistor and method of forming the LDMOS transistor with improved Rds*Cgd
US9460926B2 (en) * 2014-06-30 2016-10-04 Alpha And Omega Semiconductor Incorporated Forming JFET and LDMOS transistor in monolithic power integrated circuit using deep diffusion regions
TWI550883B (zh) * 2014-07-07 2016-09-21 漢磊科技股份有限公司 橫向雙擴散金氧半導體元件及減少表面電場的結構
US10229993B2 (en) * 2016-03-14 2019-03-12 Maxin Integrated Products, Inc. LDMOS transistors including resurf layers and stepped-gates, and associated systems and methods
US10103258B2 (en) * 2016-12-29 2018-10-16 Texas Instruments Incorporated Laterally diffused metal oxide semiconductor with gate poly contact within source window
CN107887426B (zh) * 2017-10-30 2020-11-10 济南大学 一种带有电荷可调型场板的p型ldmos结构
US10892360B2 (en) * 2017-11-27 2021-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with high voltage device
US10790365B2 (en) * 2018-02-23 2020-09-29 Vanguard International Semiconductor Corporation Lateral diffused metal oxide semiconductor field effect transistor
CN208385412U (zh) * 2018-05-25 2019-01-15 矽力杰半导体技术(杭州)有限公司 横向扩散金属氧化物半导体器件
US10622452B2 (en) * 2018-06-05 2020-04-14 Maxim Integrated Products, Inc. Transistors with dual gate conductors, and associated methods

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201025567A (en) * 2008-09-30 2010-07-01 Sanken Electric Co Ltd Semiconductor device
TW201431071A (zh) * 2013-01-22 2014-08-01 Macromix Internat Co Ltd 用於電流控制之半導體裝置及其方法

Also Published As

Publication number Publication date
CN108682690B (zh) 2024-05-24
US20190363185A1 (en) 2019-11-28
CN116759455A (zh) 2023-09-15
TW202005092A (zh) 2020-01-16
CN108682690A (zh) 2018-10-19
US20210376144A1 (en) 2021-12-02
US11121251B2 (en) 2021-09-14
US11710787B2 (en) 2023-07-25

Similar Documents

Publication Publication Date Title
TWI695512B (zh) 橫向擴散金屬氧化物半導體裝置和其製造方法
TWI695434B (zh) 橫向擴散金屬氧化物半導體結構和其形成方法
TWI722390B (zh) 橫向擴散金屬氧化物半導體裝置及其製造方法
KR101864889B1 (ko) 수평형 디모스 트랜지스터 및 그 제조방법
US20080191259A1 (en) Semiconductor device having high-voltage transistor and PIP capacitor and method for fabricating the same
US20240006530A1 (en) High voltage device having multi-field plates and manufacturing method thereof
TWI730300B (zh) 橫向擴散金屬氧化物半導體裝置的製造方法及半導體裝置
US10714612B2 (en) High voltage device and manufacturing method thereof
US9178054B2 (en) Planar vertical DMOS transistor with reduced gate charge
CN208385412U (zh) 横向扩散金属氧化物半导体器件
CN112447829A (zh) 高压元件及其制造方法
TW201519446A (zh) 橫向雙擴散金屬氧化物半導體元件及其製造方法
TWI792495B (zh) 功率元件及其製造方法
CN107342325A (zh) 一种横向双扩散金属氧化物半导体器件
CN112909093B (zh) 半导体器件
TWI841913B (zh) 高壓元件及其製造方法
CN208240687U (zh) 横向扩散金属氧化物半导体器件
CN104659094A (zh) 横向双扩散金属氧化物半导体元件及其制造方法
CN208240684U (zh) 一种半导体器件
TW202247462A (zh) 功率元件及其製造方法
CN112909094B (zh) 半导体器件
CN114830352A (zh) 横向扩散金属氧化物半导体晶体管及制造方法
TWI497691B (zh) 超高壓金氧半導體電晶體元件
WO2020098543A1 (zh) 半导体功率器件及其制造方法
CN113875021A (zh) 空间高效的高压终端及其制造工艺