[go: up one dir, main page]

TWI550883B - 橫向雙擴散金氧半導體元件及減少表面電場的結構 - Google Patents

橫向雙擴散金氧半導體元件及減少表面電場的結構 Download PDF

Info

Publication number
TWI550883B
TWI550883B TW103123360A TW103123360A TWI550883B TW I550883 B TWI550883 B TW I550883B TW 103123360 A TW103123360 A TW 103123360A TW 103123360 A TW103123360 A TW 103123360A TW I550883 B TWI550883 B TW I550883B
Authority
TW
Taiwan
Prior art keywords
region
junction diode
conductivity type
mos device
type
Prior art date
Application number
TW103123360A
Other languages
English (en)
Other versions
TW201603288A (zh
Inventor
馬士貴
何耕臺
Original Assignee
漢磊科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 漢磊科技股份有限公司 filed Critical 漢磊科技股份有限公司
Priority to TW103123360A priority Critical patent/TWI550883B/zh
Priority to US14/526,517 priority patent/US20160005858A1/en
Publication of TW201603288A publication Critical patent/TW201603288A/zh
Application granted granted Critical
Publication of TWI550883B publication Critical patent/TWI550883B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/151—LDMOS having built-in components
    • H10D84/153—LDMOS having built-in components the built-in component being PN junction diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

橫向雙擴散金氧半導體元件及減少表面電場的結構
本發明是有關於一種半導體元件，且特別是有關於一種減少表面電場(reduced surface field；RESURF)的結構及包含此結構的橫向擴散金氧半導體(lateral diffused metal oxide semiconductor；LDMOS)元件。
近年來，橫向擴散金氧半導體(LDMOS)元件已廣泛地應用在各種電源積體電路或智慧型電源積體電路上。LDMOS元件在使用上需具有高崩潰電壓(breakdown voltage)與低的開啟電阻(on-state resistance；Ron)，以提高元件之效能。為獲得高崩潰電壓及降低開啟電阻，一種被稱之為減少表面電場(RESURF)之LDMOS元件應運而生。
習知的做法是在場氧化層下方的N型摻雜漂移區中植入P型摻雜區或P型頂區(P-top region)。在元件區內N型區域與P型區域在反逆向偏壓時，N型與P型的電荷須要達到平衡才可達到高崩潰電壓。因P型摻雜區加入，勢必N型摻雜漂移區濃度也必須提高，因而也可降低開啟電阻。然而，習知的做法步驟較複雜，製程成本較高。
有鑒於此，本發明提供一種減少表面電場(RESURF)的結構及包含此結構的橫向擴散金氧半導體(LDMOS)元件，其中於隔離結構上配置PN接面二極體，不但可省去形成習知P型頂區的步驟，且可達到提高崩潰電壓以及降低開啟電阻之功效。
本發明提供一種橫向擴散金氧半導體元件，包括具有第一導電型之基底、具有第二導電型之第一井區、具有第一導電型之第二井區、隔離結構、具有第二導電型之源極區與汲極區、閘極以及PN接面二極體。第一井區位於基底中。第二井區位於基底中且與第一井區相鄰。第三井區位於第一井區中。隔離結構位於第二井區與第三井區之間的第一井區上。源極區位於第二井區中。汲極區位於第三井區中。閘極位於部分第一井區與部分第二井區上。PN接面二極體位於隔離結構上。
在本發明的一實施例中，上述PN接面二極體為多晶矽二極體。
在本發明的一實施例中，上述PN接面二極體具有第一區、第二區以及第三區，第二區位於第一區與第三區之間，第二區具有第一導電型，且第一區與第三區的導電型相反。
在本發明的一實施例中，於上述PN接面二極體中，第二區的摻雜濃度低於第一區或第三區的摻雜濃度。
在本發明的一實施例中，上述PN接面二極體之第二區與閘極的導電型相反。
在本發明的一實施例中，上述PN接面二極體之第二區的摻雜濃度低於閘極的摻雜濃度。
在本發明的一實施例中，上述PN接面二極體的第一區電性連接至源極區，且PN接面二極體的第三區電性連接至汲極區。
在本發明的一實施例中，上述橫向擴散金氧半導體元件更包括位於第二井區中的具有第一導電型之基體區。
在本發明的一實施例中，上述PN接面二極體的一端電性連接至基體區，且PN接面二極體的另一端電性連接至汲極區。
在本發明的一實施例中，上述PN二極體之寬度大於隔離結構之寬度的至少1/2。
在本發明的一實施例中，上述隔離結構的材料包括氧化矽。
在本發明的一實施例中，上述隔離結構包括場氧化物結構或淺溝渠隔離結構。
在本發明的一實施例中，上述第一導電型為P型，第二導電型為N型；或第一導電型為N型，第二導電型為P型。
本發明另提出一種減少表面電場的結構，包括具有第一導電型之基底、具有第二導電型之井區、隔離結構以及PN接面二極體。井區位於基底中。隔離結構位於井區上。PN接面二極體位於隔離結構上。
在本發明的一實施例中，上述PN接面二極體為多晶矽二極體。
在本發明的一實施例中，上述PN接面二極體具有第一區、第二區以及第三區，第二區位於第一區與第三區之間，第二區具有第一導電型，且第一區與第三區的導電型相反。
在本發明的一實施例中，於上述PN接面二極體中，第二 區的摻雜濃度低於第一區或第三區的摻雜濃度。
在本發明的一實施例中，上述PN接面二極體的一端電性連接至源極區或基體區，且PN接面二極體的另一端電性連接至汲極區。
在本發明的一實施例中，上述PN二極體之寬度大於隔離結構之寬度的至少1/2。
在本發明的一實施例中，上述隔離結構的材料包括氧化矽。
基於上述，在本發明之橫向擴散金氧半導體元件中，於隔離結構上配置PN接面二極體，可達到與雙重減少表面電場(double RESURF)技術相同的效果，有效提高崩潰電壓以及降低開啟電阻。另一方面，本發明的結構可省去形成習知P型頂區的步驟，有效降低成本，提升競爭力。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10、20、30‧‧‧橫向擴散金氧半導體元件
100‧‧‧基底
101‧‧‧漂移區
102‧‧‧第一井區
104‧‧‧第二井區
106‧‧‧第三井區
108‧‧‧隔離結構
110‧‧‧源極區
112‧‧‧汲極區
114‧‧‧基體區
115‧‧‧閘氧化層
116‧‧‧閘極
118‧‧‧PN接面二極體
118a‧‧‧第一區
118b‧‧‧第二區
118c‧‧‧第三區
120‧‧‧第一介電層
122a~122e‧‧‧接觸窗
124‧‧‧第一導體層
126‧‧‧第二介電層
128a~128b‧‧‧介層窗
130‧‧‧第二導體層
W1、W2、W3‧‧‧寬度
圖1是依照本發明之一實施例所繪示的一種橫向擴散金氧半導體元件的剖面示意圖。
圖2是圖1之橫向擴散金氧半導體元件之沿箭頭方向的電場分布圖。
圖3是依照本發明之另一實施例所繪示的一種橫向擴散金氧半導體元件的剖面示意圖。
圖4是依照本發明之又一實施例所繪示的一種橫向擴散金氧半導體元件的剖面示意圖。
圖1是依照本發明之一實施例所繪示的一種橫向擴散金氧半導體元件的剖面示意圖。
請參照圖1，本發明之橫向擴散金氧半導體元件10包括具有第一導電型之基底100、具有第二導電型之第一井區102、具有第一導電型之第二井區104、具有第二導電型之第三井區106、隔離結構108、具有第二導電型之源極區110與汲極區112、具有第一導電型之基體區(body region)114、閘氧化層115以及閘極116。
第一導電型可為P型或N型。當第一導電型為P型時，第二導電型為N型，而當第一導電型為N型時，第二導電型為P型。在此實施例中，是以第一導電型為P型，第二導電型為N型為例來說明之，但並不用以限定本發明。
基底100可為P型半導體基底，例如P型含矽磊晶層。第一井區102可為N型高壓井區，其位於基底100中。第二井區104可為P型井區，其位於基底100中且與第一井區102相鄰。在此實施例中，第一井區102接觸第二井區104，但本發明並不以此為限。在另一實施例中(未繪示)，第一井區102與第二井區104也可彼此分開。第三井區106可為N型井區，其位於第一井區102中。此外，第二井區104與第三井區106相隔一距離。在一實施例中，第一井區102的摻雜濃度可為1×1014至1×1017/cm3，第二 井區104的摻雜濃度可為1×1015至1×1017/cm3，且第三井區106的摻雜濃度可為1×1015至1×1017/cm3。
隔離結構108位於第二井區104與第三井區106之間的第一井區102上。隔離結構108的材料包括氧化矽。隔離結構108例如是場氧化物(FOX)結構或淺溝渠隔離(STI)結構。
源極區110可為N型重摻雜區，其位於第二井區104中。汲極區112可為N型重摻雜區，其位於第三井區106中。在一實施例中，源極區110與汲極區112的摻雜濃度可為1×1019至1×1021/cm3。
基體區114可為P型重摻雜區，其位於第二井區104中。此外，基體區114與源極區110相隔一距離。在一實施例中，基體區114的摻雜濃度可為1×1017至1×1021/cm3。
閘極116位於部分第一井區102與部分第二井區104上。在此實施例中，閘極116延伸至部分隔離結構108上。閘極116的材料例如是多晶矽。閘氧化層115配置於閘極116與第一井區102之間以及閘極116與第二井區104之間。閘氧化層115材料例如是氧化矽。閘極116可具有N型摻質或P型摻質。當閘極116具有N型摻質時，閘極116、源極區110與汲極區112可於同一步驟中被摻雜。當閘極116具有P型摻質時，閘極116與基體區114可於同一步驟中被摻雜。在一實施例中，閘極116的摻雜濃度可為1×1018至1×1021/cm3。
特別要注意的是，本發明的橫向擴散金氧半導體元件10更包括PN接面二極體118，用以取代習知的P型頂區來降低表面電場。PN接面二極體118位於隔離結構108上，且與閘極116相 隔一距離。在一實施例中，PN接面二極體118可為多晶矽二極體。此外，PN接面二極體118可具有第一區118a、第二區118b以及第三區118c，第二區118b位於第一區118a與第三區118c之間。在一實施例中，PN接面二極體118的第二區118b具有第一導電型，且第一區118a與第三區118c的導電型相反。更具體言之，PN接面二極體118的中心區(即第二區118b)具有P型摻質，且二邊緣區(即第一區118a、第三區118c)分別具有N型摻質與P型摻質。在此實施例中，第一區118a具有P型摻質，且第三區118c具有N型摻質，但本發明並不以此為限。在另一實施例中，第一區118a可具有N型摻質，且第三區118c可具有P型摻質。
此外，PN接面二極體118之中心區(即第二區118b)的摻雜濃度低於其邊緣區(即第一區118a或第三區118c)的摻雜濃度。在一實施例中，PN接面二極體118之第二區118b的P型摻雜濃度可為1×1014至1×1018/cm3，且其第一區118a的P型摻雜濃度可為1×1017至1×1021/cm3，以及其第三區118c的N型摻雜濃度可為1×1019至1×1021/cm3。
在此實施例中，PN接面二極體118之中心區(即第二區118b)與閘極116的導電型相反，但本發明並不以此為限。在另一實施例中，視客戶需要或製程可利用性，PN接面二極體118之中心區(即第二區118b)也可以與閘極116的導電型相同。此外，PN接面二極體118之第二區118b的摻雜濃度低於閘極116的摻雜濃度。
此外，在本發明中，PN接面二極體118之各區的摻雜濃度與導電類型，可通過形成N型源極區110、N型汲極區112、P 型基體區114的步驟或其他摻雜步驟一併完成，不會增加額外的光罩或製造成本。
在此實施例中，雖然閘極116與PN接面二極體118的材料均為多晶矽，但其是在不同步驟中所形成。更具體言之，當本發明之橫向擴散金氧半導體元件10具有雙層多晶矽結構時，低電阻之閘極116可為第一多晶矽層，而高電阻之PN接面二極體118可為第二多晶矽層，且第一多晶矽層在第二多晶矽層之前所形成。
在上述實施例中，是以PN接面二極體118為多晶矽二極體為例來說明之，但並不用以限定本發明。在另一實施例中，PN接面二極體118也可以為矽二極體、鍺二極體、碳化矽二極體或氮化鎵二極體。
本發明的橫向擴散金氧半導體元件可更包括第一介電層120、接觸窗122a~122e以及第一導體層124，如圖1所示。第一介電層120配置於基底100上，且其材料包括氧化矽、氮化矽或氮氧化矽。第一導體層124配置於第一介電層120上，且其材料包括金屬，例如鋁、銅或其合金。接觸窗122a~122e穿過第一介電層120，且其材料包括鎢、鈦、鉭、鋁、銅或其合金。
此外，本發明的橫向擴散金氧半導體元件可更包括第二介電層126、介層窗128a~128b以及第二導體層130，如圖4所示。第二介電層126配置於第一導體層124上，且其材料包括氧化矽、氮化矽或氮氧化矽。第二導體層130配置於第二介電層126上，且其材料包括金屬，例如鋁、銅或其合金。介層窗128a~128b穿過第二介電層126，且其材料包括鎢、鈦、鉭、鋁、銅或其合金。
特別要注意的是，本發明的PN接面二極體118之一端電 性連接至源極區110或基體區114，而其另一端電性連接至汲極區112。汲極區112為高電位，源極區110或基體區114為低電位。在一實施例中，源極區110或基體區114為等電位，但本發明並不以此為限。在另一實施例中，源極區110或基體區114的電位也可彼此不同。
更具體言之，在一實施例中，PN接面二極體118的第一區118a例如透過接觸窗122b/122c以及第一導體層124與源極區110電性連接，且其第三區118c例如透過接觸窗122d/122e以及第一導體層124與汲極區112電性連接，如圖1所示。
在另一實施例中，PN接面二極體118的第一區118a例如透過接觸窗122a/122c以及第一導體層124與基體區114電性連接，且其第三區118c例如透過接觸窗122d/122e以及第一導體層124與汲極區112電性連接，如圖3所示。在圖3中，PN接面二極體118的第一區118a與基體區114的連接關係乃採取平面繞線的方式，故在此一剖面並未示出。
在又一實施例中，PN接面二極體118的第一區118a例如透過接觸窗122b/122c、第一導體層124、介層窗128a/128b以及第二導體層130與源極區110電性連接，且其第三區118c例如透過122d/122e以及第一導體層124與汲極區112電性連接，如圖4所示。
特別要說明的是，在本發明之橫向擴散金氧半導體元件中，於隔離結構108上配置PN接面二極體118，在崩潰電壓到達之前，PN接面二極體118將會被完全空乏，N型高壓井區(即第一井區102)因為PN接面二極體118的空間電荷效應(space charge effect)，其濃度得以升高，進而達到提高崩潰電壓以及降低開啟電阻之功效。
為了達到上述功效，PN二極體118之寬度W2僅可能地接近於隔離結構108之寬度W1。在一實施例中，如圖1所示，PN二極體118之寬度W2可大於隔離結構108之寬度W1的至少1/2或至少2/3。更具體言之，PN二極體118之中心區(即第二區118b)的寬度W3可大於隔離結構108之寬度W1的至少1/2或至少2/3，以能有效減少表面電場。
圖2是圖1之橫向擴散金氧半導體元件之沿箭頭方向的電場分布圖。在本發明中，藉由於基底上依序配置N型井區、隔離結構、PN接面二極體之方式，可使電場(沿箭頭方向)先降低、接著持平、再升高和降至零，如此可大幅降低電場最高點A的數值，並有效紓解橫向電場。
此外，本發明之橫向擴散金氧半導體元件10亦定義出一漂移區101與位於此漂移區101中之減少表面電場的結構，如圖1所示。具體而言，在漂移區101中，減少表面電場的結構包括具有第一導電型之基底100、具有第二導電型之第一井區102、隔離結構108以及PN接面二極體118。第一井區102位於基底100中。隔離結構108位於第一井區102上。PN接面二極體118位於隔離結構108上。此外，PN接面二極體118的一端電性連接至源極區110或基體區114，且其另一端電性連接至汲極區112。
另外，此種減少表面電場的結構除了可應用於橫向擴散金氧半導體(LDMOS)元件外，也可以應用於其他適合的元件，如接面場效電晶體(Junction Field Effect Transistor；JFET)。
綜上所述，在本發明之橫向擴散金氧半導體元件中，於隔離結構上配置PN接面二極體，用以取代習知的P型頂區來降低表面電場。換言之，本發明的結構可省去形成習知P型頂區的步驟，大幅降低成本，提升競爭力。此外，藉由於基底上依序配置N型井區、隔離結構、PN接面二極體之方式，可達到與雙重減少表面電場(double RESURF)技術相同的效果，有效提高崩潰電壓以及降低開啟電阻，使元件的效能大幅提升。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧橫向擴散金氧半導體元件
100‧‧‧基底
101‧‧‧漂移區
102‧‧‧第一井區
104‧‧‧第二井區
106‧‧‧第三井區
108‧‧‧隔離結構
110‧‧‧源極區
112‧‧‧汲極區
114‧‧‧基體區
115‧‧‧閘氧化層
116‧‧‧閘極
118‧‧‧PN接面二極體
118a‧‧‧第一區
118b‧‧‧第二區
118c‧‧‧第三區
120‧‧‧第一介電層
122a~122e‧‧‧接觸窗
124‧‧‧第一導體層
W1、W2、W3‧‧‧寬度

Claims (20)

  1. 一種橫向擴散金氧半導體元件，包括：具有一第一導電型之一基底；具有一第二導電型之一第一井區，位於該基底中；具有該第一導電型之一第二井區，位於該基底中且與該第一井區相鄰；具有該第二導電型之一第三井區，位於該第一井區中；一隔離結構，位於該第二井區與該第三井區之間的該第一井區上；具有該第二導電型之一源極區，位於該第二井區中；具有該第二導電型之一汲極區，位於該第三井區中；一閘極，位於部分該第一井區與部分該第二井區上；以及一PN接面二極體，位於該隔離結構上。
  2. 如申請專利範圍第1項所述之橫向擴散金氧半導體元件，其中該PN接面二極體為一多晶矽二極體。
  3. 如申請專利範圍第1項所述之橫向擴散金氧半導體元件，其中該PN接面二極體具有一第一區、一第二區以及一第三區，該第二區位於該第一區與該第三區之間，該第二區具有該第一導電型，且該第一區與該第三區的導電型相反。
  4. 如申請專利範圍第3項所述之橫向擴散金氧半導體元件，其中於該PN接面二極體中，該第二區的摻雜濃度低於該第一區或該第三區的摻雜濃度。
  5. 申請專利範圍第3項所述之橫向擴散金氧半導體元件，其中該PN接面二極體之該第二區與該閘極的導電型相反。
  6. 如申請專利範圍第3項所述之橫向擴散金氧半導體元件，其中該PN接面二極體之該第二區的摻雜濃度低於該閘極的摻雜濃度。
  7. 如申請專利範圍第3項所述之橫向擴散金氧半導體元件，其中該PN接面二極體的該第一區電性連接至該源極區，且該PN接面二極體的該第三區電性連接至該汲極區。
  8. 如申請專利範圍第1項所述之橫向擴散金氧半導體元件，更包括位於該第二井區中的具有該第一導電型之一基體區。
  9. 如申請專利範圍第8項所述之橫向擴散金氧半導體元件，其中該PN接面二極體的一端電性連接至該基體區，且該PN接面二極體的另一端電性連接至該汲極區。
  10. 如申請專利範圍第1項所述之橫向擴散金氧半導體元件，其中該PN二極體之寬度大於該隔離結構之寬度的至少1/2。
  11. 如申請專利範圍第1項所述之橫向擴散金氧半導體元件，其中該隔離結構的材料包括氧化矽。
  12. 如申請專利範圍第1項所述之橫向擴散金氧半導體元件，其中該隔離結構包括場氧化物結構或淺溝渠隔離結構。
  13. 如申請專利範圍第1項所述之橫向擴散金氧半導體元件，其中該第一導電型為P型，該第二導電型為N型；或該第一導電型為N型，該第二導電型為P型。
  14. 一種減少表面電場的結構，包括：具有一第一導電型之一基底；具有一第二導電型之一井區，位於該基底中；一隔離結構，位於該井區上；以及 一PN接面二極體，位於該隔離結構上。
  15. 如申請專利範圍第14項所述之減少表面電場的結構，其中該PN接面二極體為一多晶矽二極體。
  16. 如申請專利範圍第14項所述之減少表面電場的結構，其中該PN接面二極體具有一第一區、一第二區以及一第三區，該第二區位於該第一區與該第三區之間，該第二區具有該第一導電型，且該第一區與該第三區的導電型相反。
  17. 如申請專利範圍第16項所述之減少表面電場的結構，其中於該PN接面二極體中，該第二區的摻雜濃度低於該第一區或該第三區的摻雜濃度。
  18. 如申請專利範圍第14項所述之減少表面電場的結構，其中該PN接面二極體的一端電性連接至一源極區或一基體區，且該PN接面二極體的另一端電性連接至一汲極區。
  19. 如申請專利範圍第14項所述之減少表面電場的結構，其中，其中該PN二極體之寬度大於該隔離結構之寬度的至少1/2。
  20. 如申請專利範圍第14項所述之減少表面電場的結構，其中該隔離結構的材料包括氧化矽。
TW103123360A 2014-07-07 2014-07-07 橫向雙擴散金氧半導體元件及減少表面電場的結構 TWI550883B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103123360A TWI550883B (zh) 2014-07-07 2014-07-07 橫向雙擴散金氧半導體元件及減少表面電場的結構
US14/526,517 US20160005858A1 (en) 2014-07-07 2014-10-29 Ldmos device and resurf structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103123360A TWI550883B (zh) 2014-07-07 2014-07-07 橫向雙擴散金氧半導體元件及減少表面電場的結構

Publications (2)

Publication Number Publication Date
TW201603288A TW201603288A (zh) 2016-01-16
TWI550883B true TWI550883B (zh) 2016-09-21

Family

ID=55017595

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103123360A TWI550883B (zh) 2014-07-07 2014-07-07 橫向雙擴散金氧半導體元件及減少表面電場的結構

Country Status (2)

Country Link
US (1) US20160005858A1 (zh)
TW (1) TWI550883B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI623103B (zh) * 2016-12-28 2018-05-01 旺宏電子股份有限公司 橫向擴散金屬氧化物半導體電晶體及其製作方法
CN108305903B (zh) * 2018-02-27 2020-11-24 上海华虹宏力半导体制造有限公司 Jfet及其制造方法
CN116759455A (zh) * 2018-05-25 2023-09-15 矽力杰半导体技术(杭州)有限公司 横向扩散金属氧化物半导体器件和其制造方法
WO2020256719A1 (en) * 2019-06-19 2020-12-24 Power Integrations, Inc. Coupled polysilicon guard rings for enhancing breakdown voltage in a power semiconductor device
JP7602432B2 (ja) * 2021-06-04 2024-12-18 ルネサスエレクトロニクス株式会社 半導体装置
CN114497223B (zh) * 2022-01-27 2024-10-01 武汉新芯集成电路股份有限公司 半导体器件及其制程方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020076876A1 (en) * 2000-12-15 2002-06-20 Ming-Dou Ker Method for manufacturing semiconductor devices having ESD protection
JP2005236084A (ja) * 2004-02-20 2005-09-02 Toshiba Corp 縦型バイポーラトランジスタ及びその製造方法
US20100019318A1 (en) * 2008-07-23 2010-01-28 United Microelectronics Corp. Device for esd protection circuit
TW201338160A (zh) * 2012-03-01 2013-09-16 旺宏電子股份有限公司 半導體結構及其製程

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE513283C2 (sv) * 1996-07-26 2000-08-14 Ericsson Telefon Ab L M MOS-transistorstruktur med utsträckt driftregion
US9030855B2 (en) * 2011-07-14 2015-05-12 Macronix International Co., Ltd. Semiconductor device, start-up circuit having first and second circuits and a single voltage output terminal coupled to a second node between the semiconductor unit and the first circuit, and operating method for the same
US9530770B2 (en) * 2014-04-24 2016-12-27 GlobalFoundries, Inc. Integrated circuits with resistor structures formed from gate metal and methods for fabricating same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020076876A1 (en) * 2000-12-15 2002-06-20 Ming-Dou Ker Method for manufacturing semiconductor devices having ESD protection
JP2005236084A (ja) * 2004-02-20 2005-09-02 Toshiba Corp 縦型バイポーラトランジスタ及びその製造方法
US20100019318A1 (en) * 2008-07-23 2010-01-28 United Microelectronics Corp. Device for esd protection circuit
TW201338160A (zh) * 2012-03-01 2013-09-16 旺宏電子股份有限公司 半導體結構及其製程

Also Published As

Publication number Publication date
TW201603288A (zh) 2016-01-16
US20160005858A1 (en) 2016-01-07

Similar Documents

Publication Publication Date Title
US10453955B2 (en) Lateral DMOS device with dummy gate
US8759912B2 (en) High-voltage transistor device
US8466513B2 (en) Semiconductor device with enhanced mobility and method
US7898026B2 (en) LDMOS with double LDD and trenched drain
US8704304B1 (en) Semiconductor structure
JP3721172B2 (ja) 半導体装置
US8482059B2 (en) Semiconductor structure and manufacturing method for the same
US20200295150A1 (en) Semiconductor device
CN104347683B (zh) 半导体器件
TWI550883B (zh) 橫向雙擴散金氧半導體元件及減少表面電場的結構
CN110610994A (zh) 一种横向双扩散金属氧化物半导体场效应晶体管
US11322617B2 (en) Semiconductor device
TWI455311B (zh) 橫向擴散金屬氧化物半導體元件
CN108807541B (zh) 一种具有交错叉指式排列的浅槽隔离结构横向半导体器件
US10020392B2 (en) Diode, junction field effect transistor, and semiconductor device
US9520493B1 (en) High voltage integrated circuits having improved on-resistance value and improved breakdown voltage
TWI473267B (zh) 金氧半場效電晶體元件
CN103187443B (zh) 横向双扩散金属氧化物半导体场效应晶体管
US9633852B2 (en) Semiconductor structure and method for forming the same
TW201336071A (zh) 半導體結構及其形成方法
CN216871980U (zh) 金属-氧化物半导体场效应晶体管结构
CN103311277A (zh) 半导体结构及其制备方法
CN102769028B (zh) 半导体结构及其制造方法
TWI572039B (zh) 半導體結構
CN103258845B (zh) 半导体结构及其形成方法