[go: up one dir, main page]

TWI695585B - 脈波寬度調變控制電路以及脈波寬度調變信號的控制方法 - Google Patents

脈波寬度調變控制電路以及脈波寬度調變信號的控制方法 Download PDF

Info

Publication number
TWI695585B
TWI695585B TW108127300A TW108127300A TWI695585B TW I695585 B TWI695585 B TW I695585B TW 108127300 A TW108127300 A TW 108127300A TW 108127300 A TW108127300 A TW 108127300A TW I695585 B TWI695585 B TW I695585B
Authority
TW
Taiwan
Prior art keywords
pulse width
width modulation
count value
synchronization signal
signal
Prior art date
Application number
TW108127300A
Other languages
English (en)
Other versions
TW202107848A (zh
Inventor
陳岳彰
Original Assignee
力林科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力林科技股份有限公司 filed Critical 力林科技股份有限公司
Priority to TW108127300A priority Critical patent/TWI695585B/zh
Priority to US16/558,333 priority patent/US10924094B1/en
Priority to CN201910912162.5A priority patent/CN112311359B/zh
Application granted granted Critical
Publication of TWI695585B publication Critical patent/TWI695585B/zh
Publication of TW202107848A publication Critical patent/TW202107848A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H03K5/05—Shaping pulses by increasing duration; by decreasing duration by the use of clock signals or other time reference signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/017—Adjustment of width or dutycycle of pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

一種脈波寬度調變控制電路以及脈波寬度調變信號的控制方法。計數器電路依據鎖相迴路時脈產生計數值，並依據同步信號的轉態點重置計數值。比較電路比較計數值與工作比設定值，在計數值小於工作比設定值的期間將脈波寬度調變信號設為高準位。

Description

脈波寬度調變控制電路以及脈波寬度調變信號的控制方法
本發明是有關於一種信號產生裝置，且特別是有關於一種脈波寬度調變控制電路以及脈波寬度調變信號的控制方法。
因應現今的電子產品的多功能化，常藉由電源轉換裝置(power converter)來產生並提供不同的操作電源。其中，電源轉換裝置一般為透過利用脈寬調變(Pulse Width Modulation, PWM)信號來對電力電晶體開關(power transistor switch)進行切換，以達成電源間的轉換動作。
脈寬調變信號通常藉由脈寬調變信號控制裝置來產生。而在脈寬調變信號控制裝置被積體電路(Integrated Circuit, IC)化的狀況下，若能進一步改良脈寬調變信號控制裝置的電路設計，使其更為精簡，可有利於積體電路的微小化，而使得電子產品的電路面積可以大幅度地減小。
本發明提供一種脈波寬度調變控制電路以及脈波寬度調變信號的控制方法，可有效地減小脈波寬度調變控制電路使用的電路面積。
本發明的脈波寬度調變控制電路包括鎖相迴路時脈產生電路、計數器電路以及比較電路。鎖相迴路時脈產生電路依據同步信號產生鎖相迴路時脈。計數器電路耦接鎖相迴路時脈產生電路，依據鎖相迴路時脈產生計數值，其中計數值依據同步信號的轉態點被重置。比較電路耦接計數器電路，產生脈波寬度調變信號，比較電路比較計數值與工作比設定值，在計數值小於工作比設定值的期間將脈波寬度調變信號設為高準位。
在本發明的一實施例中，上述的脈波寬度調變控制電路還包括邊緣偵測器，其耦接鎖相迴路時脈產生電路與計數器電路，偵測同步信號的上升緣以產生重置信號，計數器電路依據重置信號重置計數值。
在本發明的一實施例中，上述的邊緣偵測器包括D型正反器、反相器以及及閘。D型正反器的資料輸入端接收同步信號，D型正反器的時脈輸入端接收鎖相迴路時脈。反相器的輸入端耦接D型正反器的資料輸出端。及閘的第一輸入端接收同步信號，及閘的第二輸入端耦接反相器的輸出端，及閘的輸出端輸出重置信號。
在本發明的一實施例中，上述的計數器電路週期性地於同步信號的轉態點重置計數值。
在本發明的一實施例中，上述的同步信號為垂直同步信號。
在本發明的一實施例中，上述的計數值依據同步信號的上升緣被重置。
本發明還提供一種脈波寬度調變信號的控制方法，包括下列步驟。依據同步信號產生鎖相迴路時脈。依據鎖相迴路時脈產生計數值，其中計數值依據同步信號的轉態點被重置。比較計數值與工作比設定值。判斷計數值是否小於工作比設定值。若計數值小於工作比設定值，將脈波寬度調變信號設為高準位。若計數值未小於工作比設定值，將脈波寬度調變信號設為低準位。
在本發明的一實施例中，上述的脈波寬度調變信號的控制方法包括，偵測同步信號的上升緣以產生一重置信號以及依據重置信號重置該計數值。
在本發明的一實施例中，上述的脈波寬度調變信號的控制方法包括，週期性地於同步信號的轉態點重置計數值。
在本發明的一實施例中，上述的同步信號為垂直同步信號。
在本發明的一實施例中，上述的計數值依據同步信號的上升緣被重置。
基於上述，本發明實施例的計數器電路可依據鎖相迴路時脈產生計數值，並依據同步信號的轉態點重置計數值，如此可節省使用用於進行計數值重置的電路，而可有效減小脈波寬度調變控制電路使用的電路面積。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1是依照本發明實施例的一種脈波寬度調變控制電路的示意圖，請參照圖1。脈波寬度調變控制電路包括鎖相迴路時脈產生電路102、計數器電路104、比較電路106以及邊緣偵測器108，其中計數器電路104耦接鎖相迴路時脈產生電路102、比較電路106以及邊緣偵測器108。鎖相迴路時脈產生電路102可接收同步信號Sync1，並依據同步信號Sync1產生鎖相迴路時脈Clk1，其中同步信號Sync1可例如為垂直同步信號，然不以此為限。計數器電路104可依據鎖相迴路時脈進行計數，而產生計數值C1。邊緣偵測器108可偵測同步信號Sync1的轉態點(例如上升緣，然不以此為限，在部分實施例中也可偵測下降緣)以產生重置信號Sr1給計數器電路104，以使計數器電路104依據重置信號Sr1重置計數值C1。
比較電路106用以依據計數值C1與工作比設定值產生脈波寬度調變信號PWM1，其中在計數值C1小於工作比設定值的期間比較電路106輸出的脈波寬度調變信號處於高準位，而在計數值C1未小於工作比設定值的期間，比較電路106輸出的脈波寬度調變信號PWM1處於低準位。配合利用邊緣偵測器108產生的重置信號Sr1重置計數值C1，可使比較電路106輸出在高準位與低準位間轉換的脈波寬度調變信號PWM1，其中脈波寬度調變信號PWM1的工作比由工作比設定值決定。
脈波寬度調變信號PWM1可例如被傳送至用以驅動顯示器的背光模組的驅動電路，由於同步信號Sync1可為垂直同步信號，依據同步信號Sync1重置計數值C1並配合適當的工作比設定值可使背光模組在各個畫框的顯示期間提供背光源，以顯示畫面。
如此藉由邊緣偵測器108偵測同步信號Sync1的轉態點所產生的重置信號Sr1來重置計數值C1，可避免使用習知技術中儲存脈波寬度調變信號的週期資料的暫存器電路以及比較週期資料與計數值的比較器電路，而可有效減小脈波寬度調變控制電路使用的電路面積。
進一步來說，邊緣偵測器108的實施方式可如圖2所示，邊緣偵測器108可例如包括D型正反器202、反相器204以及及閘206，其中D型正反器202的資料輸入端D接收同步信號Sync1，D型正反器202的時脈輸入端接收鎖相迴路時脈Clk1，D型正反器202的資料輸出端Q耦接反相器204的輸入端，另外及閘206的一輸入端接收同步信號Sync1，另一輸入端耦接反相器204的輸出端。D型正反器202可依據鎖相迴路時脈Clk1取樣同步信號Sync1而輸出延遲信號DS1，如圖3所示延遲信號DS1相較於同步信號Sync1延遲鎖相迴路時脈Clk1的一個周期時間。反相器204對延遲信號DS1進行反相處理而輸出反相信號DSB1，及閘206則將同步信號Sync1與反相信號DSB1進行及運算，以輸出重置信號Sr1。如圖3所示，重置信號Sr1可隨著同步信號Sync1的轉態點(在本實施例中為同步信號Sync1的上升緣)出現時也隨之進行轉態，以觸發計數器電路104重置計數值，在本實施例中，計數器電路104由0計數至10時便會被重置信號Sr1將其計數值重置至0。
圖4是依照本發明另一實施例的一種脈波寬度調變控制電路的示意圖。在本實施例中，計數器電路104依據鎖相迴路時脈Clk1產生計數值並週期性地自動重置計數值。如圖4所示，計數器電路104的重置週期可被設定為與同步信號Sync1的周期相同，例如可在同步信號Sync1出現上升緣時重置計數值。如圖5所示，在本實施例中，計數器電路104由0計數至7時即為同步信號Sync1出現上升緣時間點，此時計數器電路104可自動地回到0重新累計計數值，如此便可不需藉由邊緣偵測器108來重置計數器電路104，而可進一步減小脈波寬度調變控制電路使用的電路面積。此外，鎖相迴路時脈產生電路102以及比較電路106的實施細節與上述實施例類似，因此在此不再贅述。
圖6是依照本發明實施例的一種脈波寬度調變信號的控制方法流程圖，請參照圖6。由上述實施例可知，脈波寬度調變信號的控制方法可包括下列步驟。首先，依據同步信號產生鎖相迴路時脈(步驟S602)。接著，依據該鎖相迴路時脈產生計數值，其中計數值依據同步信號的轉態點被重置(步驟S604)。其中，重置計數值的方式可例如為偵測同步信號的上升緣產生重置信號，並依據重置信號重置計數值。在部分實施例中，也可週期性地於同步信號的轉態點(例如上升緣)重置計數值的方式來重置計數值。之後，比較計數值與工作比設定值(步驟S606)，以判斷計數值是否小於工作比設定值(步驟S608)。若計數值小於工作比設定值，將脈波寬度調變信號設為高準位(步驟S610)，而若計數值未小於工作比設定值，則將脈波寬度調變信號設為低準位(步驟S612)，其中藉由調整工作比設定值大小便可調整脈波寬度調變信號的工作比。
綜上所述，本發明實施例的計數器電路可依據鎖相迴路時脈產生計數值，並依據同步信號的轉態點重置計數值，如此可節省使用用於進行計數值重置的電路，而可有效減小脈波寬度調變控制電路使用的電路面積。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
102:鎖相迴路時脈產生電路 104:計數器電路 106:比較電路 108:邊緣偵測器 202:D型正反器 204:反相器 206:及閘 Sync1:同步信號 Clk1:鎖相迴路時脈 C1:計數值 Sr1:重置信號 PWM1:脈波寬度調變信號 DS1:延遲信號 DSB1:反相信號 S602~S612:脈波寬度調變信號的控制方法步驟
圖1是依照本發明的實施例的一種脈波寬度調變控制電路的示意圖。 圖2是依照本發明的實施例的一種邊緣偵測器的示意圖。 圖3是依照本發明的實施例的同步信號、延遲信號、反相信號、計數值、鎖相迴路時脈以及重置信號的波形示意圖。 圖4是依照本發明另一實施例的一種脈波寬度調變控制電路的示意圖。 圖5是依照本發明的實施例的同步信號、計數值以及鎖相迴路時脈的波形示意圖。 圖6是依照本發明實施例的一種脈波寬度調變信號的控制方法流程圖。
102:鎖相迴路時脈產生電路
104:計數器電路
106:比較電路
108:邊緣偵測器
Sync1:同步信號
Clk1:鎖相迴路時脈
C1:計數值
Sr1:重置信號
PWM1:脈波寬度調變信號

Claims (10)

  1. 一種脈波寬度調變控制電路，包括：一鎖相迴路時脈產生電路，依據一同步信號產生一鎖相迴路時脈；一計數器電路，耦接該鎖相迴路時脈產生電路，依據該鎖相迴路時脈產生一計數值，其中該計數值依據該同步信號的轉態點被重置；以及一比較電路，耦接該計數器電路，產生一脈波寬度調變信號，該比較電路比較該計數值與一工作比設定值，在該計數值小於該工作比設定值的期間將該脈波寬度調變信號設為高準位，其中該脈波寬度調變控制電路藉由一邊緣偵測器來重置該計數值，且該邊緣偵測器包括；一D型正反器，其資料輸入端接收該同步信號，該D型正反器的時脈輸入端接收該鎖相迴路時脈；一反相器，其輸入端耦接該D型正反器的資料輸出端；以及一及閘，其第一輸入端接收該同步信號，該及閘的第二輸入端耦接該反相器的輸出端，該及閘的輸出端輸出一重置信號。
  2. 如申請專利範圍第1項所述的脈波寬度調變控制電路，還包括： 一邊緣偵測器，耦接該鎖相迴路時脈產生電路與該計數器電路，偵測該同步信號的上升緣以產生一重置信號，該計數器電路依據該重置信號重置該計數值。
  3. 如申請專利範圍第1項所述的脈波寬度調變控制電路，其中該計數器電路週期性地於該同步信號的轉態點重置該計數值。
  4. 如申請專利範圍第1項所述的脈波寬度調變控制電路，其中該同步信號為垂直同步信號。
  5. 如申請專利範圍第1項所述的脈波寬度調變控制電路，其中該計數值依據該同步信號的上升緣被重置。
  6. 一種脈波寬度調變信號的控制方法，包括：依據一同步信號產生一鎖相迴路時脈；依據該鎖相迴路時脈產生一計數值，並藉由一邊緣偵測器來重置該計數值，其中該計數值依據該同步信號的轉態點被重置；比較該計數值與一工作比設定值；判斷該計數值是否小於該工作比設定值；若該計數值小於該工作比設定值，將該脈波寬度調變信號設為高準位；以及若該計數值未小於該工作比設定值，將該脈波寬度調變信號設為低準位，其中該邊緣偵測器包括： 一D型正反器，其資料輸入端接收該同步信號，該D型正反器的時脈輸入端接收該鎖相迴路時脈；一反相器，其輸入端耦接該D型正反器的資料輸出端；以及一及閘，其第一輸入端接收該同步信號，該及閘的第二輸入端耦接該反相器的輸出端，該及閘的輸出端輸出一重置信號。
  7. 如申請專利範圍第6項所述的脈波寬度調變信號的控制方法，包括：偵測該同步信號的上升緣以產生一重置信號；以及依據該重置信號重置該計數值。
  8. 如申請專利範圍第7項所述的脈波寬度調變信號的控制方法，包括週期性地於該同步信號的轉態點重置該計數值。
  9. 如申請專利範圍第6項所述的脈波寬度調變信號的控制方法，其中該同步信號為垂直同步信號。
  10. 如申請專利範圍第6項所述的脈波寬度調變信號的控制方法，其中該計數值依據該同步信號的上升緣被重置。
TW108127300A 2019-07-31 2019-07-31 脈波寬度調變控制電路以及脈波寬度調變信號的控制方法 TWI695585B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW108127300A TWI695585B (zh) 2019-07-31 2019-07-31 脈波寬度調變控制電路以及脈波寬度調變信號的控制方法
US16/558,333 US10924094B1 (en) 2019-07-31 2019-09-03 Pulse width modulation control circuit and control method of pulse width modulation signal
CN201910912162.5A CN112311359B (zh) 2019-07-31 2019-09-25 脉波宽度调变控制电路以及脉波宽度调变信号的控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108127300A TWI695585B (zh) 2019-07-31 2019-07-31 脈波寬度調變控制電路以及脈波寬度調變信號的控制方法

Publications (2)

Publication Number Publication Date
TWI695585B true TWI695585B (zh) 2020-06-01
TW202107848A TW202107848A (zh) 2021-02-16

Family

ID=72176112

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108127300A TWI695585B (zh) 2019-07-31 2019-07-31 脈波寬度調變控制電路以及脈波寬度調變信號的控制方法

Country Status (3)

Country Link
US (1) US10924094B1 (zh)
CN (1) CN112311359B (zh)
TW (1) TWI695585B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI779967B (zh) * 2021-12-14 2022-10-01 瑞昱半導體股份有限公司 具有適應性比較機制的比較電路及其運作方法
TWI782841B (zh) * 2021-12-30 2022-11-01 新唐科技股份有限公司 用於透過脈波調變信號進行控制的電路系統的事件偵測控制器與方法
CN114978128B (zh) * 2022-07-29 2022-12-30 广东曜芯科技有限公司 脉冲宽度调制波形的控制方法和装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130082747A1 (en) * 2011-09-29 2013-04-04 Microchip Technology Incorporated Variable frequency ratiometric multiphase pulse width modulation generation
TWI435546B (zh) * 2004-08-23 2014-04-21 微晶片科技公司 用於產生一相位補償脈波寬度調變(pwm)信號之裝置與方法
TWI556583B (zh) * 2011-09-29 2016-11-01 微晶片科技公司 同步多頻率脈衝寬度調變產生器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100190032B1 (ko) * 1996-03-30 1999-06-01 윤종용 Efm 데이타 복원용 클럭 발생방법 및 그 방법을 수행하는 위상동기 루프
US6492926B2 (en) * 2000-11-24 2002-12-10 Stmicroelectronics S.R.L. Noise compensation device and method in a discrete time control system
US7417616B2 (en) 2002-09-04 2008-08-26 Samsung Electronics Co., Ltd. Inverter for liquid crystal display
CN1310427C (zh) * 2004-02-25 2007-04-11 凌阳科技股份有限公司 脉波宽度调变电路与方法
US7420428B2 (en) * 2006-07-13 2008-09-02 Itt Manufacturing Enterprises, Inc. Low noise phase locked loop with a high precision lock detector
US9390659B2 (en) 2007-07-18 2016-07-12 Ams Ag Circuit configuration and method for controlling particularly segmented LED background illumination
DE102007033471B4 (de) 2007-07-18 2011-09-22 Austriamicrosystems Ag Schaltungsanordnung und Verfahren zur Ansteuerung segmentierter LED-Hintergrundbeleuchtungen
US7791386B2 (en) 2008-01-23 2010-09-07 Microchip Technology Incorporated Externally synchronizing multiphase pulse width modulation signals
US8339174B2 (en) * 2010-02-25 2012-12-25 Atmel Corporation Apparatus, circuit and method for automatic phase-shifting pulse width modulated signal generation
TWI551053B (zh) * 2015-01-14 2016-09-21 新唐科技股份有限公司 脈寬調變訊號產生電路與方法
US9568889B1 (en) * 2016-06-15 2017-02-14 Winbond Electronics Corp. Time to digital converter with high resolution

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI435546B (zh) * 2004-08-23 2014-04-21 微晶片科技公司 用於產生一相位補償脈波寬度調變(pwm)信號之裝置與方法
US20130082747A1 (en) * 2011-09-29 2013-04-04 Microchip Technology Incorporated Variable frequency ratiometric multiphase pulse width modulation generation
TWI556583B (zh) * 2011-09-29 2016-11-01 微晶片科技公司 同步多頻率脈衝寬度調變產生器

Also Published As

Publication number Publication date
US20210036693A1 (en) 2021-02-04
CN112311359B (zh) 2023-11-14
CN112311359A (zh) 2021-02-02
TW202107848A (zh) 2021-02-16
US10924094B1 (en) 2021-02-16

Similar Documents

Publication Publication Date Title
US8279917B2 (en) Pulse width modulation controller and pulse waveform control method
TWI695585B (zh) 脈波寬度調變控制電路以及脈波寬度調變信號的控制方法
US8174293B2 (en) Time to digital converter
US8487680B1 (en) Full-digital clock correction circuit and method thereof
US9564885B2 (en) Event-driven clock duty cycle control
US6882196B2 (en) Duty cycle corrector
US20220069809A1 (en) Frequency multiplier and delay-reused duty cycle calibration method thereof
US8786329B1 (en) Method for doubling the frequency of a reference clock
US11177793B2 (en) Clock synthesis circuitry and associated techniques for generating clock signals refreshing display screen content
JP2008219866A (ja) 半導体メモリ装置及びその駆動方法
CN1885720A (zh) 时钟生成电路和时钟生成方法
US20060091922A1 (en) Duty cycle correction
US7859313B2 (en) Edge-missing detector structure
US8847639B1 (en) Waveform generator
US10425087B1 (en) Phase adjustment apparatus and operation method thereof
US10965292B1 (en) Delay-locked loop device and operation method therefor
US7317362B2 (en) Oscillator circuit and oscillation control method
US10128737B1 (en) Constant on-time switching converter and clock synchronization circuit
WO2020077557A1 (zh) 一种占空比校准电路、电子设备及方法
CN210157160U (zh) 数字时钟倍频电路系统
JP6312197B2 (ja) クロック生成回路
EP4150760B1 (en) Frequency doubler based on phase frequency detectors using rising edge delay
CN203086781U (zh) 用于减小周期性信号中的抖动的装置
US20100123499A1 (en) Information system, semiconductor device and control method therefor
TWI583115B (zh) Signal processing system and method