TWI694585B - 半導體裝置封裝、封裝層疊以及包含封裝層疊的計算裝置 - Google Patents

Abstract

一種半導體裝置封裝，包含印刷電路板、連接至印刷電 路板的晶片、保護晶片且暴露晶片的背表面的模封體、在模封體中延伸以暴露連接至印刷電路板的第一接點的穿孔開口以及刻在模封體的晶片的背表面與穿孔之間的標記區域中的至少一個第一標記。模封體具有暴露模製底部填充結構，其覆蓋晶片的側邊，同時暴露晶片的背表面。一種封裝層疊，包含堆疊在半導體封裝上的頂層封裝，且所述頂層封裝電連接至半導體封裝。更提供一種包含封裝層疊的計算裝置。

Description

半導體裝置封裝、封裝層疊以及包含封裝層疊 的計算裝置 【相關申請案之交叉參考】

本申請案主張2014年10月6日申請之韓國專利申請案第10-2014-0134292號的優先權，所述專利申請案的全部揭露內容均併入本案供參考。

本發明的概念是有關於具有標記的半導體裝置封裝，以提供有關封裝的資訊，例如製造商和產品資訊，如型號名稱及/或編號。本發明的概念是有關於多晶片封裝，其中，至少一晶片堆疊於另一晶片或晶粒上，例如封裝層疊(package on package，PoP)。

半導體晶片的表面通常刻有標記，以識別或以其他方式區別半導體芯片。一般來說，標記包括晶片或其中載有晶片的封 裝的型號、製造商的標誌、生產日期以及批號ID。然而，在某些包括設置於基板上的晶片封裝類型(例如封裝層疊)中，在將晶片模製到基板的過程中，模製材料會散布或擴散在晶片的表面上。在此情況下，標記可能會被模製材料所遮蔽。

根據本發明概念，提供一種半導體裝置封裝的實施方式，包括具有上表面的印刷電路板(PCB)；連接至PCB的晶片，且晶片具有面對PCB上表面的主動表面以及背離PCB上表面的背表面；連接至PCB在PCB上表面的第一接點；在PCB上表面模製到PCB的模封體(mold)，其保護晶片的側邊及暴露晶片的背表面，且具有暴露連接至PCB的第一接點的穿孔開口(via opening)；以及至少一個第一標記，刻在模封體的標記區域內，且其中標記區域位於晶片的背表面以及穿孔開口之間。

根據本發明概念，提供一種封裝層疊的實施方式，包括底層半導體封裝；頂層半導體封裝，堆疊在底層半導體封裝上；以及接點，電連接頂層半導體封裝以及底層半導體封裝，且其中底層半導體封裝包括具有上表面的印刷電路板(PCB)；晶片，連接至PCB並具有面對PCB的上表面的主動表面及背離PCB的上表面的背表面；模封體，在PCB上表面模製到PCB，保護晶片的側邊及暴露晶片的背表面，並具有在其中延伸的穿孔開口；以及至少一個第一標記，刻在位於晶片的背表面以及穿孔開口之間的 模封體的標記區域內，其中頂層半導體封裝包含基板和設置至基板的晶片，以及其中電接點分別設置在穿孔開口中。

根據本發明概念，提供一種封裝層疊的實施方式，包括底層半導體封裝；頂層半導體封裝，堆疊在底層半導體封裝上；以及接點，電連接底層半導體封裝的印刷電路板以及頂層半導體封裝，且其中底層半導體封裝包括具有上表面的印刷電路板(PCB)；晶粒，設置在PCB的上表面並具有面對PCB的上表面的主動表面；導電凸塊，設置在PCB的上表面上且在晶粒的主動表面將PCB電連接至晶粒；模封體層，在PCB的上表面模製到PCB且具有頂表面；穿孔開口，在模封體層的頂表面開放；以及至少一個第一標記，在模封體層的頂表面的標記區域提供關於封裝層疊的資訊，第一標記位於封裝層疊的晶粒的外周圍與穿孔開口之間的區域中，其中頂層半導體封裝包含基板和設置至基板的晶片，以及其中電接點分別設置在穿孔開口中。

根據本發明概念，提供一種計算系統的實施方式，包括板體；設置至板體的封裝層疊；以及顯示器，經由板體連接至封裝層疊且封裝層疊包括底層半導體封裝；堆疊在底層半導體封裝上的頂層半導體封裝；以及電接點，電連接底層半導體封裝以及頂層半導體封裝，且其中底層半導體封裝包括具有上表面的印刷電路板(PCB)；晶片，連接至PCB並具有面對PCB的上表面的主動表面及背離PCB的背表面；模封體，在PCB的上表面模製到PCB，保護晶片的側邊，暴露晶片的背表面，並具有在其中延伸的 穿孔開口；以及至少一個第一標記，刻在位於晶片的背表面以及穿孔開口之間的標記區域內，其中頂層半導體封裝包含基板和設置至基板的晶片，以及電接點分別設置在穿孔開口中。

100:印刷電路板

110、140、155、161:接點

120-1、120-2:晶片

121-1、121-2:凸塊

123:背表面

130；模封體層

150:基板

153:封裝

161:堆疊穿孔

200:PoP

300:計算系統

300A:智慧型電話

300B:智慧手錶

300C:智慧眼鏡

300D:萬物聯網裝置

301:顯示串列介面

303:相機串列介面

310:顯示器

320:相機

350:系統板

ABCDEFG、HIJKLMN:第一標記

BP:底層封裝

MK1、MK2、MK3、MK4:識別標誌

MR、MR1、MR2:標記區域

S110、S112、S114、S116、S118、S120、S122:操作步驟

根據以下實施方式，結合附圖，將更清楚地瞭解本發明概念的上述及其他態樣、特徵及其他優點，其中：圖1至圖9共同說明根據本發明概念在製造過程中之半導體裝置封裝層疊，其中，圖1、圖2及圖3A分別為構成封裝的中間產物的半導體裝置之截面圖；圖3B、圖4及圖5分別為半導體裝置的晶片的實例之平面圖；圖6為構成封裝的中間產物之半導體裝置的截面圖；圖7為封裝層疊的半導體裝置底層封裝的截面圖；以及圖8和圖9分別為封裝層疊在其製造中的各別後段製程之截面圖。

圖10為電子系統和使用其的各種電子產品的概念圖，其中包括根據本發明概念的半導體封裝。

圖11為根據本發明概念的製造半導體封裝的方法之流程圖。

下文中將參考隨附圖式更全面描述本發明概念之示例性實施例。然而，本發明概念可以許多不同形式實施，且不應解釋為限於本文所闡述之示例性實施例。更確切地說，提供這些實施 例是為了本發明詳盡完備，且向所屬領域的技術人員充分傳達本發明之範疇。在圖式中，為了清晰起見可放大層及區域之尺寸及相對尺寸，且通篇使用相同的圖式元件符號來表示相同元件。

將理解，當元件被稱作「連接至」或「耦接至」另一元件時，其可直接連接或耦接至另一元件，或可存在介入元件。相對來說，當元件被稱作「直接連接至」或「直接耦接至」另一元件時，則不存在介入元件。如本文中所使用，「及/或」包括一個或多個所列出之相關項目的任何或全部組合，以及可省略為「/」。

將理解，儘管第一、第二等術語可在本文中使用以描述多種元件，這些元件不應該被這些術語所限制。這些術語僅用於將一個元件與另一元件區別。舉例來說，第一訊號可被表示為第二訊號，以及，類似地，第二訊號可被表示為第一訊號而不背離本揭露所教示內容。

本文中所使用術語僅為了描述特定實施例之目的且並非意欲限制本發明。如本文中所使用，除非上下文另外明確指示，否則單數形式「一」及「所述」意欲亦包含複數形式。將可更理解為，當說明書中使用「包括」時，指明所描述特徵、區域、整體、步驟、操作、元件及/或組件的存在，但不排除存在或附加一個或多個其它特徵、區域、整體、步驟、操作、元件、組件及/或其群組。

除非另有定義，本文中所有術語(包含技術及科學術語)具有發明所屬領域中具有通常知識者所能一般性理解的相同涵 義。將可更理解為，所述術語，例如通常使用字典中所定義的那些術語，應該被解釋為，所具有的涵義與相關技藝及/或本申請的上下文中具有一致的涵義，且不該以理想化或過於正式的意義來解釋，除非本文中有明確定義。

根據本發明概念的製造半導體封裝的方法將參考圖1至圖9詳細地描述。

首先參照圖1，積體電路(integrate circuit，IC)以及第一接點110連接或貼附至印刷電路板100的頂表面。第一接點100可以是焊球、焊料凸塊或銅焊墊。積體電路可為晶粒或晶片。為了說明目的，在下文中積體電路將被稱為晶片。每個晶片120-1及120-2可包含微處理器、圖形處理器、信號處理器、網路處理器、晶片組、音頻編解碼器、應用處理器(AP)以及系統晶片(SoC)中的至少一個。

第一晶片120-1使用覆晶技術藉由凸塊121-1連接或貼附至印刷電路板100的頂表面。第二晶片120-2同樣使用覆晶技術藉由凸塊121-2連接或貼附至印刷電路板100的頂表面。當晶片120-1及120-2使用覆晶方法藉由凸塊121-1及121-2分別連接至印刷電路板100的頂表面時，凸塊121-1或121-2所連接的晶片120-1及120-2的主動表面面對印刷電路板100的頂表面，以及晶片的背表面123相對於主動表面。

印刷電路板100可包含藉由一或多個介電層彼此分離的多個金屬層。金屬層可以藉由導電穿孔(conductive via)彼此連 接。

參照圖2，模封體層(下文中稱為「模封體」)130形成在印刷電路板100上。模封體130可以是環氧樹脂模製化合物(EMC)，以保護晶片120-1及120-2不受外力和外在條件影響。

模封體130可具有暴露模製底部填充(exposed molded underfill，eMUF)結構。模封體130的eMUF結構為完整圍繞包覆晶片120-1及120-2的部分，以覆蓋所有晶片120-1及120-2的側邊，並僅露出晶片120-1及120-2的背表面123。

從印刷電路板100至模封體130的頂表面的距離與從印刷電路板100至晶片120-1及120-2的背表面123的距離可實質上相同。

參照圖2及圖3A，穿孔開口形成在模封體130中以暴露第一接點110。穿孔開口可使用雷射(即，藉由雷射鑽孔製程)來形成。雷射可為二氧化碳雷射(CO₂ laser)或綠光雷射(green laser)但其它已知類型的雷射可以被用於進行雷射鑽孔製程。

參照圖3B，至少一個第一標記ABCDEFG及/或HIJKLMN蝕刻在模封體130的頂表面的標記區域MR上。所述至少一個第一標記ABCDEFG及/或HIJKLMN可使用雷射蝕刻在標記區域MR中。如圖3B所示，標記區域MR可包括模封體130的圍繞晶片120-1的區域。例如，標記區域MR可以包括各自在晶片120-1相對側上的標記區域MR1和MR2。第一標記ABCDEFG及HIJKLMN也可以刻在第二晶片120-2旁邊的標記區域MR。

模封體130中的穿孔開口以及所述至少一個第一標記ABCDEFG及/或HIJKLMN可同時形成。也就是說，模封體130中的穿孔開口以及所述至少一個第一標記ABCDEFG及/或HIJKLMN可在製造過程的相同階段(雷射蝕刻階段)中形成。在此階段中，穿孔開口可藉由使用雷射鑽孔進入模封體130而形成，即，穿孔開口為雷射鑽孔開口。同樣地，在此階段中，所述至少一個第一標記ABCDEFG及/或HIJKLMN蝕刻在模封體130的頂表面的標記區域MR1及/或MR2中，即，雷射蝕刻在模封體130中。用於形成穿孔開口的相同雷射可用於形成至少一個第一標記ABCDEFG及/或HIJKLMN。

在任何情況下，標記區域MR1及/或MR2位於每一晶片120-1或120-2的背表面123與在模封體130中暴露第一接點110的穿孔開口之間。如上所述，標記可與雷射鑽孔製程同時或與雷射鑽孔製程併行蝕刻。當模封體130具有eMUF結構時，標記區域MR(例如標記區域MR1及MR2)可由eMUF結構的表面所構成。例如，第一標記ABCDEFG可蝕刻在晶片120-1或120-2一側上的eMUF結構的標記區域MR1中，且第一標記HIJKLMN可蝕刻在晶片120-1或120-2相對側上的eMUF結構的標記區域MR2中。每個第一標記ABCDEFG及HIJKLMN可包含關於晶片120-1或120-2的製造商資訊以及晶片120-1或120-2的產品資訊(識別型號及/或特徵)。

在背表面123為四邊形的情況下，識別標誌MK1及MK2 可蝕刻在各別的晶片120-1及120-2的標記區域MR中，沿著背表面123的對角線的軸線設置。至少一個識別標誌MK3及/或MK4亦可沿著背表面123的另一對角線蝕刻在標記區域中，且可位於與識別標誌MK1及/或MK2相對的標記區域MR1或MR2的一端上。識別標誌MK1及MK2(和MK3、MK4，視情況而定)藉由圖案辨識系統(pattern recognition system，PRS)所使用。它們可以在隨後的製造過程中用於對準晶片。識別標誌可使用墨水來形成。第一標記和識別標誌可同時或相繼形成。

在圖4所示的實例中，第一標記ABCDEFG、第一標記HIJKLMN、第一標記xxxx以及第一標記yyyy分別蝕刻在背表面123的相鄰四個側邊的標記區域MR上。同樣地，在此實例中，至少兩個識別標誌MK1、MK2(及MK3、MK4)可形成在標記區域MR上。至少兩個識別標誌(例如兩個識別標誌MK1及MK2或兩個識別標誌MK3及MK4)沿著背表面123的對角線而形成。

在圖5所示的實例中，第一標記ABCDEFG及第一標記HIJKLMN形成在背表面123的四個側邊中的兩相交側邊旁的標記區域MR上。

在上述實例中，每個晶片120-1及120-2的背表面123為多邊形，特別是四邊形，可以理解為，各別的第一標記可以形成在靠近每個背表面123的側邊中的至少一個的模封體的上表面的標誌區域MR中。在圖3B及圖5所示實例中，第一標記分別形成在鄰近背表面123的僅兩個側邊的標記區域中，且在圖4所示實 例中，四個第一標記分別形成在鄰近背表面123的所有(四個)側邊的標記區域中。然而，在其他實例中，第一標記形成在鄰近背表面123的四個側邊中的僅一者的標記區域中，而在另一個實例中，各別的第一標記形成在鄰近背表面123的僅三個側邊中的每一者的標記區域中。在形成多於一個第一標記的實例中，所述第一標記通常傳達彼此不同的產品資訊。

當兩個第一標記分別蝕刻在背表面的兩個相對側附近的標記區域中時，所述標記可以拼出以相同方向或相反方向讀取的字詞或其他資訊。同樣地，第二標記可寫在或刻在每個晶片120-1及120-2的背表面123上。第二標記的作用可以類似於第一標記的作用。

參照圖6，第二接點140連接至印刷電路板100的下表面。第二接點140可以是焊球或凸塊。參照圖6及圖7，鋸或切割印刷電路板100以產生半導體底層封裝BP，其中之一如圖7所示。每個半導體底層封裝BP可具有eMUF結構。底層封裝BP的晶片120-1在測試過程中進行測試。

參看圖8，半導體封裝153的接點155(例如焊球)設置成與經由穿孔開口暴露的半導體底層封裝BP的第一接點110接觸。舉例而言，半導體封裝153藉由分別嵌入穿孔開口的接點155而堆疊於半導體底層封裝BP上。半導體封裝153亦包括晶粒(即，IC和基板150)，且被動元件(passive element)連接至晶粒(的IC)。被動元件可包含電阻器、電感器及/或電容器。此外，半導體 封裝153可以是隨機存取記憶體(RAM)、動態隨機存取記憶體(DRAM)、包含控制器的NAND快閃記憶體、NOR快閃記憶體、靜態隨機存取記憶體(SRAM)、鐵電式隨機存取記憶體(FRAM)、相變化記憶體(PRAM)、磁阻記憶體(MRAM)、自旋轉移力矩隨機存取記憶體(spin-transfer torque RAM，STT-RAM)或電阻式記憶體(RRAM)。

參照圖9，藉由紅外線回焊製程(infrared(IR)reflow process)或其他回焊或連接製程，將半導體底層封裝BP的第一接點110分別物理性且電性地連接至半導體封裝153的接點155。在任何情況下，接點161(例如將底層封裝BP電連接至封裝153的穿孔)形成在模封體130中。

也就是說，結果為，形成根據本發明概念的PoP 200。

圖10為包含根據本發明概念的半導體封裝的計算系統300以及其一些應用的示意圖。計算系統300包含貼附至主機板或系統板350及顯示器310的PoP 200。計算系統300亦可包含相機320。

計算系統300可以是手機(例如智慧型電話300A)、平板電腦(個人電腦)、行動上網裝置(mobile internet device，MID)、穿戴式裝置(例如智慧手錶300B或一對智慧眼鏡300C)、筆記型電腦，或是物聯網(IoT)裝置或萬物聯網(IoE)裝置300D。計算系統300亦可以是桌上型電腦、工作站電腦或伺服器。

PoP 200的晶片120-1的顯示控制器(未繪示)可藉由顯 示串列介面(display serial interface，DSI)301將顯示數據傳送至顯示器310。相機320可藉由相機串列介面(camera serial interface，CSI)303將圖像數據傳送至在PoP 200的晶片120-1中的相機介面(未繪示)。相機320可包括互補式金屬氧化物半導體(CMOS)圖像感應器。

圖11為製造根據本發明概念的半導體封裝的方法之實施例的流程圖。參照圖1及圖11，在操作步驟S110中，晶片120-1連接至印刷電路板100的頂表面。參照圖2及圖11，在操作步驟S112中，模封體130模製到印刷電路板100的晶片120-1，以便覆蓋晶片120-1的側邊但暴露晶片120-1的背表面123。

參照圖3及圖11，在操作步驟S114中，穿孔開口形成在模封體130中以暴露第一接點110，並且執行標記處理。標記處理包含在模封體130的頂表面的標記區域MR中蝕刻至少一個第一標記。標記處理可另外包含在標記區域MR中蝕刻至少一對識別標誌MK1及MK2及/或識別標誌MK3及MK4。

所述至少一對識別標誌MK1及MK2及識別標誌MK3及MK4能夠用於對準半導體底層封裝BP以及半導體封裝153(例如，頂層封裝)。特別是，PRS能夠使用至少一個識別標誌MK1及MK2及/或識別標誌MK3及MK4，以精確對準的方式將半導體封裝153堆疊在單位半導體底層封裝BP上。

參照圖6及圖11，在操作步驟S116中，接點(例如焊球)140連接至印刷電路板100的下表面或形成在印刷電路板100的下 表面上，且在操作步驟S118中，裁切印刷電路板100以產生半導體底層封裝BP。半導體底層封裝BP的晶片120-1在操作步驟S120中進行測試。參照圖8、圖9及圖11，在操作步驟S122中，半導體封裝153堆疊在半導體底層封裝BP上，且形成接點(例如堆疊穿孔161)，以完成PoP 200。

如上所述，根據本發明概念的實施例，提供產品資訊的標記蝕刻在PoP中的模封體(例如，在晶片的背表面與堆疊穿孔之間的eMUF結構中)的表面，以使得標記明顯可見。

儘管本發明概念已參考其例示性實施例詳細描述，但於本領域具有通常知識者應顯而易見，在不背離如由以下申請專利範圍所定義之本發明概念之精神及範疇的情況下可在其中進行形式及細節之各種改變。

100:印刷電路板

110:接點

120-1、120-2:晶片

121-1、121-2:凸塊

123:背表面

130:模封體層

ABCDEFG、HIJKLMN:第一標記

MK1、MK2、MK3、MK4:識別標誌

MR、MR1、MR2:標記區域

Claims (25)

1. 一種半導體裝置封裝，包括：具有上表面的印刷電路板；連接至所述印刷電路板的晶片，所述晶片具有面對所述印刷電路板的所述上表面的主動表面及背離所述印刷電路板的所述上表面的背表面；第一接點，在所述印刷電路板的所述上表面連接至所述印刷電路板；模封體，在所述印刷電路板的所述上表面模製到所述印刷電路板，保護所述晶片的側邊及暴露所述晶片的所述背表面，所述模封體具有頂表面以及在其中延伸的穿孔開口，所述穿孔開口暴露連接至所述印刷電路板的所述第一接點；以及至少一個第一標記，刻在所述模封體的所述頂表面中且位於標記區域內，其中所述標記區域為位於所述晶片的所述背表面以及所述穿孔開口之間的所述模封體的所述頂表面的區域，且所述至少一個第一標記包含關於所述晶片的資訊。
2. 如申請專利範圍第1項所述的半導體裝置封裝，其中所述模封體具有暴露模製底部填充結構，覆蓋所述晶片的全部所述側邊，且暴露所述晶片的所述背表面。
3. 如申請專利範圍第1項所述的半導體裝置封裝，其中從所述印刷電路板的所述上表面至所述模封體的頂表面的距離與從 所述印刷電路板的所述上表面至所述晶片的所述背表面的距離相同。
4. 如申請專利範圍第1項所述的半導體裝置封裝，其中所述至少一個第一標記雷射蝕刻在所述標記區域中，且所述穿孔開口為雷射鑽孔開口。
5. 如申請專利範圍第1項所述的半導體裝置封裝，其中所述背表面具有四邊形形狀，且更包括在所述標記區域中的識別標誌，所述識別標誌沿著與所述背表面的對角線一致的軸線設置。
6. 如申請專利範圍第5項所述的半導體裝置封裝，其中所述至少一個第一標記以及所述識別標誌雷射蝕刻在所述標記區域中，且所述穿孔開口為雷射鑽孔開口。
7. 如申請專利範圍第1項所述的半導體裝置封裝，其中所述晶片的所述背表面為多邊形，且所述模封體的所述標記區域插置於多邊形的所述背表面的至少一側與所述穿孔開口之間。
8. 如申請專利範圍第7項所述的半導體裝置封裝，其中所述至少一個第一標記包括刻在所述標記區域內分別在多邊形的所述背表面的相鄰的兩個側邊的兩個所述第一標記。
9. 如申請專利範圍第1項所述的半導體裝置封裝，更包括在所述晶片的所述背表面上的第二標記。
10. 一種封裝層疊，包括：底層半導體封裝，包括具有上表面的印刷電路板； 連接至所述印刷電路板的晶片，所述晶片具有面對所述印刷電路板的所述上表面的主動表面及背離所述印刷電路板的所述上表面的背表面；模封體，在所述印刷電路板的所述上表面模製到所述印刷電路板，保護所述晶片的側邊及暴露所述晶片的所述背表面，所述模封體具有在其中延伸的穿孔開口；以及至少一個第一標記，刻在所述模封體的標記區域內，其中所述標記區域位於所述晶片的所述背表面以及所述穿孔開口之間；頂層半導體封裝，堆疊在所述底層半導體封裝上且包含基板和設置在所述基板上的晶片；以及設置在所述穿孔開口中的電接點，分別電連接所述底層半導體封裝以及所述頂層半導體封裝。
11. 如申請專利範圍第10項所述的封裝層疊，其中所述底層半導體封裝的所述晶片包括應用處理器和系統晶片的其中之一者，且所述頂層半導體封裝包括動態隨機存取記憶體、包含控制器的NAND快閃記憶體、NOR快閃記憶體、靜態隨機存取記憶體、鐵電式隨機存取記憶體、相變化記憶體以及磁阻記憶體的其中之一者。
12. 如申請專利範圍第10項所述的封裝層疊，其中所述模封體具有暴露模製底部填充結構，覆蓋所述底層半導體封裝的所述晶片的全部所述側邊，且暴露所述底層半導體封裝的所述晶片的所述背表面。
13. 如申請專利範圍第10項所述的封裝層疊，其中從所述印刷電路板的所述上表面至所述底層半導體封裝的所述模封體的頂表面的距離與從所述印刷電路板的所述上表面至所述底層半導體封裝的所述晶片的所述背表面的距離相同。
14. 一種封裝層疊，包括：底層半導體封裝，包括具有上表面的印刷電路板；晶粒，設置在所述印刷電路板的所述上表面上，所述晶粒具有面對所述印刷電路板的所述上表面的主動表面；導電凸塊，設置在所述印刷電路板的所述上表面上，且在所述晶粒的所述主動表面將所述印刷電路板電連接至所述晶粒；模封體層，在所述印刷電路板的所述上表面模製到所述印刷電路板，且所述模封體層具有頂表面以及在其中延伸並在所述頂表面開放的穿孔開口，所述模封體層的所述頂表面包含所述封裝層疊的位於所述晶粒的外周圍與所述穿孔開口之間的區域中的標記區域；所述模封體層的所述頂表面的所述標記區域呈現出含有關於所述封裝層疊的資訊的至少一個第一標記；頂層半導體封裝，堆疊在所述底層半導體封裝上且包含基板和設置在所述基板上的晶片；以及電接點，設置在所述穿孔開口中，分別電連接所述底層半導體封裝的所述印刷電路板以及所述頂層半導體封裝。
15. 如申請專利範圍第14項所述的封裝層疊，其中所述底層半導體封裝包含含有所述晶粒的第一晶片，所述第一晶片具有背離所述印刷電路板的所述上表面的背表面，且所述模封體層具有暴露模製底部填充結構，覆蓋所述第一晶片的全部所述側邊，且暴露所述第一晶片的所述背表面。
16. 如申請專利範圍第14項所述的封裝層疊，其中從所述印刷電路板的所述上表面至所述模封體層的頂表面的距離與從所述印刷電路板的所述上表面至所述第一晶片的所述背表面的距離相同。
17. 如申請專利範圍第14項所述的封裝層疊，其中所述電接點在所述底層半導體封裝的所述印刷電路板與所述頂層半導體封裝的所述基板之間延伸。
18. 如申請專利範圍第15項所述的封裝層疊，其中所述至少一個第一標記刻在所述標記區域中，且提供關於所述第一晶片的製造商資訊及/或識別所述第一晶片的型號或特徵的資訊。
19. 一種計算系統，包括：板體；設置在所述板體上的封裝層疊；以及經由所述板體連接至所述封裝層疊的顯示器，其中，所述封裝層疊包括：底層半導體封裝，包括具有上表面的印刷電路板； 連接至所述印刷電路板的晶片，所述晶片具有面對所述印刷電路板的所述上表面的主動表面及背離所述印刷電路板的背表面；在所述印刷電路板的所述上表面模製到所述印刷電路板的模封體，保護所述晶片的側邊及暴露所述晶片的所述背表面，所述模封體具有在其中延伸的穿孔開口；以及至少一個第一標記，刻在所述模封體的位於所述晶片的所述背表面以及所述穿孔開口之間的標記區域內；頂層半導體封裝，堆疊在所述底層半導體封裝上且包含基板和設置在所述基板上的晶片；以及設置在所述穿孔開口中的電接點，分別電連接所述底層半導體封裝以及所述頂層半導體封裝。
20. 如申請專利範圍第19項所述的計算系統，其中所述封裝層疊的所述底層半導體封裝的所述模封體具有暴露模製底部填充結構，暴露所述底層半導體封裝的所述晶片的所述背表面。
21. 如申請專利範圍第19項所述的計算系統，其中從所述印刷電路板的所述上表面至所述封裝層疊的所述底層半導體封裝的所述模封體的頂表面的距離與從所述印刷電路板的所述上表面至所述底層半導體封裝的所述晶片的所述背表面的距離相同。
22. 如申請專利範圍第19項所述的計算系統，其中所述封裝層疊的所述至少一個第一標記雷射蝕刻在所述底層半導體封裝 的所述模封體的所述標記區域中，且所述穿孔開口為雷射鑽孔開口。
23. 如申請專利範圍第19項所述的計算系統，其中所述封裝層疊的所述底層半導體封裝的所述晶片的所述背表面具有四邊形形狀，且更包括在所述標記區域中的識別標誌，所述識別標誌沿著與所述底層半導體封裝的所述晶片的所述背表面的對角線一致的軸線設置。
24. 如申請專利範圍第23項所述的計算系統，其中所述至少一個第一標記以及所述識別標誌雷射蝕刻在所述標記區域中，且所述穿孔開口為雷射鑽孔開口。
25. 如申請專利範圍第19項所述的計算系統，其中所述封裝層疊的所述晶片包括應用處理器和系統晶片的其中之一者，且所述封裝層疊的所述頂層半導體封裝，包括動態隨機存取記憶體、包含控制器的NAND快閃記憶體、NOR快閃記憶體、靜態隨機存取記憶體、鐵電式隨機存取記憶體、相變化記憶體以及磁阻記憶體的其中之一者。

Images