TWI690039B - 電子封裝件及其製法 - Google Patents

Abstract

一種電子封裝件及其製法，係以覆晶方式將電子元件設於承載件上，再以封裝層包覆該電子元件，並藉由整平作業，移除該封裝層之部分材質、電子元件之部分材質及該承載件之部分材質，以縮小該電子封裝件之整體厚度。

Description

電子封裝件及其製法

本發明係有關一種半導體封裝製程，尤指一種電子封裝件及其製法。

目前應用於晶片封裝領域之技術繁多，例如晶片尺寸構裝(Chip Scale Package，簡稱CSP)、晶片直接貼附封裝(Direct Chip Attached，簡稱DCA)或多晶片模組封裝(Multi-Chip Module，簡稱MCM)等覆晶型封裝製程、或將晶片立體堆疊化整合為三維積體電路(3D IC)晶片堆疊製程。

如第1圖所示，習知四方平面無引腳(Quad Flat No leads，簡稱QFN)型式之半導體封裝件1，係將半導體晶片11藉由複數銲錫凸塊110以覆晶方式接置於一導線架10上，再以封裝膠體12包覆該半導體晶片11、導線架10及銲錫凸塊110，之後進行切割，以令該導線架10之各導腳100的側面(Side Surface)及底面(Bottom Surface)外露出該封裝膠體12，並使各該導腳100之底面與該封裝膠體12之底面齊平。

另一方面，為符合薄化需求，需先降低該半導體晶片11之厚度d，再將該半導體晶片11接置於該導線架10上。

惟，在多接點(I/O)數量且尺寸微小的封裝體積之需求下，尤其是該半導體封裝件1之整體厚度t小於0.3mm，該半導體晶片11所需之厚度d極小，故當該半導體晶片11接置於該導線架10上時，容易受壓而產生碎裂(crack)的狀況，造成該半導體封裝件1之信賴性不佳。

因此，如何克服上述習知技術的問題，實已成目前亟欲解決的課題。

鑑於上述習知技術之缺失，本發明係提供一種電子封裝件，係包括：承載件，係具有複數導腳；電子元件，係結合於該承載件上且電性連接該複數導腳；以及封裝層，係形成於該承載件上且包覆該電子元件，其中，該封裝層係定義有相對之第一表面與第二表面，該電子元件之一表面係齊平該封裝層之第一表面，且該導腳係齊平該封裝層之第二表面。

本發明亦提供一種電子封裝件之製法，係包括：結合電子元件於一具有複數導腳之承載件上，且令該電子元件係電性連接該複數導腳；形成封裝層於該承載件上，使該封裝層包覆該電子元件；以及移除該封裝層之部分材質、該電子元件之部分材質及該承載件之部分材質，使該封裝層定義出相對之第一表面與第二表面，以令該電子元件之一表面齊平該封裝層之第一表面，且該導腳之一表面齊平該封裝層之第二表面。

前述之製法中，係採用研磨方式移除該封裝層之部分材質、該電子元件之部分材質及該承載件之部分材質。

前述之製法中，復包括進行切單作業。

前述之電子封裝件及其製法中，該承載件係為導線架。

前述之電子封裝件及其製法中，該電子元件係具有相對之作用面與非作用面，該電子元件以該作用面藉由複數導電凸塊設於該導腳上，且該非作用面齊平該封裝層之第一表面。

前述之電子封裝件及其製法中，該封裝層係定義有鄰接該第一表面與第二表面之側面，且令該導腳之部分表面外露出該封裝層之側面。

前述之電子封裝件及其製法中，該電子元件係外露於該封裝層之第一表面。

前述之電子封裝件及其製法中，復包括配置於該封裝層之第二表面上的絕緣層，其具有複數外露該導腳之開孔。

前述之電子封裝件及其製法中，復包括配置於該電子元件與該封裝層之第一表面上的作用件。又包括配置於該封裝層之第二表面上的絕緣層，其具有複數外露該導腳之開孔，例如，該作用件之材質與該絕緣層之材質相同。或者，該作用件之材質係採用聚合物，以作為保護層。

由上可知，本發明之電子封裝件及其製法中，主要藉由該電子元件上表面齊平該封裝層之第一表面，且該導腳下表面齊平該封裝層之第二表面，以縮小該承載件之厚度與該封裝層之厚度，故相較於習知技術，本發明之製法所得之電子封裝件之整體厚度能符合薄化需求，且能避免該電子元件產生碎裂的狀況。

1‧‧‧半導體封裝件

10‧‧‧導線架

100,200‧‧‧導腳

11‧‧‧半導體晶片

110‧‧‧銲錫凸塊

12‧‧‧封裝膠體

2‧‧‧電子封裝件

20‧‧‧承載件

20a‧‧‧第一側

20b‧‧‧第二側

21‧‧‧電子元件

21a‧‧‧作用面

21b‧‧‧非作用面

210‧‧‧電極墊

211‧‧‧導電凸塊

22‧‧‧封裝層

22a‧‧‧第一表面

22b‧‧‧第二表面

22c‧‧‧側面

23‧‧‧絕緣層

230‧‧‧開孔

24‧‧‧作用件

A‧‧‧置晶部

B‧‧‧外接部

d,h,h1,h2,r,t‧‧‧厚度

第1圖係為習知半導體封裝件之剖面示意圖。

第2A至2D圖係為本發明之電子封裝件之製法的剖面示意圖。

以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。

須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“第一”、“第二”、“上”、“下”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。

第2A至2D圖係為本發明之電子封裝件2之製法的剖面示意圖。

如第2A圖所示，提供一具有相對之第一側20a與第二側20b的承載件20。

於本實施例中，該承載件20係為導線架，其包含複數相分離之導腳200，其中，該些導腳200係定義有相鄰接之置晶部A與外接部B，且該置晶部A較該外接部B靠近中間區域。

如第2B圖所示，結合至少一電子元件21於該承載件20之第一側20a上。接著，形成一封裝層22於該承載件20之第一側20a上，以包覆該電子元件21，並外露出該承載件20之第二側20b。

該電子元件21係為主動元件、被動元件或其二者組合等，其中，該主動元件係例如半導體晶片，且該被動元件係例如電阻、電容及電感。於本實施例中，該電子元件21係為半導體晶片，其具有相對之作用面21a與非作用面21b，且該作用面21a具有複數電極墊210，使該電子元件21藉由複數接合該些電極墊210之導電凸塊211(如銲錫材料或其它導電材)，而採用覆晶方式設於該些導腳200之置晶部A上，以令該電子元件21電性連接該些導腳200。

再者，形成該封裝層22之材質係為聚醯亞胺(polyimide，簡稱PI)、乾膜(dry film)、環氧樹脂(epoxy)或封裝材(molding compound)或其它適當絕緣材。

如第2C圖所示，移除該封裝層22之部分材質、該電子元件21之部分材質及該承載件20(第二側20b)之部分材質，以令該電子元件21之非作用面21b外露於該封裝層22，且該承載件20之第二側20b仍外露於該封裝層22。

於本實施例中，藉由整平作業(如研磨方式)沿如第2B圖所示之上方與下方之預定移除區域L移除該封裝層22之部分材質、該電子元件21之非作用面21b之部分材質及該承載件20之第二側20b之部分材質，使該封裝層22定義出相對之第一表面22a與第二表面22b，以令該電子元件21之非作用面21b齊平該封裝層22之第一表面22a，且該些導腳200(或該承載件20之第二側20b)係齊平該封裝層22之第二表面22b。

如第2D圖所示，沿如第2C圖所示之切割路徑S進行切單作業，以製得電子封裝件2，其導腳200係外露於該封裝層22之側面22c。

於本實施例中，該電子封裝件2係為四方平面無引腳(QFN)型式，且該些導腳200之底面及側面係齊平該封裝層22之第二表面22b與側面22c，俾供後續於該些導腳200之外露表面上形成如銲球之銲錫材料(圖略)，以接置於如電路板或另一線路板之電子裝置(圖略)。

再者，可依需求於該承載件20之第二側20b與該封裝層22之第二表面22b上形成一絕緣層23，如防銲材，其形成有複數外露部分該導腳200之開孔230，以於外露出該些開孔230中之導腳200上形成如銲球之銲錫材料(圖略)。

又，可依需求於該封裝層22之第一表面22a與該電子元件21之非作用面21b上配置一作用件24，如薄膜、散熱材或其它構造，以保護該電子元件21或提供該電子元件21之散熱。例如，該作用件24之材質可採用聚合物(Polymer)，以作為保護層；或者，該作用件24之材質與該絕緣層23之材質可相同。

因此，本發明之製法係藉由整平作業，以移除該封裝層22之部分材質、該電子元件21之部分材質及該承載件20之第二側20b之部分材質，以縮小該承載件20之厚度h1與該封裝層22之厚度h2(如第2C圖所示)，故相較於習知技術，本發明之製法所得之電子封裝件2之整體厚度h(如第2D圖所示)能符合薄化需求，例如整體厚度h僅為0.135mm。

再者，本發明之製法係先將該電子元件21設於該承載件20上，再以該封裝層22包覆該電子元件21，以於移除該封裝層22之部分材質及該電子元件21之非作用面21b之部分材質時，該封裝層22能分散應 力，故相較於習知技術，本發明之製法不僅能薄化該電子元件21之厚度r，且能避免該電子元件21破裂之問題。

本發明復提供一種電子封裝件2，其包括：一承載件20、一電子元件21以及一封裝層22。

所述之承載件20係為導線架，其包含複數相分離之導腳200。

所述之電子元件21係結合於該承載件20上且電性連接該導腳200。

所述之封裝層22係形成於該承載件20上且包覆該電子元件21，其中，該封裝層22係定義有相對之第一表面22a與第二表面22b，且該電子元件21之上表面係齊平該封裝層22之第一表面22a，而該導腳200之下表面係齊平該封裝層22之第二表面22b，以令該電子元件21與該導腳200外露於該封裝層22。

於一實施例中，該電子元件21係具有相對之作用面21a與非作用面21b，且該作用面21a藉由複數導電凸塊211設於該導腳200上，而該非作用面21b齊平該封裝層22之第一表面22a。

於一實施例中，該封裝層22係定義有鄰接該第一與第二表面22a,22b之側面22c，以令該導腳200外露於該封裝層22之側面22c。

於一實施例中，該電子元件21係外露於該封裝層22之第一表面22a。

於一實施例中，所述之電子封裝件2復包括配置於該封裝層22之第二表面22b上的絕緣層23，其具有複數外露該導腳200之開孔230。

於一實施例中，所述之電子封裝件2復包括配置於該電子元件21與該封裝層22之第一表面22a上的作用件24。例如，該作用件24之材 質與該絕緣層23之材質相同。或者，該作用件24之材質係採用聚合物，以作為保護層。

綜上所述，本發明之電子封裝件及其製法係藉由上、下方向研磨之整平過程，以縮小該電子封裝件之整體厚度，因而能符合薄化之需求，且能避免該電子元件破裂之問題。

上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。

2‧‧‧電子封裝件

20‧‧‧承載件

20b‧‧‧第二側

200‧‧‧導腳

21‧‧‧電子元件

21b‧‧‧非作用面

22‧‧‧封裝層

22a‧‧‧第一表面

22b‧‧‧第二表面

22c‧‧‧側面

23‧‧‧絕緣層

230‧‧‧開孔

24‧‧‧作用件

h‧‧‧厚度

Claims (17)

1. 一種電子封裝件，係包括：承載件，係具有複數導腳；電子元件，係結合於該承載件上且電性連接該複數導腳；封裝層，係形成於該承載件上且包覆該電子元件，其中，該封裝層係定義有相對之第一表面與第二表面，該電子元件之一表面係齊平該封裝層之第一表面，且該導腳之一表面係齊平該封裝層之第二表面；以及作用件，配置於該電子元件與該封裝層之第一表面上，其中，該作用件之材質係採用聚合物，以作為保護層。
2. 如申請專利範圍第1項所述之電子封裝件，其中，該承載件係為導線架。
3. 如申請專利範圍第1項所述之電子封裝件，其中，該電子元件係具有相對之作用面與非作用面，該電子元件以該作用面藉由複數導電凸塊設於該導腳上，且該非作用面齊平該封裝層之第一表面。
4. 如申請專利範圍第1項所述之電子封裝件，其中，該封裝層係定義有鄰接該第一表面與第二表面之側面，且令該導腳之部分表面外露出該封裝層之側面。
5. 如申請專利範圍第1項所述之電子封裝件，復包括配置於該封裝層之第二表面上的絕緣層，其具有複數外露該導腳之開孔。
6. 如申請專利範圍第5項所述之電子封裝件，其中，該作用件之材質與該絕緣層之材質相同。
7. 一種電子封裝件之製法，係包括： 結合電子元件於一具有複數導腳之承載件上，且令該電子元件係電性連接該複數導腳；形成封裝層於該承載件上，使該封裝層包覆該電子元件；以及移除該封裝層之部分材質、該電子元件之部分材質及該承載件之部分材質，使該封裝層定義出相對之第一表面與第二表面，以令該電子元件之一表面齊平該封裝層之第一表面，且該導腳之一表面齊平該封裝層之第二表面。
8. 如申請專利範圍第7項所述之電子封裝件之製法，其中，該承載件係為導線架。
9. 如申請專利範圍第7項所述之電子封裝件之製法，其中，該電子元件係具有相對之作用面與非作用面，該電子元件以該作用面藉由複數導電凸塊設於該導腳上，且該非作用面齊平該封裝層之第一表面。
10. 如申請專利範圍第7項所述之電子封裝件之製法，其中，該封裝層係定義有鄰接該第一表面與第二表面之側面，且令該導腳之部分表面外露出該封裝層之側面。
11. 如申請專利範圍第7項所述之電子封裝件之製法，復包括配置絕緣層於該封裝層之第二表面上，其中，該絕緣層具有複數外露該導腳之開孔。
12. 如申請專利範圍第7項所述之電子封裝件之製法，復包括配置作用件於該電子元件與該封裝層之第一表面上。
13. 如申請專利範圍第12項所述之電子封裝件之製法，復包括配置絕緣層於該封裝層之第二表面上，且該絕緣層具有複數外露該導腳之開孔。
14. 如申請專利範圍第13項所述之電子封裝件之製法，其中，該作用件之材質與該絕緣層之材質相同。
15. 如申請專利範圍第12項所述之電子封裝件之製法，其中，該作用件之材質係採用聚合物，以作為保護層。
16. 如申請專利範圍第7項所述之電子封裝件之製法，其中，係採用研磨方式移除該封裝層之部分材質、該電子元件之部分材質及該承載件之部分材質。
17. 如申請專利範圍第7項所述之電子封裝件之製法，復包括進行切單作業。

Images