[go: up one dir, main page]

TWI685111B - 鰭式場效電晶體裝置及其製造方法 - Google Patents

鰭式場效電晶體裝置及其製造方法 Download PDF

Info

Publication number
TWI685111B
TWI685111B TW105128817A TW105128817A TWI685111B TW I685111 B TWI685111 B TW I685111B TW 105128817 A TW105128817 A TW 105128817A TW 105128817 A TW105128817 A TW 105128817A TW I685111 B TWI685111 B TW I685111B
Authority
TW
Taiwan
Prior art keywords
source
semiconductor
drain structure
semiconductor substrate
drain
Prior art date
Application number
TW105128817A
Other languages
English (en)
Other versions
TW201724517A (zh
Inventor
李彥儒
李啟弘
郭建億
丁姮彣
戴榮吉
舒麗麗
蕭揚泰
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201724517A publication Critical patent/TW201724517A/zh
Application granted granted Critical
Publication of TWI685111B publication Critical patent/TWI685111B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6219—Fin field-effect transistors [FinFET] characterised by the source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H10D84/0133—Manufacturing common source or drain regions between multiple IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

半導體裝置包含半導體基材、複數個半導體鰭片及源/汲極結構。半導體鰭片及源/汲極結構係設於半導體基材上，且源/汲極結構與半導體鰭片連接。源/汲極結構具有W型剖面的頂部，以形成接觸接著區。半導體裝置更包含位於頂部之複數個凹陷部分上的複數個覆蓋層。

Description

鰭式場效電晶體裝置及其製造方法
本揭露是關於半導體裝置及其製造方法，特別是關於鰭式場效電晶體裝置及其製造方法。
半導體積體電路(Integrated Circuit；IC)產業已經歷快速的成長。在IC進化的過程中，當幾何尺寸(意即，利用製程可做出的最小組件或線路)已減小時，功能密度(functional density)(定義為每個晶片面積上互相連接的元件數目)通常已增加。一個縮小化製程通常提供藉由增加生產效率和降低相關成本所帶來的益處。然而，這樣的縮小化已增加處理和製造IC的複雜度。為了達成這些進步，需要有IC生產中的類似發展。
舉例而言，當半導體IC產業進入到奈米科技製程節點以追求較高的裝置密度，較高效能和較低成本時，來自製造和設計的挑戰導致了如鰭式場效電晶體(FinFET)之3D裝置的發展。FinFET裝置的優點包含減少短通道效應及較高電流量。然而，習知的FinFET裝置及其製造方法已無法完全滿足所有方面。
根據本揭露之一態樣，提供一種半導體裝置。半導體裝置包含半導體基材、從半導體基材突出的半導體鰭片、源極結構及汲極結構。半導體鰭片彼此分開，並連接源極結構及汲極結構。每一個源極結構及汲極結構具有具W型部面的頂部，以形成接觸接著區。
根據本揭露的另一實施例，本揭露係揭露一種鰭式場效電晶體裝置。鰭式場效電晶體裝置包含半導體基材、設在半導體基材上的源/汲極結構、從半導體基材突出的半導體鰭片及設置穿過半導體鰭片的閘極結構。每一個源/汲極結構具有具W型剖面的頂部，以形成接觸接著區。半導體鰭片連接源/汲極結構。
根據本揭露的再一實施例，本揭露係揭露一種半導體裝置的製造方法。在此方法中，首先，提供半導體基材。接著，形成從半導體基材突出的複數個半導體鰭片。然後，複數個源/汲極結構形成在半導體基材上。之後，連接源/汲極結構。源/汲極結構具有具W型剖面的頂部，以形成接觸接著區。
100‧‧‧半導體裝置
110‧‧‧半導體基材
112‧‧‧溝渠
120‧‧‧鰭片
122‧‧‧溝渠
130‧‧‧源/汲極結構
132‧‧‧頂部
132a‧‧‧突出部分
132b‧‧‧凹陷部分
140‧‧‧閘極結構
142‧‧‧閘極堆疊
142a‧‧‧閘極電極層
142b‧‧‧閘極介電層
144‧‧‧間隙壁
150‧‧‧隔離結構
160‧‧‧隔離結構
200‧‧‧方法
210‧‧‧步驟
220‧‧‧步驟
230‧‧‧步驟
240‧‧‧步驟
250‧‧‧步驟
260‧‧‧步驟
270‧‧‧步驟
280‧‧‧步驟
400‧‧‧半導體裝置
500‧‧‧方法
560‧‧‧步驟
570‧‧‧步驟
580‧‧‧步驟
700‧‧‧半導體裝置
800‧‧‧方法
860‧‧‧步驟
870‧‧‧步驟
880‧‧‧步驟
CP‧‧‧覆蓋層
OCP‧‧‧覆蓋層
IS‧‧‧側壁
MD‧‧‧金屬接著體
FRCP‧‧‧覆蓋層
CRCP‧‧‧覆蓋層
COCP‧‧‧覆蓋層
Φ‧‧‧角度
根據以下詳細說明並配合附圖閱讀最能理解本揭露的態樣。需注意的是，如同業界的標準作法，許多特徵並不是 按照比例繪示的。事實上，為了進行清楚討論，許多特徵的尺寸可以經過任意縮放。
[圖1A]係繪示根據本揭露一些實施例之半導體裝置的三維示意圖。
[圖1B]係繪示沿著圖1A的CL1-CL1’線觀之的半導體裝置剖面示意圖。
[圖1C]係繪示沿著圖1A的CL2-CL2’線觀之的半導體裝置的剖面示意圖。
[圖2]係繪示根據本揭露一些實施例之半導體裝置的製造方法的流程圖。
[圖3A]至[圖3K]係繪示根據本揭露一些實施例之半導體裝置的製造方法之中間階段的三維示意圖及剖面示意圖。
[圖3L]係繪示根據本揭露一些實施例之連接至金屬接著體之半導體裝置的剖面示意圖。
[圖4A]係繪示根據本揭露一些實施例之半導體裝置的三維示意圖。
[圖4B]係繪示沿著圖4A的CL4-CL4’線觀之的半導體裝置的剖面示意圖。
[圖5]係繪示根據本揭露的一些實施例之半導體裝置的製造方法的流程圖。
[圖6A]至[圖6C]係繪示根據本揭露一些實施例之半導體裝置的製造方法之中間階段的剖面示意圖。
[圖6D]係繪示根據本揭露一些實施例之連接至金屬接著體之半導體裝置的剖面示意圖。
[圖7A]係繪示根據本揭露一些實施例之半導體裝置的三維示意圖。
[圖7B]係繪示沿著圖7A的CL7-CL7’線觀之的半導體裝置的剖面示意圖。
[圖8]係繪示根據本揭露一些實施例之半導體裝置的製造方法的流程圖。
[圖9A]至[圖9C]係繪示根據本揭露一些實施例之半導體裝置的製造方法之中間階段的剖面示意圖。
[圖9D]係繪示根據本揭露一些實施例之連接至金屬接著體之半導體裝置的剖面示意圖。
以下揭露提供許多不同實施例或例示，以實施所提供之發明標的的不同特徵。以下敘述之成份及排列方式的特定例示是為了簡化本發明。這些當然僅是做為例示，其目的不在構成限制。舉例而言，第一特徵形成在第二特徵之上或上方的描述包含第一特徵及第二特徵有直接接觸的實施例，也包含有其他特徵形成在第一特徵與第二特徵之間，以致第一特徵及第二特徵沒有直接接觸的實施例。
本文此處的用語之目的僅是為了描述特定實施例，非用以限制本發明。誠如此處所述，除非在內文內另有清楚表述，單數形的「一」和「該」也可以包含複數形。「第一」、「第二」等用詞可被用以描述不同的裝置、區域及層，然而此些用詞僅是用以區別裝置、區域、層與其他裝置、其 他區域或其他層，因此，第一區域可被稱為第二區域，而不脫離此物件於申請專利範圍的精神，且其他者可以類似方式推論。除此之外，本發明在各種例示中會重複元件符號及/或字母。此重複的目的是為了簡化及明確，並不表示所討論的各種實施例及/或配置之間有任何關係。在此所使用的用語「及/或」包含了一或多個相關列出的項目的任何或全部組合。
本揭露實施例是針對鰭式場效電晶體(fin-like field-effect transistor，FinFET)裝置。FinFET裝置包含半導體基材、在半導體基材上的複數個半導體鰭片、源/汲極結構，其中源/汲極結構是設在半導體基材上且連接半導體鰭片。半導體鰭片彼此分開，且源/汲極結構具有具W型剖面的頂部，以形成接觸接著區。藉由W型剖面，可增加介於源/汲極結構及金屬接著體間的接觸面積，並減少介於閘極結構之間隙壁及源/汲極結構間的接觸面積。因此，減少介於源/汲極結構及金屬接著體間的電阻，且可改善閘極結構之間隙壁導致的差排缺陷(dislocation defect)。在一實施例中，FinFET裝置包含位於頂部之凹陷部分內的覆蓋層，藉以減少蕭特基能障(Schottky barrier height，SBH)及介於源/汲極結構和金屬接著體間的電阻。
請參閱圖1A至圖1C，圖1A係繪示根據本揭露一些實施例之半導體100的三維示意圖，圖1B係繪示沿著圖1A的CL1-CL1'線觀之的半導體裝置100之剖面示意圖，而圖1C係繪示沿著圖1A的CL2-CL2’線觀之的半導體裝置 100的剖面示意圖。半導體裝置100包含半導體基材110、複數個鰭片120(如圖1B所示)、源/汲極結構130、覆蓋層CP、閘極結構140、隔離結構150及隔離結構160(如圖1B所示)。
基材110可為半導體材料且可包括包含有遞變層(graded layer)或埋藏氧化物(buried oxide)的結構。在一些實施例中，基材110包含主體矽，其中主體矽可為未摻雜或已摻雜(例如：p型、n型或其組合)。可使用其他適合形成半導體裝置的材料。其他材料，例如鍺、石英、藍寶石及玻璃可另被用來形成基材110。或者，矽基材110可為絕緣層上覆半導體(semiconductor-on-insulator，SOI)基材的主動層或如形成在主體矽層上之矽鍺層的多層結構。
隔離結構150係形成在半導體基材110內。隔離結構150係做為淺溝渠隔離(shallow trench isolation，STI)，亦可被使用四乙氧基矽烷及氧氣作為前驅物的化學氣相沉積技術所形成。在一些實施例中，可植入離子(例如：氧、氮、碳或其類似物)至半導體基材110內，以形成隔離結構150。在其他實施例中，隔離結構150為SOI晶圓的絕緣層。
鰭片120、源/汲極結構130及閘極結構140係形成在半導體基材110上。鰭片120連接源/汲極結構130，並被源/汲極結構130及閘極結構140所包圍。每一個閘極結構140包含閘極堆疊142及二個間隙壁144，間隙壁144係位於閘極堆疊142的側壁上。在一些實施例中，閘極堆疊142包 含閘極電極層142a及閘極介電層142b，但本揭露實施例並不在此限。
如圖1B所示，鰭片120從半導體基材110突出。閘極堆疊142的閘極電極層142a及閘極介電層142b係形成在鰭片120的上表面及側壁上。隔離結構160(也可稱為裝置內隔離結構160)，例如STI結構，係形成在鰭片120間，而裝置內隔離結構160係被形成來將一個FinFET與其他FinFET隔開。在一些實施例中，鰭片120是由矽鍺形成。然而，本揭露實施例不在此限。
如圖1C所示，覆蓋層CP係形成在每一個源/汲極結構130的側壁上，其中被虛線包圍的結構表示鰭片120。每一個覆蓋層CP之厚度的範圍實質上為2nm至10nm，但本揭露實施例不在此限。再者，在一些實施例中，覆蓋層CP包含低濃度III-V族半導體，且係被輕雜質摻雜，而源/汲極結構130包含高濃度III-V族半導體，且係被重雜質摻雜。舉例而言，覆蓋層CP包含具低濃度鍺的矽鍺，且係被硼輕摻雜，而源/汲極結構130包含具高濃度鍺的矽鍺，且係被硼重摻雜。然而，本揭露實施例並不在此限。
每一個源/汲極結構130具有具波浪狀剖面的頂部132，例如W型剖面。頂部132具有突出部分132a及位於每二個突出部分132a之間的凹陷部分132b。突出部分132a是以一對一的方式對應至鰭片120。在一些實施例中，突出部分132a的高度大於或等於鰭片120的高度，以連接突出部分132a和鰭片120。每一個凹陷部分132b的側壁IS係相對 於水平面傾斜一角度Φ，角度Φ為30度至65度。然而，本揭露實施例並不在此限。
請參閱圖2及圖3A至圖3K，圖2係繪示根據本揭露一些實施例之半導體裝置100的製造方法200的流程圖，而圖3A至圖3K係繪示根據本揭露一些實施例之半導體裝置的製造方法200之中間階段的三維示意圖及剖面示意圖。在方法200中，首先，進行步驟210，提供具有溝渠112形成在內的半導體基材110，如圖3A所示。利用罩幕層(圖未繪示)與適合的蝕刻製程一起形成溝渠112。舉例而言，罩幕層可為硬罩幕，包含以透過如化學氣相沉積法的製程而形成的氮化矽，或者也可利用其他材料，例如氧化物、氮氧化物、碳化矽、上述的組合或類似物，及其他製程，例如電漿增強化學氣相沉積、低壓化學氣相沉積或甚至形成氧化矽後進行氮化。一旦形成後，罩幕層可利用適合的光蝕刻製程進行圖案化，以對基材110的部分進行曝光，並移除這些部分以形成溝渠112。
接著，進行步驟220，沿著溝渠122形成鰭片120，如圖3B所示。第二溝渠122位於溝渠112之間，且係做為鰭片間的隔離區，例如介於個別的鰭片120之間的隔離區，其中前述鰭片120是共用類似的閘極或類似的源極或汲極。可利用溝渠112的相似製程形成溝渠122，例如適合的罩幕或光蝕刻製程後進行蝕刻製程。除此之外，也可藉由溝渠122的形成而加深溝渠112，以使溝渠112比溝渠122延伸更遠的距離至基材110內。
然後，進行步驟230，以介電材料填充溝渠112及溝渠122，以形成隔離結構150及裝置內隔離結構160，如圖3C所示。隔離結構150位於溝渠112內，且隔離結構160位於溝渠122內。用來形成隔離結構150及隔離結構160的介電材料可為氧化物材料、高密度電漿(high-density plasma，HDP)氧化物或類似物。在對溝渠112及溝渠122進行選擇性清潔和形成襯墊層之後，可利用化學氣相沉積法、高密度電漿化學氣相沉積法或其他本領域習知之合適的形成方法，來形成隔離結構150及隔離結構160。
接著，進行步驟240，以形成包含在鰭片120上之閘極堆疊142及間隙壁144的閘極結構140，如圖3D所示。藉由熱氧化、化學氣相沉積、濺鍍或其他本領域習知並用以形成閘極介電材料的方法，以形成閘極堆疊142的閘極介電層142b(如圖1B所示)。閘極堆疊142的閘極介電層142b是由例如氧化鑭、氧化鋁、氧化鉿、氮氧化鉿、氧化鋯或上述之任意組合的高介電係數(high-k)材料(例如：相對介電係數大於5)所形成。除此之外，二氧化矽、氮氧化矽及/或高介電材料的任意組合也可做為閘極介電層142b。
閘極堆疊142的閘極電極層142a(如圖1B所示)可由導電材料形成，也可選自於由多晶矽(poly-Si)、多晶矽鍺(poly-SiGe)、金屬氮化物、金屬矽化物、金屬氧化物、金屬、上述任意組合及其類似物所組成的族群。金屬氮化物例如包含氮化鎢、氮化鉬、氮化鈦及氮化鉭或上述任意組合。金屬矽化物例如包含矽化鎢、矽化鈦、矽化鈷、矽化 鎳、矽化鉑、矽化鉺或上述任意組合。金屬氧化物例如包含氧化釕、氧化銦錫或上述任意組合。金屬例如包含鎢、鈦、鋁、銅、鉬、鎳、鉑等。可藉由化學氣相沉積、濺鍍沉積或其他本領域習知並用以沉積導電材料的技術，以沉積閘極電極層142a。
間隙壁144可由介電材料所形成，其中介電材料例如氮化矽、碳化矽、氮氧化矽、其他合適的材料及/或上述任意組合，但本揭露實施例不在此限。間隙壁144可藉由用以形成層的方法來形成，例如：化學氣相沉積、電漿增強化學氣相沉積、濺鍍及其他本領域習知的方法。
閘極電極層142a的上表面具有非平坦的上表面，且可在進行閘極電極層142a的圖案化之前對上表面進行平坦化。離子可或可不在此時導入至閘極電極層142a。可藉由例如離子佈植技術將離子導入。一旦形成，閘極電極層142a及閘極介電層142b可被圖案化，以在鰭片120上形成一系列閘極堆疊142。閘極堆疊142定義出位於閘極介電層142b下方之鰭片120中的多個通道區。閘極堆疊142可利用例如本領域習知的沉積及光微影技術而形成。閘極罩幕包含一般使用的罩幕材料，例如：光阻材料、氧化矽、氮氧化矽及/或氮化矽，但本揭露實施例不在此限。可利用乾蝕刻製程對閘極電極層142a及閘極介電層142b進行蝕刻，以形成被圖案化的閘極堆疊142。一旦閘極堆疊142被圖案化，間隙壁144即形成。間隙壁144可形成在閘極堆疊142的相對側上。一般間隙壁144的形成是在事先形成的結構上毯覆 式沉積間隙壁層(圖未繪示)。間隙壁層包含SiN、氮氧化物、SiC、SiON、氧化物及類似物且可藉由用以形成此種層的方法而形成，例如：化學氣相沉積、電漿增強化學氣相沉積、濺鍍及其他本領域的習知方法。間隙壁層可包含不同材料，其中上述材料具有與形成隔離結構150和隔離結構160的介電材料不同的蝕刻特徵，因此可利用間隙壁144做為形成隔離結構150和隔離結構160的罩幕(以下參閱圖3E描述)。間隙壁144接著被圖案化，例如藉由一或多次蝕刻步驟，以從結構的水平表面移除間隙壁層。
接著，進行步驟250，以從未被閘極結構140所覆蓋的區域中移除鰭片120的一部分，如圖3E所示。在一實施例中，移除隔離結構150的一部分，以減少隔離結構150的高度，並從未被閘極結構140所保護的區域中移除隔離結構160的一部分，藉以形成用來形成源/汲極結構的暴露之基材區域。在一些實施例中，可藉由以閘極結構140做為硬罩幕的反應性離子蝕刻(reactive ion etch，RIE)，或藉由其他合適的移除製程來進行步驟250。
步驟250後，進行步驟260，在暴露的基材區域上形成源/汲極結構130，並可使源/汲極結構130與鰭片120連接，如圖3F和圖3G所示，其中圖3G係沿著圖3F的CL3F-CL3F’線觀之的半導體裝置的剖面示意圖。在一些實施例中，每一個源/汲極結構130係根據晶體方向<111>或<311>從半導體基材110的表面進行磊晶成長，以形成具W型剖面的頂部132。然而，本揭露實施例不在此限。
接著，進行步驟270，形成覆蓋層OCP遮蓋住全部的源/汲極結構130，如圖3H和圖3I所示，其中圖3I係沿著圖3H的CL3H-CL3H’線觀之的半導體裝置的剖面示意圖。在後續步驟中，利用覆蓋層保護源/汲極結構130。
然後，進行步驟280，蝕刻覆蓋層OCP的一部分，以暴露出每一個源/汲極結構130的頂部132，且覆蓋層CP的一部分相應地形成在每一個源/汲極結構130的側壁上，如圖3J和圖3K所示，其中圖3K係沿著圖3J的CL3J-CL3J’線觀之的半導體裝置的剖面示意圖。
暴露出的頂部132係用以提供接觸接著結構。因為頂部132具有W型剖面，故增加介於金屬接著體MD及源/汲極結構130間的接觸面積，如圖3L所示，且介於金屬接著體MD和源/汲極結構間的電阻相應地減少。再者，由於源/汲極結構130具有凹陷部分132b，介於閘極結構140的間隙壁144和源/汲極結構130間的接觸面積減少，進而改善間隙壁144導致的差排缺陷。
請參閱圖4A及圖4B，圖4A係繪示根據本揭露一些實施例之半導體裝置400的三維示意圖。圖4B係繪示沿著圖4A的CL4-CL4’線觀之的半導體裝置400的剖面示意圖。半導體裝置400類似半導體裝置100，但其差異為半導體裝置400更包含設在源/汲極結構130之表面上的覆蓋層FRCP。尤其，覆蓋層FRCP係位於每一個源/汲極結構130之頂部132的凹陷部分132b內，以形成如圖4B所示之接觸接著結構。覆蓋層FRCP的材料類似覆蓋層CP的材料。舉例 而言，覆蓋層FRCP包含具低濃度鍺的矽鍺，且係被硼輕摻雜。
請參閱圖5及圖6A至圖6C，圖5係繪示根據本揭露一些實施例之半導體裝置400的製造方法500之流程圖，而圖6A至圖6C係繪示根據本揭露一些實施例之半導體裝置的製造方法之中間階段的剖面示意圖。在方法500中，首先，進行步驟210，提供具有溝渠112形成在內的半導體基材110，如圖3A所示。接著，進行步驟220，沿著溝渠112形成鰭片120，如圖3B所示。然後，進行步驟230，以介電材料填充溝渠112及溝渠122，以形成隔離結構150及裝置內隔離結構160，如圖3C所示。接著，進行步驟240，形成包含在鰭片120上的閘極堆疊142及間隙壁144的閘極結構140，如圖3D所示。之後，進行步驟250，以從未被閘極結構140所覆蓋的區域中移除鰭片120的一部分，如圖3E所示。步驟210至步驟250的細節如上所述，故不在此贅述。
在步驟250後，進行步驟560，形成源/汲極結構130，並使源/汲極結構130與鰭片120連接，如圖6A所示。在一些實施例中，源/汲極結構130根據晶體方向<111>從半導體基材110的表面進行磊晶成長，以形成具W型剖面的頂部132。然而，本揭露實施例不在此限。接著，進行步驟570，在源/汲極結構130上形成平坦的覆蓋層FOCP，以遮蓋住源/汲極結構130，如圖6B所示。平坦的覆蓋層FOCP遮蓋住源/汲極結構130，並在源/汲極結構130的頂部132上形成平坦的上表面，以在後續步驟中保護源/汲極。然後， 進行步驟580，蝕刻覆蓋層FOCP，以暴露出源/汲極結構130的頂部132。在步驟580中，移除在突出部分132a上的覆蓋層FOCP之一部分，但在凹陷部分132b內的覆蓋層FOCP之一部分被輕蝕刻並留下，如圖6C所示。因此，相應地形成在源/汲極結構130之側壁上的覆蓋層CP及源/汲極結構130的凹陷部分132b內留下的覆蓋層FRCP。
暴露出的頂部132係用以提供接觸接著結構，如圖6D所示。相較於半導體裝置100，半導體裝置400不僅包含具W型頂部132的源/汲極結構130，而且包含在源/汲極結構130之凹陷部分132b內的覆蓋層FRCP。在凹陷部分132b內的覆蓋層FRCP可減少SBH及介於源/汲極結構130和金屬接著體MD間的電阻。
請參閱圖7A及圖7B，圖7A係繪示根據本揭露一些實施例之半導體裝置700的三維示意圖。圖7B係繪示沿著圖7A的CL7-CL7’線觀之的半導體裝置700的剖面示意圖。半導體裝置700類似半導體裝置100，但其差異為半導體裝置700更包含設在源/汲極結構130之表面上的覆蓋層CRCP。尤其，覆蓋層CRCP位於每一個源/汲極結構130之頂部132的凹陷部分132b內，以形成如圖7B所示之接觸接著結構。覆蓋層CRCP的材料類似於覆蓋層CP的材料。舉例而言，覆蓋層CRCP包含具低濃度鍺的矽鍺，且係被硼輕摻雜。
請參閱圖8及圖9A至圖9C，圖8係根據本揭露的一些實施例繪示半導體裝置700之製造方法800的流程 圖，而圖9A至圖9C係根據本揭露的一些實施例繪示半導體裝置之製造方法的中間階段的剖面示意圖。在方法800中，首先，進行步驟210，提供具有溝渠112形成在內的半導體基材110，如圖3A所示。接著，進行步驟220，沿著溝渠112形成鰭片120，如圖3B所示。然後，進行步驟230，以介電材料填充溝渠112及溝渠122，以形成隔離結構150及裝置內隔離結構160，如圖3C所示。接著，進行步驟240，形成包含在鰭片120上的閘極堆疊142及間隙壁144的閘極結構140，如圖3D所示。之後，進行步驟250，以從未被閘極結構140所覆蓋的區域中移除鰭片120的一部分，如圖3E所示。步驟210至步驟250的細節如上所述，故不在此贅述。
在步驟250後，進行步驟860，形成源/汲極結構130，並使源/汲極結構130與鰭片120連接，如圖9A所示。在一些實施例中，源/汲極結構130根據晶體方向<111>或<311>從半導體基材110的表面進行磊晶成長，以形成具W型剖面的頂部132。然而，本揭露實施例不在此限。接著，進行步驟870，在源/汲極結構130上形成覆蓋層COCP，以遮蓋住源/汲極結構130，如圖9B所示。覆蓋層COCP與源/汲極結構130為共形，且遮蓋住源/汲極結構130，以在後續步驟中保護源/汲極。然後，進行步驟880，蝕刻覆蓋層COCP，以暴露出源/汲極結構130的頂部132。在步驟880中，移除在突出部分132a上的覆蓋層COCP之一部分，但在凹陷部分132b內的覆蓋層COCP之一部分被輕蝕刻並留下，如圖9C所示。因此，相應地形成在源/汲極結構130之 側壁上的覆蓋層CP及源/汲極結構130的凹陷部分132b內留下的覆蓋層CRCP。
暴露的頂部132係用以提供接觸接著結構，如圖9D所示。相較於半導體裝置400，半導體裝置700包含V型的覆蓋層CRCP。V型的覆蓋層CRCP可增加介於覆蓋層CRCP和金屬接著體MD間的接觸面積，因而提前減少SBH及介於源/汲極結構130和金屬接著體MD間的電阻。
根據本揭露一實施例，本揭露係揭露一種半導體裝置。半導體裝置包含半導體基材、從半導體基材突出的半導體鰭片、源極結構及汲極結構。半導體鰭片彼此分開，並連接源極結構及汲極結構。每一個源極結構及汲極結構具有具W型剖面的頂部，以形成接觸接著區。
根據本揭露的另一實施例，本揭露係揭露一種鰭式場效電晶體裝置。鰭式場效電晶體裝置包含半導體基材、設在半導體基材上的源/汲極結構、從半導體基材突出的半導體鰭片及設置穿過半導體鰭片的閘極結構。每一個源/汲極結構具有具W型剖面的頂部，以形成接觸接著區。半導體鰭片連接源/汲極結構。
根據本揭露的再一實施例，本揭露係揭露一種半導體裝置的製造方法。在此方法中，首先，提供半導體基材。接著，形成從半導體基材突出的複數個半導體鰭片。然後，複數個源/汲極結構形成在半導體基材上。之後，連接源/汲極結構。源/汲極結構具有具W型剖面的頂部，以形成接觸接著區。
上述摘要許多實施例的特徵，因此本領域具有通常知識者可更了解本揭露的態樣。本領域具有通常知識者應理解利用本揭露為基礎可以設計或修飾其他製程和結構以實現和所述實施例相同的目的及/或達成相同優勢。本領域具有通常知識者也應了解與此同等的架構並沒有偏離本揭露的精神和範圍，且可以在不偏離本揭露的精神和範圍下做出各種變化、交換和取代。
110‧‧‧半導體基材
120‧‧‧鰭片
130‧‧‧源/汲極結構
132‧‧‧頂部
132a‧‧‧突出部分
132b‧‧‧凹陷部分
150‧‧‧隔離結構
CP‧‧‧覆蓋層
IS‧‧‧側壁
Φ‧‧‧角度

Claims (10)

  1. 一種半導體裝置，包含：一半導體基材；一源極結構，位於該半導體基材上；一汲極結構，位於該半導體基材上；以及複數個半導體鰭片，從該半導體基材突出，其中該半導體鰭片係彼此分開，並連接該源極結構及該汲極結構；其中該源極結構及該汲極結構之每一者具有具一W型剖面的一頂部，以形成一接觸接著區(Contact Landing Region)。
  2. 如申請專利範圍第1項所述之半導體裝置，其中該頂部有複數個突出部分，該些突出部分係以一對一的方式對應至該些半導體鰭片。
  3. 如申請專利範圍第1項所述之半導體裝置，其中該些突出部分之高度係大於或等於該些半導體鰭片之高度。
  4. 如申請專利範圍第1項所述之半導體裝置，其中該頂部包含複數個凹陷部分，每一該些凹陷部分具有相對於水平面傾斜一角度之一側壁，該角度的範圍係實質為30度至65度。
  5. 如申請專利範圍第1項所述之半導體裝 置，更包含複數個覆蓋層，該些覆蓋層係位於該頂部之複數個凹陷部分中。
  6. 如申請專利範圍第5項所述之半導體裝置，其中該些覆蓋層包含一低濃度的III-V族半導體，且該源極結構及該汲極結構其中每一者包含一高濃度的III-V族半導體。
  7. 一種鰭式場效電晶體裝置，包含：一半導體基材；複數個源/汲極結構，設在該半導體基材上，其中每一該些源/汲極結構具有具一W型剖面的一頂部，以形成一接觸接著區；複數個半導體鰭片，從該半導體基材突出，並連接該些源/汲極結構；以及複數個閘極結構，設置穿過該些半導體鰭片，其中每一該些閘極結構包含一閘極堆疊及設在該閘極堆疊之複數個側壁上的複數個間隙壁。
  8. 如申請專利範圍第7項所述之鰭式場效電晶體裝置，更包含複數個覆蓋層設於該頂部之複數個凹陷部分內，其中該些覆蓋層係被輕雜質摻雜，而該源/汲極結構係被重雜質摻雜。
  9. 一種鰭式場效電晶體裝置的製造方法，包 含：提供一半導體基材；形成複數個半導體鰭片從該半導體基材突出；形成複數個源/汲極結構在該半導體基材上；連結該些源/汲極結構；其中該些源/汲極結構具有具一W型剖面之一頂部，以形成一接觸接著區。
  10. 如申請專利範圍第9項所述之方法，更包含：形成一覆蓋層與該源/汲極結構共形；以及蝕刻該覆蓋層之一部分，以暴露出該源/汲極結構，並留下該覆蓋層之其他部分。
TW105128817A 2015-09-10 2016-09-06 鰭式場效電晶體裝置及其製造方法 TWI685111B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/850,726 2015-09-10
US14/850,726 US10103249B2 (en) 2015-09-10 2015-09-10 FinFET device and method for fabricating the same

Publications (2)

Publication Number Publication Date
TW201724517A TW201724517A (zh) 2017-07-01
TWI685111B true TWI685111B (zh) 2020-02-11

Family

ID=58257580

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105128817A TWI685111B (zh) 2015-09-10 2016-09-06 鰭式場效電晶體裝置及其製造方法

Country Status (3)

Country Link
US (5) US10103249B2 (zh)
CN (2) CN106531804A (zh)
TW (1) TWI685111B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9391201B2 (en) 2014-11-25 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain structure and manufacturing the same
US10103249B2 (en) * 2015-09-10 2018-10-16 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET device and method for fabricating the same
TWI683395B (zh) * 2015-11-12 2020-01-21 聯華電子股份有限公司 鰭狀電晶體與鰭狀電晶體的製作方法
US10644137B2 (en) * 2016-07-02 2020-05-05 Intel Corporation III-V finfet transistor with V-groove S/D profile for improved access resistance
US9953875B1 (en) 2016-11-30 2018-04-24 Taiwan Semiconductor Manufacturing Company Contact resistance control in epitaxial structures of finFET
US10510875B2 (en) * 2017-07-31 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Source and drain structure with reduced contact resistance and enhanced mobility
KR102432467B1 (ko) * 2017-08-30 2022-08-12 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US10522680B2 (en) 2017-08-31 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Finfet semiconductor device structure with capped source drain structures
US10861936B2 (en) * 2018-08-15 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Fin-like field effect transistors having high mobility strained channels and methods of fabrication thereof
US11075123B2 (en) * 2019-09-16 2021-07-27 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming isolation structure having improved gap-fill capability
US11728415B2 (en) * 2020-03-27 2023-08-15 Nexgen Power Systems, Inc. Method for regrown source contacts for vertical gallium nitride based FETS
US11862508B2 (en) * 2020-08-12 2024-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET device and method of forming same
KR102837523B1 (ko) 2021-08-23 2025-07-22 삼성전자주식회사 반도체 장치
US20230326799A1 (en) * 2022-04-07 2023-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Wavy-shaped epitaxial source/drain structures

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150137181A1 (en) * 2013-11-19 2015-05-21 International Business Machines Corporation Stress inducing contact metal in finfet cmos
US20150200291A1 (en) * 2014-01-14 2015-07-16 International Business Machines Corporation Fin end spacer for preventing merger of raised active regions

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7998881B1 (en) * 2008-06-06 2011-08-16 Novellus Systems, Inc. Method for making high stress boron-doped carbon films
US8362568B2 (en) * 2009-08-28 2013-01-29 International Business Machines Corporation Recessed contact for multi-gate FET optimizing series resistance
US8362574B2 (en) * 2010-06-04 2013-01-29 Kabushiki Kaisha Toshiba Faceted EPI shape and half-wrap around silicide in S/D merged FinFET
US9130058B2 (en) * 2010-07-26 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Forming crown active regions for FinFETs
US8901537B2 (en) * 2010-12-21 2014-12-02 Intel Corporation Transistors with high concentration of boron doped germanium
CN106847811B (zh) * 2011-12-20 2021-04-27 英特尔公司 减小的接触电阻的自对准接触金属化
US9142642B2 (en) * 2012-02-10 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for doped SiGe source/drain stressor deposition
US9397098B2 (en) * 2012-03-08 2016-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET-based ESD devices and methods for forming the same
KR102049774B1 (ko) * 2013-01-24 2019-11-28 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US8921191B2 (en) * 2013-02-05 2014-12-30 GlobalFoundries, Inc. Integrated circuits including FINFET devices with lower contact resistance and reduced parasitic capacitance and methods for fabricating the same
CN104124174B (zh) * 2013-04-28 2017-02-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
KR102068980B1 (ko) * 2013-08-01 2020-01-22 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9006805B2 (en) * 2013-08-07 2015-04-14 United Microelectronics Corp. Semiconductor device
US9257537B2 (en) * 2013-12-27 2016-02-09 International Business Machines Corporation Finfet including improved epitaxial topology
KR102155181B1 (ko) * 2014-01-28 2020-09-11 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9484463B2 (en) * 2014-03-05 2016-11-01 International Business Machines Corporation Fabrication process for mitigating external resistance of a multigate device
EP3902016A1 (en) * 2014-03-27 2021-10-27 Intel Corporation Confined epitaxial regions for semiconductor devices and methods of fabricating semiconductor devices having confined epitaxial regions
KR102158961B1 (ko) * 2014-05-13 2020-09-24 삼성전자 주식회사 반도체 장치 및 그 제조 방법
KR102216511B1 (ko) * 2014-07-22 2021-02-18 삼성전자주식회사 반도체 소자
US9793356B2 (en) * 2014-09-12 2017-10-17 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same
KR102311937B1 (ko) * 2014-09-23 2021-10-14 삼성전자주식회사 콘택 플러그를 갖는 반도체 소자 및 그 형성 방법
KR102152285B1 (ko) * 2014-12-08 2020-09-04 삼성전자주식회사 스트레서를 갖는 반도체 소자 및 그 형성 방법
KR20160072476A (ko) * 2014-12-15 2016-06-23 삼성전자주식회사 반도체 장치 및 이의 제조 방법
CN105826257B (zh) * 2015-01-06 2019-03-12 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
US9397099B1 (en) * 2015-01-29 2016-07-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having a plurality of fins and method for fabricating the same
KR102310080B1 (ko) * 2015-03-02 2021-10-12 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
KR102379267B1 (ko) * 2015-04-01 2022-03-28 삼성전자주식회사 아이솔레이션 영역 상의 스페이서를 갖는 반도체 소자
KR20160125208A (ko) * 2015-04-21 2016-10-31 삼성전자주식회사 핀 액티브 영역들을 갖는 반도체 소자 및 그 제조 방법
US9741829B2 (en) * 2015-05-15 2017-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
KR102415327B1 (ko) * 2015-06-01 2022-06-30 삼성전자주식회사 비활성-핀을 갖는 반도체 소자 및 그 형성 방법
US10103249B2 (en) * 2015-09-10 2018-10-16 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET device and method for fabricating the same
US9397197B1 (en) * 2015-09-23 2016-07-19 International Business Machines Corporation Forming wrap-around silicide contact on finFET

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150137181A1 (en) * 2013-11-19 2015-05-21 International Business Machines Corporation Stress inducing contact metal in finfet cmos
US20150200291A1 (en) * 2014-01-14 2015-07-16 International Business Machines Corporation Fin end spacer for preventing merger of raised active regions

Also Published As

Publication number Publication date
CN106531804A (zh) 2017-03-22
US20220359733A1 (en) 2022-11-10
TW201724517A (zh) 2017-07-01
US20200381539A1 (en) 2020-12-03
US11948999B2 (en) 2024-04-02
US12471311B2 (en) 2025-11-11
US10103249B2 (en) 2018-10-16
CN116682856A (zh) 2023-09-01
US10749013B2 (en) 2020-08-18
US20240204084A1 (en) 2024-06-20
US20190051737A1 (en) 2019-02-14
US11430878B2 (en) 2022-08-30
US20170077228A1 (en) 2017-03-16

Similar Documents

Publication Publication Date Title
TWI685111B (zh) 鰭式場效電晶體裝置及其製造方法
KR102551589B1 (ko) 반도체 장치 및 그 제조 방법
US8703556B2 (en) Method of making a FinFET device
US10326006B2 (en) FinFET device and fabricating method thereof
TWI688044B (zh) 半導體裝置、鰭式場效電晶體裝置及其製造方法
CN111128887B (zh) 形成半导体器件的方法
CN106531806A (zh) Fet及形成fet的方法
TW202209555A (zh) 半導體元件的製造方法及半導體元件
CN103715258A (zh) 用于半导体器件的源极/漏极堆叠件压力源
US9859276B2 (en) FinFET semiconductor device having fins with stronger structural strength
CN112530943A (zh) 半导体器件及其制造方法
CN113658952A (zh) 集成电路结构及其制造方法
US11476342B1 (en) Semiconductor device with improved source and drain contact area and methods of fabrication thereof
CN111243959A (zh) 半导体器件及其制造方法
TW202109623A (zh) 形成半導體裝置的方法
TW202021043A (zh) 半導體元件及其形成方法
CN113206089A (zh) 半导体器件和方法
TWI795774B (zh) 填充結構及其製造方法
TW202404085A (zh) 半導體裝置及其製造方法
CN117650101A (zh) 制造半导体装置的方法
CN115763520A (zh) 半导体器件及其形成方法