[go: up one dir, main page]

TWI681530B - 金氧半導體元件 - Google Patents

金氧半導體元件 Download PDF

Info

Publication number
TWI681530B
TWI681530B TW108104238A TW108104238A TWI681530B TW I681530 B TWI681530 B TW I681530B TW 108104238 A TW108104238 A TW 108104238A TW 108104238 A TW108104238 A TW 108104238A TW I681530 B TWI681530 B TW I681530B
Authority
TW
Taiwan
Prior art keywords
epitaxial layer
oxide semiconductor
metal oxide
metal pattern
semiconductor device
Prior art date
Application number
TW108104238A
Other languages
English (en)
Other versions
TW202030849A (zh
Inventor
涂高維
張淵舜
Original Assignee
力士科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力士科技股份有限公司 filed Critical 力士科技股份有限公司
Priority to TW108104238A priority Critical patent/TWI681530B/zh
Priority to CN201910284213.4A priority patent/CN111524968B/zh
Priority to US16/600,738 priority patent/US11056488B2/en
Application granted granted Critical
Publication of TWI681530B publication Critical patent/TWI681530B/zh
Publication of TW202030849A publication Critical patent/TW202030849A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10W20/20—
    • H10W20/484—
    • H10W72/227—

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

一種金氧半導體元件，包括一重摻雜基板、一磊晶層、一開口、複數個金氧半導體單元與一金屬圖案層。磊晶層係形成於重摻雜基板上。開口係定義於磊晶層內，以裸露重摻雜基板。這些金氧半導體單元係形成於磊晶層上。金屬圖案層包括一源極金屬圖案、一閘極金屬圖案與一汲極金屬圖案。其中，源極金屬圖案與閘極金屬圖案係位於磊晶層上。汲極金屬圖案係填入前述開口，並由重摻雜基板向上延伸突出磊晶層。

Description

金氧半導體元件
本發明係有關於一種金氧半導體元件，尤其是關於一種晶片級封裝之金氧半導體元件。
隨著可攜式電子裝置之形狀與尺寸日趨縮小，電子元件也朝向體積小、高性能的方向發展。受限於半導體材料本身之特性與半導體製程之先天限制，縮小晶片尺寸的成本越來越高。也因此，透過改變封裝方式以縮減封裝結構之尺寸以成為半導體產業之一發展方向。
有鑒於此，本發明提供一種金氧半導體元件，以縮減封裝結構之尺寸，降低封裝成本。
本發明提供一種金氧半導體元件。此金氧半導體元件包括一重摻雜基板、一磊晶層、一開口、複數個金氧半導體單元與一金屬圖案層。其中，磊晶層係形成於重摻雜基板上。開口係定義於磊晶層內，以裸露重摻雜基板。這些金氧半導體單元係形成於磊晶層上。金屬圖案層包括一源極金屬圖案、一閘極金屬圖案與一汲極金屬圖案。其中，源極金屬圖案與閘極金屬圖案係位於磊晶層上。汲極金屬圖案係填入前述開口，並由重摻雜基板向上延伸突出磊晶層上。
相較於傳統之金氧半導體元件，本發明所提供之金氧半導體元件，可以適用於晶片級封裝，有助於縮減封裝結構之尺寸，降低封裝成本。
本發明所採用的具體實施例，將藉由以下之實施例及圖式作進一步之說明。
下面將結合示意圖對本發明的具體實施方式進行更詳細的描述。根據下列描述和申請專利範圍，本發明的優點和特徵將更清楚。需說明的是，圖式均採用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發明實施例的目的。
第一A圖係本發明金氧半導體元件之第一實施例之俯視圖。第一B圖係第一A圖之金氧半導體元件沿著A-A剖面線之剖面圖。
如圖中所示，此金氧半導體元件100包括一重摻雜基板110、一磊晶層120、一開口122、複數個金氧半導體單元（未圖示）、一金屬圖案層與一間隔層150。其中，磊晶層120係形成於重摻雜基板110上。在本實施例中，此重摻雜基板110係一N型重摻雜基板，磊晶層120則是一N型磊晶層。此重摻雜基板110係作為此金氧半導體元件100之汲極。
開口122係定義於磊晶層120內，以裸露重摻雜基板110。這些金氧半導體單元係形成於磊晶層120上，也就是位於此金氧半導體元件之主動區域內。在一實施例中，此金氧半導體單元係一溝槽式金氧半導體單元，包括一溝槽式閘極結構與環繞此溝槽式閘極結構之一源極摻雜區。不過亦不限於此。在另一實施例中，此金氧半導體單元亦可以是一平面式金氧半導體單元。
金屬圖案層包括一源極金屬圖案142、一閘極金屬圖案146與一汲極金屬圖案144。其中，源極金屬圖案142與閘極金屬圖案146係位於磊晶層120上。汲極金屬圖案144係填入前述開口122，並由重摻雜基板110之上表面向上延伸突出磊晶層120。
在本實施例中，如圖中所示，開口122係位於磊晶層120之角落處，並且是由二個蝕刻壁122a, 122b定義於磊晶層120內。此外，此二個蝕刻壁122a, 122b係互相垂直以定義出一方型開口122。不過亦不限於此。在一實施例中，此開口122亦可以是由三個以上之蝕刻壁定義於磊晶層120內，如後續第三圖所示。此外，各個蝕刻壁之夾角亦可依據實際需求（如金氧半導體單元之配置）進行調整，而不限於必須互相垂直。
間隔層150係形成於磊晶層120上，並填入源極金屬圖案142、閘極金屬圖案146與汲極金屬圖案144之間，以隔離此金氧半導體元件100之源極S、閘極G與汲極D。此間隔層150並具有開口以定義出源極接觸墊、閘極接觸墊與汲極接觸墊之位置。在一實施例中，此間隔層150係一保護層(passivation layer)。
本實施例之金氧半導體元件100具有間隔層150以隔離源極金屬圖案142、閘極金屬圖案146與汲極金屬圖案144，以確保元件正常運作。不過，本發明亦不限於此。在一實施例中，透過增加源極金屬圖案142、閘極金屬圖案146與汲極金屬圖案144之間距，亦可省略此間隔層150。
其次，如圖中所示，在本實施例中，重摻雜基板110係為長方形，以利於源極金屬圖案142、閘極金屬圖案146與汲極金屬圖案144之配置。在一實施例中，考量到閘極匯流排與源極摻雜區之設置位置，此金氧半導體元件100係以汲極金屬圖案144、源極金屬圖案142與閘極金屬圖案146或是汲極金屬圖案144、閘極金屬圖案146與源極金屬圖案142之順序，沿著重摻雜基板110之長邊方向排列於磊晶層120上。
第二A至二E圖係以剖面圖顯示第一A與一B圖所示之金氧半導體元件之製作方法之一實施例。
首先，如第二A圖所示，提供一重摻雜基板110，並形成一磊晶層120於重摻雜基板110上。
隨後，如第二B圖所示，對磊晶層120施以深蝕刻製程以形成一開口122於此磊晶層120內，以裸露位於開口122下方之重摻雜基板110。接下來再形成複數個金氧半導體單元（未圖示）於磊晶層120上。
在本實施例中，請一併參照第一A圖所示，此開口122係位於磊晶層120之角落處，並且是由二個蝕刻壁122a, 122b定義於磊晶層120內。在一實施例中，此二個蝕刻壁122a, 122b係互相垂直以定義出一方型開口122於磊晶層120之角落處。
隨後，如第二C圖所示，形成一金屬層130覆蓋磊晶層120與重摻雜基板110之裸露區域。換言之，此金屬層130係填入磊晶層120之開口122，並由重摻雜基板110之上表面向上延伸以覆蓋磊晶層120。
接下來，如第二D圖所示，對金屬層130施以微影蝕刻製程以形成一金屬圖案層。此金屬圖案層包括一源極金屬圖案142、一閘極金屬圖案146與一汲極金屬圖案144。其中，源極金屬圖案142與閘極金屬圖案146係位於磊晶層120上。汲極金屬圖案144係填入磊晶層120之開口122，並由重摻雜基板110向上延伸突出磊晶層120。也就是說，汲極金屬圖案144係由開口122之底面沿著蝕刻壁122a, 122b延伸至磊晶層120之上表面。
隨後，如第二E圖所示，形成間隔層150於磊晶層120上，此間隔層150係填入源極金屬圖案142、閘極金屬圖案146與汲極金屬圖案144之間以隔離源極金屬圖案142、閘極金屬圖案146與汲極金屬圖案144。此間隔層150並具有開口以定義出源極接觸墊、汲極接觸墊與閘極接觸墊之位置。
透過前述製造方法，即可形成如第一A與一B圖所示之金氧半導體元件100。
在前述實施例中，開口122係於形成金氧半導體單元於磊晶層120上之步驟前，形成於磊晶層120內。不過亦不限於此。在一實施例中，開口122亦可以是在形成金氧半導體單元於磊晶層120上之步驟後，形成金屬層130之步驟前，形成於磊晶層120內。
第三圖係本發明金氧半導體元件之第二實施例之俯視圖。本實施例之金氧半導體元件200亦具有一開口222定義於磊晶層220內，以裸露位於其下方之重摻雜基板。不過，不同於第一A圖之實施例，本實施例之開口222係由四個蝕刻壁222a, 222b, 222c, 222d定義於磊晶層220內，並且，此開口222係與磊晶層220之側面間隔一預設距離。
第四A圖係本發明金氧半導體元件之第三實施例之俯視圖。第四B圖係第五A圖之金氧半導體元件沿著B-B剖面線之剖面圖。
如圖中所示，此金氧半導體元件300包括一重摻雜基板310、一磊晶層320、一開口322、複數個金氧半導體單元（未圖示）、一金屬圖案層與一間隔層350。其中，磊晶層320係形成於重摻雜基板310上。開口322係定義於磊晶層320內，以裸露重摻雜基板310。這些金氧半導體單元係形成於磊晶層320上。
金屬圖案層包括一源極金屬圖案342、一閘極金屬圖案346、一汲極金屬圖案344與複數個導體插塞360。其中，源極金屬圖案342與閘極金屬圖案346係位於磊晶層320上。汲極金屬圖案344係填入前述開口322，並由重摻雜基板310向上延伸突出磊晶層320上。
這些導體插塞360係沿著磊晶層320之二長邊320a, 320c與位於開口322相對側之一短邊320b，排列於磊晶層320內，並且貫穿磊晶層320以電性連接位於磊晶層320下方之重摻雜基板310。汲極金屬圖案344具有一延伸部344a，由開口322處沿著磊晶層320之邊緣延伸連接這些導體插塞360。
在本實施例中，這些導體插塞360為金屬插塞。不過亦不限於此。在一實施例中，這些導體插塞360是以重摻雜半導體材料製成。
其次，在本實施例中，導體插塞360係為圓柱狀，並且，這些導體插塞360係等距排列於磊晶層320內。不過，本發明亦不限於此。依據實際需求，這些導體插塞360亦可為其他形狀，如多角柱狀，並且，這些導體插塞360之設置位置（例如其間隔距離）可依據重摻雜基板220之電流分布狀態進行調整，以降低阻抗。
間隔層350係形成於磊晶層320上，並填入源極金屬圖案342、閘極金屬圖案346與汲極金屬圖案344之間，以隔離此金氧半導體元件300之源極S、閘極G與汲極D。此間隔層350並具有開口以定義出源極、閘極與汲極之接點位置。在本實施例中，間隔層350係位於源極金屬圖案342、閘極金屬圖案346與汲極金屬圖案344之間，汲極金屬圖案344之延伸部344a則是裸露於外以擴大汲極接觸墊之範圍。
第五A至五E圖係以剖面圖顯示第四A與四B圖所示之金氧半導體元件之製作方法之一實施例。
首先，如第五A圖所示，提供一重摻雜基板310，並形成一磊晶層320於重摻雜基板310上。
隨後，如第五B圖所示，對磊晶層320施以深蝕刻製程以形成一開口322於磊晶層320內，以裸露位於開口322下方之重摻雜基板310。此深蝕刻製程並形成複數個圓孔324貫穿磊晶層320。在本實施例中，請一併參照第四A圖所示，開口322係位於磊晶層320之角落處。這些圓孔324則是沿著磊晶層320之二長邊320a, 320c與位於開口322相對側之一短邊320b，排列於磊晶層320內。接下來再形成複數個金氧半導體單元（未圖示）於磊晶層320上。
隨後，如第五C圖所示，形成一金屬層330覆蓋磊晶層320與重摻雜基板310之裸露區域。此金屬層330係填入磊晶層320之開口322，並由重摻雜基板310之上表面向上延伸覆蓋磊晶層320。此外，此金屬層330並填入這些圓孔324內形成導體插塞360。
接下來，如第五D圖所示，對金屬層330施以微影蝕刻製程以形成一金屬圖案層。此金屬圖案層包括一源極金屬圖案342、一閘極金屬圖案346、一汲極金屬圖案344與複數個導體插塞360。其中，源極金屬圖案342與閘極金屬圖案346係位於磊晶層320上。汲極金屬圖案344係填入磊晶層320之開口322，並由重摻雜基板310向上延伸突出磊晶層320。此汲極金屬圖案344具有一延伸部344a由開口322處沿著磊晶層320之邊緣延伸連接這些導體插塞360。
隨後，如第五E圖所示，形成間隔層350於磊晶層320上，此間隔層350係填入源極金屬圖案342、閘極金屬圖案346與汲極金屬圖案344之間，並具有開口以定義源極接觸墊、汲極接觸墊與閘極接觸墊之位置。
透過前述製造方法，即可形成如第四A與四B圖所示之金氧半導體元件300。
在前述實施例中，開口322與圓孔324係於形成金氧半導體單元於磊晶層320上之步驟前，形成於磊晶層320內。不過亦不限於此。在另一實施例中，開口322與圓孔324亦可以是在形成金氧半導體單元於磊晶層320上之步驟後，形成金屬層330之步驟前，形成於磊晶層320內。又，在前述實施例中，開口322與圓孔324係以同一道深蝕刻製程形成於磊晶層320內，不過亦不限於此。在另一實施例中，開口322與圓孔324亦可以是以不同之蝕刻製程形成於磊晶層320內。此外，在前述實施例中，圓孔324內之導體插塞360係於形成金屬層330之步驟一併形成於磊晶層320內，不過亦不限於此。在另一實施例中，這些導體插塞360亦可以透過另一道沉積製程，在形成金屬層330之步驟前，形成於圓孔324內。
第六A圖係本發明金氧半導體元件之第四實施例之俯視圖。第六B圖係第六A圖之金氧半導體元件沿著C-C剖面線之剖面圖。
本實施例之金氧半導體元件400之導體插塞460、源極金屬圖案442、閘極金屬圖案446與汲極金屬圖案444之設置係相同於第四A與四B圖之實施例，在此不予贅述。不過，為了配合基板上的線路接點配置，本實施例之間隔層450不僅填入源極金屬圖案442、閘極金屬圖案446與汲極金屬圖案444之間，並且延伸覆蓋汲極金屬圖案444之延伸部444a，以形成方形開口於角落處定義汲極接觸墊之位置。在一實施例中，此方形開口之位置與大小係對應至磊晶層420中用以裸露重摻雜基板410之開口422。
第七圖係本發明金氧半導體元件之第五實施例之俯視圖。本實施例與第四A圖之實施例的主要差異在於，本實施例之金氧半導體元件500之多個導體插塞560係沿著磊晶層520之相對二長邊520a, 520c排列於磊晶層520內。此外，汲極金屬圖案544具有一延伸部544a由磊晶層520之開口522處沿著磊晶層520之邊緣520a, 520b, 520c延伸連接這些導體插塞560。
本實施例之其他特徵，如磊晶層520之開口522、源極金屬圖案542、閘極金屬圖案546與間隔層550，係類似於第四A圖之實施例，在此不予贅述。
第八圖係本發明金氧半導體元件之第六實施例之俯視圖。本實施例與第四A圖之實施例的主要差異在於，本實施例之金氧半導體元件600之導體插塞660係環設於磊晶層620之四個側邊，也就是沿著磊晶層620之二長邊620a, 620c與二短邊620b, 620d排列於磊晶層620內。此外，汲極金屬圖案644具有一延伸部644a，環繞磊晶層620之四個側邊以延伸連接這些導體插塞660。
本實施例之其他特徵，如磊晶層620之開口622、源極金屬圖案642、閘極金屬圖案646與間隔層650，係類似於第四A圖之實施例，在此不予贅述。
第九圖係本發明金氧半導體元件之第七實施例之俯視圖。本實施例與第四A圖之實施例的主要差異在於，本實施例之金氧半導體元件700之導體插塞760係沿著磊晶層720之一長邊720a排列於磊晶層720內。此外，汲極金屬圖案744具有一延伸部744a，沿著此長邊720a延伸連接這些導體插塞760。
本實施例之其他特徵，如磊晶層720之開口722、源極金屬圖案742、閘極金屬圖案746與間隔層750，係類似於第四A圖之實施例，在此不予贅述。
第十圖係本發明金氧半導體元件之第七實施例之俯視圖。本實施例與第七圖之實施例的主要差異在於，本實施例之金氧半導體元件800之汲極金屬圖案844具有二個延伸部844a與844b，其中一個延伸部844a係沿著磊晶層820之長邊820a延伸連接導體插塞860，另一個延伸部844b則是沿著磊晶層820之短邊820d與長邊820c延伸連接導體插塞860。本實施例之其他特徵，如磊晶層820之開口822、源極金屬圖案842、閘極金屬圖案846與間隔層850，係類似於第七圖之實施例，在此不予贅述。
第十一圖係第一B圖之金氧半導體元件100進行晶片級封裝一實施例之示意圖。如圖中所示，此金氧半導體元件100係倒置於一基板10上。
在本實施例中，金氧半導體元件100係透過銲料13以銲接方式使位於其表面之源極金屬圖案142、閘極金屬圖案146與汲極金屬圖案144固定於基板10上，並透過源極金屬圖案142、閘極金屬圖案146與汲極金屬圖案144電性連接基板10上之線路12，以完成封裝程序。不過，本發明並不限於此。在另一實施例中，此金氧半導體元件100亦可以利用導電膠使源極金屬圖案142、閘極金屬圖案146與汲極金屬圖案144固定於基板10上，並同時產生電性連接之效果。
相較於傳統之金氧半導體元件，本發明所提供之金氧半導體元件，可以適用於晶片級封裝，有助於縮減封裝結構之尺寸，降低封裝成本。
上述僅為本發明較佳之實施例而已，並不對本發明進行任何限制。任何所屬技術領域的技術人員，在不脫離本發明的技術手段的範圍內，對本發明揭露的技術手段和技術內容做任何形式的等同替換或修改等變動，均屬未脫離本發明的技術手段的內容，仍屬於本發明的保護範圍之內。
100, 200, 300, 400, 500, 600, 700, 800‧‧‧金氧半導體元件
110, 310, 410‧‧‧重摻雜基板
120, 220, 320, 420, 520, 620, 720, 820‧‧‧磊晶層
320a, 320c, 520a, 520c, 620a, 620c, 720a, 820a, 820c‧‧‧長邊
320b, 520b, 620b, 620d, 820d‧‧‧短邊
122, 222, 322, 422, 522, 622, 722, 822‧‧‧開口
324‧‧‧圓孔 150, 350, 450, 550, 650, 750, 850‧‧‧間隔層
142, 342, 442, 542, 642, 742, 842‧‧‧源極金屬圖案
146, 346, 446, 546, 646, 744, 844‧‧‧閘極金屬圖案
144, 344, 444, 544, 644, 746, 846‧‧‧汲極金屬圖案
344a, 444a, 544a, 644a, 744a, 844a, 844b‧‧‧延伸部
122a, 122b, 222a, 222b, 222c, 222d‧‧‧蝕刻壁
130, 330‧‧‧金屬層
S‧‧‧源極
G‧‧‧閘極
D‧‧‧汲極
360, 460, 560, 660, 760, 860‧‧‧導體插塞
13‧‧‧銲料
10‧‧‧基板
12‧‧‧線路
第一A圖係本發明金氧半導體元件之第一實施例之俯視圖。 第一B圖係第一A圖之金氧半導體元件沿著A-A剖面線之剖面圖。 第二A至二E圖係顯示第一A與一B圖之金氧半導體元件之製作方法之一實施例。 第三圖係本發明金氧半導體元件之第二實施例之俯視圖。 第四A圖係本發明金氧半導體元件之第三實施例之俯視圖。 第四B圖係第四A圖之金氧半導體元件沿著B-B剖面線之剖面圖。 第五A至五E圖係顯示第四A與四B圖之金氧半導體元件之製作方法之一實施例。 第六A圖係本發明金氧半導體元件之第四實施例之俯視圖。 第六B圖係第六A圖之金氧半導體元件沿著C-C剖面線之剖面圖。 第七圖係本發明金氧半導體元件之第五實施例之俯視圖。 第八圖係本發明金氧半導體元件之第六實施例之俯視圖。 第九圖係本發明金氧半導體元件之第七實施例之俯視圖。 第十圖係本發明金氧半導體元件之第八實施例之俯視圖。 第十一圖係第一B圖之金氧半導體元件進行晶片級封裝一實施例之示意圖。
100‧‧‧金氧半導體元件
122‧‧‧開口
122a,122b‧‧‧蝕刻壁
142‧‧‧源極金屬圖案
144‧‧‧汲極金屬圖案
146‧‧‧閘極金屬圖案
150‧‧‧間隔層

Claims (9)

  1. 一種金氧半導體元件，包括：一重摻雜基板；一磊晶層，形成於該重摻雜基板上；一開口，定義於該磊晶層內，以裸露該重摻雜基板，其中，該開口係位於該磊晶層之角落處；複數個金氧半導體單元，形成於該磊晶層上；以及一金屬圖案層，包括：一源極金屬圖案，位於該磊晶層上；一閘極金屬圖案，位於該磊晶層上；以及一汲極金屬圖案，填入該開口，並由該重摻雜基板向上延伸突出該磊晶層上。
  2. 如申請專利範圍第1項所述之金氧半導體元件，其中，該開口係由至少二個蝕刻壁定義於該磊晶層內。
  3. 如申請專利範圍第1項所述之金氧半導體元件，更包括複數個導體插塞，沿著該磊晶層之至少一側邊排列於該磊晶層內並且貫穿該磊晶層，該汲極金屬圖案層係延伸連接該些導體插塞。
  4. 如申請專利範圍第3項所述之金氧半導體元件，其中，該導體插塞係為圓柱狀。
  5. 如申請專利範圍第3項所述之金氧半導體元件，其中，該導體插塞係為一金屬插塞。
  6. 如申請專利範圍第3項所述之金氧半導體元件，其中，該些導體插塞係沿著該磊晶層之相對兩側邊排列於該磊晶層內。
  7. 如申請專利範圍第3項所述之金氧半導體元件，其中，該些導體插塞係沿著該磊晶層之該至少一側邊等距排列於該磊晶層內。
  8. 如申請專利範圍第3項所述之金氧半導體元件，其中，該磊晶層係為長方形，並且該些導體插塞係沿著該磊晶層之一長邊排列於該磊晶層內。
  9. 如申請專利範圍第1項所述之金氧半導體元件，其中，該金氧半導體單元係一溝槽式金氧半導體單元。
TW108104238A 2019-02-01 2019-02-01 金氧半導體元件 TWI681530B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW108104238A TWI681530B (zh) 2019-02-01 2019-02-01 金氧半導體元件
CN201910284213.4A CN111524968B (zh) 2019-02-01 2019-04-10 金氧半导体组件
US16/600,738 US11056488B2 (en) 2019-02-01 2019-10-14 Metal-oxide-semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108104238A TWI681530B (zh) 2019-02-01 2019-02-01 金氧半導體元件

Publications (2)

Publication Number Publication Date
TWI681530B true TWI681530B (zh) 2020-01-01
TW202030849A TW202030849A (zh) 2020-08-16

Family

ID=69942696

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108104238A TWI681530B (zh) 2019-02-01 2019-02-01 金氧半導體元件

Country Status (3)

Country Link
US (1) US11056488B2 (zh)
CN (1) CN111524968B (zh)
TW (1) TWI681530B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2642048A (en) * 2024-06-20 2025-12-31 Ram Innovations Ltd Electronic device optimised large area interconnection

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050224809A1 (en) * 2002-11-26 2005-10-13 Saptharishi Sriram Transistors having buried p-type layers beneath the source region and methods of fabricating the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100489631C (zh) * 2006-05-23 2009-05-20 北京京东方光电科技有限公司 一种tft lcd阵列基板结构及其制造方法
US20080054300A1 (en) * 2006-06-30 2008-03-06 Philip Gene Nikkel Body contact structure and method for the reduction of drain lag and gate lag in field effect transistors
US8169019B2 (en) * 2009-09-10 2012-05-01 Niko Semiconductor Co., Ltd. Metal-oxide-semiconductor chip and fabrication method thereof
WO2012015393A1 (en) * 2010-07-27 2012-02-02 Commissariat A L'energie Atomique Et Aux Energies Alternatives Transistor with counter-electrode connection amalgamated with the source/drain contact
WO2017171752A1 (en) * 2016-03-30 2017-10-05 Intel Corporation Transistors including retracted raised source/drain to reduce parasitic capacitances
US10707322B2 (en) * 2018-10-22 2020-07-07 Vanguard International Semiconductor Corporation Semiconductor devices and methods for fabricating the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050224809A1 (en) * 2002-11-26 2005-10-13 Saptharishi Sriram Transistors having buried p-type layers beneath the source region and methods of fabricating the same

Also Published As

Publication number Publication date
CN111524968A (zh) 2020-08-11
US20200251468A1 (en) 2020-08-06
CN111524968B (zh) 2023-05-09
US11056488B2 (en) 2021-07-06
TW202030849A (zh) 2020-08-16

Similar Documents

Publication Publication Date Title
US9660022B2 (en) Semiconductive device with a single diffusion break and method of fabricating the same
CN101442053B (zh) 在有源区上具有存储节点的半导体器件及其制造方法
TW201622145A (zh) 半導體裝置
JP5036479B2 (ja) 縦型ｍｏｓｆｅｔ構造の半導体装置
CN104425525B (zh) 半导体结构及其制造方法
KR980003731A (ko) 표시 패널용 정전 파괴 보호 장치 및 그 제조 방법
CN112563238A (zh) 半导体装置
CN101320732B (zh) 半导体装置以及用以制造半导体装置的衬底
CN112951823A (zh) 半导体器件
CN106206726A (zh) 功率金氧半导体场效晶体管及其制作方法
TWI681530B (zh) 金氧半導體元件
CN111627933B (zh) 主动元件基板及其制造方法
CN112736077A (zh) 金氧半导体模块与发光二极管显示设备
TWI709246B (zh) 半導體裝置及其製造方法
JP2005294634A (ja) 半導体装置及びその製造方法
CN100456463C (zh) 半导体装置及其制造方法
KR20180098745A (ko) 수직형 반도체 소자
JP2005116623A (ja) 半導体装置およびその製造方法
KR960026934A (ko) 바이폴라 트랜지스터, 바이폴라 트랜지스터를 구비하는 반도체장치 및 그 제조방법
CN104282702B (zh) 器件隔离区域内的拾取器件结构
JP2003297941A (ja) 半導体装置のキャパシタ構造体及びその形成方法
CN106229290A (zh) Soi器件结构及其制造方法
KR100578125B1 (ko) 층간절연막의 패터닝 방법 및 그에 따라 형성된 반도체 장치
TWI553865B (zh) 功率金氧半電晶體元件
KR20090078549A (ko) 소자 분리 공정을 포함하는 반도체 장치의 제조방법