[go: up one dir, main page]

TWI677019B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI677019B
TWI677019B TW107134842A TW107134842A TWI677019B TW I677019 B TWI677019 B TW I677019B TW 107134842 A TW107134842 A TW 107134842A TW 107134842 A TW107134842 A TW 107134842A TW I677019 B TWI677019 B TW I677019B
Authority
TW
Taiwan
Prior art keywords
layer
spacer
gate
source
air gap
Prior art date
Application number
TW107134842A
Other languages
English (en)
Other versions
TW201946126A (zh
Inventor
陳怡倫
Yi Lun Chen
黃昭憲
Chao Hsien Huang
林立德
Li Te Lin
林群雄
Chun Hsiung Lin
Original Assignee
台灣積體電路製造股份有限公司
Taiwan Semiconductor Manufacturing Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司, Taiwan Semiconductor Manufacturing Co., Ltd. filed Critical 台灣積體電路製造股份有限公司
Application granted granted Critical
Publication of TWI677019B publication Critical patent/TWI677019B/zh
Publication of TW201946126A publication Critical patent/TW201946126A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/015—Manufacture or treatment removing at least parts of gate spacers, e.g. disposable spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/018—Spacers formed inside holes at the prospective gate locations, e.g. holes left by removing dummy gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/675—Gate sidewall spacers
    • H10D64/679—Gate sidewall spacers comprising air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/687—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having cavities, e.g. porous gate dielectrics having gasses therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0147—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0184—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6219—Fin field-effect transistors [FinFET] characterised by the source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一種方法包含在半導體區域上方形成閘極堆疊，以及在閘極堆疊的側壁上形成第一閘極間隔物。第一閘極間隔物包含內側壁間隔物部分和在內側壁間隔物部分之外側上的虛設間隔物部分。此方法進一步包含移除虛設間隔物部分以形成溝槽，並且形成介電質層以密封溝槽的一部分以作為氣隙。氣隙和內側壁間隔物部分的組合形成第二閘極間隔物。形成具有一部分在第二閘極間隔物的外側的源極/汲極區域。

Description

半導體裝置及其製造方法
本揭露涉及半導體裝置與其製造方法。
積體電路(integrated circuit,IC)中材料和設計的技術進步創造了許多積體電路世代，每一世代皆具有比前幾代更小和更複雜的電路。在積體電路演進的過程中，功能密度(例如，每單位晶圓面積上互連裝置的數量)一般會增加，而幾何尺寸則會減小。這種相應縮小(scaling down)過程透過提高生產效率和降低相關成本提供了益處。
這種相應縮小亦增加了積體電路加工和製造的複雜性，而為了實現這些進步，積體電路加工和製造中相似的發展是必須的。例如，鰭式場效應電晶體(Fin Field-Effect Transistors,FinFET)已被引入以取代平面電晶體。鰭式場效應電晶體的結構和製造鰭式場效應電晶體的方法正在被開發中。
鰭式場效應電晶體的形成通常涉及形成半導體鰭片、摻雜半導體鰭片以形成阱區、在半導體鰭片上形成虛設閘極電極，蝕刻一部分的半導體鰭片，以及執行磊晶以重新形成 源極/汲極區域。
本揭露提供一種方法，包含：形成閘極堆疊於半導體區域上；形成第一閘極間隔物於閘極堆疊的側壁上，其中第一閘極間隔物包含：內側壁間隔物部分；以及虛設間隔物部分，在內側壁間隔物部分的外側上；移除虛設間隔物部分以形成溝槽；形成介電質層以將溝槽的一部分密封為氣隙，其中氣隙和內側壁間隔物部分組合形成第二閘極間隔物；以及形成源極/汲極區域，包含在第二閘極間隔物的外側上的一部分。
本揭露提供另一種方法，包含：形成虛設閘極堆疊於半導體鰭片上；形成虛設閘極間隔物於虛設閘極堆疊的側壁上；形成接觸蝕刻停止層於源極/汲極區域上方，其中源極/汲極區域在虛設閘極間隔物的一側上；形成層間介電質於接觸蝕刻停止層的一部分上；使用替換閘極堆疊替換虛設閘極堆疊；形成第一接觸塞於源極/汲極區域上並與源極/汲極區域電耦合，其中第一接觸塞穿過接觸蝕刻停止層；蝕刻虛設閘極間隔物的一部分以形成溝槽；以及形成密封層以填充溝槽的頂部，其中溝槽的底部被密封為氣隙。
本揭露提供另一種裝置，包含：閘極堆疊、閘極間隔物、接觸蝕刻停止層。閘極間隔物位於閘極堆疊的側壁上，其中閘極間隔物包含：內側壁間隔物部分與氣隙。內側壁間隔物部分具有與閘極堆疊接觸的垂直部分；閘極堆疊和氣隙位於內側壁間隔物部分的垂直部分的外側上；接觸蝕刻停止層 具有垂直部分，其中接觸蝕刻停止層的垂直部分和內側壁間隔物部分的垂直部分位於氣隙的相對側上。
10‧‧‧晶圓
20‧‧‧基板
22‧‧‧淺溝槽隔離區域
22A‧‧‧頂表面
24‧‧‧半導體條
24'‧‧‧鰭片
24A、A-A、B-B‧‧‧線
30‧‧‧虛設閘極堆疊
32‧‧‧虛設閘極介電質
34‧‧‧虛設閘極電極
36、64‧‧‧硬掩模層
37、38‧‧‧閘極間隔物
37A‧‧‧內側壁間隔物部分
37B‧‧‧虛設間隔物部分
39‧‧‧氣隙
40、78‧‧‧凹槽
41‧‧‧磊晶區域
42‧‧‧磊晶區域(源極/汲極區域)
46‧‧‧接觸蝕刻停止層
48、80、94‧‧‧層間介電質
52‧‧‧閘極介電質層
54‧‧‧界面層
56‧‧‧高k介電質層
58‧‧‧閘極電極
62‧‧‧替換閘極
66A、66B‧‧‧接觸塞
69‧‧‧矽化物區域
70‧‧‧緩衝介電質層
72‧‧‧犧牲填充材料
74‧‧‧溝槽
76‧‧‧介電質密封層
77、86、88‧‧‧保護層
85‧‧‧凹槽
87‧‧‧介電質襯墊
90‧‧‧介電質區域
92‧‧‧蝕刻停止層
96‧‧‧源極/汲極接觸塞
200‧‧‧製程流程
202、204、206、208、210、212、214、216、218、220、222、224‧‧‧步驟
W1、W1'、W2、W2'‧‧‧寬度
T1、T1'、T2‧‧‧厚度
H1、H2、H3‧‧‧高度
D1‧‧‧深度
當結合附圖閱讀時，根據以下詳細描述可以最好地理解本揭露的各方面。值得注意的是，根據業界的標準慣例，各種特徵並未按比例繪製。實際上，為了清楚討論，各種特徵的尺寸可以任意增加或減小。
第1圖至第9圖是根據部分實施例中形成包括閘極間隔物中的氣隙的鰭式場效應電晶體(FinFET)的中間階段的透視圖。
第10圖至第18A圖、第18B圖、第19A圖和第19B圖是根據部分實施例中在形成源極/汲極磊晶之前，在閘極間隔物中形成氣隙之中間階段的橫截面圖。
第20圖至第25圖、第26A圖和第26B圖是根據部分實施例中形成替換閘極之後在閘極間隔物中形成氣隙的中間階段的橫截面圖。
第27圖到第34圖、第35A圖和第35B圖是根據部分實施例中在形成源極/汲極接觸塞之後在閘極間隔物中形成氣隙的中間階段的橫截面圖。
第36圖繪示根據部分實施例中在閘極間隔物中具有氣隙的電晶體的頂視圖。
第37圖繪示根據部分實施例之閘極間隔物中的各種形狀的氣隙。
第38圖繪示根據部分實施例中用於形成電晶體和接觸塞的製程流程。
以下揭露內容提供用於實現本揭露之不同特徵的許多不同實施例或示例。以下描述元件和配置的具體示例以簡化本揭露。當然，這些僅僅是例子，並不意在限制。例如，在下面的描述中在第二特徵上方或之上形成第一特徵可以包括其中第一特徵和第二特徵形成為直接接觸的實施例，並且還可以包括其中可以在第一特徵和第二特徵之間形成額外特徵，使得第一特徵和第二特徵可以不直接接觸。另外，本揭露可以在各種示例中重複附圖標記和/或文字。這種重複是為了簡單和清楚的目的，並且本身不表示所討論的各種實施例和/或配置之間的關係。
此外，為了便於描述，可以在此使用空間相對術語，諸如「在...下面」、「在...下方」、「低於」、「在...上面」、「高於」等等，以描述一個元件或特徵與如附圖所示的另一個元件或特徵的關係。除了附圖中描繪的方向之外，空間相對術語旨在涵蓋使用或操作中的裝置的不同方位。此裝置可以以其他方式定向(旋轉90度或在其他方位)並且同樣可以相應地解釋這裡使用的空間相關描述符號。
根據各種示例性實施例提供電晶體及其形成方 法。根據部分實施例示出了形成電晶體的中間階段。在此也討論了部分實施例的一些變型。在各種視圖和說明性實施例中，相同的附圖標記用於表示相同的元件。在示出的示例性實施例中，使用鰭式場效應電晶體(FinFET)的形成作為示例來解釋本揭露的概念。平面電晶體也可以採用本揭露的概念。
第1圖至第9圖繪示根據本揭露之部分實施例中在閘極間隔物中形成氣隙之中間階段的透視圖。第1圖至第9圖所示的步驟也示意性地反映在第38圖所示之製程流程200中。
第1圖繪示初始結構的透視圖。初始結構包括晶圓10，其進一步包括基板20。基板20可以是半導體基板，其可以是矽基板、矽鍺基板或由其他半導體材料形成的基板。基板20可以摻雜有p型或n型雜質。可以形成淺溝槽(Shallow Trench Isolation,STI)隔離區域22，例如從基板20的頂表面延伸到基板20中的淺溝槽隔離區域。在相鄰淺溝槽隔離區域22之間的部分的基板20被稱為半導體條24。半導體條24和淺溝槽隔離區域22的頂表面可以基本上彼此齊平。根據本揭露的部分實施例，半導體條24是原始基板20的一部分，因此半導體條24的材料與基板20的材料相同。根據本揭露的替代實施例，半導體條24是透過刻蝕淺溝槽隔離區域22之間的部分的基板20以形成凹槽，並且執行磊晶以在凹槽中再生成另一半導體材料而形成的替代條。因此，半導體條24由與基板20不同的半導體材料形成。根據一些示例性實施例，半導體條24由矽鍺、矽碳或III-V族化合物半導體材料形成。
淺溝槽隔離區域22可以包括襯墊氧化物(未繪示)，襯墊氧化物可以是透過基板20表面層的熱氧化而形成的熱氧化物。襯墊氧化物還可以是沉積氧化矽層，使用例如，原子層沉積(Atomic Layer Deposition,ALD)、高密度電漿化學氣相沉積(High-Density Plasma Chemical Vapor Deposition,HDPCVD)或化學氣相沉積(Chemical Vapor Deposition,CVD)。淺溝槽隔離區域22還可以包括襯墊氧化物上的介電質材料，其中介電質材料可以使用可流動化學氣相沉積(Flowable Chemical Vapor Deposition,FCVD)、旋塗等形成。
參考第2圖，凹陷淺溝槽隔離區域22，使得半導體條24的頂部突出高於淺溝槽隔離區域22的其餘部分的頂表面22A以形成突出的鰭片24'。相應的步驟如第38圖所示之製程流程200中的步驟202所示。可以使用乾式蝕刻製程來執行蝕刻，其中使用氟化氫(HF3)和氨(NH3)用為蝕刻氣體。在蝕刻製程中，可能會產生電漿。氬氣也可以包括在內。根據本揭露的替代實施例，使用濕式蝕刻製程來執行淺溝槽隔離區域22的凹陷。例如，蝕刻化學品可以包括氫氟酸(HF)。
在上述示例性實施例中，可以透過任何合適的方法來圖案化鰭片。例如，可以使用一種或多種光刻製程(包括雙重圖案化或多重圖案化製程)來圖案化鰭片。通常，雙重圖案化或多重圖案化製程結合了光刻和自對準製程，從而允許創建具有例如比使用單一、直接光刻製程可獲得的間距更小的間距的圖案。例如，在一個實施例中，在基板上方形成犧牲層並 使用光刻製程進行圖案化。使用自對準製程沿著圖案化的犧牲層形成間隔物。接著去除犧牲層，然後可以使用剩餘的間隔物或心軸來圖案化鰭片。
參考第3圖，形成虛設閘極堆疊30於突出鰭片24'的頂表面和側壁上。相應的步驟如第38圖所示之製程流程200中的步驟204所示。虛設閘極堆疊30可以包括虛設閘極介電質32和位於虛設閘極介電質32上的虛設閘極電極34。可以使用例如多晶矽或其他材料以形成虛設閘極電極34。每個虛設閘極堆疊30還可以在各個虛設閘極電極34上方包括一個(或多個)硬掩模層36。硬掩模層36可以由氮化矽、氧化矽、碳氮化矽或其多層形成。虛設閘極堆疊30可以跨過單個或多個突出鰭片24'和/或淺溝槽隔離區域22。虛設閘極堆疊30也具有垂直於突出鰭片24'的縱向方向的縱向方向。
接下來，在虛設閘極堆疊30的側壁上形成閘極間隔物38。根據本揭露的部分實施例，閘極間隔物38由諸如氮化矽、碳氮化矽(SiCN)、碳氮氧化矽(SiOCN)等的介電質材料形成，並且可以具有包括多個介電質層的單層結構或多層結構。
根據本揭露的部分實施例，在閘極間隔物38中形成氣隙39。可以使用空氣填充氣隙39，或者可以將氣隙39抽真空或基本上抽真空，以使其具有低於一個大氣壓的壓力。形成相應氣隙39的過程在第10圖至第18圖、第19A圖和第19B圖中詳細示出，並相應地進行討論。根據本揭露的替代實施例，此時在閘極間隔物38中尚未形成氣隙39。而是在隨後的過程 中形成氣隙39。因此以虛線繪示氣隙39，以代表它們可能存在或可能不存在於此階段。
根據本揭露的部分實施例，執行蝕刻步驟(以下稱為源極/汲極凹陷)以蝕刻未被虛設閘極堆疊30和閘極間隔物38覆蓋之突出的鰭片24'的部分，導致如第4圖所示的結構。凹陷可以是非等向性的，因此直接位於虛設閘極堆疊30和閘極間隔物38下方的鰭片24'的部分受到保護，並且不會被蝕刻。根據部分實施例，凹陷的半導體條24的頂表面可以低於淺溝槽隔離區域22的頂表面22A。因此在淺溝槽隔離區域22之間形成凹槽40。凹槽40位於虛設閘極堆疊30的相對側上。
接下來，透過在凹槽40中選擇性地生長半導體材料來形成磊晶區域(源極/汲極區域)42，從而形成第5A圖中的結構。相應的步驟如第38圖之製程流程200中的步驟206所示。根據一些示例性實施例，磊晶區域42包括矽鍺或矽。取決於所得到的鰭式場效應電晶體是p型鰭式場效應電晶體還是n型鰭式場效應電晶體，隨著磊晶的進行，可以原位摻雜p型或n型雜質。例如，當所得到的鰭式場效應電晶體是p型鰭式場效應電晶體時，可以生長矽鍺硼(SiGeB)。相反地，當產生的鰭式場效應電晶體是n型鰭式場效應電晶體時，可以生長矽磷(SiP)或矽碳磷(SiCP)。根據本揭露的替代實施例，磊晶區域42由諸如砷化鎵(GaAs)、磷化銦(InP)、氮化鎵(GaN)、砷化鎵銦(InGaAs)、砷化鋁銦(InAlAs)、銻化鎵(GaSb)、銻化鋁(AlSb)、砷化鋁(AlAs)、磷化鋁(AlP)、鎵化鋁(GaP)、其組合或多層結構的III-V族化合物半導體形成。 在磊晶區域42完全填充凹槽40之後，磊晶區域42開始水平地擴展，並且可以形成刻面(facet)。
在磊晶步驟之後，磊晶區域42可以進一步摻雜p型或n型雜質以形成源極區域和汲極區域，其也用附圖標號42表示。根據本揭露的替代實施例，在磊晶期間，當磊晶區域42原位摻雜有p型或n型雜質以形成源極/汲極區域時，跳過摻雜步驟。作為源極/汲極的磊晶區域42包括在淺溝槽隔離區域22中形成的下部分和在淺溝槽隔離區域22的頂表面上形成的上部分。
第5B圖繪示根據本揭露的替代實施例中源極/汲極區域42的形成。根據這些實施例，不凹陷如第3圖所示之突出的鰭片24'，並且磊晶區域41生長在突出的鰭片24'上。取決於所得到的鰭式場效應電晶體是p型還是n型鰭式場效應電晶體，磊晶區域41的材料可以與第5A圖中所示的磊晶區域42的半導體材料的材料類似。因此，源極/汲極區域42包括突出的鰭片24'和磊晶區域41。可以執行摻雜以摻雜n型雜質或p型雜質。
第6圖繪示接觸蝕刻停止層(Contact Etch Stop Layer,CESL)46和層間介電質(Inter-Layer Dielectric,ILD)48形成之後的結構的透視圖。相應的步驟繪示在第38圖之製程流程200的步驟208。接觸蝕刻停止層46可以由氮化矽、碳氮化矽或類似物形成。根據本揭露的部分實施例，例如，使用諸如原子層沉積或化學氣相沉積的保形沉積方法來形成接觸蝕刻停止層46。層間介電質48可以包括使用例如可流動 化學氣相沉積、旋塗、化學氣相沉積或其他沉積方法形成的介電質材料。層間介電質48也可以由含氧介電質材料形成，此含氧介電質材料可以是氧化矽基材料，例如正矽酸四乙酯(Tetra Ethyl Ortho Silicate,TEOS)氧化物、電漿增強化學氣相沉積(Plasma-Enhanced CVD,PECVD)氧化物(SiO2)、磷矽酸鹽玻璃(Phospho-Silicate Glass,PSG)、硼矽酸鹽玻璃(Boro-Silicate Glass,BSG)、硼摻雜磷矽酸鹽玻璃(Boron-Doped Phospho-Silicate Glass,BPSG)等。可以執行諸如化學機械平坦化(Chemical Mechanical Polish,CMP)製程或機械研磨製程的平坦化製程以使層間介電質48、虛設閘極堆疊30和閘極間隔物38的頂表面彼此齊平。
接下來，替換閘極堆疊替換包括硬掩模層36、虛設閘極電極34和虛設閘極介電質32的虛設閘極堆疊30，其中替換閘極堆疊包括金屬閘極和替換閘極介電質，如第7圖所示。相應的步驟如第38圖之製程流程200中的步驟210所示。當形成替換閘極堆疊時，首先在多個蝕刻步驟中去除如第6圖所示的硬掩模層36、虛設閘極電極34和虛設閘極介電質32，以在閘極間隔物38之間形成溝槽/開口。突出的半導體鰭片24'的頂表面和側壁暴露於溝槽。接下來，如第7圖所示，形成(替代)閘極介電質層52。閘極電極58形成在閘極介電質層52之上。根據本揭露的部分實施例，閘極介電質層52包括作為其下部的界面層(Interfacial Layer,IL)54(第20圖)。界面層54形成在突出的鰭片24'的暴露表面上。界面層54可以包括透過突出的鰭片24'的熱氧化、化學氧化製程或沉積製程而形成 的氧化物層，例如氧化矽層。閘極介電質層52還可以包括在界面層54上方形成的高k介電質層56(第20圖)。高k介電質層56包括高k介電質材料，例如氧化鉿、氧化鑭、氧化鋁、氧化鋯、氮化矽或類似的材料。高k介電質材料的介電常數(k值)高於3.9，並且可能高於約7.0。形成的高k介電質層56為保形層，並且在突出的鰭片24'的側壁和閘極間隔物38的側壁上延伸。根據本揭露的部分實施例，使用原子層沉積或化學氣相沉積形成高k介電質層56。
閘極電極58可以包括多個堆疊的導電子層。在此並未單獨示出閘極電極58中的子層，而在實際結構中，子層彼此可區分。可以使用諸如原子層沉積或化學氣相沉積的保形沉積方法來執行閘極電極58的形成，使得閘極電極58的下部子層之垂直部分的厚度和水平部分的厚度基本上相等。
閘極電極58可以包括擴散阻擋層和位於擴散阻擋層上的一個(或多個)功函數層(未單獨繪示)。擴散阻擋層可以由氮化鈦(TiN)形成，其可以(或可以不)摻雜矽。功函數層決定閘極的功函數，並且包括至少一個層或由不同材料形成的多個層。根據相應的鰭式場效應電晶體是n型鰭式場效應電晶體還是p型鰭式場效應電晶體來選擇功函數層的材料。例如，當鰭式場效應電晶體是n型鰭式場效應電晶體時，功函數層可以包括氮化鉭(TaN)層和在氮化鉭(TaN)層上的鈦鋁(TiAl)層。當鰭式場效應電晶體是p型鰭式場效應電晶體時，功函數層可以包括氮化鉭(TaN)層、在氮化鉭(TaN)層上的氮化鈦(TiN)層，以及在氮化鈦(TiN)層上的鈦鋁 (TiAl)層。在沉積功函數層之後，形成阻擋層，其可以是另一個氮化鈦(TiN)層。
閘極電極58還可以包括填充所有未被下面的子層填充之其餘溝槽的填充金屬。例如，填充金屬可以由鎢或鈷形成。在形成填充材料之後，執行諸如化學機械平坦化製程或機械研磨製程的平坦化製程，以便去除層間介電質48上方的閘極介電質層52和閘極電極58的部分。以下將閘極介電質層52和閘極電極58的剩餘部分稱為替換閘極62。如第7圖所示，此時閘極電極58、閘極間隔物38、接觸蝕刻停止層46和層間介電質48的頂表面可以基本上共平面。
第8圖繪示根據部分實施例中自對準硬掩模層64的形成。自對準硬掩模層64與下面的替換閘極62自對準，並且由諸如二氧化鋯(ZrO2)、三氧化二鋁(Al2O3)、氮化矽(SiN)、氮化氧矽(SiON)、氮化碳矽(SiCN)、二氧化矽(SiO2)等的介電質材料形成。形成製程可以包括蝕刻替換閘極62以形成凹陷，將介電質材料填充到凹陷中，並且執行平坦化製程以去除介電質材料的多餘部分。
根據本揭露的部分實施例，如果在前面的製程步驟中尚未形成氣隙39，則可在形成替換閘極62和硬掩模層64之後形成氣隙39。在第20圖至第25圖中詳細地繪示並相應地討論對應的氣隙39的形成。根據本揭露的替代實施例，在此階段，閘極間隔物38中尚未形成氣隙39。而是，在隨後的過程中形成氣隙39。因此將氣隙39繪示為虛線以代表它們可能存在或可能不存在於此階段。
第9圖繪示源極/汲極接觸塞66A和源極/汲極矽化物區域69的形成。相應的步驟在第38圖之製程流程200的步驟212中繪示。源極/汲極接觸塞(contact plug)66A的形成可以包括蝕刻層間介電質48和接觸蝕刻停止層46的下部分以形成接觸開口，將源極/汲極區域42的暴露部分矽化以形成矽化物區域69，用導電層填充接觸開口並且執行平坦化。所得到的接觸塞66A可以包括由鈦、氮化鈦、鉭、氮化鉭等形成的導電阻擋層和位於導電阻擋層上諸如鎢或鈷的金屬。源極/汲極接觸塞66A也可以在第9圖中的結構上方形成介電質層(未繪示)之後形成，並且可以包括延伸到上面的介電質層中的部分。
根據本揭露的部分實施例，如果在前面的製程步驟中尚未形成氣隙39，則可在形成源極/汲極接觸塞66A之後形成氣隙39。在第29圖至第34圖中詳細地示出並相應地討論形成相應的氣隙39的過程。
第36圖繪示如第9圖所示之部分的鰭式場效應電晶體的俯視圖。根據本揭露的部分實施例，將複數個半導體鰭片24'配置為平行條帶。複數個替換閘極62形成為與半導體鰭片24'交叉的平行條帶。作為閘極間隔物38的一部分的內側壁間隔物部分37A形成圍繞並接觸替換閘極62之側壁的環。氣隙39也形成環繞內側壁間隔物部分37A的環。接觸蝕刻停止層46的側壁部分形成環繞氣隙39的環。根據本揭露的部分實施例，氣隙39完全地封閉在另一介電質層(例如，如第19A圖和第19B圖所示的介電質密封層76)中，其中另一個介電質層也形成閘極間隔物38的一部分。因此，內側壁間隔物部分37A和接 觸蝕刻停止層46的側壁部分透過諸如介電質密封層76的介電質層與氣隙39間隔開。根據本揭露的替代實施例，氣隙39暴露於內側壁間隔物部分37A和接觸蝕刻停止層46的側壁部分中的任一個或兩個。
第36圖繪示兩個平面，其中一個包含線A-A，而另一個包含線B-B。包含線A-A的平面是在兩個相鄰的鰭片24'之間獲得的，因此鰭片24'(以及作為源極/汲極的磊晶區域41/42)並不在平面中。包含線B-B的平面是透過切割鰭片24'而獲得的，因此鰭片24'(以及作為源極/汲極的磊晶區域41/42)處於平面中。在下面的圖示中，有繪示淺溝槽隔離區域22的所有橫截面視圖皆由在第36圖中包含線A-A的平面獲得，而沒有繪示出淺溝槽隔離區域22的所有橫截面視圖皆由在第36圖中包含線B-B的平面獲得。
第10圖至第18A圖、第18B圖、第19A圖和第19B圖是根據部分實施例中在形成源極/汲極磊晶之前，形成氣隙之中間階段的橫截面圖。在整個橫截面圖中繪示線24A以指示半導體鰭片24'的頂部位置。第10圖至第17圖所示的步驟對應於第3圖所示的步驟。第18A圖和第18B圖所示的步驟對應於第4圖、第5A圖和第5B圖所示的步驟。第19A圖和第19B圖所示的步驟對應於第6圖所示的步驟。
第10圖繪示虛設閘極堆疊30，其包括虛設閘極介電質32、虛設閘極電極34和硬掩模層36。閘極間隔物37形成在虛設閘極堆疊30的側壁上。第10圖中所示的橫截面圖是由與第36圖中包含線A-A的平面之相同的平面所獲得的。由於半 導體鰭片24'不在平面內，所以在第10圖中以虛線繪示半導體鰭片24'。橫截面圖繪示鰭片24'的頂表面24A的高度，並且半導體鰭片24'的高度由頂表面24A與淺溝槽隔離區域22的頂表面之間的距離所決定。閘極間隔物37包括內側壁間隔物部分37A，和虛設間隔物部分37B。內側壁間隔物部分37A和虛設間隔物部分37B由不同材料形成，其可以選自二氧化矽(SiO2)、氮化矽(SiN)、氮化碳矽(SiCN)、氮化氧矽(SiON)、氮化碳氧矽(SiOCN)、碳化矽(SiC)等。當由氮化碳氧矽(SiOCN)形成時，內側壁間隔物部分37A可以具有大於約10%的碳原子百分比，並且虛設間隔物部分37B可以具有低於約10%的碳原子百分比。虛設間隔物部分37B也可以由氮化鈦(TiN)或二氧化矽(SiO2)和氮化碳氧矽(SiOCN)的複合層形成。虛設間隔物部分37B可以與內側壁間隔物部分37A的水平腿部重疊。內側壁間隔物部分37A的厚度可以在約2奈米(nm)與約5nm之間的範圍內。虛設間隔物部分37B的厚度可以在約2nm與約6nm之間的範圍內。
第11圖繪示緩衝介電質層70和犧牲填充材料72的形成。根據部分實施例，緩衝介電質層70由與內側壁間隔物部分37A和虛設間隔物部分37B的材料不同的材料形成。諸如原子層沉積(ALD)或化學氣相沉積的保形沉積方法可以用於沉積緩衝介電質層70、犧牲填充材料72中的任一個。緩衝介電質層70和犧牲填充材料72也可以由二氧化矽(SiO2)、氮化矽(SiN)、氮化碳矽(SiCN)、氮化氧矽(SiON)、氮化碳氧矽(SiOCN)、碳化矽(SiC)等形成。執行諸如化學 機械平坦化製程或機械研磨製程的平坦化製程，並且緩衝介電質層70可被用作化學機械平坦化製停止層。此外，犧牲填充材料72由與硬掩模層36、閘極間隔物37和緩衝介電質層70的材料不同的材料形成。
接下來，參考第12圖，回蝕刻犧牲填充材料72。犧牲填充材料72的頂表面的高度部分地決定隨後形成之氣隙39的高度(第15圖)。暴露緩衝介電質層70的一部分。然後蝕刻緩衝介電質層70的暴露部分，以露出內側壁間隔物部分37A和虛設間隔物部分37B的頂部邊緣，如第13圖所示。在蝕刻中，蝕刻選擇比(Etching Selectivity)的值是高的，即犧牲填充材料72的蝕刻速率與硬掩模層36、閘極間隔物37和緩衝介電質層70的材料的蝕刻速率的比率是高的，例如高於約60，並且可以高於約100。因此，硬掩模層36、閘極間隔物37和緩衝介電質層70未被蝕刻。
然後在蝕刻步驟中去除閘極間隔物37的虛設間隔物部分37B。可以使用乾式蝕刻或濕式蝕刻來執行蝕刻。選擇不侵蝕暴露的特徵，如內側壁間隔物部分37A、緩衝介電質層70、犧牲填充材料72、硬掩模層36以及可能的虛設閘極電極34的蝕刻劑。因此，形成如第14圖所示的溝槽74。當從頂視圖看時，溝槽74將是圍繞虛設閘極堆疊30和內側壁間隔物部分37A的環。根據部分實施例，虛設間隔物部分37B包含氧化矽，並且使用三氟化氮(NF3)、氟化氫(HF)和水(H2O)的組合來蝕刻。也可以使用其他蝕刻劑如SiCONi(三氟化氮(NF3)和氨(NH3))、Certas(氟化氫(HF)和氨(NH3)) 和氟化氫(HF)。在溝槽74的形成中，選擇不損壞硬掩模層36、內側壁間隔物部分37A、緩衝介電質層70和犧牲填充材料72的蝕刻劑。
第15圖繪示介電質密封層76的形成。介電質密封層76可以由例如碳氧化矽(SiOC)或氮化矽形成，並且也可以使用與緩衝介電質層70和犧牲填充材料72的材料不同的其它介電質材料。根據部分實施例，介電質密封層76的形成包括諸如原子層沉積或化學氣相沉積的保形沉積製程，接著是諸如電漿增強化學氣相沉積的非保形沉積製程。保形製程導致保形層沉積在內側壁間隔物部分37A的側壁和緩衝介電質層70的側壁上，且氣隙39位於其間。非保形沉積製程密封溝槽74的頂部(第14圖)。因此，形成被介電質密封層76包圍的氣隙39。根據本揭露的部分實施例，氣隙39具有大於約75nm的高度H1，並且取決於虛設閘極電極34的高度可以在約75nm與500nm之間。氣隙39的寬度W1可以在約2nm和約5nm之間的範圍內。
在第15圖和隨後的第19A圖、第19B圖、第26A圖、第26B圖、第35A圖和第35B圖中，示意性地將氣隙39的形狀繪示為具有矩形橫截面視圖。可以理解，當使用不同的材料和/或方法形成諸如介電質密封層76之周圍的介電材料時，這些圖示中的氣隙39可能具有不同的形狀。第37圖繪示根據部分實施例中氣隙39的可能形狀。例如，氣隙39可以具有水滴的形狀、橢圓形狀或具有圓角的矩形形狀等等。
根據部分實施例，介電質密封層76的側壁部分具 有厚度T1和厚度T1'，厚度T1和厚度T1'可以在約1nm和約3nm之間的範圍內。T1/W2和T1'/W2的比率可以在約0.3和約0.5之間的範圍內，其中W2是溝槽74的寬度(第14圖)。
接著在介電質密封層76上執行非等向性蝕刻，並且將所得結構繪示於第16圖中。根據本揭露的部分實施例，蝕刻包括使用例如四氟化碳/氧/氮(CF4/O2/N2)(四氟化碳(CF4)、氧(O2)和氮(N2)的混合物)、三氟化氮/氧(NF3/O2)、六氟化硫(SF6)、六氟化硫/氧(SF6/O2)等的製程氣體的乾式蝕刻製程。介電質密封層76的水平部分因此被去除。介電質密封層76的一些垂直部分保持密封氣隙39。在整個說明書中，內側壁間隔物部分37A、介電質密封層76和氣隙39的組合稱為閘極間隔物38。
接下來，在蝕刻步驟中去除緩衝介電質層70和犧牲填充材料72的其餘部分。所得到的結構繪示在第17圖中。暴露介電質密封層76的側壁。而且，再次露出半導體鰭片24'。第17圖還繪示了第3圖所示之結構的橫截面圖。在蝕刻中，由於緩衝介電質層70和犧牲填充材料72之間的差異以及選擇適當的蝕刻化學品，蝕刻選擇比的值非常高，因而不會損壞介電質密封層76。蝕刻可以是濕式蝕刻或乾式蝕刻。蝕刻選擇性值是緩衝介電質層70和犧牲填充材料72的蝕刻速率與介電質密封層76的蝕刻速率的比率。例如，根據本揭露的部分實施例，蝕刻比率大於約100。
在隨後的步驟中，形成源極/汲極區域42，並且第18A圖繪示源極/汲極區域42的橫截面圖。第18A圖中所示的 橫截面圖是由與第36圖中包含線B-B的平面之相同的平面所獲得的。源極/汲極區域42的形成也在第4圖、第5A圖和第5B圖中討論。
第18B圖繪示在形成源極/汲極區域42之後，從第36圖包含線A-A的平面所獲得的截面圖。由於源極/汲極區域42不在平面中，所以並未繪示它們。相反地，淺溝槽隔離區域22在此平面中，並且如第18B圖所示。
第19A圖和第19B圖繪示接觸蝕刻停止層46和層間介電質48的形成，接著進行平坦化製程以使接觸蝕刻停止層46和層間介電質48的頂部表面與閘極間隔物38的頂部表面齊平。第19A圖和第19B圖繪示相同步驟之不同的橫截面圖。第19A圖繪示從第36圖中包含線A-A的平面所獲得的橫截面圖。第19B圖繪示從第36圖中包含線B-B的平面所獲得的橫截面圖。此結構的透視圖在第6圖中示出。
第20圖至第25圖繪示根據部分實施例中在形成替換閘極之後並且在形成源極/汲極接觸塞之前，形成氣隙39(第25圖)的中間階段。根據這些實施例，執行第1圖至第7圖中所示的過程，其中跳過第10圖至第19A圖/第19B圖中所示的步驟。因此，在第7圖中，氣隙39尚未形成，並且將在如下討論的第20圖至第25圖所示的製程中形成。
第20圖中還繪示第7圖中所示的結構的橫截面圖。第20圖繪示閘極介電質層52，其包括界面層54和高k介電質層56。閘極電極58和閘極介電質層52的組合形成替換閘極(replacement gate)62。硬掩模層64與替換閘極62重疊。
接下來，參考第21圖，在蝕刻步驟中凹陷層間介電質48以形成凹槽78。接下來，如第22圖所示形成保護層77。保護層77由與虛設間隔物部分37B和層間介電質48的材料不同的材料形成。根據本揭露的部分實施例，保護層77由碳氧化矽(SiOC)或諸如氮化矽(SiN)、氮碳化矽(SiCN)或碳化矽(SiC)之其他類型的介電質材料形成。然後執行平坦化製程以形成如第23圖中所示的結構，並露出虛設間隔物部分37B的頂部邊緣。所得到之保護層77的厚度T2可在約5nm與約10nm之間的範圍內。根據本揭露的部分實施例。此外，根據部分實施例，T2/H2比率可以在約0.05和約0.1之間的範圍內。
接下來，蝕刻虛設間隔物部分37B以形成如第24圖中所示的溝槽74。蝕刻製程可以與第14圖中所討論的類似，因此在此不再重複。溝槽74也形成環繞相應之替換閘極62的環。在隨後的製程中，形成如第25圖所示的介電質密封層76。根據本揭露的部分實施例，介電質密封層76使用諸如電漿增強化學氣相沉積的非保形沉積方法，從而將氣隙39密封在其中。可以理解，氣隙39可以具有與圖示不同的形狀。例如，氣隙39可以具有如第37圖中所示的形狀或其他形狀。
根據本揭露的部分實施例，內側壁間隔物部分37A和接觸蝕刻停止層46的頂表面和側壁表面具有至少一些部分暴露於氣隙39。介電質密封層76還可以部分地或完全地覆蓋內側壁間隔物部分37A和接觸蝕刻停止層46的頂表面和側壁表面，使得氣隙39類似於第19A圖和第19B圖所示完全被 封閉在介電質密封層76中。介電質密封層76的相應沉積可以包括保形沉積製程(諸如原子層沉積或化學氣相沉積)，接著是諸如電漿增強化學氣相沉積的非保形沉積製程。或者，介電質密封層76以非保形沉積製程形成。然後執行平坦化製程。剩餘的介電質密封層76的頂表面可以高於或齊平於內側壁間隔物部分37A的頂表面。第25圖中所示的結構也對應於第8圖中所示的結構。在整個說明書中，內側壁間隔物部分37A、介電質密封層76和氣隙39的組合形成閘極間隔物38。
第26A圖和第26B圖繪示層間介電質80、源極/汲極接觸塞66A和閘極接觸塞66B的形成，隨後是平坦化製程。第26A圖和第26B圖繪示在同一步驟中不同的橫截面圖。第26A圖繪示從第36圖中包含線A-A的平面獲得的橫截面圖。第26B圖繪示從第36圖中包含線B-B的平面獲得的橫截面圖。此結構的透視圖在第9圖中繪示，除了在第26A圖和第26B圖中未繪示閘極接觸塞66B之外。如第26B圖所示，源極/汲極接觸塞66A與形成在源極/汲極區域42表面上的源極/汲極矽化物區域69接觸。根據本揭露的部分實施例，接觸塞66A、66B包括金屬氮化物層(諸如氮化鈦(TiN)層)和在金屬氮化物層上的金屬區域(由鎢或鈷形成)。
第27圖至第34圖繪示根據部分實施例在形成替換閘極和源極/汲極接觸塞之後，形成氣隙39(第25圖)的中間階段。根據這些實施例，執行第1圖至第9圖所示的過程，並且跳過第10圖至第18A圖/第18B圖中所示的步驟和第20圖至第25圖中的過程步驟。因此，在第9圖中，尚未形成氣隙39， 接著執行第27圖至第34圖所示的過程以形成氣隙39。
第27圖繪示第9圖中所示之結構的橫截面圖，其中繪示了替換閘極62、硬掩模層64和源極/汲極接觸塞66A。尚未形成閘極接觸塞。根據這些實施例，如第27圖所示，源極/汲極接觸塞66A被繪示為橫向延伸以接觸接觸蝕刻停止層46的相對垂直部分。因此，在所示平面中，兩個相鄰替換閘極62之間的層間介電質48的部分全部被源極/汲極接觸塞66A替換。根據本揭露的其它實施例，可能有剩餘的層間介電質48留在接觸塞66A的相對側上，類似於第26A圖中所示的。硬掩模層64覆蓋替換閘極62。硬掩模層64可以由二氧化鋯(ZrO2)、三氧化二鋁(Al2O3)、氮化矽(SiN)、氮化氧矽(SiON)、氮化碳矽(SiCN)、二氧化矽(SiO2)等形成。
根據本揭露的部分實施例，接觸塞66A包含鈷。如第28圖所示，可以形成保護層86以保護下面的含鈷接觸塞66A。根據本揭露的部分實施例，保護層86是導電層，其可以進一步是由與接觸塞66A中的金屬不同的金屬形成。例如，保護層86可以是鎢層。保護層86也可以由諸如氮化矽(SiN)、二氧化矽(SiO2)、氮碳化矽(SiCN)等的介電質材料形成。如第28圖所示，保護層86的形成可以包括凹陷接觸塞66A以形成凹槽85，將保護層86沉積到比硬掩模層64的頂表面更高的高度，平坦化保護層86的頂表面，以及執行蝕刻製程以使保護層86凹陷。相應的步驟如第38圖之製程流程200中的步驟214所示。保護層86的頂表面的高度部分地決定隨後形成之氣隙的高度。例如，保護層86的頂表面可以與替換閘極62的頂表面 齊平或低於替換閘極62的頂表面。凹槽85具有深度D1，其可以在約5nm與約10nm之間的範圍內。比率D1/H3可以在約0.08與約0.16之間的範圍內，其中高度H3是在形成和凹陷保護層86之前接觸塞66A的高度(如第27圖所示)。
接下來，如第29圖所示，回蝕刻接觸蝕刻停止層46和虛設間隔物部分37B，使得它們的頂面降低。相應的步驟如第38圖之製程流程200中的步驟216所示。硬掩模層64和保護層86保護下面的特徵免受蝕刻。如第30圖所示，接著在蝕刻步驟中去除虛設間隔物部分37B以形成溝槽74。相應的步驟如第38圖之製程流程200中的步驟218所示。蝕刻製程可以是等向性蝕刻製程，其可以是乾式蝕刻製程或濕式蝕刻製程。
在對接觸蝕刻停止層46和虛設間隔物部分37B進行蝕刻的期間，由於層間介電質48的一些部分(在第30圖中未繪示，請參考第9圖)可能被暴露，因此可在蝕刻虛設間隔物部分37B之前形成額外的保護層(未繪示)以保護層間介電質48的暴露部分。附加保護層的形成過程和材料可以類似於如第22圖和第23圖所示之保護層77的形成過程和材料。當形成溝槽74時，額外的保護層用以保護層間介電質48免於被蝕刻。
在隨後的步驟中，如第31圖所示，形成介電質層以密封氣隙39。相應的步驟如第38圖之製程流程200的步驟220所示。根據一些本揭露的實施例中，將介電質襯墊87沉積為保形層以延伸到溝槽74中(第30圖)。根據部分實施例，介電質襯墊87的側壁部分具有厚度T1和厚度T1'，其可以在約0.5nm和約2nm之間的範圍內。比率T1/W2和T1'/W2可以在 約0.2和約0.4之間的範圍內，其中W2是溝槽74的寬度(第30圖)。根據替代實施例，跳過介電質襯墊87的形成。接著形成介電質密封層76以密封氣隙39。可以理解，氣隙39可以具有與所示不同的形狀。例如，氣隙39可以具有第37圖中所示的形狀或其他形狀。介電質密封層76可以使用諸如電漿增強化學氣相沉積的非保形沉積方法形成，使得介電質密封層76的高度盡可能大，例如大於約2nm，並且可以在大約1nm至約3nm之間。接著可以形成保護層88。根據本揭露的部分實施例，保護層88的形成係使用在保護層88和層間介電質48(第35B圖，在第31圖中未繪示)之間具有高蝕刻選擇性的材料。根據替代實施例，取決於晶圓中的材料，可以不形成保護層88。
在隨後的步驟中，執行一個非等向性蝕刻製程(或多個非等向性蝕刻製程)，並去除介電質襯墊87、介電質密封層76和保護層88的水平部分。得到的結構如第32圖所示。因此使保護層86暴露。相應的步驟如第38圖之製程流程200中的步驟222所示。在整個說明書中，包括介電質襯墊87、介電質密封層76和保護層88、內側壁間隔物部分37A和氣隙39的組合區域被稱為閘極間隔物38。
第33圖繪示自對準介電質區域90的形成。相應的步驟繪示於第38圖之製程流程200中步驟224。根據部分實施例，介電質區域90的形成包括沉積介電質材料，並執行平坦化以去除硬掩模層64的頂表面上多餘的介電材料部分。
第34圖繪示蝕刻停止層92和層間介電質94的形成。第35A圖和第35B圖繪示在形成源極/汲極接觸塞96A和閘 極接觸塞66B之後，接著進行平坦化製程的不同橫截面圖。第35A圖繪示從第36圖中包含線A-A的平面所獲得的橫截面圖。第35B圖繪示從第36圖中包含線B-B的平面所獲得的橫截面圖。當保護層86導電時，如第35B圖之源極/汲極接觸塞96接觸下面的保護層86，或者當保護層86由介電材料形成時，源極/汲極接觸塞96穿透保護層86以與接觸塞66A接觸。
本揭露的實施例具有一些有利的特徵。由於氣隙具有等於1.0的k值，其低於其他介電質材料的k值，所以當包含氣隙時可使閘極間隔物的k值降低。閘極間隔物的k值降低可導致閘極電極與諸如源極/汲極區域和源極/汲極接觸的附近區域之間的寄生電容的減小。因此，所得到的鰭狀場效應電晶體的速度將獲得改善。
根據本揭露的部分實施例，一種方法包括：在半導體區域上方形成閘極堆疊；以及在閘極堆疊的側壁上形成第一閘極間隔物。第一閘極間隔物包括內側壁間隔物部分和在內側壁間隔物部分的外側上的虛設間隔物部分。此方法進一步包括移除虛設間隔物部分以形成溝槽，並且形成介電質層以密封溝槽的一部分作為氣隙。氣隙和內側壁間隔物部分的組合形成第二閘極間隔物。形成源極/汲極區域以使其在第二閘極間隔物的外側具有一部分。在一個實施例中，此方法更包含形成接觸第一閘極間隔物的側壁的緩衝介電質層；在緩衝介電質層的底部上方形成犧牲層；使緩衝介電質層和犧牲層凹陷以暴露虛設間隔物部分，其中在凹陷緩衝介電質層和犧牲層之後，移除虛設間隔物部分；並移除緩衝介電質層和犧牲層。在一個實施 例中，此方法更包含形成接觸第一閘極間隔物的側壁的接觸蝕刻停止層；以及在接觸蝕刻停止層的底部上方形成層間介電質，其中在層間介電質形成之後去除虛設間隔物部分，並且接觸蝕刻停止層具有暴露於氣隙的側壁。在一個實施例中，此方法更包含在源極/汲極區域上方形成第一源極/汲極接觸塞並且第一源極/汲極接觸塞電耦合到源極/汲極區域；使第一源極/汲極接觸塞凹陷以形成凹槽；以及在凹槽中形成保護層，其中在移除虛設間隔部分時，保護層保護第一源極/汲極接觸塞。在一個實施例中，保護層由導電材料形成，並且保護層的形成包括在保護層上方形成第二源極/汲極接觸塞，並且第二源極/汲極接觸塞接觸保護層。在一個實施例中，此方法更包含形成介電質襯墊以填充溝槽的一部分，其中氣隙透過介電質襯墊的一部分與內側壁間隔物間隔開。在一個實施例中，氣隙具有延伸低於源極/汲極區域之頂表面的部分。
根據本揭露的部分實施例，一種方法包括：在半導體鰭片上形成虛設閘極堆疊；在虛設閘極堆疊的側壁上形成虛設閘極間隔物；在源極/汲極區域上方形成接觸蝕刻停止層，其中源極/汲極區域在虛設閘極間隔物的一側上；在接觸蝕刻停止層的一部分上形成層間介電質；用替換閘極堆疊替換虛設閘極堆疊；在源極/汲極區域上方形成第一接觸塞並電耦合到此源極/汲極區域，其中第一接觸塞穿過接觸蝕刻停止層；蝕刻虛設閘極間隔物的一部分以形成溝槽；以及形成密封層以填充溝槽的頂部，其中溝槽的下部被密封為氣隙。在一個實施例中，虛設閘極間隔物包括：內側壁間隔物部分，以及在 內側壁間隔物部分之外側上的虛設間隔物部分，其中蝕刻虛設間隔物部分以形成溝槽，並且在蝕刻之後保留內側壁間隔物部分。在一個實施例中，內側壁間隔物部分包括在虛設閘極堆疊上的垂直腿以及水平腿，其中虛設間隔物部分重疊並接觸水平腿，並且其中溝槽延伸至水平腿的頂表面。在一個實施例中，此方法更包含形成介電質襯墊以填充溝槽的外部部分，其中溝槽的內部部分作為氣隙。在一個實施例中，此方法更包含在第一接觸塞上方形成第二接觸塞並且接觸第一接觸塞，其中在形成第二接觸塞之後，保留氣隙。在一個實施例中，此方法進一步包括在對虛設閘極間隔物的部分進行蝕刻以形成溝槽之前，使第一接觸塞凹陷以形成凹槽；以及在凹槽中形成保護層，其中當虛設閘極間隔物的部分被蝕刻時，保護層保護第一接觸塞。在一個實施例中，第一接觸塞包括鈷，並且保護層包括鎢。
根據本揭露的部分實施例，一種裝置包括閘極堆疊；閘極堆疊的側壁上的閘極間隔物，其中閘極間隔物包括：內側壁間隔物部分，其具有與閘極堆疊接觸的垂直部分；以及氣隙，其中閘極堆疊和氣隙位於內側壁間隔物的垂直部分的外側上；以及具有垂直部分的接觸蝕刻停止層，其中接觸蝕刻停止層的垂直部分和內側壁間隔物部分的垂直部分位於氣隙的相對側上。在一個實施例中，氣隙形成圍繞閘極堆疊的環。在一個實施例中，此裝置更包含半導體鰭片，其中閘極堆疊位於半導體鰭片的側壁和頂表面上，並且氣隙延伸低於半導體鰭片的頂表面。在一個實施例中，內側壁間隔物部分更包含水平部 分，並且氣隙與水平部分重疊。在一個實施例中，接觸蝕刻停止層暴露於氣隙。在一個實施例中，裝置更包含介電質層，介電質層具有將接觸蝕刻停止層與氣隙隔開的部分。
以上概述了若干實施例的特徵，使得本領域技術人員可以更好地理解本揭露的各方面。本領域的技術人員應該理解，他們可以容易地使用本揭露作為用於設計或修改用於實現具有與本文相同目的和/或實現具有與本文介紹之實施例相同優點的其他過程和結構的基礎。本領域技術人員還應該理解到，這樣的等同構造不脫離本揭露的精神和範圍，並且可以在不脫離本揭露的精神和範圍的情況下進行各種改變、替換和變更。

Claims (10)

  1. 一種半導體裝置的製造方法，包含：形成一閘極堆疊於一半導體區域上；形成一第一閘極間隔物於該閘極堆疊的一側壁上，其中該第一閘極間隔物包含：一內側壁間隔物部分；以及一虛設間隔物部分，在該內側壁間隔物部分的一外側上；形成一源極/汲極區域，鄰近於該第一閘極間隔物；形成一第一源極/汲極接觸塞於該源極/汲極區域上方並電耦合到該源極/汲極區域；凹陷該第一源極/汲極接觸塞以形成一凹槽；形成一保護層於該凹槽中；移除該虛設間隔物部分以形成一溝槽，其中在移除該虛設間隔物部分時，該保護層保護該第一源極/汲極接觸塞；以及形成一介電質層以將該溝槽的一部分密封為一氣隙，其中該氣隙和該內側壁間隔物部分組合形成一第二閘極間隔物。
  2. 如請求項1所述之方法，更包含：形成一緩衝介電質層接觸該第一閘極間隔物的一側壁；形成一犧牲層於該緩衝介電質層的一底部上方；凹陷該緩衝介電質層和該犧牲層以暴露該虛設間隔物部分，其中在凹陷該緩衝介電質層和該犧牲層之後移除該虛設間隔物部分；以及移除該緩衝介電質層和該犧牲層。
  3. 如請求項1所述之方法，更包含：形成一接觸蝕刻停止層接觸該第一閘極間隔物的一側壁；以及形成一層間介電質於該接觸蝕刻停止層的一底部上，其中在形成該層間介電質之後移除該虛設間隔物部分，並且該接觸蝕刻停止層具有暴露於該氣隙的一側壁。
  4. 如請求項1所述之方法，更包含形成一介電質襯墊以填充該溝槽的一部分，其中該氣隙透過該介電質襯墊的一部分與該內側壁間隔物部分間隔開。
  5. 如請求項1所述之方法，其中該氣隙具有延伸低於該源極/汲極區域之一頂部表面的一部份。
  6. 一種半導體裝置的製造方法，包含：形成一虛設閘極堆疊於一半導體鰭片上；形成一虛設閘極間隔物於該虛設閘極堆疊的一側壁上；形成一接觸蝕刻停止層於一源極/汲極區域上，其中該源極/汲極區域在該虛設閘極間隔物的一側上；形成一層間介電質於該接觸蝕刻停止層的一部分上；使用一替換閘極堆疊替換該虛設閘極堆疊；形成一第一接觸塞於該源極/汲極區域上方並與該源極/汲極區域電耦合，其中該第一接觸塞穿過該接觸蝕刻停止層；蝕刻該虛設閘極間隔物的一部分以形成一溝槽；以及形成一密封層以填充該溝槽的一頂部，其中該溝槽的一底部被密封為一氣隙。
  7. 一種半導體裝置，包含：一閘極堆疊；一閘極間隔物，於該閘極堆疊的一側壁上，其中該閘極間隔物包含：一內側壁間隔物部分，具有與該閘極堆疊接觸的一垂直部分；以及一氣隙，其中該閘極堆疊和該氣隙位於該內側壁間隔物部分的該垂直部分的外側上；一源極/汲極區域，鄰近於該閘極間隔物；一源極/汲極接觸塞，設置於該源極/汲極區域上方並電耦合到該源極/汲極區域；一保護層，形成於該源極/汲極接觸塞上；以及一接觸蝕刻停止層，具有一垂直部分，其中該接觸蝕刻停止層的該垂直部分和該內側壁間隔物部分的該垂直部分位於該氣隙的相對側上。
  8. 如請求項7所述之半導體裝置，其中該氣隙形成圍繞該閘極堆疊的一環。
  9. 如請求項7所述之半導體裝置，更包含一半導體鰭片，其中該閘極堆疊位於該半導體鰭片的複數個側壁和一頂表面上，並且該氣隙延伸低於該半導體鰭片的一頂表面。
  10. 如請求項7所述之半導體裝置，其中該內側壁間隔物部分更包含一水平部分，並且該氣隙與該水平部分重疊。
TW107134842A 2018-04-30 2018-10-02 半導體裝置及其製造方法 TWI677019B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/966,603 US10861953B2 (en) 2018-04-30 2018-04-30 Air spacers in transistors and methods forming same
US15/966,603 2018-04-30

Publications (2)

Publication Number Publication Date
TWI677019B true TWI677019B (zh) 2019-11-11
TW201946126A TW201946126A (zh) 2019-12-01

Family

ID=68291241

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107134842A TWI677019B (zh) 2018-04-30 2018-10-02 半導體裝置及其製造方法

Country Status (3)

Country Link
US (4) US10861953B2 (zh)
CN (2) CN115295492A (zh)
TW (1) TWI677019B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11456383B2 (en) 2019-08-30 2022-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a contact plug with an air gap spacer
US11901455B2 (en) 2019-08-30 2024-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a FinFET by implanting a dielectric with a dopant

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522392B2 (en) * 2017-05-31 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of fabricating the same
CN110581101B (zh) 2018-06-07 2022-01-11 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10700180B2 (en) 2018-07-27 2020-06-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and manufacturing method thereof
US10867842B2 (en) * 2018-10-31 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for shrinking openings in forming integrated circuits
US10811319B2 (en) * 2018-11-29 2020-10-20 Globalfoundries Inc. Middle of line structures
US10923388B2 (en) * 2019-01-18 2021-02-16 Globalfoundries U.S. Inc. Gap fill void and connection structures
US11437273B2 (en) * 2019-03-01 2022-09-06 Micromaterials Llc Self-aligned contact and contact over active gate structures
CN111696867B (zh) * 2019-03-15 2023-09-19 中芯国际集成电路制造(上海)有限公司 半导体结构及形成方法
CN112201614B (zh) * 2019-07-08 2024-10-22 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US12489015B2 (en) * 2019-08-08 2025-12-02 Nanya Technology Corporation Semiconductor structure having air gap dielectric and method of preparing the same
US10998424B2 (en) * 2019-09-16 2021-05-04 International Business Machines Corporation Vertical metal-air transistor
KR102840198B1 (ko) * 2019-09-30 2025-08-01 삼성전자주식회사 반도체 장치
US10964792B1 (en) * 2019-11-22 2021-03-30 Taiwan Semiconductor Manufacturing Co., Ltd. Dual metal capped via contact structures for semiconductor devices
CN113013100B (zh) * 2019-12-20 2025-12-05 台湾积体电路制造股份有限公司 用于形成半导体器件的方法
US11901220B2 (en) 2019-12-20 2024-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Bilayer seal material for air gaps in semiconductor devices
DE102020120899A1 (de) 2019-12-24 2021-06-24 Taiwan Semiconductor Manufacturing Co., Ltd. Abscheidungsprozess zum bilden von halbleitervorrichtungen und system
US11532475B2 (en) 2019-12-24 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Deposition process for forming semiconductor device and system
US11264419B2 (en) * 2019-12-30 2022-03-01 Omnivision Technologies, Inc. Image sensor with fully depleted silicon on insulator substrate
US11329140B2 (en) 2020-01-17 2022-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US11502183B2 (en) * 2020-01-29 2022-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. Air gap in inner spacers and methods of fabricating the same in field-effect transistors
US11177383B2 (en) * 2020-02-10 2021-11-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same
US11563001B2 (en) 2020-03-30 2023-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. Air spacer and capping structures in semiconductor devices
DE102020123264B4 (de) 2020-03-30 2022-11-10 Taiwan Semiconductor Manufacturing Co. Ltd. Halbleitervorrichtung und Verfahren zu dessen Herstellung
DE102020130150A1 (de) 2020-03-31 2021-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtungen mit rückseitiger stromschiene und rückseitiger selbstjustierender durchkontaktierung
US11355601B2 (en) * 2020-03-31 2022-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices with backside power rail and backside self-aligned via
US11532479B2 (en) * 2020-04-01 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Cut metal gate refill with void
US11489053B2 (en) 2020-04-09 2022-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US11335638B2 (en) * 2020-04-15 2022-05-17 Taiwan Semiconductor Manufacturing Co., Ltd. Reducing RC delay in semiconductor devices
US11404537B2 (en) 2020-04-17 2022-08-02 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device with air-void in spacer
CN113540240B (zh) * 2020-04-20 2025-06-24 中芯国际集成电路制造(上海)有限公司 半导体结构及半导体结构的形成方法
DE102020133440B4 (de) * 2020-05-29 2024-01-11 Taiwan Semiconductor Manufacturing Co., Ltd. Dielektrische Finnen mit Luftspalt und selbstjustiertem Rückseitenkontakt und zugehörige Herstellungsverfahren
DE102021106802A1 (de) * 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Reduktion von parasitärkapazität inhalbleiterbauelementen
US11600695B2 (en) * 2020-05-29 2023-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Dielectric fins with air gap and backside self-aligned contact
US11302798B2 (en) * 2020-05-29 2022-04-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices with air gate spacer and air gate cap
US11437469B2 (en) 2020-05-29 2022-09-06 Taiwan Semiconductor Manufacturing Co., Ltd Reducing parasitic capacitance in semiconductor devices
US11349014B2 (en) 2020-06-30 2022-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Air spacer and method of forming same
US11355637B2 (en) * 2020-06-30 2022-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
CN111785683B (zh) * 2020-07-17 2024-05-03 上海华虹宏力半导体制造有限公司 半导体器件形成方法及版图结构
US11817491B2 (en) * 2020-07-21 2023-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having an air gap along a gate spacer
US11984488B2 (en) * 2020-07-31 2024-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. Multigate device with air gap spacer and backside rail contact and method of fabricating thereof
US11862694B2 (en) 2020-09-23 2024-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US12237223B2 (en) * 2020-09-25 2025-02-25 Intel Corporation Contact over active gate structures using directed self-assembly for advanced integrated circuit structure fabrication
WO2022061738A1 (zh) * 2020-09-25 2022-03-31 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11374093B2 (en) 2020-11-25 2022-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure and methods of forming the same
US11784218B2 (en) * 2021-01-08 2023-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Gate air spacer protection during source/drain via hole etching
US20220231023A1 (en) * 2021-01-15 2022-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Finfet device and method
KR20220107847A (ko) 2021-01-26 2022-08-02 삼성전자주식회사 집적회로 소자 및 그 제조 방법
CN114975580A (zh) * 2021-02-25 2022-08-30 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN115050821A (zh) * 2021-03-09 2022-09-13 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
KR102868059B1 (ko) * 2021-03-10 2025-10-02 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US11837631B2 (en) * 2021-04-09 2023-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain spacer with air gap in semiconductor devices and methods of fabricating the same
CN113192828B (zh) * 2021-04-29 2023-04-11 长鑫存储技术有限公司 半导体结构的制备方法和半导体结构
US12046630B2 (en) 2021-04-29 2024-07-23 Changxin Memory Technologies, Inc. Manufacturing method of semiconductor structure and semiconductor structure
KR20220158340A (ko) * 2021-05-24 2022-12-01 삼성전자주식회사 게이트 구조체를 갖는 반도체 소자들 및 그 형성 방법
CN115565860A (zh) * 2021-07-01 2023-01-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11626400B2 (en) * 2021-07-16 2023-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure incorporating air gap
US12439678B2 (en) * 2021-08-13 2025-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structures
US12300734B2 (en) * 2021-08-30 2025-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having air gap and method of fabricating thereof
US11876114B2 (en) * 2021-09-07 2024-01-16 International Business Machines Corporation Airgap gate spacer
KR20230039869A (ko) 2021-09-14 2023-03-22 삼성전자주식회사 반도체 장치 및 그 제조 방법
TWI779882B (zh) * 2021-10-15 2022-10-01 南亞科技股份有限公司 製造半導體裝置的方法
CN116072727A (zh) * 2021-11-04 2023-05-05 上海华力集成电路制造有限公司 自对准栅接触鳍式晶体管及其制造方法
KR20230086512A (ko) * 2021-12-08 2023-06-15 삼성전자주식회사 집적회로 소자
US20230361191A1 (en) * 2022-05-05 2023-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and methods of formation
US12506035B2 (en) * 2023-02-08 2025-12-23 Qualcomm Incorporated Self-aligned source/drain contact structure and method of manufacturing the same
US20240387621A1 (en) * 2023-05-17 2024-11-21 Nanya Technology Corporation Semiconductor device and method of manufacturing thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8637384B2 (en) * 2011-10-13 2014-01-28 International Business Machines Corporation FinFET parasitic capacitance reduction using air gap
US20160049487A1 (en) * 2014-08-15 2016-02-18 Qualcomm Incorporated Device including cavity and self-aligned contact and method of fabricating the same
US20160293715A1 (en) * 2015-01-29 2016-10-06 Globalfoundries Inc. Semiconductor structure having source/drain gouging immunity

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7994040B2 (en) * 2007-04-13 2011-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication thereof
US8546239B2 (en) * 2010-06-11 2013-10-01 Sandisk Technologies Inc. Methods of fabricating non-volatile memory with air gaps
KR20130072670A (ko) 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 반도체 소자의 제조 방법
KR101887414B1 (ko) * 2012-03-20 2018-08-10 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US20130299920A1 (en) 2012-05-08 2013-11-14 Haizhou Yin Semiconductor device and method for manufacturing the same
KR20140094917A (ko) * 2013-01-23 2014-07-31 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20140108982A (ko) 2013-03-04 2014-09-15 삼성전자주식회사 메모리 장치 및 그 제조 방법
FR3011386B1 (fr) * 2013-09-30 2018-04-20 Commissariat A L'energie Atomique Et Aux Energies Alternatives Transistor mos a espaceurs d'air
US9871121B2 (en) * 2014-03-10 2018-01-16 Qualcomm Incorporated Semiconductor device having a gap defined therein
US9443956B2 (en) * 2014-12-08 2016-09-13 Globalfoundries Inc. Method for forming air gap structure using carbon-containing spacer
US9559184B2 (en) * 2015-06-15 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Devices including gate spacer with gap or void and methods of forming the same
US9722038B2 (en) * 2015-09-11 2017-08-01 International Business Machines Corporation Metal cap protection layer for gate and contact metallization
US9911824B2 (en) * 2015-09-18 2018-03-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with multi spacer
US9997633B2 (en) * 2015-10-02 2018-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices, FinFET devices and methods of forming the same
US9536982B1 (en) * 2015-11-03 2017-01-03 International Business Machines Corporation Etch stop for airgap protection
US9368572B1 (en) * 2015-11-21 2016-06-14 International Business Machines Corporation Vertical transistor with air-gap spacer
US10043886B2 (en) * 2016-08-03 2018-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate formation through etch back process
KR102722138B1 (ko) 2017-02-13 2024-10-24 램 리써치 코포레이션 에어 갭들을 생성하는 방법
US10211100B2 (en) * 2017-03-27 2019-02-19 Globalfoundries Inc. Methods of forming an air gap adjacent a gate of a transistor and a gate contact above the active region of the transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8637384B2 (en) * 2011-10-13 2014-01-28 International Business Machines Corporation FinFET parasitic capacitance reduction using air gap
US20160049487A1 (en) * 2014-08-15 2016-02-18 Qualcomm Incorporated Device including cavity and self-aligned contact and method of fabricating the same
US20160293715A1 (en) * 2015-01-29 2016-10-06 Globalfoundries Inc. Semiconductor structure having source/drain gouging immunity

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11456383B2 (en) 2019-08-30 2022-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a contact plug with an air gap spacer
US11901455B2 (en) 2019-08-30 2024-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a FinFET by implanting a dielectric with a dopant
US12432963B2 (en) 2019-08-30 2025-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Device having an air gap adjacent to a contact plug and covered by a doped dielectric layer

Also Published As

Publication number Publication date
CN110416157B (zh) 2022-07-22
US20210202712A1 (en) 2021-07-01
CN115295492A (zh) 2022-11-04
US20230343649A1 (en) 2023-10-26
US10964795B2 (en) 2021-03-30
US12125897B2 (en) 2024-10-22
CN110416157A (zh) 2019-11-05
US20200006515A1 (en) 2020-01-02
US20190334008A1 (en) 2019-10-31
US10861953B2 (en) 2020-12-08
US11728221B2 (en) 2023-08-15
TW201946126A (zh) 2019-12-01

Similar Documents

Publication Publication Date Title
TWI677019B (zh) 半導體裝置及其製造方法
US12068191B2 (en) Low-resistance contact plugs and method forming same
TWI713144B (zh) 半導體裝置及其製造方法
US20180197970A1 (en) Contact Plugs and Methods Forming Same
US20220359765A1 (en) Method of forming semiconductor device
TWI847254B (zh) 半導體裝置之形成方法
US11404323B2 (en) Formation of hybrid isolation regions through recess and re-deposition
TW202141590A (zh) 半導體元件及其製造方法
TWI807325B (zh) 半導體裝置及其形成方法
TW202238693A (zh) 半導體裝置及其形成方法
US20240363432A1 (en) Hybrid isolation regions having upper and lower portions with seams
KR102770252B1 (ko) 자기 정렬 컨택트 형성을 위한 더미 하이브리드 필름