TWI672002B - 比較器電路系統 - Google Patents
比較器電路系統 Download PDFInfo
- Publication number
- TWI672002B TWI672002B TW107132667A TW107132667A TWI672002B TW I672002 B TWI672002 B TW I672002B TW 107132667 A TW107132667 A TW 107132667A TW 107132667 A TW107132667 A TW 107132667A TW I672002 B TWI672002 B TW I672002B
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit
- current
- coupled
- compensation
- output terminal
- Prior art date
Links
- 230000004044 response Effects 0.000 claims abstract description 13
- 238000010586 diagram Methods 0.000 description 19
- 230000007704 transition Effects 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 6
- 101100508080 Entamoeba histolytica ICP2 gene Proteins 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000002980 postoperative effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
比較器電路系統包含一輸入對電路、一負載電路以及一補償電路。輸入對電路用以比較一第一輸入訊號與一第二輸入訊號以控制一第一偏壓電流。負載電路耦接至輸入對電路,並用以響應於第一偏壓電流以自負載電路之一第一輸出端輸出具有一第一位準的輸出訊號。補償電路耦接至輸入對電路與負載電路,並用以在負載電路產生具有第一位準的輸出訊號的期間,自第一輸出端汲取一補償電流至一電壓源,其中電壓源用以提供一第二位準的一電壓。
Description
本案是有關於一種比較器電路系統,且特別是有關於適用於高速應用之比較器電路系統。
比較器常應用於各種電子裝置,以提供比較或判斷一預定條件的控制功能。比較器的操作精準度,例如為操作時序、輸出訊號之品質,都會影響到系統其他電路的操作正確性。例如,當比較器應用於高速資料傳輸時,比較器可能會受到時序抖動(timing jitter)的影響而降低其訊號品質。
為了解決上述問題,本案的一些態樣係於提供一種比較器電路系統,其包含一輸入對電路、一負載電路以及一補償電路。輸入對電路用以比較一第一輸入訊號與一第二輸入訊號以控制一第一偏壓電流。負載電路耦接至該輸入對電路,並用以響應於該第一偏壓電流以自該負載電路之一第一輸出端輸出具有一第一位準的一輸出訊號。補償電路耦接至該輸入對電路與該負載電路,並用以在該負載電路產生具有該第一位準的該輸出訊號的期間,自該第一輸出端汲取一補償電流至一
電壓源,其中該電壓源用以提供一第二位準的一電壓。
於一些實施例中,比較器電路系統更包含一第一電流源電路。第一電流源電路耦接於該輸入對電路與該電壓源之間,並用以根據一偏壓訊號產生該第一偏壓電流。
於一些實施例中,其中該補償電路用以根據該第一輸入訊號啟動以自該第一輸出端汲取該補償電流,其中該補償電流經由該第一電流源電路傳送至該電壓源。
於一些實施例中,比較器電路系統更包含一第二電流源電路。第二電流源電路耦接於該補償電路與該電壓源之間,並用以根據該偏壓訊號產生一第二偏壓電流。
於一些實施例中,補償電路用以根據該偏壓訊號與該第二偏壓電流固定導通,以自該第一輸出端固定汲取該補償電流至該電壓源。
於一些實施例中,其中該補償電路與該輸入對電路耦接至一節點,該補償電流經由該節點傳送至該電壓源,且該補償電路包含一第一電晶體以及一第二電晶體。第一電晶體耦接於該第一輸出端與該節點之間,並用於響應於該第一輸入訊號導通以汲取該補償電流。第二電晶體耦接於該負載電路之一第二輸出端與該節點之間,並用於響應於該第二輸入訊號導通。
於一些實施例中,該補償電路包含一第一電晶體與一第二電晶體。第一電晶體耦接於該第一輸出端與該電壓源之間,並用於響應於一偏壓訊號固定導通以汲取該補償電流。第二電晶體耦接於該負載電路之一第二輸出端與該電壓源之
間,並用於響應於該偏壓訊號固定導通。
於一些實施例中,其中該負載電路包含複數個電晶體。複數個電晶體耦接至該輸入對電路,並分別耦接至該負載電路之該第一輸出端與一第二輸出端。
本案的另一些態樣係於提供一種比較器電路系統,其包含一電流源電路、一輸入對電路、一負載電路以及一交叉耦接(cross-coupled)電晶體對。電流源電路用以提供一偏壓電流。輸入對電路,耦接至該電流源電路,並用以比較一第一輸入訊號與一第二輸入訊號,以導向該偏壓電流。負載電路耦接至該電流源電路,並用以根據導向後的該偏壓電流於一第一輸出端以及一第二輸出端分別產生一第一輸出訊號與一第二輸出訊號。交叉耦接電晶體對包含一第一電晶體與一第二電晶體。第一電晶體耦接於該第一輸出端與該電流源電路之間,並根據該第一輸入訊號導通以自該第一輸出端汲取一第一補償電流;以及第二電晶體耦接於該第二輸出端與該電流源電路之間,並根據該第二輸入訊號導通以自該第二輸出端汲取一第二補償電流。
本案的又一些態樣係於提供一種比較器電路系統,其包含一輸入對電路、一負載電路、一第一電晶體與一第二電晶體。輸入對電路耦接至一第一電流源電路,並用以比較一第一輸入訊號與一第二輸入訊號,以導向該第一電流源電路產生之一第一偏壓電流。負載電路用以根據導向後的該第一偏壓電流於一第一輸出端以及一第二輸出端分別產生一第一輸出訊號與一第二輸出訊號。第一電晶體耦接於該第一輸出端與
一第二電流源電路之間,並根據一偏壓訊號固定導通以自該第一輸出端汲取一第一補償電流。第二電晶體耦接於該第二輸出端與該第二電流源電路之間,並根據該偏壓訊號固定導通以自該第二輸出端汲取一第二補償電流,其中該第一補償電流與該第二補償電流之總和相同於該第二電流源電路提供的一第二偏壓電流。
綜上所述,本案所提供的比較器電路系統可藉由補償電流來提升輸出訊號之品質,以適用於高速資料傳輸的應用中。
為讓本案之上述和其他目的、特徵、優點與實施例能更明顯易懂,所附符號之說明如下:
100‧‧‧比較器電路系統
110‧‧‧輸入對電路
120‧‧‧負載電路
130‧‧‧補償電路
140、310‧‧‧電流源電路
VIP、VIN‧‧‧輸入訊號
IB1‧‧‧偏壓電流
NOP、NON‧‧‧輸出端
VON、VOP‧‧‧輸出訊號
ICP‧‧‧補償電流
MN1、MN2‧‧‧電晶體
MN3、MN4‧‧‧電晶體
MNB1、MNB2‧‧‧電晶體
ICP1、ICP2‧‧‧補償電流
MP1、MP2‧‧‧電晶體
VSS、VDD‧‧‧電壓
VBP、VBN‧‧‧偏壓訊號
ND‧‧‧節點
410、510‧‧‧眼圖
T1、T2‧‧‧期間
P1‧‧‧脈波
為讓本揭示內容之上述和其他目的、特徵、優點與實施例能更明顯易懂,所附圖式之說明如下:第1圖為根據本案一些實施例所繪示的一種比較器電路系統的示意圖;第2圖為根據本案之一些實施例所繪示如第1圖中的比較器電路系統的電路示意圖;第3圖為根據本案之一些實施例所繪示如第1圖中的比較器電路系統的電路示意圖;第4圖為未使用補償電路的相關技術之波形示意圖與眼圖;以及第5圖為根據本案之一些實施例所繪示第2圖中之比較器電路系統有使用補償電路時之波形示意圖與眼圖。
本文所使用的所有詞彙具有其通常的意涵。上述之詞彙在普遍常用之字典中之定義,在本說明書的內容中包含任一於此討論的詞彙之使用例子僅為示例,不應限制到本揭示內容之範圍與意涵。同樣地,本揭示內容亦不僅以於此說明書所示出的各種實施例為限。
在本文中,使用第一、第二與第三等等之詞彙,是用於描述各種元件、組件、區域、層與/或區塊是可以被理解的。但是這些元件、組件、區域、層與/或區塊不應該被這些術語所限制。這些詞彙只限於用來辨別單一元件、組件、區域、層與/或區塊。因此,在下文中的一第一元件、組件、區域、層與/或區塊也可被稱為第二元件、組件、區域、層與/或區塊,而不脫離本案的本意。本文中所使用之『與/或』包含一或多個相關聯的項目中的任一者以及所有組合。
關於本文中所使用之『耦接』或『連接』,均可指二或多個元件相互直接作實體或電性接觸,或是相互間接作實體或電性接觸,亦可指二或多個元件相互操作或動作。
於本文中,用語『電路系統(circuitry)』泛指包含一或多個電路(circuit)所形成的單一系統。用語『電路』泛指由一或多個電晶體與/或一或多個主被動元件按一定方式連接以處理訊號的物件。
參照第1圖,第1圖為根據本案一些實施例所繪示的一種比較器電路系統100的示意圖。於一些實施例中,比較器電路系統100可應用於各種資料傳輸系統中。於一些實施例
中,比較器電路系統100包含輸入對電路110、負載電路120、補償電路130與電流源電路140。
輸入對電路110耦接至負載電路120以及電流源電路140之間。於一些實施例中,輸入對電路110用以比較輸入訊號VIP與輸入訊號VIN,以控制電流源電路140所產生之偏壓電流IB1。舉例而言,輸入對電路110可由全差動輸入對(如後述的電晶體)實現。於此條件下,當輸入訊號VIP大於輸入訊號VIN時,大部分的偏壓電流IB1會導向輸入對電路110中處理輸入訊號VIP的訊號路徑。反之,當輸入訊號VIP小於輸入訊號VIN時,大部分的偏壓電流IB1會導向輸入對電路110中處理輸入訊號VIN的訊號路徑。於一些實施例中,輸入訊號VIP或輸入訊號VIN中之一者可為比較用的一參考訊號。於一些實施例中,電流源電路140可包含由一或多個電晶體所實現的電流鏡電路,但本案並不以此為限。
負載電路120用以提供至少一主動負載,以響應於被輸入對電路110導向的電流IB1而於其輸出端NOP產生輸出訊號VOP,並於其輸出端NON產生輸出訊號VON。例如,若輸入訊號VIP大於輸入訊號VIN時,輸出端NOP輸出具有一高位準(例如為後述的電壓VDD)之輸出訊號VOP,且輸出端NON輸出具有一低位準(例如為後述的地電壓)之輸出訊號VON。反之,若輸入訊號VIP低於輸入訊號VIN時,輸出端NOP輸出具有一低位準之輸出訊號VOP,且輸出端NON輸出具有一高位準之輸出訊號VON。
補償電路130用以在負載電路120輸出具一特定
位準(例如可為前述的高位準)之輸出訊號VOP的期間內,自輸出端NOP汲取一補償電流ICP至用於提供一預定位準(例如可為前述的低位準與/或後述第2~3圖所示的電壓VSS)的電壓源。於一些實施例中,在輸入對電路110比較輸入訊號VIN與輸入訊號VIP的過程中,補償電流ICP汲取自輸入對電路110與/或負載電路120中經由較少的偏壓電流IB1流過的訊號路徑。
在一些相關技術中,比較器在未設置補償電路130下直接執行比較操作。於此些技術中,比較器所產生的輸出訊號的品質將相依於輸入訊號的切換頻率。當應用於高速資料傳輸下,輸入訊號具有較高的切換頻率,使得比較器的輸出在還沒完全進入穩態時即進入下一次比較操作。如此,比較器的輸出訊號的品質將會降低。相較於上述相關技術,藉由汲取補償電流ICP,比較器電路系統100之輸出可較快進入穩態。如此一來,比較器電路系統100可適用於高速資料傳輸的應用。關於此處之說明將於後術段落參照第4圖與第5圖說明。
以下段落將以說明上述多個電路之實施方式,但本案並不以後述實施例為限。
參照第2圖,第2圖為根據本案之一些實施例所繪示如第1圖中的比較器電路系統100的電路示意圖。為易於理解,第1圖與第2圖中的類似元件將被指定為相同標號。
如第2圖所示,輸入對電路110包含電晶體MN1以及電晶體MN2。於一些實施例中,電晶體MN1以及電晶體MN2為差動輸入對。電晶體MN1的第一端耦接至負載電路120
的輸出端NON,電晶體MN1的第二端與電流源電路140耦接至節點ND,且電晶體MN1的控制端用以接收輸入訊號VIP。電晶體MN2的第一端耦接至負載電路120的輸出端NOP,電晶體MN2的第二端與電流源電路140耦接至節點ND,且電晶體MN2的控制端用以接收輸入訊號VIN。於此例中,電流源電路140包含電晶體MNB1。電晶體MNB1的第一端耦接至節點ND,電晶體MNB1的第二端耦接至用於提供電壓VSS的電壓源,且電晶體MNB1的控制端用於接收偏壓訊號VBN。電晶體MNB1根據偏壓訊號VBN產生偏壓電流IB1。於一些實施例中,電壓VSS低於電壓VDD,其中電壓VSS可為地電壓,但本案並不以此為限。
如第2圖所示,負載電路120包含電晶體MP1以及電晶體MP2。電晶體MP1與電晶體MP2兩者的多個第一端耦接至一電壓源以接收電壓VDD。電晶體MP1與電晶體MP2兩者的多個控制端用以接收偏壓訊號VBP,以分別提供一主動負載至輸入對電路110。電晶體MP1或電晶體MP2根據所提供的主動負載與電流源以及輸入對電路110所導向的偏壓電流IB1產生輸出訊號VON與VOP。電晶體MP1的第二端耦接至輸出端NON,且電晶體MP2的第二端耦接至輸出端NOP。
如第2圖所示,當輸入訊號VIP由低位準轉態至高位準,且輸入訊號VIN由高位準轉態至低位準時,電晶體MN1導通且電晶體MN2關斷。於此條件下,大部分的偏壓電流IB1被導向流至電晶體MP1與電晶體MN1之訊號路徑。如此,負載電路120將輸出具有低位準的輸出訊號VON,並輸出具有高
位準的輸出訊號VOP。
如第2圖所示,補償電路130包含電晶體MN3以及電晶體MN4。於一些實施例中,電晶體MN3與電晶體MN4為交叉耦接(cross-coupled)的電晶體對。電晶體MN3的第一端耦接至輸出端NOP,電晶體MN3的第二端耦接至節點ND,且電晶體MN3的控制端用以接收輸入訊號VIP。電晶體MN4的第一端耦接至輸出端NON,電晶體MN4的第二端耦接至節點ND,且電晶體MN4的控制端用以接收輸入訊號VIN。
於此例中,補償電路130設置以響應於輸入訊號VIN或輸入訊號VIP啟動,以汲取前述的補償電流ICP。舉例而言,當輸入訊號VIP由低位準轉態至高位準,且輸入訊號VIN由高位準轉態至低位準時,電晶體MN3導通且電晶體MN4關斷。於此條件下,電晶體MN3自電晶體MP2的第二端(即輸出端NOP)汲取補償電流ICP至提供電壓VSS的電壓源。於一些實施例中,當輸入訊號VIP由低位準轉態至高位準,且輸入訊號VIN由高位準轉態至低位準時,輸出訊號VOP之位準稍低於電壓VDD(如後述第5圖所示)。
參照第3圖,第3圖為根據本案之一些實施例所繪示如第1圖中的比較器電路系統100的電路示意圖。為易於理解,第1~3圖中的類似元件將被指定為相同標號。
相較於第2圖,於此例中,比較器電路系統100更包含電流源電路310。電流源電路310耦接至補償電路130以及提供電壓VSS的電壓源之間,並根據偏壓訊號VBN產生偏壓電流IB2。此外,相較於第2圖,於此例中補償電路130耦接至電
流源電路310,並設置以根據偏壓訊號VBN與偏壓電流IB2固定導通,以持續自負載電路120的輸出端VON與VOP分別汲取補償電流ICP1與補償電流ICP2至提供電壓VSS的電壓源。
詳細而言,於一些實施例中,電流源電路310包含電晶體MNB2。電晶體MNB2的第一端耦接至電晶體MN3與電晶體MN4的多個第二端,電晶體MNB2的第二端耦接至提供電壓VSS的電壓源,且電晶體MNB2的控制端用以接收偏壓訊號VBN。電晶體MNB2設置以根據偏壓訊號VBN產生偏壓電流IB2。此外,於此例中,電晶體MN3與電晶體MN4的多個控制端用以接收偏壓訊號VBN以持續導通來汲取補償電流ICP1與ICP2。
於此例中,電晶體MN3與電晶體MN4固定汲取的補償電流ICP1與ICP2之總和相同於偏壓電流IB2。於一些實施例中,藉由設置元件尺寸與/或偏壓條件,補償電流ICP1與ICP2每一者設置為一半的偏壓電流IB2。
於一些實施例中,上述的輸入對電路110、負載電路120與/或補償電路130中每一者設置為差動電路。為了易於理解,上述操作僅以輸出訊號VOP之補償為例說明。應當理解,由於差動電路為對稱結構,補償電路130亦可對輸出訊號VON執行類似補償操作。例如,當輸入訊號VIP由高位準轉態至低位準,且輸入訊號VIN由低位準轉態至高位準時,電晶體MN4為導通而自輸出端NON汲取補償電流。
上述設置方式僅為示例,且本案並不以此為限。舉例而言,於不同實施例中,電晶體MNB2、MN3與MN4亦
可使用不同的偏壓訊號控制。
上述對於各電晶體所採用之型式(P型、N型)、種類等等皆為示例,本案並不以上述為限。依據不同操作電壓或應用條件,不同型式或種類的電晶體皆可用來實施本案的比較器電路系統100。另外,依據不同型式的電晶體,前述各個實施例中所提到的位準、電壓之相應關係亦可一併調整。
請參照第4圖與第5圖,第4圖為未使用補償電路130的相關技術之波形示意圖與眼圖,且第5圖為根據本案之一些實施例繪示第2圖中之比較器電路系統100有使用補償電路130時之波形示意圖與眼圖。
如先前所述,在一些相關技術中未使用補償電路130,比較器之輸出無法快速進入穩態而造成訊號品質下降。例如,如第4圖所示,在輸入訊號VIP的切換(即轉態)頻率較快時(例如為期間T1內的兩次切換),在還沒完全進入穩態並穩定於電壓VDD之位準之前(即脈波P1),輸出訊號VOP之狀態便響應於輸入訊號VIP的第二次的切換改變。相對地,在後續切換頻率較低的期間T2,輸出訊號VOP尚可進入穩態並穩定於電壓VDD之位準。換言之,在未使用補償電路130的相關技術中,輸出訊號VOP將相依於輸入訊號VIP的切換頻率。如此,若藉由量測輸出訊號VOP之眼圖410,可得知輸出訊號VOP上受到較多時序抖動(timing jitter)的影響而降低其訊號品質。
相對地,如第5圖所示,藉由補償電路130,在每一次輸入訊號VIP有切換時,比較器電路系統100之輸出可以即時地進入穩態。如此,若藉由量測輸出訊號VOP之眼圖
510,可得知輸出訊號VOP可受到較少時序抖動)的影響。換言之,藉由設置補償電路130,輸出訊號VOP之訊號品質可被提升。
綜上所述,本案所提供的比較器電路系統可藉由補償電流來提升輸出訊號之品質,以適用於高速資料傳輸的應用中。
雖然本案已以實施方式揭露如上,然其並非限定本案,任何熟習此技藝者,在不脫離本案之精神和範圍內,當可作各種之更動與潤飾,因此本案之保護範圍當視後附之申請專利範圍所界定者為準。
Claims (10)
- 一種比較器電路系統,包含:一輸入對電路,用以比較一第一輸入訊號與一第二輸入訊號以控制一第一偏壓電流;一負載電路,耦接至該輸入對電路,並用以響應於該第一偏壓電流以自該負載電路之一第一輸出端輸出具有一第一位準的一輸出訊號;以及一補償電路,耦接至該輸入對電路與該負載電路,並用以在該負載電路產生具有該第一位準的該輸出訊號的期間,以經由該第一輸出端汲取一補償電流至一電壓源,其中該電壓源用以提供一第二位準的一電壓,其中,在該輸入對電路比較該第一輸入訊號與該第二輸入訊號的所有期間,該補償電流汲取自該負載電路中經最少的該第一偏壓電流所流過的一訊號路徑。
- 如請求項1所述的比較器電路系統,更包含:一第一電流源電路,耦接於該輸入對電路與該電壓源之間,並用以根據一偏壓訊號產生該第一偏壓電流。
- 如請求項2所述的比較器電路系統,其中該補償電路用以根據該第一輸入訊號啟動以自該第一輸出端汲取該補償電流,其中該補償電流經由該第一電流源電路傳送至該電壓源。
- 如請求項2所述的比較器電路系統,更包含:一第二電流源電路,耦接於該補償電路與該電壓源之間,並用以根據該偏壓訊號產生一第二偏壓電流。
- 如請求項4所述的比較器電路系統,其中該補償電路用以根據該偏壓訊號與該第二偏壓電流固定導通,以自該第一輸出端固定汲取該補償電流至該電壓源。
- 如請求項1所述的比較器電路系統,其中該補償電路與該輸入對電路耦接至一節點,該補償電流經由該節點傳送至該電壓源,且該補償電路包含:一第一電晶體,耦接於該第一輸出端與該節點之間,並用於響應於該第一輸入訊號導通以汲取該補償電流;以及一第二電晶體,耦接於該負載電路之一第二輸出端與該節點之間,並用於響應於該第二輸入訊號導通。
- 如請求項1所述的比較器電路系統,其中該補償電路包含:一第一電晶體,耦接於該第一輸出端與該電壓源之間,並用於響應於一偏壓訊號固定導通以汲取該補償電流;以及一第二電晶體,耦接於該負載電路之一第二輸出端與該電壓源之間,並用於響應於該偏壓訊號固定導通。
- 如請求項1所述的比較器電路系統,其中該負載電路包含:複數個電晶體,耦接至該輸入對電路,並分別耦接至該負載電路之該第一輸出端與一第二輸出端。
- 一種比較器電路系統,包含:一電流源電路,用以提供一偏壓電流;一輸入對電路,耦接至該電流源電路,並用以比較一第一輸入訊號與一第二輸入訊號,以導向該偏壓電流;一負載電路,耦接至該電流源電路,並用以根據導向後的該偏壓電流於一第一輸出端以及一第二輸出端分別產生一第一輸出訊號與一第二輸出訊號;以及一交叉耦接(cross-coupled)電晶體對,包含:一第一電晶體,耦接於該第一輸出端與該電流源電路之間;以及一第二電晶體,耦接於該第二輸出端與該電流源電路之間,其中該第一電晶體與該第二電晶體用以根據該第一輸入訊號與該第二輸入訊號導通,以經由該第一輸出端與該第二輸出端中之一對應者而自該負載電路中經由最少的該偏壓電流流過的一訊號路徑汲取一補償電流。
- 一種比較器電路系統,包含:一輸入對電路,耦接至一第一電流源電路,並用以比較一第一輸入訊號與一第二輸入訊號,以導向該第一電流源電路產生之一第一偏壓電流;一負載電路,用以根據導向後的該第一偏壓電流於一第一輸出端以及一第二輸出端分別產生一第一輸出訊號與一第二輸出訊號;一第一電晶體,耦接於該第一輸出端與一第二電流源電路之間,並根據一偏壓訊號固定導通,以在比較該第一輸入訊號與該第二輸入訊號的所有期間自該第一輸出端汲取一第一補償電流;以及一第二電晶體,耦接於該第二輸出端與該第二電流源電路之間,並根據該偏壓訊號固定導通,以在比較該第一輸入訊號與該第二輸入訊號的所有期間自該第二輸出端汲取一第二補償電流,其中該第一補償電流與該第二補償電流之總和相同於該第二電流源電路提供的一第二偏壓電流。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW107132667A TWI672002B (zh) | 2018-09-17 | 2018-09-17 | 比較器電路系統 |
| US16/275,344 US10862470B2 (en) | 2018-09-17 | 2019-02-14 | Comparator circuitry |
| US17/075,723 US11101790B2 (en) | 2018-09-17 | 2020-10-21 | Comparator circuitry |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW107132667A TWI672002B (zh) | 2018-09-17 | 2018-09-17 | 比較器電路系統 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI672002B true TWI672002B (zh) | 2019-09-11 |
| TW202013892A TW202013892A (zh) | 2020-04-01 |
Family
ID=68618696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW107132667A TWI672002B (zh) | 2018-09-17 | 2018-09-17 | 比較器電路系統 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US10862470B2 (zh) |
| TW (1) | TWI672002B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI783694B (zh) * | 2021-09-22 | 2022-11-11 | 瑞昱半導體股份有限公司 | 具有防止誤警機制的比較器電路及其操作方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5512848A (en) * | 1994-09-16 | 1996-04-30 | Texas Instruments Incorporated | Offset comparator with common mode voltage stability |
| US20050035788A1 (en) * | 2003-08-14 | 2005-02-17 | Devendorf Don C. | Clamped comparator |
| TW200631317A (en) * | 2005-02-23 | 2006-09-01 | Via Tech Inc | Comparators and mcml circuits capable of output offset calibration |
| JP2006287305A (ja) * | 2005-03-31 | 2006-10-19 | Matsushita Electric Ind Co Ltd | 電圧比較器 |
| US20090027086A1 (en) * | 2007-07-23 | 2009-01-29 | Texas Instruments Incorporated | Comparator and method with controllable threshold and hysteresis |
| CN101841335A (zh) * | 2009-03-18 | 2010-09-22 | 意法半导体股份有限公司 | 具有偏移补偿的比较器 |
| EP2352228A1 (en) * | 2008-10-31 | 2011-08-03 | Tokyo Institute of Technology | Comparator and analog/digital converter |
| US8228094B2 (en) * | 2009-08-11 | 2012-07-24 | Infineon Technologies Ag | Comparator for technologies with transient variations of transistor parameters |
| US8692582B1 (en) * | 2012-01-06 | 2014-04-08 | Altera Corporation | Latched comparator circuitry |
| CN103762962A (zh) * | 2014-01-03 | 2014-04-30 | 东南大学 | 一种低失调的预放大锁存比较器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007202127A (ja) * | 2005-12-28 | 2007-08-09 | Nec Electronics Corp | 差動増幅器、及びそれを用いた表示装置 |
| JP2009171548A (ja) * | 2007-12-20 | 2009-07-30 | Nec Electronics Corp | 差動増幅回路 |
-
2018
- 2018-09-17 TW TW107132667A patent/TWI672002B/zh active
-
2019
- 2019-02-14 US US16/275,344 patent/US10862470B2/en active Active
-
2020
- 2020-10-21 US US17/075,723 patent/US11101790B2/en active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5512848A (en) * | 1994-09-16 | 1996-04-30 | Texas Instruments Incorporated | Offset comparator with common mode voltage stability |
| US20050035788A1 (en) * | 2003-08-14 | 2005-02-17 | Devendorf Don C. | Clamped comparator |
| TW200631317A (en) * | 2005-02-23 | 2006-09-01 | Via Tech Inc | Comparators and mcml circuits capable of output offset calibration |
| JP2006287305A (ja) * | 2005-03-31 | 2006-10-19 | Matsushita Electric Ind Co Ltd | 電圧比較器 |
| US20090027086A1 (en) * | 2007-07-23 | 2009-01-29 | Texas Instruments Incorporated | Comparator and method with controllable threshold and hysteresis |
| EP2352228A1 (en) * | 2008-10-31 | 2011-08-03 | Tokyo Institute of Technology | Comparator and analog/digital converter |
| CN101841335A (zh) * | 2009-03-18 | 2010-09-22 | 意法半导体股份有限公司 | 具有偏移补偿的比较器 |
| CN101841335B (zh) | 2009-03-18 | 2015-03-18 | 意法半导体股份有限公司 | 具有偏移补偿的比较器 |
| US8228094B2 (en) * | 2009-08-11 | 2012-07-24 | Infineon Technologies Ag | Comparator for technologies with transient variations of transistor parameters |
| US8692582B1 (en) * | 2012-01-06 | 2014-04-08 | Altera Corporation | Latched comparator circuitry |
| CN103762962A (zh) * | 2014-01-03 | 2014-04-30 | 东南大学 | 一种低失调的预放大锁存比较器 |
| CN103762962B (zh) | 2014-01-03 | 2016-01-20 | 东南大学 | 一种低失调的预放大锁存比较器 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI783694B (zh) * | 2021-09-22 | 2022-11-11 | 瑞昱半導體股份有限公司 | 具有防止誤警機制的比較器電路及其操作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202013892A (zh) | 2020-04-01 |
| US20200091903A1 (en) | 2020-03-19 |
| US10862470B2 (en) | 2020-12-08 |
| US20210036694A1 (en) | 2021-02-04 |
| US11101790B2 (en) | 2021-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9246489B1 (en) | Integrated clock gating cell using a low area and a low power latch | |
| EP3146622B1 (en) | Feed-forward bias circuit | |
| US20110115538A1 (en) | High-speed latched comparator circuit | |
| Hung et al. | Bandwidth and slew rate enhanced OTA with sustainable dynamic bias | |
| US10574221B2 (en) | Comparator, integrated circuit, and method | |
| JP4477705B2 (ja) | 差動増幅回路 | |
| US20110075765A1 (en) | Constant delay zero standby differential logic receiver and method | |
| US6559687B1 (en) | Rail-to-rail CMOS comparator | |
| US20140240019A1 (en) | Current mode logic latch | |
| TWI672002B (zh) | 比較器電路系統 | |
| KR20210149818A (ko) | 비교기 저전력 응답 | |
| US9300278B2 (en) | Method and apparatus for calibrating CMOS inverter | |
| US10418952B1 (en) | Amplifier with hysteresis | |
| US20060038591A1 (en) | System and method for controlling input buffer biasing current | |
| CN115085698A (zh) | 一种全差分的电平移位器 | |
| CN110912541B (zh) | 比较器电路系统 | |
| US10771017B2 (en) | Amplifier circuit with low malfunction rate | |
| CN119341539A (zh) | 一种高速lvds驱动器 | |
| WO2024222560A1 (zh) | 稳压电路、低压差线性稳压器芯片、芯片系统及电子设备 | |
| US7830183B2 (en) | Comparator with reduced power consumption | |
| TWI748800B (zh) | 電流導向式比較器與電容控制方法 | |
| US20060164144A1 (en) | Flip-flop circuit and semiconductor device | |
| US20130069624A1 (en) | Low-voltage differential signal activity detector | |
| JP2007097131A (ja) | 差動増幅装置 | |
| US7313372B2 (en) | Stable process induced correction bias circuitry for receivers on single-ended applications |