[go: up one dir, main page]

TWI670226B - 多溝槽半導體裝置 - Google Patents

多溝槽半導體裝置 Download PDF

Info

Publication number
TWI670226B
TWI670226B TW104128691A TW104128691A TWI670226B TW I670226 B TWI670226 B TW I670226B TW 104128691 A TW104128691 A TW 104128691A TW 104128691 A TW104128691 A TW 104128691A TW I670226 B TWI670226 B TW I670226B
Authority
TW
Taiwan
Prior art keywords
field plate
trench
epitaxial layer
gate
trenches
Prior art date
Application number
TW104128691A
Other languages
English (en)
Other versions
TW201704144A (zh
Inventor
顧昀浦
莊喬舜
正鑫 黃
Original Assignee
盧森堡商達爾國際股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 盧森堡商達爾國際股份有限公司 filed Critical 盧森堡商達爾國際股份有限公司
Publication of TW201704144A publication Critical patent/TW201704144A/zh
Application granted granted Critical
Publication of TWI670226B publication Critical patent/TWI670226B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Rectifiers (AREA)

Abstract

具有經改良RDSON及BV效能的一MOSFET裝置或一整流器裝置具有安置於一半導體晶片中之場板溝槽的一重複圖案。該半導體晶片包含一經摻雜磊晶層，其中摻雜劑濃度從晶片表面的頂部朝向該晶片的底部逐漸降低。該經摻雜磊晶層可包含具有不同摻雜劑濃度之磊晶層的階層且該等場板溝槽各自終止於該階層中的一預定點處。

Description

多溝槽半導體裝置
功率半導體裝置之效能大體而言由若干參數定義且溝槽(垂直)裝置之效能特定而言亦由若干參數定義。在該等參數中，導通電阻RDSON及崩潰電壓BV似乎彼此抵消：一者之改良常常以另一者為代價。舉例而言，當電流路徑當中的摻雜劑濃度增加(此情況帶來導通電阻RDSON改良)時，崩潰電壓BV下降，此情況對裝置效能而言是不利的。已提出若干方法以推進導通電阻與崩潰電壓之間的平衡界限。
德克薩斯儀器(TI)已在US 2010/0264486 A1中提出一種方法且該方法稍後由東芝(Toshiba)(小林(Kobayashi)等人的第27次國際功率半導體裝置及IC會議之會議記錄，2015)論證。該方法提出變化溝槽中之場板的氧化物之厚度。具體而言，以不同步驟使場板結構之氧化物從溝槽頂端朝向溝槽底部逐漸較厚。在TI公開案與東芝論證之間存在五年的跨越。
由威力(Maxpower)(US 8,354,711 B2)提出的另一方法為將場板結構劃分成多個彼此隔離部分，其中每一部分具有可獨立於每一溝槽中之其他部分偏壓的獨立場板。
本發明人認識到，儘管所提出方法之後的理論似乎合理，但仍存在將使此些裝置難以大量生產之重大製造挑戰。舉例而言，在TI製程中，場板溝槽中存在至少兩個轉變點：將場板結構劃分成多個部 分，及部分各自具有狹窄地定義之長度及氧化物厚度。控制多個蝕刻製程並控制不同氧化物厚度是至關重要且具挑戰性的。
威力提議要求溝槽中的多個彼此隔離場板且場板由二氧化矽薄膜之薄層分離。為行之有效，需要個別地電偏壓多個場板。偏壓必定為設計及裝置操作添加複雜性。另外，裝置取決於在溝槽中相對於經摻雜層精確放置氧化物薄膜且此情況給裝置製造添加困難。
本發明人亦認識到，在現代半導體製程技術中，某些製程可較容易地控制。其為磊晶層生長、溝槽蝕刻及結晶矽表面上之氧化物薄膜形成。通過利用較容易控制製程，本發明人發明了可容易地適於製造諸如功率MOSFET及功率整流器的裝置之新穎方法。
新穎製程是基於將具有預定義深度的場板溝槽放置於具有特定電阻率之半導體磊晶層的階層中。在其最簡單實施中，具有兩個交替不同深度的場板溝槽以重複圖案安置。較淺溝槽之深度約等於第一磊晶層之厚度，且較深溝槽之深度小於第一磊晶層及緊靠地位於第一磊晶層下方之第二磊晶層的累加厚度。換句話說，較淺溝槽穿越第一磊晶層且較深溝槽完全穿透第一磊晶層且部分穿透第二磊晶層。第一及第二磊晶層具有不同摻雜劑濃度--第一磊晶層比第二磊晶層經較重度摻雜。兩磊晶層中之主要摻雜劑具有相同極性。
場板溝槽經組態以接近經設計以維持高反向偏壓的p-n結及磊晶層中與p-n結相關聯之空乏區。一個此組態為具有由二氧化矽層與溝槽壁電絕緣的經摻雜多晶矽芯體的溝槽。在相對於p-n結適當地偏壓多晶矽芯體的情況下，早期傾向於到達崩潰之位點處的峰值電場將減少，因此p-n結可橫跨其維持較高反向偏壓電壓。
本發明概念在此兩個溝槽組態之後可容易地擴展到三個或三個以上溝槽及三個或三個以上磊晶層階層。以下章節中的例示性實施將用於較全面地解釋此本發明概念。
可以說，半導體處理領域的技術人員可閱讀本發明並瞭解可實施本發明之製程的穩定性並因而瞭解可預測的良好裝置效能。此情況是因為本發明的實施並不取決於控制如已知技術中規定之步驟的難度且顯而易見下文所描述之實施例的實施穩定性。
定義
用於本發明中的術語大體上具有屬於本發明之上下文內的此項技術中的普通含義。下文論述某些術語以為考慮本發明之說明書的從業者提供額外指導。將瞭解，相同事物可以一種以上方式述說。因此，可使用替代性語言及同義語。
半導體晶片為諸如矽、鍺、碳化矽、金剛石、砷化鎵及氮化鎵之半導電材料的厚塊。半導體晶片通常具有主要為結晶平面之兩個平行表面平面。積體電路建置於半導體晶片中及頂表面上；最近，一些積體電路元件已垂直於頂表面建置於半導體晶片之塊體中。在本發明中，術語晶片之頂表面或晶片表面用於意謂半導體晶片之頂部平行表面，其中半導體材料接觸諸如介電或導電材料的其他材料。
溝槽為某些積體電路晶片中的結構元件。溝槽通常由半導體晶片表面上之光阻薄膜中的圖案化圖像形成，接著從不存在光阻劑的晶片處移除材料得到。通常用反應性離子蝕刻製程完成材料移除。當從晶片表面檢視時溝槽通常具有長條紋式重複圖案。溝槽的壁為從晶片表面延伸到溝槽底部之半導體材料的垂直表面。在本發明中，溝槽之寬度為兩個對置溝槽壁之間的距離且溝槽之長度為正交於溝槽之寬度及深度的長尺寸。在垂直於晶片之頂表面的方向上量測溝槽之深度且其為從晶片之頂表面到蝕刻步驟的端點(亦即，溝槽的底部)的量測。
MOSFET為四端子電子電路元件。電流可流動於源極端子與汲極端子之間的通道中，且電流的量值可由閘極端子及主體區處的電壓控制。在MOSFET中，電流可以通道之兩個方向流動。在許多溝槽 MOSFET中，閘極建置於溝槽中且主體區內部短路到源極區。
整流器為兩端子電路元件。取決於橫跨端子之電壓極性，電流可或不可流動於陽極與陰極之間。在由二極體併入製成之SBR整流器中，亦存在閘極結構。SBR整流器亦可與其中安置有閘極或場板或該兩者的溝槽一起垂直建置。
磊晶層(磊晶層(epi-layer))在本發明中是指通過磊晶生長形成於(例如)另一單晶半導體層之基板上的單晶半導體層。基板可經重摻雜以減少裝置電阻。摻雜劑可在其形成期間或在其形成之後通過離子植入併入磊晶層中。積體電路元件通常建置於磊晶層中。在本發明中，半導體晶片包含具有不同摻雜劑濃度之磊晶層階層。當磊晶層最初形成時，兩個鄰近磊晶層之間的摻雜劑濃度差異可少到5%。在裝置製造期間，高溫製程可導致磊晶層中的摻雜劑擴散，因此在製造製程完成時，鄰近磊晶層之間的界面可失去其清晰度並變成摻雜劑濃度逐步改變的界面區域或區。區域可在一些狀況下佔據磊晶層之至多30%厚度。
MOSFET中的源極及汲極是指源極及汲極端子或連接到各別端子的半導體晶片中之兩個區。在垂直MOSFET中，汲極可在晶片表面之頂部處呈稱為下源極的組態，或在晶片底部處呈稱為下汲極的組態。
MOSFET或整流器的正向電壓(V F )為當特定量之電流流過裝置時裝置處的電壓量測。其為功率裝置中之優值，此是由於其表示當正向驅動裝置時歸因於歐姆加熱的功率損耗(IVF)。
MOSFET或整流器的導通電阻(R DSON )為以設定電壓正向驅動之裝置的電流量測。其為功率裝置中之優值，此是由於其表示歸因於歐姆加熱的功率損耗。
MOSFET或整流器的阻斷電壓(BV)為在裝置進入“崩潰”模式之前橫跨裝置之反向偏壓結的最大電壓量測。其為功率裝置中之優值， 此是由於其表示裝置的最大操作電壓。
功率MOSFET或整流器中的場板為靠近p-n結安置的導電元件且當適當地偏壓時，其可有效地變更靠近p-n結的電場分佈以增加其崩潰電壓。場板可為裝置表面處的多晶矽結構或在場板溝槽內部。垂直MOSFET或整流器中之場板溝槽具有安置於溝槽內部且由介電材料層從MOSFET通道屏蔽的諸如經摻雜多晶矽的導電元件。其經組態以增加主體區與基板之間的崩潰電壓。
100‧‧‧部分完成裝置
110‧‧‧場板溝槽
112‧‧‧下部部分/場板電極
114‧‧‧上部部分/閘極電極
116‧‧‧介電層
118‧‧‧閘極氧化物層
120‧‧‧其他場板溝槽
122‧‧‧下部部分/場板電極
124‧‧‧上部部分/閘極電極
126‧‧‧介電層
128‧‧‧閘極氧化物層
130‧‧‧磊晶層
140‧‧‧磊晶層
141‧‧‧晶片表面
170‧‧‧介電材料層
180‧‧‧金屬層
200‧‧‧另一裝置
210‧‧‧場板溝槽
220‧‧‧場板溝槽
230‧‧‧磊晶層
240‧‧‧磊晶層
241‧‧‧晶片表面
300‧‧‧另一裝置
310‧‧‧場板溝槽
312‧‧‧場板電極
314‧‧‧閘極電極
318‧‧‧閘極介電質
320‧‧‧場板溝槽
322‧‧‧場板電極
330‧‧‧磊晶層
340‧‧‧磊晶層
380‧‧‧金屬元件
390‧‧‧閘極溝槽
400‧‧‧另一裝置
410‧‧‧場板溝槽
414‧‧‧閘極電極
418‧‧‧閘極氧化物
420‧‧‧場板溝槽
430‧‧‧磊晶層
440‧‧‧磊晶層
441‧‧‧晶片表面
500‧‧‧另一裝置
510‧‧‧場板溝槽
520‧‧‧場板溝槽
530‧‧‧磊晶層
540‧‧‧磊晶層
541‧‧‧晶片表面
600‧‧‧另一裝置
610‧‧‧場板溝槽
620‧‧‧場板溝槽
630‧‧‧磊晶層
640‧‧‧磊晶層
641‧‧‧晶片表面
700‧‧‧溝槽遮罩
710‧‧‧場板溝槽/條帶
720‧‧‧場板溝槽/條帶
5110‧‧‧場板溝槽
5440‧‧‧磊晶層
6110‧‧‧場板溝槽
6440‧‧‧磊晶層
圖1描繪體現本發明之某些態樣的部分完成裝置的橫截面圖。
圖2描繪體現本發明之某些態樣的部分完成裝置的橫截面圖。
圖3及圖3A描繪體現本發明之某些態樣的部分完成裝置的橫截面圖。
圖4及圖4A描繪體現本發明之某些態樣的部分完成裝置的橫截面圖。
圖5描繪體現本發明之某些態樣的部分完成裝置的橫截面圖。
圖6描繪體現本發明之某些態樣的部分完成裝置的橫截面圖。
圖7描繪包括兩個溝槽的重複圖案的溝槽遮罩的一部分。
實例1
圖1描繪體現本發明之一些態樣的部分完成裝置100的示意性橫截面圖。此裝置可為功率MOSFET或功率整流器且其建置於包含兩個磊晶層130及140之矽晶片中。兩磊晶層主要摻雜有n型摻雜劑且磊晶層140比磊晶層130經較重度摻雜。圖1的中間為場板溝槽110及側接場溝槽110的兩個其他場板溝槽120。溝槽110及120是從晶片表面141向下蝕刻的。溝槽110之底部在兩個磊晶層140及130的界面區處。溝槽120比溝槽110經較深蝕刻且其底部穿透到磊晶層130中，經過磊晶層 130及其上方的磊晶層的界面區。
在圖1中所描繪之每一場板溝槽中，存在兩個多晶矽矽材料部分。在溝槽110中，下部部分112為場板電極且上部部分114為閘極電極。兩個部分由介電層(在此實例中其包含二氧化矽)彼此絕緣。亦可使用諸如氮氧化矽之其他介電材料。
場板電極112由介電層116與磊晶層140間隔開且閘極電極114由閘極氧化物層118與磊晶層140間隔開。在此實例中，閘極氧化物層包含二氧化矽。亦可使用諸如氮氧化矽及其他金屬氧化物之其他介電材料。靠近閘極氧化物118的磊晶層140可相對摻雜有諸如硼的p型摻雜劑。此區在此項技術中稱為MOSFET或整流器的主體區。如圖1中所描繪，介電層116比閘極氧化物118厚。
側接場板溝槽110的為兩個場板溝槽120，其比場板溝槽110深。在溝槽120中，多晶矽材料的下部部分122為場板電極且上部部分124為閘極電極。兩個部分亦由介電層(在此實例中其包含二氧化矽)彼此絕緣。亦可使用諸如氮氧化矽之其他介電材料。
場板電極122由介電層126與磊晶層140間隔開且閘極電極124由閘極氧化物層128與磊晶層140間隔開。在此實例中，閘極氧化物層包含二氧化矽。亦可使用諸如氮氧化矽及其他金屬氧化物之其他介電材料。靠近閘極氧化物118的磊晶層140可相對摻雜有諸如硼的p型摻雜劑。此區在此項技術中稱為MOSFET或整流器的主體區。如圖1中所描繪，介電層126比閘極氧化物128厚。介電層126的厚度類似於介電層116的厚度，且閘極氧化物層128的厚度類似於閘極氧化物層118的厚度。
在閘極電極114及124上的為介電材料層170(其在此實例中為二氧化矽)。亦可使用諸如氮化矽及氮氧化矽及其他金屬氧化物之其他介電材料。介電材料層170使閘極電極114及124與接觸磊晶層140及靠近 晶片表面141的主體區的金屬層180絕緣。
金屬層180可包含諸如鋁、銅、鈦、鉑之金屬或金屬組合。取決於金屬及摻雜物質及磊晶層140中接觸處的濃度，在金屬180與磊晶層140的界面處，可形成肖特基二極體、穿隧二極體或歐姆接觸。
若在主體區頂部處的靠近閘極電極114及124的磊晶層相對摻雜有諸如磷及砷的n型摻雜劑以製成源極區，則裝置100為MOSFET。若源極區不存在，則裝置100可為整流器。
實例2
圖2描繪亦體現本發明之一些態樣的另一裝置200的示意性橫截面。裝置200可為MOSFET或整流器。
裝置200包含場板溝槽210及220的重複圖案，該兩溝槽都從晶片表面241蝕刻到半導體晶片中。當底部到達磊晶層230及240的界面區時，場板溝槽210的蝕刻停止。場板溝槽220比溝槽210經較深蝕刻。在此實施例中，蝕刻繼續通過磊晶層230與磊晶層230上方的磊晶層240的界面區且在底部穿透到磊晶層230中之後停止。在此態樣中，裝置200類似於先前段落中所描述之裝置100。
裝置200與裝置100的區別在於在裝置200中，兩個淺場板溝槽210彼此相鄰安置，而在裝置100中，每一淺場板的兩側側接較深場板溝槽120。
實例3
圖3及圖3A描繪亦體現本發明之一些態樣的另一裝置300的示意性橫截面。裝置300可為MOSFET或整流器。
在裝置300中，閘極電極及場板電極並不安置於如裝置100及200的常見溝槽中，而是安置於分離溝槽中。
裝置300的場板溝槽的重複圖案類似於圖1中所描繪之圖案。場板溝槽310對應於圖1之場板溝槽110且場板溝槽320對應於場板溝槽 120。然而，閘極電極314在安置於鄰近場板溝槽310與320之間的閘極溝槽390中。閘極電極314由閘極介電質318與磊晶層340間隔開。場板電極322接觸金屬元件380，在此實例中金屬元件亦接觸靠近晶片之頂表面的磊晶層340。若需要以不同於源極電勢的電勢偏壓場板電極322及312，則電極將彼此電絕緣。
類似於裝置100及200，場板溝槽310底部靠近兩個磊晶層340及330的邊界，且較深場板溝槽經過兩個鄰近磊晶層之過渡區。
實例4
圖4及圖4A描繪亦體現本發明之一些態樣的另一裝置400的示意性橫截面。裝置400可為MOSFET或整流器。
裝置400類似於圖3中所描繪之裝置300。兩個裝置在閘極結構態樣不同。雖然裝置300中的閘極電極安置於閘極溝槽390中，但裝置400中的閘極結構在晶片表面441上。閘極氧化物418安置於閘極電極414下的晶片表面441上，且其使閘極電極414與磊晶層440及430分離。每一閘極結構的每一側側接場板溝槽410及420。裝置400的場板溝槽的結構類似於裝置300的場板溝槽的結構。
實例5
圖5描繪亦體現本發明之一些態樣的另一裝置500的示意性橫截面。裝置500可為MOSFET或整流器。
裝置500建置於包含具有不同摻雜劑濃度之三個磊晶層的半導體晶片中。磊晶層5440比磊晶層530經較重度摻雜但比磊晶層540經較輕度摻雜，相比磊晶層5440及530，磊晶層540最接近晶片表面541。
裝置500包含場板溝槽510、520及5110的重複圖案，所有溝槽都從晶片表面541蝕刻到半導體晶片中。當底部到達磊晶層540及5440的界面區時，場板溝槽510的蝕刻停止。場板溝槽5110比溝槽510經較深蝕刻且其底部到達磊晶層5440及530的界面區。場板溝槽520比溝槽 5110經較深蝕刻。在此實施例中，場板溝槽繼續通過磊晶層530與磊晶層530上方的磊晶層5440的界面區，且在底部穿透到磊晶層530中之後停止。
在此例示性裝置500的場板溝槽的重複圖案中，場板溝槽5110中的每一者的兩側側接兩個較淺場板溝槽510，且兩個較深場板溝槽520安置於遠離場板溝槽5110之每一場板溝槽510的另一側上。
實例6
圖6描繪亦體現本發明之一些態樣的另一裝置600的示意性橫截面。裝置600可為MOSFET或整流器。
類似於裝置500，裝置600建置於包含具有不同摻雜劑濃度之三個磊晶層的半導體晶片中。磊晶層6440比磊晶層630經較重度摻雜但比磊晶層640經較輕度摻雜，相比磊晶層6440及630，磊晶層640更接近晶片表面641。
裝置600包含場板溝槽610、620及6110的重複圖案，所有溝槽都從晶片表面641蝕刻到半導體晶片中。當底部到達磊晶層640及6440的界面區時，場板溝槽610的蝕刻停止。場板溝槽6110比溝槽610經較深蝕刻且底部到達磊晶層6440及630的界面區。場板溝槽620比溝槽6110經較深蝕刻。在此實施例中，場板溝槽繼續通過磊晶層630與磊晶層630上方的磊晶層的界面區，且在底部穿透到磊晶層630中之後停止。
在此例示性裝置600的場板溝槽的重複圖案中，每一其他場板溝槽為其底部在具有相同摻雜劑極性且具有不同摻雜劑濃度的兩個磊晶層的過渡區處的線場板溝槽。
實例7
圖7描繪包括兩個場板溝槽710及720的重複圖案的溝槽遮罩700的一部分的示意性表示。此遮罩可用於製造如圖1到圖6中所描繪之MOSFET或整流器。舉例而言，條帶710可對應於溝槽110且條帶720 可對應於溝槽120。取決於特定設計，條帶710及720可或可並不具有相等寬度。

Claims (16)

  1. 一種半導體裝置，其包含：一半導體晶片，其包含：一頂表面；兩鄰近磊晶層，一第一磊晶層具有一第一厚度並摻雜一第一摻雜劑至一特定第一濃度，一第二磊晶層具有一第二厚度並摻雜該第一摻雜劑至一特定第二濃度，其與該特定第一濃度相異；一界面區，其位於該第一磊晶層與該第二磊晶層之間，且其中摻雜劑濃度自該第一濃度過渡至該第二濃度；一第一場板溝槽，其具有底部處於該界面區之一較小深度；及一第二場板溝槽，其具有穿透該界面區並大於該第一場板溝槽之一較大深度。
  2. 如請求項1之裝置，其進一步包含一MOSFET裝置或一整流器裝置之閘極結構的一重複圖案。
  3. 如請求項2之裝置，其中每一閘極結構包含安置於一溝槽內的一閘極電極。
  4. 如請求項3之裝置，其中該閘極電極安置於一場板溝槽內。
  5. 如請求項4之裝置，其進一步包含每一場板溝槽內之一場板電極。
  6. 如請求項5之裝置，其中每一場板溝槽中的該閘極電極及該場板電極包含經摻雜多晶矽，且該閘極電極及該場板電極由一介電薄膜分離。
  7. 如請求項1之裝置，其進一步包含與該等鄰近磊晶層中之一者接 觸之一金屬元件。
  8. 如請求項7之裝置，其中該金屬至磊晶層之接觸形成選自由一肖特基二極體、一穿隧二極體及一歐姆接觸所組成之群組之一裝置。
  9. 一種半導體晶片，其包含：兩鄰近磊晶層，一第一磊晶層具有一第一厚度及一第一特定電阻率，一第二磊晶層具有一第二厚度及一第二特定電阻率，其與該第一特定電阻率相異；一界面區，其位於該第一磊晶層與該第二磊晶層之間，且其中摻雜劑濃度自第一摻雜劑濃度過渡至第二摻雜劑濃度；一第一場板溝槽，其具有底部處於該界面區之一深度；及一第二較深場板溝槽，其穿透該界面區。
  10. 如請求項9之裝置，其進一步包含一整流器裝置或一MOSFET裝置之閘極結構的一重複圖案。
  11. 如請求項10之裝置，其中每一閘極結構包含安置於一場板溝槽內的一閘極電極。
  12. 如請求項11之裝置，其進一步包含每一場板溝槽內之一場板電極。
  13. 如請求項12之裝置，其中每一場板溝槽中的該閘極電極及該場板電極包含經摻雜多晶矽，且該閘極電極及該場板電極由一介電薄膜分離。
  14. 如請求項10之裝置，其中一閘極結構安置於該兩場板溝槽之間。
  15. 如請求項14之裝置，其中該閘極結構安置於一晶片表面附近。
  16. 如請求項15之裝置，其中該閘極結構安置於一場板溝槽內。
TW104128691A 2015-07-30 2015-08-31 多溝槽半導體裝置 TWI670226B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/US2015/042776 WO2017019074A1 (en) 2015-07-30 2015-07-30 Multi-trench semiconductor devices
??PCT/US15/42776 2015-07-30

Publications (2)

Publication Number Publication Date
TW201704144A TW201704144A (zh) 2017-02-01
TWI670226B true TWI670226B (zh) 2019-09-01

Family

ID=57885266

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104128691A TWI670226B (zh) 2015-07-30 2015-08-31 多溝槽半導體裝置

Country Status (4)

Country Link
KR (1) KR20180034299A (zh)
CN (1) CN106409903A (zh)
TW (1) TWI670226B (zh)
WO (1) WO2017019074A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10644102B2 (en) * 2017-12-28 2020-05-05 Alpha And Omega Semiconductor (Cayman) Ltd. SGT superjunction MOSFET structure
CN110444591B (zh) * 2019-08-31 2021-04-20 电子科技大学 具有低比导通电阻的槽型器件及其制造方法
US11251152B2 (en) * 2020-03-12 2022-02-15 Diodes Incorporated Thinned semiconductor chip with edge support
CN117038738B (zh) * 2023-10-10 2024-01-26 艾科微电子(深圳)有限公司 半导体器件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080164520A1 (en) * 2007-01-09 2008-07-10 Maxpower Semiconductor, Inc. Semiconductor device
US20090166720A1 (en) * 2007-12-26 2009-07-02 Infineon Technologies Ag Semiconductor device, method for operating a semiconductor device and method for manufacturing a semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7825465B2 (en) * 2007-12-13 2010-11-02 Fairchild Semiconductor Corporation Structure and method for forming field effect transistor with low resistance channel region
US8779510B2 (en) * 2010-06-01 2014-07-15 Alpha And Omega Semiconductor Incorporated Semiconductor power devices manufactured with self-aligned processes and more reliable electrical contacts
JP5580150B2 (ja) * 2010-09-09 2014-08-27 株式会社東芝 半導体装置
JP2014187141A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080164520A1 (en) * 2007-01-09 2008-07-10 Maxpower Semiconductor, Inc. Semiconductor device
US20090166720A1 (en) * 2007-12-26 2009-07-02 Infineon Technologies Ag Semiconductor device, method for operating a semiconductor device and method for manufacturing a semiconductor device

Also Published As

Publication number Publication date
KR20180034299A (ko) 2018-04-04
CN106409903A (zh) 2017-02-15
TW201704144A (zh) 2017-02-01
WO2017019074A1 (en) 2017-02-02

Similar Documents

Publication Publication Date Title
US9842925B2 (en) Insulated gate semiconductor device having a shield electrode structure and method
TWI539602B (zh) 半導體裝置及製造半導體裝置之方法
CN110718546B (zh) 绝缘栅极半导体器件及其制造方法
TWI595651B (zh) 具有增強流動性之半導體裝置及方法
US9917183B2 (en) Semiconductor device
TW201539750A (zh) 半導體裝置
CN110291620B (zh) 半导体装置及半导体装置的制造方法
CN101645459A (zh) 半导体器件及其制造方法
US10068999B2 (en) Vertical power component
US10170572B2 (en) Self-aligned dual trench device
US20210043777A1 (en) Trenched MOS Gate Controller Rectifier
TWI670226B (zh) 多溝槽半導體裝置
CN105529369A (zh) 一种半导体元胞结构和功率半导体器件
JP2023530711A (ja) ハイブリッド・ゲート構造を有するパワー・デバイス
CN107258019B (zh) 自对准双沟槽装置
US20170084703A1 (en) Multi-Trench Semiconductor Devices
CN111341828A (zh) 超结结构及其制造方法
US7923330B2 (en) Method for manufacturing a semiconductor device
CN104037206B (zh) 超级结器件及制造方法
CN113725300B (zh) 多源mos管共用栅极的芯片结构及其制造方法
EP4391073A1 (en) Nonlinear gate vertical transistor