[go: up one dir, main page]

TWI591712B - 使用低溫蝕刻劑沉積與電漿後處理的方向性二氧化矽蝕刻 - Google Patents

使用低溫蝕刻劑沉積與電漿後處理的方向性二氧化矽蝕刻 Download PDF

Info

Publication number
TWI591712B
TWI591712B TW102133545A TW102133545A TWI591712B TW I591712 B TWI591712 B TW I591712B TW 102133545 A TW102133545 A TW 102133545A TW 102133545 A TW102133545 A TW 102133545A TW I591712 B TWI591712 B TW I591712B
Authority
TW
Taiwan
Prior art keywords
substrate
temperature
plasma
exposing
sif
Prior art date
Application number
TW102133545A
Other languages
English (en)
Other versions
TW201417167A (zh
Inventor
柯傳偉
克林喬許華
張鎂
Original Assignee
應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 應用材料股份有限公司 filed Critical 應用材料股份有限公司
Publication of TW201417167A publication Critical patent/TW201417167A/zh
Application granted granted Critical
Publication of TWI591712B publication Critical patent/TWI591712B/zh

Links

Classifications

    • H10P50/242
    • H10P50/283
    • H10P50/287
    • H10P70/00
    • H10P70/12
    • H10P70/125
    • H10P70/20
    • H10W20/081

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)

Description

使用低溫蝕刻劑沉積與電漿後處理的方向性二氧化矽蝕刻
本文所描述的技術係關於原生氧化物之方向性蝕刻。更特定言之,本文所描述之技術係關於氧化物表面之後處理,以有選擇地蝕刻氧化物表面。
隨著電晶體密度的增加及隨後的裝置節點橫截面尺寸的減少(該等尺寸可小於22奈米),原生氧化物的預清潔尤其重要。預清潔可包括預接觸清潔或預矽化物清潔,預矽化物清潔要求從狹窄橫截面尺寸的通孔或溝道之底部移除氧化物。隨著半導體裝置之臨界尺寸減少,在半導體基板上形成的鄰近特徵之間的距離亦縮短。因此,在預清潔期間控制通孔與溝道之間的蝕刻以防止損害鄰近特徵很重要。
當前的預清潔技術大體包括在矽化物或其他接觸沉積之前,等形蝕刻基板以移除原生氧化物,諸如SiO2。然而,標準的等形蝕刻可導致通孔及溝道的橫截面過度增大,因此 可能形成滲漏且最終導致裝置故障。其他諸如濺鍍蝕刻之預清潔技術從溝道或接觸底表面移除原生氧化物。然而,濺鍍製程亦可導致場氧化物在通孔或溝道開口處的再沉積。再沉積之氧化物在通孔及溝道開口處形成懸垂物導致隨後的不良接觸填充。
因此,需要優先蝕刻特徵之底表面以防止在清潔期間損壞特徵的方法。
本文所描述的實施例一般而言係關於原生氧化矽之選擇性蝕刻。在一個實施例中,一種方法可包括將含矽基板定位於處理腔室中;在偏壓基板的同時將電漿遞送至基板之表面;及將基板之表面曝露於氟化銨(NH4F)。
在另一實施例中,一種方法可包括將含矽基板定位於處理腔室中;在偏壓基板的同時將電漿遞送至基板之表面;及將基板之表面曝露於氟化銨(NH4F)或氟化氫銨(NH4F(HF))。
在另一實施例中,一種方法可包括以下步驟:將含矽基板定位於處理腔室中,含矽基板可包括曝露表面及在該曝露表面上形成的原生氧化物層,該曝露表面具有在曝露表面中形成的一或更多特徵;將基板冷卻至第一溫度;在第一溫度下將基板之表面曝露於氟化銨(NH4F);偏壓基板;將基板曝露於低能惰性電漿,以有選擇地在該等特徵之頂表面及底表面上形成一或更多揮發性產物;在第二溫度下將基板曝露於低壓,以從基板之表面昇華未反應之NH4F;及加熱基 板至高於第一及第二溫度的第三溫度,以昇華一或更多揮發性產物。
在另一實施例中,一種方法可包括以下步驟:將含矽基板定位於處理腔室中,含矽基板包含曝露表面及在曝露表面上形成的原生氧化物層,該曝露表面具有在曝露表面中形成的一或更多特徵;在第一壓力下將基板冷卻至第一溫度;在第一溫度下將基板之表面曝露於氟化銨(NH4F);偏壓基板;將基板曝露於直接電漿,以有選擇地在該等特徵之頂表面及底表面上形成一或更多揮發性產物;在第二溫度下將基板曝露於第二壓力,以從基板之表面昇華未反應NH4F;及加熱基板至高於第一溫度的第三溫度,以昇華一或更多揮發性產物。
100‧‧‧處理腔室
200‧‧‧多腔室處理系統
202‧‧‧負載鎖腔室
204‧‧‧負載鎖腔室
210‧‧‧第一機器人
212‧‧‧處理腔室
214‧‧‧處理腔室
216‧‧‧處理腔室
222‧‧‧移送室
224‧‧‧移送室
230‧‧‧第二機器人
232‧‧‧處理腔室
234‧‧‧處理腔室
236‧‧‧處理腔室
238‧‧‧處理腔室
248‧‧‧空位置
250‧‧‧方法
252‧‧‧步驟
254‧‧‧步驟
256‧‧‧步驟
258‧‧‧步驟
260‧‧‧步驟
262‧‧‧步驟
264‧‧‧步驟
266‧‧‧步驟
268‧‧‧步驟
270‧‧‧步驟
300‧‧‧基板
302‧‧‧上表面
303‧‧‧原生氧化物層
304‧‧‧底表面
306‧‧‧側壁表面
307‧‧‧蝕刻劑
308‧‧‧通孔
310‧‧‧低能直接電漿
312‧‧‧(NH4)2SiF6薄膜
314‧‧‧清潔表面
因此,以可詳細瞭解上文所述的本發明之特徵的方式,以上簡短總結的本發明之更詳細的描述可參閱實施例而獲得,該等實施例中之一部分實施例在附加圖式中圖示。
然而,應注意,附加圖式僅圖示本發明之典型實施例,且因此不應視為限制本發明之範疇,因為本發明承認其他同等有效之實施例。
第1圖為結合本文所描述之實施例使用的說明性多腔室處理系統之俯視示意圖。
第2圖為根據一個實施例之用於方向性蝕刻的方法之圖。
第3A圖至第3D圖為根據一個實施例蝕刻基板的圖 解表示。
第4圖圖示根據一個實施例之氧化矽及氮化矽隨著基座溫度而變化的蝕刻速度。
在可能情況下相同元件符號用於指定圖式中共有之相同元件以便於理解。應預期到,一個實施例中所揭示之元件可有益地用於其他實施例而無需贅述。
本文描述了移除原生氧化物之方法。通孔及溝道中表面的預清潔可導致側壁的蝕刻及隨後橫截面尺寸之縮小。此橫截面尺寸的縮小可能導致裝置故障。本文所描述之實施例在保留通孔或溝道之橫截面尺寸的同時,允許表面之蝕刻,以從通孔及溝道之底部移除原生氧化物。藉由在低溫下用蝕刻劑處理、偏壓基板及藉由電漿處理活化該蝕刻劑,溝道及通孔底表面上之蝕刻劑將優先於側壁表面上被蝕刻。
在低溫下等形曝露於蝕刻劑之後,藉由使用方向性後處理原生氧化物表面,由於退火前蝕刻劑的脫附,未活化表面經公稱蝕刻的同時,受影響之表面上的蝕刻劑被活化以用於蝕刻。本文參考以下圖式更充分地說明本發明。
第1圖為說明性多腔室處理系統200之俯視示意圖,多腔室處理系統200可經調適以執行如本文所揭示之製程,系統200具有耦接於系統200上的一或更多處理腔室,諸如處理腔室100。系統200可包括一或更多負載鎖腔室202、204,負載鎖腔室202、204用於移送基板進入系統200或將基板移出系統200。通常,因為系統200處於真空下,負 載鎖腔室202、204可「泵送」基板引入系統200。第一機器人210可在負載鎖腔室202、204與第一組之一或更多基板處理腔室212、214、216及100(已圖示四個腔室)之間移送基板。處理腔室100及216可為用於預加熱及除去移入基板之濕氣的除氣腔室。處理腔室212及214可為預清潔腔室。用於執行預清潔製程的處理腔室212及214相對於其他腔室的位置係用於說明,且如有需要,則處理腔室212及214之位置可視需要與處理腔室212、214、216或100中之任一者交換。另外,若有需要,則該等腔室中之一或更多者可定位於空位置248處。
第一機器人210亦可將基板移送至一或更多移送室222、224/將基板從一或更多移送室222、224移出。移送室222、224可用於在允許在系統200內部移送基板的同時維持超高真空條件。第二機器人230可在移送室222、224與第二組一或更多處理腔室232、234、236、238之間移送基板。與處理腔室212、214、216、100相類似,處理腔室232、234、236、238可經配備以執行多種基板處理操作。
處理腔室212或214可經配置以在預接觸層或金屬矽化物層(諸如來自安置在基板上的特徵之底部的原生氧化物)在基板上形成之前,將原生氧化物或其他污染物從基板之表面移除。處理腔室212或214可特定用於執行電漿輔助乾式蝕刻製程(亦即「預清潔製程」)。處理腔室212或214可為Preclean PCII、PCXT或購自加利福尼亞州聖克拉拉市應用材料公司的蝕刻腔室。應注意,購自其他製造商的其他腔 室亦可用以實行本發明。
在處理腔室212或214中執行預清潔製程後,可將基板進一步移送至安置在系統200中之處理腔室100、212、214、216、232、234、236、238中之任一腔室,諸如SiConi腔室或購自加利福尼亞州聖克拉拉市應用材料公司的蝕刻腔室,以執行該製程的第二步驟。
第2圖為根據一個實施例之用於方向性蝕刻的方法之圖。方法250可包括如252中所述將具有原生氧化物層之基板定位於處理腔室中。處理腔室可為如參考第1圖所描述之處理腔室,或可為不同之處理腔室。處理腔室應至少能夠維持基板在一特定溫度,偏壓基板且形成NH4F(如在電漿中遠端形成NH4F)。基板可為矽基板,該矽基板表面上形成有特徵。該等特徵可包括具有諸如小於27奈米之可變橫截面尺寸之一或更多通孔及溝道。基板可具有表面污染物,該表面污染物形成於至少一個表面上。諸如原生氧化物之表面污染物可在該基板之一或更多表面上形成,諸如二氧化矽形成於全部曝露表面上。表面污染物之厚度亦可依形成環境變化,諸如曝露於大氣。其他層或特徵可在氧化矽下形成,諸如氮化矽層或金屬矽化物層。
方法250可進一步包括如254中所述冷卻基板至第一溫度。NH4F蝕刻為在處理腔室內部執行的,使用氨(NH3)及三氟化氮(NF3)之氣體混合物以移除一或更多氧化矽之乾式蝕刻製程。大體將該基板冷卻至允許NH4F沉積但低於反應溫度之一溫度。此溫度將視諸如處理腔室壓力之製程條件而 定。在一或更多實施例中,可使用在支撐構件內部形成之冷卻設備將基板冷卻至低於15℃之一溫度,諸如在15℃與0℃之間。在一個實施例中,將基板維持在10℃下。在另一實施例中,將基板維持在10℃與0℃之間的溫度下。
方法250可進一步包括如256中所述形成氟化銨(NH4F)或氟化氫銨(NH4F(HF))以沉積蝕刻劑。NH4F蝕刻為在處理腔室內部執行的,使用氨(NH3)及三氟化氮(NH3)之氣體混合物以移除一或更多氧化矽之乾式蝕刻製程。可將基板冷卻至低於NH4F或NH4F(HF)的反應溫度之一溫度。
方法250可進一步包括如258中所述將基板曝露於引入腔室之NH4F或NH4F(HF)以移除基板表面上之表面污染物。在一個實施例中,氨及三氟化氮氣體隨後被引入電漿腔室以形成蝕刻氣體混合物。引入電漿腔室的氣體量可變且可調節以適應,例如,待移除之氧化層的厚度、待清潔之基板的幾何形狀、電漿之體積容量、腔室之體積容量以及耦接至該腔室之真空系統的容量。可預定蝕刻氣體混合物之比例以移除基板表面上的多種氧化物。蝕刻氣體混合物中氣體混合物之比例可經調節,以優先移除後處理氧化物,諸如在該等特徵之頂表面及底表面上形成的原生氧化物。在一個實施例中,蝕刻氣體混合物中氨和三氟化氮之莫耳比可經設定以均勻地移除氧化矽。
在一個實施例中,在將氨及三氟化氮之莫耳比維持在預定值之上的同時,可藉由調整三氟化氮之流動速率調整蝕刻氣體之蝕刻速度。在一個實施例中,在氨及三氟化氮之 比例維持在超過約3:1的同時,藉由提高或降低三氟化氮之流動速率可提高或減慢蝕刻速度。在另一實施例中,氨及三氟化氮之比例可約為1:1。
氨及三氟化氮氣體可在遠端電漿腔室中被解離為反應性物質。解離物質可在氣相化合形成高反應性氟化銨(NH4F)化合物及/或氟化氫銨(NH4FHF)。此等分子與待處理之基板表面反應。在一個實施例中,首先將一載氣引入該腔室,由此生成載氣之電漿,且隨後將氨及三氟化氮之反應性氣體加入電漿。
據信,在不受理論約束之情況下,蝕刻劑氣體NH4F及/或NH4FHF與氧化矽表面反應以形成產物六氟矽酸銨(NH4)2SiF6、NH3及水。NH3及H2O在處理條件下為蒸汽,且可藉由真空泵將NH3及H2O從腔室中移除。(NH4)2SiF6之薄膜可留在基板表面上。此反應機制可概述如下:NF3+3NH3 → NH4F+NH4FHF+N2
6NH4F+SiO2+熱 → (NH4)2SiF6+2H2O+4NH3
(NH4)2SiF6+熱 → 2NH3+2HF+SiF4
如上所示之反應要求形成(NH4)2SiF6及昇華(NH4)2SiF6為NH3、HF及SiF4兩者之溫度。藉由冷卻基板低於活化,將NH4F呈現至表面上但與氧化矽僅象徵性地(nominally)反應。
方法250可進一步包括如260中所述在偏壓基板的同時,使用低能直接電漿處理基板。直接電漿可包含任何惰性氣體。惰性氣體包括諸如氦氣或氬氣之稀有氣體。直接電 漿形成為充分低能之電漿,以致不可濺鍍基板。換言之,直接電漿為主要電離物質,以便該方向性至少在某種程度上為隨機的。直接電漿可在電漿腔室遠端形成且將其遞送至該腔室,或在該腔室本身之內部形成。
直接電漿可朝向同時進行偏壓之基板流動。基板上之偏壓可為不會促進濺鍍之任何功率水準,諸如在25W與250W之間。偏壓可在不同頻率遞送,諸如從200kHz至60MHz之偏壓,具體實例包括350kHz、13.56MHz、60MHz或以上各者之組合。如上文所揭示,直接電漿為大部分電離之低能電漿,因此在未施加其他力時,直接電漿具有大約隨機定向運動。施加於基板之偏壓吸引電漿中之離子化氣體朝向基板,其中離子化氣體撞擊垂直於離子化氣體運動方向之表面,諸如基板上之通孔或溝道的底部。離子化氣體提供活化能以用於由如先前安置於表面上之NH4F及存在於原生氧化矽層中之SiO2形成(NH4)2SiF6
方法250可進一步包括如262中所述在維持第一溫度的同時將基板曝露於一低壓。在NH4F與SiO2反應後,主要位於通孔及溝道側壁上的未反應NH4F可在一低溫下低壓昇華。低壓可包括允許未反應NH4F脫附之任何壓力,諸如20mTorr之壓力。低壓允許未反應NH4F的脫附。另外,藉由保持低溫,未反應NH4F將不會與剩餘的SiO2反應以在非所要之區域上(諸如在溝道及通孔之側壁上)形成(NH4)2SiF6。未反應前驅體隨後從腔室中移除,以致不影響進一步處理。
方法250可進一步包括如264中所述藉由將基板加 熱至第二溫度以昇華揮發性副產物來移除(NH4)2SiF6。在基板表面上形成薄膜後,可將支撐構件提升至非常接近加熱氣體分配板之退火位置。自氣體分配板輻射之熱可將(NH4)2SiF6之薄膜解離或昇華為揮發性之SiF4、NH3及HF產物。隨後藉由如上所述之真空泵將此等揮發性產物從腔室移除。通常使用75℃或更高之溫度以有效昇華且自基板移除薄膜。較佳地,使用100℃或更高之溫度,諸如在約115℃與約200℃之間之溫度。
方法250可進一步包括如266中所述使惰性氣體流動以將揮發性副產物從腔室中排出。用於將(NH4)2SiF6薄膜解離為揮發性組份之熱能藉由氣體分配板經由對流或輻射傳遞。在一個態樣中,將分配板加熱至100℃與150℃之間之一溫度,諸如約120℃。其他實施例使用低能電漿(諸如,如參考該後處理製程所述之電漿),以增強揮發性副產物之昇華。電漿被均勻地遞送至基板之表面,且該電漿之能級不會濺鍍形成基板之氧化物。據信,在加熱該基板的同時,藉由使用低能電漿可減少用於昇華之活化能。舉例而言,(NH4)2SiF6層可具有特定之厚度,此厚度之(NH4)2SiF6層要求溫度達120℃並超過特定之時段才可昇華。藉由使用低能電漿,(NH4)2SiF6層可在同一時段100℃溫度下昇華或在較短時段120℃溫度下昇華。
該方法可進一步包括如268中所述決定底表面是否已達到所要的厚度。若尚未達成所要之蝕刻速度,則可將基板冷卻至第一溫度,且重新開始該製程。基於選擇性與方向 性,可將該製程重複數次,諸如將該製程重複10次,以達成所要之結果。另外,儘管在各週期中重複一般步驟,個別步驟可為任何所揭示之實施例,而無需考慮在該步驟中所選擇的前述實施例。舉例而言,若在第一週期中遞送至具有100W偏壓之基板的為氦電漿,則第二週期可為遞送至具有50W偏壓之基板的氬電漿。
如270中所述,若已達成所要之蝕刻速度,則可結束該製程。淨化且排空處理腔室。隨後藉由下放基板構件至移送位置,鬆開基板,且將通過流量閥開口移送基板,將處理基板從腔室中移除。
在不受理論約束之情況下,據信化學蝕刻速度在低溫下實際為零,因為NH4F蝕刻劑沉積但不形成(NH4)2SiF6。在標準NH4F的蝕刻製程期間,基板將維持在低於40℃之一溫度下,諸如在25℃與40℃之間的溫度。在此溫度範圍之間,NH4F與基板上之氧化層之間的反應被認為是反應受限,使得較高水準之反應物將導致氧化層之增加及均勻蝕刻。當溫度升高低於反應溫度時,沉積速度不再反映(NH4)2SiF6之形成。因此,氧化矽區域具有存在反應物,但不具有製造該產物所要求之能量。然而,由於藉由惰性電漿提供之方向性能量,已使用惰性電漿後處理之區域形成(NH4)2SiF6。因而,溫度低於15℃時,氧化矽在惰性電漿之非目的地區域(例如通孔及溝道之側壁)中未被蝕刻,且該氧化矽於目的地區域中(例如在基板之上表面及溝道之底部)被蝕刻。
應著重注意,相對於可安置於基板之上的其他層, 蝕刻製程對於氧化矽之蝕刻進一步具有選擇性。NH4F蝕刻劑將蝕刻氧化矽實質上不蝕刻諸如氮化矽或金屬矽化物層。實驗性地判定SiO2及SiN之間的選擇率大於7:1,且在一些實例中兩者之間的選擇率大於9:1。SiO2與Si之選擇率至少大於5:1。因此,上述方法為原生氧化物之蝕刻提供選擇性及方向性兩者。
第3A圖至第3D圖為根據一或更多實施例蝕刻基板300的圖解表示。第3A圖圖示根據一實施例具有原生氧化物層303之基板300。基板300可為含矽基板,諸如晶態矽基板。基板300具有上表面302。上表面302具有形成於該上表面302上之表面污染物,諸如原生氧化物層303。在一個實施例中,原生氧化物層為形成於含矽基板上的氧化矽層。原生氧化物層303可為在腔室之間移送之結果(亦即,曝露至大氣中)。基板300可進一步具有形成於其中的通孔及溝道,諸如通孔308。原生氧化物層303可沉積於特徵之側壁表面306及特徵之底表面304之上。如上所述,基板300可定位於處理腔室中。
第3B圖圖示根據一個實施例在低溫處理期間具有NH4F蝕刻劑307之基板。儘管為清楚之目的所描述的為NH4F蝕刻劑,但應瞭解,蝕刻劑包括在電漿中由氨及三氟化氮氣體所形成的所有組份,諸如,如參考第2圖所描述之NH4F(HF)。NH4F蝕刻劑307可等形地沉積於原生氧化物表面303上。在低於15℃之溫度(諸如10℃)下執行此步驟時,NH4F蝕刻劑將不會與原生氧化物層303反應形成 (NH4)2SiF6。在一個實施例中,NH4F蝕刻劑307應存在於基板之表面,以在儘可能短的時間內防止自發形成(NH4)2SiF6
第3C圖圖示根據一個實施例在電漿處理期間之基板300。如以上參考實施例所描述,使用低能直接電漿310處理基板300。電漿310可活化頂表面及頂表面304上之NH4F蝕刻劑307以形成蝕刻劑層312。蝕刻劑層包含從電漿活化而來的(NH4)2SiF6,以及未反應NH4F蝕刻劑兩者。應將基板維持在低於15℃之溫度下,諸如10℃,以防止側壁上之NH4F蝕刻劑307之活性。沉積在側壁表面306上之NH4F蝕刻劑307很大程度不受電漿310影響。基板300內之偏壓為電漿310提供方向性,以防止電漿310移向側壁表面306。遞送基板之偏壓可在25W與200W之間。
第3D圖圖示根據一個實施例使用NH4F蝕刻劑蝕刻後的基板300。(NH4)2SiF6薄膜312在頂表面及底表面304上形成及自頂表面及底表面304形成後,在維持溫度低於15℃或較佳地低於10℃的同時,剩餘的NH4F蝕刻劑307藉由低壓從表面脫附。其他實施例可包括改變壓力或溫度,以使NH4F蝕刻劑307從側壁表面306之脫附最佳化。在另一實施例中,將溫度增加至高於NH4F蝕刻劑307之露點溫度,諸如超過70℃。以此方式,在防止基板300之側壁表面306上的NH4F蝕刻劑307之吸附的同時增加脫附速度。
然後,基板經退火以昇華(NH4)2SiF6薄膜,因此曝露清潔表面314。將基板300加熱至第二溫度,諸如高於約75℃之溫度。在一個實施例中,第二溫度可為高於約100℃。 側壁表面306之厚度及組份實質上未改變。
第4圖圖示根據一個實施例之氧化矽及氮化矽隨基座溫度而變化的蝕刻速度。蝕刻速度經測量且如圖中所示以氧化蝕刻速度埃/秒對攝氏溫度繪出。與氧化矽相比,所示之氮化矽在任何溫度下無實質蝕刻。在15℃與30℃之間之溫度下,在有NH4F參與之情況下,氧化矽蝕刻成線性增加。從30℃至約70℃,氧化矽表面減少,直到氧化矽之蝕刻速度達到氮化矽之蝕刻速度。應相信,在30℃以上,氧化矽蝕刻速度之減慢與在(NH4)2SiF6形成之前基板表面的NH4F之脫附的增加有關。在高於70℃之溫度下,未處理表面上之蝕刻速度實質上低於先前溫度中未處理表面的蝕刻速度或低於已處理表面之蝕刻速度。據信,在此溫度或高於此溫度,吸附速度等於脫附速度。因此,最少量的(NH4)2SiF6形成於氧化矽上。因此,藉由將沉積之NH4F的溫度維持在低於15℃或高於70℃,氧化矽上在有NH4F的情況下(NH4)2SiF6的形成可經控制以用於方向性蝕刻。
結論
本文所描述之實施例係關於方向性移除原生氧化物形成之表面的方法。以上實施例顯示後處理表面比未處理表面優先蝕刻。SiO2原生地形成於矽表面,且為通孔及溝道中之適當沉積必需移除SiO2。儘管如此,重要的是避免現代通孔及溝道之橫截面尺寸改變,該改變可導致裝置故障。NH4F在低溫下之沉積將在(NH4)2SiF6之有限形成的情況下有效地在氧化矽上等形沉積NH4F。隨後,藉由使用低能惰性電漿偏 壓基板,(NH4)2SiF6層將優先於側壁表面形成在底部及頂部水平面上。隨後之退火將在不影響通孔或溝道側壁上之未處理的SiO2之情況下有效地用於移除電漿處理SiO2
儘管上述內容針對本發明之實施例,在不脫離本發明之基本範疇的情況下,可設計本發明之其他及另外之實施例,且本發明之範疇由以下申請專利範圍之範疇判定。
300‧‧‧基板
302‧‧‧上表面
303‧‧‧原生氧化物層
304‧‧‧底表面
306‧‧‧側壁表面
307‧‧‧蝕刻劑
308‧‧‧通孔
310‧‧‧低能直接電漿
312‧‧‧(NH4)2SiF6薄膜
314‧‧‧清潔表面

Claims (20)

  1. 一種處理基板之方法,該方法包含以下步驟:於一處理腔室中將一含矽基板冷卻至一溫度,該溫度低於氟化銨(NH4F)或氟化氫銨(NH4F(HF))之反應溫度;在將該基板冷卻至低於反應溫度之該溫度後,將該基板之表面曝露於NH4F或NH4F(HF);以及在將該基板之表面曝露於NH4F或NH4F(HF)後,於偏壓該基板的同時將一電漿遞送至該基板之表面,該電漿係為主要電離的(primarily ionized)。
  2. 如請求項1所述之方法,進一步包含以下步驟:在將該基板之該表面曝露於NH4F的同時,將該基板之該表面冷卻至15℃或低於15℃之一溫度。
  3. 如請求項1所述之方法,進一步包含退火該基板之步驟,其中在退火該基板之前,將該遞送該電漿之步驟及該曝露至NH4F之步驟重複複數次。
  4. 如請求項1所述之方法,進一步包含以下步驟:在遞送該電漿之同時,將該基板維持在15℃或低於15℃之溫度下。
  5. 如請求項1所述之方法,其中該電漿包含一惰性電漿。
  6. 如請求項1所述之方法,進一步包含以下步驟:將該基 板退火至100℃以上之一溫度。
  7. 如請求項1所述之方法,其中該NH4F或該NH4F(HF)係由遠端電漿形成。
  8. 如請求項1所述之方法,進一步包含以下步驟:以從200kHz至60MHz之一頻率偏壓該基板。
  9. 如請求項1所述之方法,其中該NH4F或該NH4F(HF)係使用一氣體混合物形成,該氣體混合物分別包含3:1比例之氨(NH3)及三氟化氮(NF3)。
  10. 一種處理基板之方法,該方法包含以下步驟:在一第一壓力下於一處理腔室中將一含矽基板冷卻至一第一溫度,該第一溫度係低於氟化銨(NH4F)或氟化氫銨(NH4F(HF))之反應溫度,該含矽基板包含:一曝露表面,具有在該曝露表面中形成的一或更多特徵;以及一原生氧化物層,該原生氧化物層形成在該曝露表面上;在該第一溫度下,將該基板之該表面曝露於氟化銨(NH4F);偏壓該基板;將該基板曝露於一直接電漿中,以有選擇地在該等特徵 之頂表面和底表面上形成一或更多揮發性產物;在一第二溫度下將該基板曝露於一第二壓力,以從該基板之該表面昇華該未反應NH4F;以及加熱該基板至一第三溫度,該第三溫度高於該第一溫度,以昇華該一或更多揮發性產物。
  11. 如請求項10所述之方法,其中該第一溫度低於15℃。
  12. 如請求項10所述之方法,其中該第二溫度高於70℃。
  13. 如請求項10所述之方法,其中該第二溫度低於15℃。
  14. 如請求項10所述之方法,其中該第三溫度為一高於100℃之溫度。
  15. 如請求項10所述之方法,其中包含NH4F之一電漿為遠端形成。
  16. 如請求項10所述之方法,該方法進一步包含以下步驟:在將該基板曝露於一直接電漿的同時,將該基板曝露於一第三壓力並維持該第一溫度,該第三壓力允許未反應NH4F之脫附。
  17. 如請求項10所述之方法,其中該NH4F係由包含氨(NH3) 及三氟化氮(NF3)之一氣體混合物形成。
  18. 如請求項17所述之方法,其中該氣體混合物係由氨(NH3)及三氟化氮(NF3)分別以3:1比例混合而成。
  19. 如請求項10所述之方法,其中該基板之該表面進一步曝露於氟化氫銨(NH4F(HF))。
  20. 如請求項10所述之方法,其中第二壓力低於該第一壓力。
TW102133545A 2012-10-03 2013-09-16 使用低溫蝕刻劑沉積與電漿後處理的方向性二氧化矽蝕刻 TWI591712B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261744909P 2012-10-03 2012-10-03
US201361874807P 2013-09-06 2013-09-06

Publications (2)

Publication Number Publication Date
TW201417167A TW201417167A (zh) 2014-05-01
TWI591712B true TWI591712B (zh) 2017-07-11

Family

ID=50435323

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102133545A TWI591712B (zh) 2012-10-03 2013-09-16 使用低溫蝕刻劑沉積與電漿後處理的方向性二氧化矽蝕刻

Country Status (5)

Country Link
US (1) US9202745B2 (zh)
KR (1) KR102234458B1 (zh)
CN (1) CN104685610B (zh)
TW (1) TWI591712B (zh)
WO (1) WO2014055236A1 (zh)

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
TWI604528B (zh) 2012-10-02 2017-11-01 應用材料股份有限公司 使用電漿預處理與高溫蝕刻劑沉積的方向性二氧化矽蝕刻
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
US9362130B2 (en) 2013-03-01 2016-06-07 Applied Materials, Inc. Enhanced etching processes using remote plasma sources
US9543208B2 (en) * 2014-02-24 2017-01-10 Infineon Technologies Ag Method of singulating semiconductor devices using isolation trenches
US9309598B2 (en) 2014-05-28 2016-04-12 Applied Materials, Inc. Oxide and metal removal
US9355922B2 (en) 2014-10-14 2016-05-31 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
US10224210B2 (en) 2014-12-09 2019-03-05 Applied Materials, Inc. Plasma processing system with direct outlet toroidal plasma source
US11257693B2 (en) 2015-01-09 2022-02-22 Applied Materials, Inc. Methods and systems to improve pedestal temperature control
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9728437B2 (en) 2015-02-03 2017-08-08 Applied Materials, Inc. High temperature chuck for plasma processing systems
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US9691645B2 (en) 2015-08-06 2017-06-27 Applied Materials, Inc. Bolted wafer chuck thermal management systems and methods for wafer processing systems
US9349605B1 (en) 2015-08-07 2016-05-24 Applied Materials, Inc. Oxide etch selectivity systems and methods
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
US10522371B2 (en) 2016-05-19 2019-12-31 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US9865484B1 (en) 2016-06-29 2018-01-09 Applied Materials, Inc. Selective etch using material modification and RF pulsing
US10062575B2 (en) 2016-09-09 2018-08-28 Applied Materials, Inc. Poly directional etch by oxidation
US10629473B2 (en) 2016-09-09 2020-04-21 Applied Materials, Inc. Footing removal for nitride spacer
US10504717B2 (en) 2016-09-16 2019-12-10 Applied Materials, Inc. Integrated system and method for source/drain engineering
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
US9934942B1 (en) 2016-10-04 2018-04-03 Applied Materials, Inc. Chamber with flow-through source
US10062579B2 (en) 2016-10-07 2018-08-28 Applied Materials, Inc. Selective SiN lateral recess
US10163696B2 (en) 2016-11-11 2018-12-25 Applied Materials, Inc. Selective cobalt removal for bottom up gapfill
US9768034B1 (en) 2016-11-11 2017-09-19 Applied Materials, Inc. Removal methods for high aspect ratio structures
US10242908B2 (en) 2016-11-14 2019-03-26 Applied Materials, Inc. Airgap formation with damage-free copper
US10026621B2 (en) 2016-11-14 2018-07-17 Applied Materials, Inc. SiN spacer profile patterning
US10566206B2 (en) 2016-12-27 2020-02-18 Applied Materials, Inc. Systems and methods for anisotropic material breakthrough
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10403507B2 (en) 2017-02-03 2019-09-03 Applied Materials, Inc. Shaped etch profile with oxidation
US10319739B2 (en) 2017-02-08 2019-06-11 Applied Materials, Inc. Accommodating imperfectly aligned memory holes
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
US10319649B2 (en) 2017-04-11 2019-06-11 Applied Materials, Inc. Optical emission spectroscopy (OES) for remote plasma monitoring
JP7176860B6 (ja) 2017-05-17 2022-12-16 アプライド マテリアルズ インコーポレイテッド 前駆体の流れを改善する半導体処理チャンバ
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US10049891B1 (en) 2017-05-31 2018-08-14 Applied Materials, Inc. Selective in situ cobalt residue removal
US10497579B2 (en) 2017-05-31 2019-12-03 Applied Materials, Inc. Water-free etching methods
US10920320B2 (en) 2017-06-16 2021-02-16 Applied Materials, Inc. Plasma health determination in semiconductor substrate processing reactors
US10541246B2 (en) 2017-06-26 2020-01-21 Applied Materials, Inc. 3D flash memory cells which discourage cross-cell electrical tunneling
CN109216383A (zh) * 2017-07-07 2019-01-15 联华电子股份有限公司 半导体存储装置的形成方法
US10727080B2 (en) 2017-07-07 2020-07-28 Applied Materials, Inc. Tantalum-containing material removal
US10541184B2 (en) 2017-07-11 2020-01-21 Applied Materials, Inc. Optical emission spectroscopic techniques for monitoring etching
TWI794238B (zh) * 2017-07-13 2023-03-01 荷蘭商Asm智慧財產控股公司 於單一加工腔室中自半導體膜移除氧化物及碳之裝置及方法
US10354889B2 (en) 2017-07-17 2019-07-16 Applied Materials, Inc. Non-halogen etching of silicon-containing materials
US10043674B1 (en) 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
US10170336B1 (en) * 2017-08-04 2019-01-01 Applied Materials, Inc. Methods for anisotropic control of selective silicon removal
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
US10283324B1 (en) 2017-10-24 2019-05-07 Applied Materials, Inc. Oxygen treatment for nitride etching
US10128086B1 (en) 2017-10-24 2018-11-13 Applied Materials, Inc. Silicon pretreatment for nitride removal
US10424487B2 (en) 2017-10-24 2019-09-24 Applied Materials, Inc. Atomic layer etching processes
US10256112B1 (en) 2017-12-08 2019-04-09 Applied Materials, Inc. Selective tungsten removal
US10903054B2 (en) 2017-12-19 2021-01-26 Applied Materials, Inc. Multi-zone gas distribution systems and methods
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10679870B2 (en) 2018-02-15 2020-06-09 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
TWI766433B (zh) 2018-02-28 2022-06-01 美商應用材料股份有限公司 形成氣隙的系統及方法
US10593560B2 (en) 2018-03-01 2020-03-17 Applied Materials, Inc. Magnetic induction plasma source for semiconductor processes and equipment
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
US10497573B2 (en) 2018-03-13 2019-12-03 Applied Materials, Inc. Selective atomic layer etching of semiconductor materials
US10573527B2 (en) 2018-04-06 2020-02-25 Applied Materials, Inc. Gas-phase selective etching systems and methods
US10490406B2 (en) 2018-04-10 2019-11-26 Appled Materials, Inc. Systems and methods for material breakthrough
US10699879B2 (en) 2018-04-17 2020-06-30 Applied Materials, Inc. Two piece electrode assembly with gap for plasma control
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
US12272527B2 (en) 2018-05-09 2025-04-08 Asm Ip Holding B.V. Apparatus for use with hydrogen radicals and method of using same
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
US10755941B2 (en) 2018-07-06 2020-08-25 Applied Materials, Inc. Self-limiting selective etching systems and methods
US10672642B2 (en) 2018-07-24 2020-06-02 Applied Materials, Inc. Systems and methods for pedestal configuration
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
JP7336873B2 (ja) * 2018-11-30 2023-09-01 東京エレクトロン株式会社 基板処理方法
CN111261514B (zh) * 2018-11-30 2024-09-24 东京毅力科创株式会社 基片处理方法
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes
KR102782866B1 (ko) 2020-02-06 2025-03-17 어플라이드 머티어리얼스, 인코포레이티드 박막 증착 동안에 막 특성들을 조정하기 위한 방법 및 장치
CN116180045A (zh) * 2022-12-07 2023-05-30 拓荆科技(上海)有限公司 一种紫外固化腔体的清洁方法
US20240379372A1 (en) * 2023-05-10 2024-11-14 Tokyo Electron Limited Method for ion-assisted self-limited conformal etch

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6187151B1 (en) * 1997-01-02 2001-02-13 Micron Technology, Inc. Method of in-situ cleaning and deposition of device structures in a high density plasma environment
TW394989B (en) * 1997-10-29 2000-06-21 Matsushita Electronics Corp Semiconductor device manufacturing and reaction room environment control method for dry etching device
US20070123051A1 (en) * 2004-02-26 2007-05-31 Reza Arghavani Oxide etch with nh4-nf3 chemistry
US20050230350A1 (en) * 2004-02-26 2005-10-20 Applied Materials, Inc. In-situ dry clean chamber for front end of line fabrication
KR20060133606A (ko) * 2005-06-21 2006-12-27 삼성전자주식회사 콘택홀 세정방법 및 이를 이용한 반도체 소자의 제조방법
JP2008088529A (ja) * 2006-10-04 2008-04-17 Ulvac Japan Ltd 膜形成方法および膜形成装置
US8252194B2 (en) * 2008-05-02 2012-08-28 Micron Technology, Inc. Methods of removing silicon oxide
KR101566922B1 (ko) * 2009-02-16 2015-11-09 삼성전자주식회사 저스트 드라이 에칭과 케미컬 드라이 에칭을 조합한 반도체소자의 금속 실리사이드막 형성 방법
US8980761B2 (en) * 2012-10-03 2015-03-17 Applied Materials, Inc. Directional SIO2 etch using low-temperature etchant deposition and plasma post-treatment

Also Published As

Publication number Publication date
US9202745B2 (en) 2015-12-01
KR102234458B1 (ko) 2021-03-30
CN104685610A (zh) 2015-06-03
CN104685610B (zh) 2018-08-14
WO2014055236A1 (en) 2014-04-10
KR20150064181A (ko) 2015-06-10
TW201417167A (zh) 2014-05-01
US20140363979A1 (en) 2014-12-11

Similar Documents

Publication Publication Date Title
TWI591712B (zh) 使用低溫蝕刻劑沉積與電漿後處理的方向性二氧化矽蝕刻
KR102140955B1 (ko) 플라즈마 사전-처리 및 고온 에천트 증착을 이용한 방향성 SiO₂에칭
US9177780B2 (en) Directional SiO2 etch using plasma pre-treatment and high-temperature etchant deposition
CN101840884B (zh) 衬底的蚀刻方法以及系统
US9240315B1 (en) CVD oxide surface pre-conditioning by inductively coupled O2 plasma
US7994002B2 (en) Method and apparatus for trench and via profile modification
TWI715650B (zh) 基板處理設備及方法
JP7109165B2 (ja) エッチング方法
JP7401593B2 (ja) 空隙を形成するためのシステム及び方法
KR101882531B1 (ko) 기판 처리 방법 및 기판 처리 장치
TW201140686A (en) Enhanced passivation process to protect silicon prior to high dose implant strip
KR102244356B1 (ko) 기판 처리 방법
JP2017152531A (ja) 基板処理方法
KR101725711B1 (ko) 에칭 방법 및 기록 매체
CN112635317A (zh) 蚀刻方法、损伤层的去除方法和存储介质
US8980761B2 (en) Directional SIO2 etch using low-temperature etchant deposition and plasma post-treatment
TW202032659A (zh) 蝕刻方法、蝕刻殘渣之去除方法及記憶媒體
JP2025517645A (ja) 新規な化学及び表面改質による、シリコン-ゲルマニウム合金ならびに誘電体を超えるシリコンの選択的及び等方性エッチング
US20250285874A1 (en) Surface treatment method, dry etching method, cleaning method, semiconductor device manufacturing method, and etching device
US20130095665A1 (en) Systems and methods for processing substrates