TWI668771B

TWI668771B - 晶片封裝體的製造方法

Info

Publication number: TWI668771B
Application number: TW107134514A
Authority: TW
Inventors: 賴建志; Chienchih Lai; 林泓彣; Hungwen Lin
Original assignee: 典琦科技股份有限公司; Comchip Technology Co., Ltd.
Priority date: 2018-09-28
Filing date: 2018-09-28
Publication date: 2019-08-11
Also published as: TW202013535A; US10665509B2; US20200105601A1

Abstract

一種晶片封裝體的製造方法包含以下操作。提供晶圓，此晶圓具有一上表面及與其相對之一下表面，且包含多個導電凸塊位於上表面上。切割晶圓之上表面以形成多個凹槽。形成第一絕緣層於上表面上及凹槽內，並暴露出導電凸塊。形成表面處理層於導電凸塊上，且表面處理層的頂表面高於第一絕緣層的頂表面。由下表面朝上表面薄化晶圓，使凹槽內之第一絕緣層由下表面暴露出來。形成第二絕緣層於下表面下方。沿著各凹槽之一中心切割第一絕緣層和第二絕緣層，以形成多個晶片封裝體。

Description

晶片封裝體的製造方法

本發明係關於一種晶片封裝體的製造方法。

傳統的晶片封裝製程係對切割自晶圓的半導體晶粒逐一進行封裝，相當耗時費工。或者，將切割自晶圓的半導體晶粒逐一排列於載板上進行封裝後重新切割成晶片封裝體，這種晶片封裝體的製造方法也相當耗時費工，且容易產生對位偏移的問題。

有鑑於此，本發明之一目的在於提出一種可解決上述問題之晶片封裝體的製造方法。

本發明之一態樣是提供一種晶片封裝體的製造方法包含以下步驟：首先，提供晶圓，此晶圓具有一上表面及與其相對之一下表面，且包含多個導電凸塊位於上表面上。切割晶圓之上表面以形成多個凹槽。形成第一絕緣層於上表面上及凹槽內，並暴露出導電凸塊。形成一表面處理層於導電凸塊上，且表面處理層的頂表面高於第一絕緣層的頂表面。由下表面朝上表面薄化晶圓，使凹槽內之第一絕緣層由下表面暴露出來。形成第二絕緣層於下表面下方。沿著各凹槽之一中心切割第一絕緣層和第二絕緣層，以形成多個晶片封裝體。

根據本發明一實施方式，表面處理層具有一高度為2至10微米。

根據本發明一實施方式，在形成第一絕緣層的步驟之後且在薄化晶圓的步驟之前，更包含：形成一黏著層覆蓋第一絕緣層和表面處理層；以及形成一載板於黏著層上。

根據本發明一實施方式，在形成第二絕緣層的步驟之後且在沿著各凹槽切割第一絕緣層和第二絕緣層的步驟之前，更包含：移除載板及黏著層。

根據本發明一實施方式，在薄化晶圓的步驟之後，晶圓和表面處理層具有第一總厚度為100至150微米。

根據本發明一實施方式，在形成第二絕緣層的步驟之後，晶圓、表面處理層和第二絕緣層具有第二總厚度為120至210微米。

根據本發明一實施方式，沿著各凹槽切割第一絕緣層和第二絕緣層的一切割寬度為15至22微米。

根據本發明一實施方式，各導電凸塊具有一高度為20至45微米。

根據本發明一實施方式，各凹槽具有一寬度為50至70微米，且具有一深度為150至200微米。

根據本發明一實施方式，在提供晶圓的步驟之後，此晶圓具有一厚度為525至725微米。

100‧‧‧方法

20‧‧‧晶圓

20T‧‧‧厚度

210‧‧‧上表面

220‧‧‧下表面

230‧‧‧導電凸塊

230H‧‧‧高度

240‧‧‧凹槽

240C‧‧‧中心

240D‧‧‧深度

240W‧‧‧寬度

250‧‧‧第一絕緣層

250S‧‧‧頂表面

260‧‧‧表面處理層

260H‧‧‧高度

260S‧‧‧頂表面

270‧‧‧第二絕緣層

310‧‧‧黏著層

320‧‧‧載板

CW‧‧‧切割寬度

T_f1‧‧‧第一總厚度

T_f2‧‧‧第二總厚度

S110、S120、S130、S140、S150、S160、S170‧‧‧步驟

為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖繪示本發明之一實施方式之晶片封裝體製造方法的流程圖。

第2A至2F圖繪示本發明一實施方式之晶片封裝體製造方法中各製程階段的剖面示意圖。

第3A至3C圖繪示本發明另一實施方式之晶片封裝體製造方法中各製程階段的剖面示意圖。

為了使本揭示內容的敘述更加詳盡與完備，下文針對了本發明的實施態樣與具體實施例提出了說明性的描述；但這並非實施或運用本發明具體實施例的唯一形式。以下所揭露的各實施例，在有益的情形下可相互組合或取代，也可在一實施例中附加其他的實施例，而無須進一步的記載或說明。

在以下描述中，將詳細敘述許多特定細節以使讀者能夠充分理解以下的實施例。然而，可在無此等特定細節之情況下實踐本發明之實施例。在其他情況下，為簡化圖式，熟知的結構與裝置僅示意性地繪示於圖中。

本發明之一態樣是提供一種晶片封裝體的製造方法，藉由此製造方法可以減少製程時數和成本，也不會產生對位偏移的問題。第1圖繪示本發明之一實施方式之晶片封裝體的製造方法的流程圖。第2A至2E圖繪示本發明一實施方式之晶片封裝體的製造方法中各製程階段的剖面示意圖。如第1圖所示，方法100包含步驟S110、步驟S120、步驟S130、步驟S140、步驟S150及步驟S160。

在步驟S110中，提供晶圓20，如第2A圖所示。具體的說，晶圓20具有一上表面210及與其相對之一下表面220，且晶圓20包含多個導電凸塊230位於上表面210上。在一實施例中，晶圓20可包含矽(silicon)、鍺(Germanium)或III-V族元素，但不以此為限。在多個實施例中，晶圓20包含多個導電墊(圖未示)位於上表面210上，且上述導電凸塊230位於導電墊上。在一些實施例中，晶圓20具有一厚度20T為525至725微米，例如可為550微米、575微米、600微米、625微米、650微米、675微米或700微米。

在一實施例中，導電凸塊230各自具有一高度230H為20至45微米，例如可為22微米、24微米、26微米、28微米、30微米、32微米、34微米、36微米、38微米、40微米或42微米。在多個實施例中，形成導電凸塊230的方法例如包括下列步驟。首先，在晶圓20的上表面210上形成一圖案化罩幕(圖未示)，而圖案化罩幕具有多個開口(圖未示)，以使晶圓20上表面210的一部分由開口中暴露出來。之後，藉由電鍍製程在開口中形成導電凸塊230。在一些實施例中，導電凸塊230包含金(gold)、錫(tin)、銅(copper)、鎳(nickel)或其他合適的金屬材料。

在步驟S120中，切割晶圓20之上表面210以形成多個凹槽240，如第2B圖所示。在多個實施例中，可使用刀輪切割、雷射切割或水刀切割來實現此步驟S120。在一實施例中，各凹槽240具有一寬度240W為50至70微米，且具有一深度240D為150至200微米。舉例來說，寬度240W可以為52微米、54微米、56微米、58微米、60微米、62微米、64微米、66微米或68微米，且深度240D可以為155微米、160微米、165微米、170微米、175微米、180微米、185微米、190微米或195微米，但不限於此。

在步驟S130中，形成第一絕緣層250於上表面210上及凹槽240內，並暴露出導電凸塊230，如第2C圖所示。在一些實施例中，第一絕緣層250所使用的材料可以是聚亞醯胺(polyimide)、環氧樹脂(Epoxy)或其它合適之絕緣材料。在一實施例中，可以藉由底膠填充(underfill)的方式來形成第一絕緣層250。或者，可以先藉由印刷、塗佈或封膠(molding)的方式填充凹槽240並全面覆蓋晶圓20的上表面210，然後再藉由平坦化製程，例如化學機械研磨、機械刷磨、平坦性化學蝕刻、拋光製程、電解蝕刻或電解拋光蝕刻等，使得導電凸塊230暴露出來。

在步驟S140中，形成表面處理層260於導電凸塊230上，且表面處理層260的頂表面260S高於第一絕緣層 250的頂表面250S，如第2D圖所示。在一些實施例中，表面處理層260可為單層結構或是由不同材料之子層所組成的多層結構，其中單層結構例如可為鎳層或錫層等，多層結構例如可為鎳金層等，但不限於此。在多個實例中，表面處理層260具有一高度260H為2至10微米，例如，3微米、4微米、5微米、6微米、7微米、8微米或9微米。表面處理層260的形成方法包括但不限於物理方式，例如電鍍鎳金和噴錫，或者化學方式，例如化鎳浸金(Electroless Nickel Immersion Gold，ENIG)。

在步驟S150中，由下表面220朝上表面210薄化晶圓20，使凹槽240內之第一絕緣層250由下表面220暴露出來，如第2E圖所示。薄化晶圓20的方式例如可以使用化學機械研磨(chemical-mechanical polishing)、乾蝕刻等適當的製程方法進行，以讓最後形成的晶片封裝體具有較小的尺寸。在一些實施例中，在薄化晶圓20的步驟S150之後，晶圓20和表面處理層260具有第一總厚度T_f1為100至150微米，例如110微米、115微米、120微米、125微米、130微米、135微米、140微米或145微米。在完成此步驟S150之後，晶圓20被分開成多個晶片，且這些晶片藉由凹槽240中的第一絕緣層250使得晶片之間的相對位置維持不變。如此，可以解決先前技術中對位偏移的問題。

在步驟S160中，形成第二絕緣層270於下表面220下方，如第2F圖所示。在多個實施例中，第二絕緣層270的材料可以與第一絕緣層250的材料相同或相似。在一些實施例中，形成第二絕緣層270的方法可與形成第一絕緣層250的方法相同。於本實施例中，在形成第二絕緣層270的步驟S160之後，晶圓20、表面處理層260和第二絕緣層270具有第二總厚度T_f2為120至210微米，例如可為125微米、130微米、135微米、140微米、145微米、150微米、155微米、160微米、165微米、170微米、175微米、180微米、185微米、190微米、195微米、200微米或205微米。

在某些實施例中，可以在形成第二絕緣層270的步驟S160之後，在每個之晶片的第二絕緣層270上設置雷射標記(Laser Mark)(圖未示)，用以標示後續形成的晶片封裝體的產品名稱。

在步驟S170中，沿著各凹槽240切割第一絕緣層250和第二絕緣層270，以形成多個晶片封裝體，如第2F圖所示。在一實施例中，例如可沿著各凹槽240的中心240C切割第一絕緣層250和第二絕緣層270，以形成多個晶片封裝體。在多個實施例中，可使用刀輪切割、雷射切割或水刀切割來實現此步驟S170。於本實施例中，沿著各凹槽240切割第一絕緣層250和第二絕緣層270的切割寬度CW為15至22微米，例如可為15.5微米、16.0微米、16.5微米、17.0微米、17.5微米、18.0微米、18.5微米、19.0微米、19.5微米、20.0微米、20.5微米、21.0微米或21.5微米。

在多個實例中，晶片封裝體可用以封裝光感測元件或發光元件。然其應用不限於此，舉例來說，其可應用於各種包含離散元件、主動元件或被動元件(active or passive elements)、數位電路或類比電路(digital or analog circuits)等積體電路的電子元件(electronic components)，例如是有關於光電元件(opto electronic devices)、微機電系統(Micro Electro Mechanical System，MEMS)、微流體系統(micro fluidic systems)、或利用熱、光線及壓力等物理量變化來測量的物理感測器(Physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scale package，WSP)製程對影像感測元件、發光二極體(light-emitting diodes，LEDs)或二極體(Diode)、太陽能電池(solar cells)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators)、表面聲波元件(surface acoustic wave devices)、壓力感測器(process sensors)或噴墨頭(ink printer heads)等半導體晶片進行封裝。

以下簡述根據本發明另一實施方式之晶片封裝體的製造方法。第3A至3C圖繪示本發明另一實施方式之晶片封裝體製造方法中各製程階段的剖面示意圖。請參閱第3A圖，可在步驟S140之後且在步驟S150之前，形成一黏著層310覆蓋第一絕緣層250和表面處理層260，接著形成一載板320於黏著層310上。黏著層310能減少後續薄化製程中產生的應力，因此降低了晶圓破裂的風險。在一實施例中，黏著層310包含紫外光解膠(UV release adhesive)或熱釋放膠(thermal release adhesive)。在一實施例中，形成黏著層310的方式例如可以是旋轉塗佈(spin coating)，但不以此方式為限。載板320可以對晶圓20提供較佳的保護效果，因此，載板320可以是硬質絕緣基板，比如是玻璃基板、陶瓷基板、藍寶石基板或石英基板，但不限於此。

接著，在形成如第3A圖的結構之後，繼續執行步驟S150以及步驟S160，而得到第3B圖繪示的結構。有關步驟S150以及步驟S160的詳細描述在此不再贅述。然後，請參閱第3C圖，在形成第二絕緣層270的步驟S160之後，移除載板320及黏著層310。詳細的說，可以藉由紫外光照射或加熱黏著層310，使得載板320可以隨著黏著層310的黏性下降得以一併脫落。在完成如第3C圖所示的結構之後，繼續執行步驟S170，以形成多個晶片封裝體。

綜上所述，本發明之晶片封裝體的製造方法不但可以減少製程時數和成本，也不會產生對位偏移的問題。

雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims

一種晶片封裝體的製造方法，包含：提供一晶圓，該晶圓具有一上表面及與其相對之一下表面，且該晶圓包含多個導電凸塊位於該上表面上；切割該晶圓之該上表面以形成多個凹槽；形成一第一絕緣層於該上表面上及該些凹槽內，並暴露出該些導電凸塊；形成一表面處理層於該些導電凸塊上，且該表面處理層之一頂表面高於該第一絕緣層之一頂表面；形成一黏著層覆蓋該第一絕緣層和該表面處理層；形成一載板於該黏著層上；由該下表面朝該上表面薄化該晶圓，使該些凹槽內之該第一絕緣層由該下表面暴露出來；形成一第二絕緣層於該下表面下方；以及沿著各該凹槽切割該第一絕緣層和該第二絕緣層，以形成多個晶片封裝體。
如請求項1所述之晶片封裝體的製造方法，其中該表面處理層具有一高度為2至10微米。
如請求項1所述之晶片封裝體的製造方法，在形成該第二絕緣層的步驟之後且在沿著各該凹槽切割該第一絕緣層和該第二絕緣層的步驟之前，更包含：移除該載板及該黏著層。
如請求項1所述之晶片封裝體的製造方法，其中在薄化該晶圓的步驟之後，該晶圓和該表面處理層具有一第一總厚度為100至150微米。
如請求項1所述之晶片封裝體的製造方法，其中在形成該第二絕緣層的步驟之後，該晶圓、該表面處理層和該第二絕緣層具有一第二總厚度為120至210微米。
如請求項1所述之晶片封裝體的製造方法，其中沿著各該凹槽切割該第一絕緣層和該第二絕緣層的一切割寬度為15至22微米。
如請求項1所述之晶片封裝體的製造方法，其中各該導電凸塊具有一高度為20至45微米。
如請求項1所述之晶片封裝體的製造方法，其中各該凹槽具有一寬度為50至70微米，且具有一深度為150至200微米。
如請求項1所述之晶片封裝體的製造方法，在提供該晶圓的步驟之後，該晶圓具有一厚度為525至725微米。