TWI662673B - 導線框架及其製造方法、以及半導體裝置及其製造方法 - Google Patents

Abstract

導線框架(10)，係具備有：晶粒墊(11)，係搭載有半導體元件(21)；和複數之長外周導線部(12A)以及短外周導線部(12B)，係被設置於晶粒墊(11)之周圍，並分別包含有第1端子部(53)；和連接環(14)，係被配置在晶粒墊(11)和長外周導線部(12A)以及短外周導線部(12B)之間，並包圍晶粒墊(11)。複數之內側導線部(26A~26D)，係包含有長內側導線部(26A、26C)，和短內側導線部(26B、26D)。長內側導線部(26A、26C)和短內側導線部(26B、26D)，係沿著連接環(14)而被交互作配置。

Description

導線框架及其製造方法、以及半導體裝置及其製造方法

本發明，係有關於導線框架及其製造方法、以及半導體裝置及其製造方法

近年來，係對於被安裝在基板上之半導體裝置的小型化以及薄型化有所要求。為了對應於此種要求，於先前技術中，係對於使用導線框架，並將搭載於其之搭載面上的半導體元件藉由密封樹脂來作密封，且在背面側使導線的一部分露出，而構成的所謂QFN(Quad Flat Non-lead)形態之半導體裝置作了各種的提案。

然而，在由先前技術之一般構造所成之QFN的情況時，伴隨著端子數量的增加，由於封裝係會變大，因此係有著會變得難以確保安裝信賴性的課題。相對於此，作為用以實現作了多銷化之QFN的技術，對於將外部端子配列成2列的封裝之開發係有所進展(例如專利文獻1)。此種封裝，係亦被稱作DR-QFN(Dual Row QFN)封裝。

〔先前技術文獻〕 〔專利文獻〕

〔專利文獻1〕日本特開2006-19767號公報

近年來，在生產DR-QFN封裝時，係要求能夠並不對於晶片尺寸作變更地而增加導線部之數量(銷數)。針對此，於先前技術中，為了增加銷數，係採用有將封裝尺寸增大的手法。然而，由於係存在有需要將封裝搭載於電子機器上一事所導致的限制，因此在將封裝尺寸增大一事上係存在有極限。又，伴隨著封裝尺寸之增大，由於內導線的長度也會變長，因此係亦存在著會變成易於在內導線處產生變形的問題。

本發明，係為對於此種問題作考慮所進行者，其目的，係在於提供一種能夠將與外部作連接之端子部的數量(銷數)增加之導線框架及其製造方法、以及半導體裝置及其製造方法。

本發明，係為一種導線框架，其係為半導體裝置用之導線框架，其特徵為，係具備有：晶粒墊，係搭載有半導體元件；和複數之外周導線部，係被設置於前述晶粒墊之周圍，並分別包含有第1端子部；和連接環，係被配置在前述晶粒墊和前述外周導線部之間，並包圍前述晶粒墊；和複數之內側導線部，係藉由前述連接環而被支持，並分別包含有第2端子部，前述複數之內側導線部，係包含有長內側導線部和短內側導線部，前述長內側導線 部和前述短內側導線部，係沿著前述連接環而被交互作配置。

本發明，係為一種導線框架，其中，前述複數之內側導線部，係從前述連接環之內側以及外側的雙方而延伸。

本發明，係為一種導線框架，其中，前述複數之內側導線部中的從前述連接環之內側所延伸之前述短內側導線部、和從前述連接環之外側所延伸之前述長內側導線部，係隔著前述連接環而被配置在互為相反側之位置。

本發明，係為一種導線框架，其中，在前述連接環之表面上，係沿著前述連接環而被形成有凹溝。

本發明，係為一種導線框架，其中，前述內側導線部，係具備有被與前述連接環作連結之連接導線，前述連接導線，係從背面側起而作了厚度薄化。

本發明，係為一種導線框架，其中，前述內側導線部，係具備有被與前述連接環作連結之連接導線，前述連接導線，係從表面側起而作了厚度薄化。

本發明，係為一種導線框架，其中，前述複數之外周導線部，係包含有長外周導線部和短外周導線部，前述長外周導線部和前述短外周導線部係被交互配置，前述複數之內側導線部，係從前述連接環之至少外側而延伸，前述長外周導線部和前述短內側導線部係相互對向，前述短外周導線部和前述長內側導線部係相互對向。

本發明，係為一種導線框架，其中，係由具備有750Mpa~1100Mpa之拉張強度的金屬材料所構成。

本發明，係為一種導線框架，其係為半導體裝置用之導線框架，其特徵為，係具備有：晶粒墊，係搭載有半導體元件；和複數之外周導線部，係被設置於前述晶粒墊之周圍，並分別包含有第1端子部；和導線連接部，係被配置在前述晶粒墊和前述外周導線部之間；和複數之內側導線部，係藉由前述導線連接部而被支持，並分別包含有第2端子部，前述複數之內側導線部，係包含有長內側導線部和短內側導線部，前述長內側導線部和前述短內側導線部，係沿著前述導線連接部而被交互作配置。

本發明，係為一種半導體裝置，其特徵為，係具備有：晶粒墊；和複數之外周導線部，係被設置在前述晶粒墊之周圍，並分別包含有第1端子部；和複數之第2端子部，係被配置在前述晶粒墊和前述外周導線部之間，並從前述晶粒墊以及前述外周導線部而作了分離；和半導體元件，係被搭載於前述晶粒墊上；和連接構件，係將前述半導體元件和各外周導線部作電性連接，並且將前述半導體元件和各第2端子部作電性連接；和密封樹脂，係將前述晶粒墊和前述複數之外周導線部和前述複數之第2端子部和前述半導體元件以及前述連接構件作密封，前述複數之外周導線部，係包含有使前述第1端子部相對性地位置於內側之長外周導線部、和使前述第1端子部相對性地位置於外側之短外周導線部，前述長外周導線部和前 述短外周導線部係被交互作配置，在前述密封樹脂的背面中之前述外周導線部與前述晶粒墊之間的區域處，係以包圍前述晶粒墊的方式而被形成有凹部。

本發明，係為一種半導體裝置，其特徵為，係具備有：晶粒墊；和複數之外周導線部，係被設置在前述晶粒墊之周圍，並分別包含有第1端子部；和複數之第2端子部，係被配置在前述晶粒墊和前述外周導線部之間，並從前述晶粒墊以及前述外周導線部而作了分離；和半導體元件，係被搭載於前述晶粒墊上；和連接構件，係將前述半導體元件和各外周導線部作電性連接，並且將前述半導體元件和各第2端子部作電性連接；和密封樹脂，係將前述晶粒墊和前述複數之外周導線部和前述複數之第2端子部和前述半導體元件以及前述連接構件作密封，前述複數之外周導線部，係包含有使前述第1端子部相對性地位置於內側之長外周導線部、和使前述第1端子部相對性地位置於外側之短外周導線部，前述長外周導線部和前述短外周導線部係被交互作配置，在前述密封樹脂的背面中之前述外周導線部與前述晶粒墊之間的區域處，係被形成有凹部。

本發明，係為一種導線框架之製造方法，其特徵為，係具備有：準備金屬基板之工程；和藉由對於前述金屬基板進行蝕刻加工，而在前述金屬基板上形成前述晶粒墊、前述外周導線部、前述連接環以及前述內側導線部之工程。

本發明，係為一種半導體裝置之製造方法，其特徵為，係具備有：準備導線框架之工程；和在前述導線框架之前述晶粒墊上搭載前述半導體元件之工程；和將前述半導體元件和各外周導線部藉由連接構件來作電性連接之工程；和將前述晶粒墊和前述複數之外周導線部和前述半導體元件以及前述連接構件藉由密封樹脂來作密封之工程；和藉由從前述導線框架之背面側來將前述連接環之至少一部分除去，而將前述複數之第2端子部分別個別地作分離之工程。

本發明，係為一種導線框架之製造方法，其特徵為，係具備有：準備金屬基板之工程；和藉由對於前述金屬基板進行蝕刻加工，而在前述金屬基板上形成前述晶粒墊、前述外周導線部、前述導線連接部以及前述內側導線部之工程。

本發明，係為一種半導體裝置之製造方法，其特徵為，係具備有：準備導線框架之工程；和在前述導線框架之前述晶粒墊上搭載前述半導體元件之工程；和將前述半導體元件和各外周導線部藉由連接構件來作電性連接之工程；和將前述晶粒墊和前述複數之外周導線部和前述半導體元件以及前述連接構件藉由密封樹脂來作密封之工程；和藉由從前述導線框架之背面側來將前述導線連接部之至少一部分除去，而將前述複數之第2端子部分別個別地作分離之工程。

若依據本發明，則係能夠將與外部作連接之 端子部的數量(銷數)增加。

本發明，係為一種導線框架，係包含有相互經由支持構件來作了連結的複數之單位導線框架，其特徵為：各單位導線框架，係具備有：晶粒墊，係搭載有半導體元件；和複數之導線部，係被設置於前述晶粒墊之周圍，並分別包含有端子部和從前述端子部起而朝向內側延伸之內導線，前述導線部，係藉由被設置在相鄰接之前述單位導線框架間之前述支持構件而被作支持，前述導線框架，係由具有850MPa~1100MPa之拉張強度的金屬材料所構成，各單位導線框架之前述導線部中的前述支持構件之近旁部分，其寬幅係為75μm~90μm，其厚度係為60μm~75μm。

本發明，係為一種導線框架，其中，前述複數之導線部的前述端子部，係以在相鄰接之前述導線部間而位置在內側以及外側處的方式，來在作平面觀察時而被交互地配置為交錯狀。

本發明，係為一種導線框架，其中，前述內導線，其厚度係較前述端子部而更薄。

本發明，係為一種導線框架，其中，前述導線部，係包含有從前述端子部起而朝向外側延伸之連接導線，前述連接導線，其厚度係較前述端子部而更薄。

本發明，係為一種導線框架，其中，前述導線部之前述內導線中的前述端子部之近旁部分，其寬幅係為75μm~90μm，其厚度係為60μm~75μm。

本發明，係為一種導線框架，其中，前述金屬材料，係身為卡遜系合金(Cu-Ni-Si)、鎳錫銅合金(Cu-Ni-Sn)或者是鈦銅合金(Cu-Ti)。

本發明，係為一種導線框架，係包含有相互經由支持構件來作了連結的複數之單位導線框架，其特徵為：各單位導線框架，係具備有：晶粒墊，係搭載有半導體元件；和複數之導線部，係被設置於前述晶粒墊之周圍，並分別包含有端子部和從前述端子部起而朝向內側延伸之內導線，前述導線部，係藉由被設置在相鄰接之前述單位導線框架間之前述支持構件而被作支持，前述導線框架，係由具有750MPa~1100MPa之拉張強度的金屬材料所構成，各單位導線框架之前述導線部中的前述支持構件之近旁部分，其寬幅係為60μm~90μm，其厚度係為50μm~75μm。

本發明，係為一種使用導線框架而製作的半導體裝置，其特徵為，係具備有：前述晶粒墊；和複數之前述導線部，係被設置在前述晶粒墊之周圍，並分別包含有前述端子部和從前述端子部起而朝向內側延伸之前述內導線；和半導體元件，係被搭載於前述晶粒墊上；和連接構件，係將前述半導體元件和各導線部之前述內導線作電性連接；和密封樹脂，係將前述晶粒墊和前述複數之導線部和前述半導體元件以及前述連接構件作密封。

本發明，係為一種導線框架之製造方法，其特徵為：該導線框架，係包含有相互經由支持構件來作了 連結的複數之單位導線框架，各單位導線框架，係具備有：晶粒墊，係搭載有半導體元件；和複數之導線部，係被設置於前述晶粒墊之周圍，並分別包含有端子部和從前述端子部起而朝向內側延伸之內導線，該導線框架之製造方法，係具備有：準備藉由具備850MPa~1100MPa之拉張強度之金屬材料所構成之金屬基板之工程；和藉由對於前述金屬基板進行蝕刻加工，而在前述金屬基板上形成前述晶粒墊以及前述導線部之工程，當在前述金屬基板上形成前述晶粒墊以及前述導線部時，各單位導線框架之前述導線部中的前述支持構件之近旁部分，其寬幅係為75μm~90μm，其厚度係為60μm~75μm。

本發明，係為一種導線框架之製造方法，其特徵為：該導線框架，係包含有相互經由支持構件來作了連結的複數之單位導線框架，各單位導線框架，係具備有：晶粒墊，係搭載有半導體元件；和複數之導線部，係被設置於前述晶粒墊之周圍，並分別包含有端子部和從前述端子部起而朝向內側延伸之內導線，該導線框架之製造方法，係具備有：準備藉由具備750MPa~1100MPa之拉張強度之金屬材料所構成之金屬基板之工程；和藉由對於前述金屬基板進行蝕刻加工，而在前述金屬基板上形成前述晶粒墊以及前述導線部之工程，當在前述金屬基板上形成前述晶粒墊以及前述導線部時，各單位導線框架之前述導線部中的前述支持構件之近旁部分，其寬幅係為60μm~90μm，其厚度係為50μm~75μm。

本發明，係為一種半導體裝置之製造方法，其特徵為，係具備有：藉由導線框架之製造方法來製造導線框架之工程；和在前述導線框架之前述晶粒墊上搭載前述半導體元件之工程；和將前述半導體元件和各導線部之前述內導線藉由連接構件來作電性連接之工程；和將前述晶粒墊和前述複數之導線部和前述半導體元件以及前述連接構件藉由密封樹脂來作密封之工程。

若依據本發明，則由於係能夠對於導線部之強度降低的情形作抑制，因此係能夠防止在導線部處產生變形的情況，且能夠將相鄰接之導線部彼此的間隔縮窄。

本發明，係為一種半導體裝置用之導線框架，其特徵為，係具備有：晶粒墊，係搭載有半導體元件；和複數之導線部，係被設置於前述晶粒墊之周圍，並分別包含有第1端子部和從前述第1端子部起而朝向內側延伸之內導線；和連接環，係被設置在前述內導線之前端側處，並包圍前述晶粒墊，前述連接環，係藉由至少1個的前述內導線而被作支持，沿著前述連接環，而規則性地設置凹部，在各凹部之間，形成有厚壁部。

若依據本發明，則係能夠防止內導線之變形，並且能夠將與外部作連接之端子部的數量(銷數)增加。

10‧‧‧導線框架

10a‧‧‧單位導線框架

10A‧‧‧導線框架

10B‧‧‧導線框架

10C‧‧‧導線框架

10D‧‧‧導線框架

10E‧‧‧導線框架

10F‧‧‧導線框架

10G‧‧‧導線框架

11‧‧‧晶粒墊

12A‧‧‧長外周導線部

12B‧‧‧短外周導線部

13‧‧‧支持導線

14‧‧‧連接環

14a‧‧‧凹溝

14b‧‧‧堤部

14c‧‧‧凹部

15A‧‧‧內部端子

15B‧‧‧內部端子

16‧‧‧懸吊導線

17A‧‧‧內側外部端子

17B‧‧‧外側外部端子

17C‧‧‧外部端子

17D‧‧‧外部端子

17E‧‧‧外部端子

17F‧‧‧外部端子

18‧‧‧第2端子部

19‧‧‧連結條

20‧‧‧半導體裝置

20A‧‧‧半導體裝置

20B‧‧‧半導體裝置

20D‧‧‧半導體裝置

20F‧‧‧半導體裝置

20G‧‧‧半導體裝置

20H‧‧‧半導體裝置

21‧‧‧半導體元件

21a‧‧‧電極

22‧‧‧接合打線

23‧‧‧密封樹脂

24‧‧‧接著劑

25‧‧‧電鍍部

26A‧‧‧長內側導線部

26B‧‧‧短內側導線部

26C‧‧‧長內側導線部

26D‧‧‧短內側導線部

27‧‧‧凹部

27a‧‧‧突起部

28‧‧‧第2端子部

28a‧‧‧厚壁部

31‧‧‧金屬基板

32‧‧‧蝕刻用光阻層

32a‧‧‧感光性光阻

32b‧‧‧開口部

33‧‧‧蝕刻用光阻層

33a‧‧‧感光性光阻

33b‧‧‧開口部

34‧‧‧蝕刻用光阻層

34a‧‧‧開口部

36‧‧‧加熱塊

51‧‧‧內導線

52‧‧‧連接導線

53‧‧‧第1端子部

55‧‧‧近旁部分

56‧‧‧近旁部分

57‧‧‧連接導線

61‧‧‧內導線

61a‧‧‧傾斜部分

61b‧‧‧直線部分

62‧‧‧連接導線

63‧‧‧端子部

64‧‧‧導線連接部

65‧‧‧連結部

66‧‧‧連結部

67‧‧‧凹部

〔圖1〕圖1，係為對於由本發明之第1實施形態所致之導線框架作展示的平面圖。

〔圖2〕圖2，係為對於由本發明之第1實施形態所致之導線框架作展示的底面圖。

〔圖3〕圖3(a)，係為對於由本發明之第1實施形態所致之導線框架作展示的剖面圖(圖1之IIIA-IIIA線剖面圖)，圖3(b)，係為對於由本發明之第1實施形態所致之導線框架作展示的剖面圖(圖1之IIIB-IIIB線剖面圖)。

〔圖4〕圖4，係為對於由本發明之第1實施形態所致之半導體裝置作展示的平面圖。

〔圖5〕圖5，係為對於由本發明之第1實施形態所致之半導體裝置作展示的剖面圖(圖4之V-V線剖面圖)。

〔圖6〕圖6(a)~(f)，係為對於由本發明之第1實施形態所致之導線框架之製造方法作展示的剖面圖。

〔圖7〕圖7(a)~(f)，係為對於由本發明之第1實施形態所致之半導體裝置之製造方法作展示的剖面圖。

〔圖8〕圖8，係為對於由本發明之第2實施形態所致之導線框架作展示的平面圖。

〔圖9〕圖9，係為對於由本發明之第2實施形態所致之導線框架作展示的底面圖。

〔圖10〕圖10(a)，係為對於由本發明之第2實施形態所致之導線框架作展示的剖面圖(圖8之XA-XA線 剖面圖)，圖10(b)，係為對於由本發明之第2實施形態所致之導線框架作展示的剖面圖(圖8之XB-XB線剖面圖)。

〔圖11〕圖11，係為對於由本發明之第2實施形態所致之半導體裝置作展示的平面圖。

〔圖12〕圖12，係為對於由本發明之第3實施形態所致之導線框架作展示的平面圖。

〔圖13〕圖13，係為對於由本發明之第3實施形態所致之導線框架作展示的底面圖。

〔圖14〕圖14(a)，係為對於由本發明之第3實施形態所致之導線框架作展示的剖面圖(圖12之XIVA-XIVA線剖面圖)，圖14(b)，係為對於由本發明之第3實施形態所致之導線框架作展示的剖面圖(圖12之XIVB-XIVB線剖面圖)。

〔圖15〕圖15，係為對於由本發明之第3實施形態所致之半導體裝置作展示的平面圖。

〔圖16〕圖16，係為對於由本發明之第3實施形態所致之半導體裝置作展示的剖面圖(圖15之XVI-XVI線剖面圖)。

〔圖17〕圖17，係為對於由本發明之第3實施形態之變形例所致之導線框架作展示的平面圖。

〔圖18〕圖18，係為對於由本發明之第4實施形態所致之導線框架作展示的平面圖。

〔圖19〕圖19，係為對於由本發明之第4實施形態 所致之導線框架作展示的底面圖。

〔圖20〕圖20，係為對於由本發明之第4實施形態所致之半導體裝置作展示的平面圖。

〔圖21〕圖21，係為對於由本發明之第4實施形態之變形例所致之導線框架作展示的平面圖。

〔圖22〕圖22，係為對於由本發明之第5實施形態所致之導線框架作展示的平面圖。

〔圖23〕圖23，係為對於由本發明之第5實施形態所致之導線框架作展示的剖面圖(圖22之XXIII-XXIII線剖面圖)。

〔圖24〕圖24，係為對於由本發明之第5實施形態所致之導線框架作展示的擴大平面圖(圖22之部分擴大圖)。

〔圖25〕圖25(a)~(b)，係為導線部之剖面圖(分別為圖24之XXVA-XXVA線剖面圖、XXVB-XXVB線剖面圖)。

〔圖26〕圖26(a)~(c)，係為導線部之剖面圖(分別為圖24之XXVIA-XXVIA線剖面圖、XXVIB-XXVIB線剖面圖、XXVIC-XXVIC線剖面圖)。

〔圖27〕圖27，係為對於由本發明之第5實施形態所致之半導體裝置作展示的平面圖。

〔圖28〕圖28，係為對於由本發明之第5實施形態所致之半導體裝置作展示的剖面圖(圖27之XXVIII-XXVIII線剖面圖)。

〔圖29〕圖29(a)~(f)，係為對於由本發明之第5實施形態所致之導線框架之製造方法作展示的剖面圖。

〔圖30〕圖30(a)~(e)，係為對於由本發明之第5實施形態所致之半導體裝置之製造方法作展示的剖面圖。

〔圖31〕圖31，係為對於由本發明之第6實施形態所致之導線框架作展示的平面圖。

〔圖32〕圖32(a)，係為對於由本發明之第5實施形態所致之導線框架作展示的剖面圖(圖31之XXXIIA-XXXIIA線剖面圖)，圖32(b)，係為對於由本發明之第6實施形態所致之導線框架作展示的剖面圖(圖31之XXXIIB-XXXIIB線剖面圖)。

〔圖33〕圖33，係為對於由本發明之第6實施形態所致之半導體裝置作展示的平面圖。

〔圖34〕圖34，係為對於由本發明之第6實施形態之變形例所致之半導體裝置作展示的平面圖。

〔第1實施形態〕

以下，參考圖1~圖7，對本發明之第1實施形態作說明。另外，在以下之各圖中，針對相同的部份，係附加相同之元件符號，並會有省略一部分之詳細說明的情形。

導線框架之構成

首先，根據圖1~圖3，對由本實施形態所致之導線框架的概略內容作說明。圖1，係為對於由本實施形態所致之導線框架作展示的平面圖，圖2，係為對於由本實施形態所致之導線框架作展示的底面圖。圖3(a)、(b)，係分別為對於由本實施形態所致之導線框架作展示的剖面圖。

如圖1~圖3中所示一般，導線框架10，係具備有：晶粒墊11，係搭載有半導體元件21(於後再述)；和複數之細長的外周導線部12A、12B，係被設置於晶粒墊11之周圍，並分別與半導體元件21以及外部電路(未圖示)作連接；和連接環14，係被設置在晶粒墊11和外周導線部12A、12B之間。又，分別具備有第2端子部18之複數之內側導線部26A~26D，係藉由連接環14而被作支持。

此導線框架10，係包含有分別身為與半導體裝置20(於後再述)相對應之區域的複數之單位導線框架10a。單位導線框架10a，在圖1中係身為位置在假想線之內側處的區域。此些之複數之單位導線框架10a，係經由支持導線(支持構件)13而被相互作連結。此支持導線13，係為支持晶粒墊11和外周導線部12A、12B以及連接環14者，並分別沿著X方向以及垂直於X方向之Y方向而延伸。

晶粒墊11，係為平面略矩形狀，其之4邊係沿著X方向或Y方向之其中一者而延伸。又，在晶粒墊11之四角隅處，係被連結有懸吊導線16。而，晶粒墊11，係經由此4根的懸吊導線16而被連結支持於支持導線13處。

又，複數之外周導線部12A、12B，係沿著各單位導線框架10a之外周而設置，並包含有相對性而言為較長之長外周導線部12A、和相對性而言為較短之短外周導線部12B。在本說明書中，係亦將長外周導線部12A和短外周導線部12B總稱為外周導線部12A、12B。以下，針對此種外周導線部12A、12B之構成更進一步作說明。

如圖1~圖3中所示一般，各外周導線部12A、12B，係分別具備有連接導線52和第1端子部53。其中，第1端子部53係於其之表面上具備有內部端子15A。此內部端子15A，係如同後述一般，成為經由接合打線22而被與半導體元件21作電性連接之區域。因此，在內部端子15A上，係設置有用以提昇其與接合打線22之間的密著性之電鍍部25。又，連接導線52，係位置在較第1端子部53而更外側(支持導線13側)處，其之基端部係被連結於支持導線13處。此連接導線52，係相對於該連接導線52所被作連結之支持導線13而垂直地延伸。

又，如圖3(a)、(b)中所示一般，外周導線部12A、12B之連接導線52，係分別從背面側(與搭載 半導體元件21之面相反側)而藉由半蝕刻來形成為厚度較薄。另一方面，第1端子部53，係並不被作半蝕刻地而具備有與晶粒墊11以及支持導線13相同之厚度。如此這般，藉由使連接導線52之厚度成為較第1端子部53之厚度更薄，係能夠以良好精確度來形成寬幅為窄之外周導線部12A、12B，而能夠得到小型且銷數為多之半導體裝置20。另外，所謂半蝕刻，係指對於被蝕刻材料而一直蝕刻至直到其之厚度方向的途中為止。

在各外周導線部12A、12B之第1端子部53的背面，係分別形成有被與外部之安裝基板(未圖示)作電性連接之外部端子17A、17B。各外部端子17A、17B，係在半導體裝置20(於後再述)之製造後，分別成為從半導體裝置20而露出於外部。

此些之第1端子部53中的長外周導線部12A之第1端子部53，係相對性地位置於內側(晶粒墊11側)，短外周導線部12B之第1端子部53，係相對性地位置於外側(支持導線13側)。

又，外周導線部12A、12B之外部端子17A、17B，係以在相鄰接之外周導線部12A、12B之間而位置於內側以及外側的方式，來在作平面性觀察時被交互地配置為交錯狀。亦即是，在晶粒墊11之周圍，具有相對性地位置於內側(晶粒墊11側)之外部端子(內側外部端子)17A的長外周導線部12A，和具有相對性地位置於外側(支持導線13側)之外部端子(外側外部端子)17B 的短外周導線部12B，係沿著支持導線13之各邊而被交互作配置。藉由此，就算是在將外周導線部12A和12B作近接設置的情況時，也能夠對於外部端子17A和17B相互接觸的問題作防止。於此情況，外部端子17A以及外部端子17B，係全部具備有相同之平面形狀。

進而，如圖2中所示一般，複數之外部端子17A，係當作平面性觀察時，均為沿著與晶粒墊11之一邊相平行的直線而被配列。同樣的，複數之外部端子17B，係當作平面性觀察時，均為沿著與晶粒墊11之一邊相平行的直線而被配列。亦即是，複數之外部端子17A、17B，係沿著與X方向或者是Y方向之其中一者相平行的直線而被配列成2列。

於此情況，相互鄰接之外周導線部12A、12B之間的間隔，係以設為90μm~150μm為理想。如此這般，藉由將外周導線部12A、12B之間的間隔設為90μm以上，係能夠藉由蝕刻而確實地形成相互鄰接之外周導線部12A、12B之間的貫通部分。又，藉由將上述間隔設為150μm以下，係能夠將各半導體裝置20之外部端子17A、17B的數量(銷數)確保有一定數量以上。

接著，針對連接環14以及內側導線部26A~26D之構成作說明。

如圖1以及圖2中所示一般，連接環14，係在外周導線部12A、12B之前端側處，以包圍晶粒墊11的方式而被作配置。此連接環14，係作為全體而具備有 略矩形形狀，其之各邊係沿著X方向或Y方向而延伸。在連接環14之四角隅處，係分別被連接有懸吊導線16，連接環14，係經由4根的懸吊導線16而被支持於支持導線13處。

在連接環14之表面上，係沿著連接環14之長邊方向而被形成有凹溝14a。此凹溝14a，係為藉由半蝕刻所形成者，而在厚度方向上並不被作貫通地來具有一定之深度。又，凹溝14a，係被形成於連接環14之寬幅方向略中央部處，在凹溝14a之寬幅方向兩側處，係被形成有並未被作半蝕刻之堤部14b。於此情況，連接環14之與長邊方向相垂直的剖面，係成為略凹字形狀或略U字形狀。另外，在本實施形態中，凹溝14a，係被形成於連接環14之全周的除了四角隅以外之處，但是，係並不被限定於此，例如，亦可包含有連接環14之四角隅地而涵蓋全周來作設置。又，係亦可構成為：在連接環14處係並未被設置有凹溝14a，而使連接環14之全體維持為金屬基板之板厚的狀態。

藉由如此這般而設置凹溝14a，由於連接環14之體積係減少，因此，如同後述一般，在將複數之第2端子部18個別地分離時，係成為易於將連接環14藉由蝕刻來除去。

另一方面，從連接環14，係分別延伸出複數之內側導線部26A~26D。此些之複數之內側導線部26A~26D，係包含有相對性而言為較長之長內側導線部 26A、26C，和相對性而言為較短之短內側導線部26B、26D。在本說明書中，係亦將長內側導線部26A、26C和短內側導線部26B、26D總稱為內側導線部26A~26D。

各內側導線部26A~26D，係分別於其前端處具備有第2端子部18。第2端子部18，係如同後述一般，為經由接合打線22而被與半導體元件21作電性連接者。

又，複數之第2端子部18，係沿著連接環14而相互空出有間隔地被作配列，並分別被連結支持於連接環14處。此第2端子部18，係如同後述一般，在製作半導體裝置20時，於將連接環14除去之後，被相互個別地分離。亦即是，各第2端子部18，於將連接環14除去之後，係成為會與晶粒墊11、連接環14以及其他之第2端子部18之全部均相互分離。

此些之複數之第2端子部18中的長內側導線部26A、26C之第2端子部18，係相對性地位置於從連接環14而分離了的部份處，短內側導線部26B、26D之第2端子部18，係相對性地位置於與連接環14相接近之部分處。

又，複數之內側導線部26A~26D中的長內側導線部26A和短內側導線部26B，係分別從連接環14之外側(支持導線13側)而延伸。此些之長內側導線部26A和短內側導線部26B，係在連接環14之外側處而被交互作配置。

另一方面，長內側導線部26C和短內側導線部26D，係分別從連接環14之內側(晶粒墊11側)而延伸。此些之長內側導線部26C和短內側導線部26D，係在連接環14之內側處而被交互作配置。

如圖3(a)中所示一般，各內側導線部26A~26D，係分別具備有被與連接環14作連結之連接導線57，各連接導線57，係從背面側起而作了厚度薄化。如此這般，藉由將各內側導線部26A~26D之連接導線57作了厚度薄化，在藉由密封樹脂23而作了樹脂密封之後，密封樹脂23係從背面側起而朝向連接導線57作進入(參考圖5)。藉由此，在將連接環14藉由蝕刻而作了除去之後，係能夠對於第2端子部18脫落至背面側之問題作防止。

又，各第2端子部18，係具備有被設置在表面側之內部端子15B、和被設置在背面側之外部端子17C~17F。其中，內部端子15B，係為經由接合打線22而被與半導體元件21作電性連接者。另外，在內部端子15B上，係與內部端子15A相同的，設置有用以提昇其與接合打線22之間的密著性之電鍍部25。又，外部端子17C~17F，係為被與外部之安裝基板(未圖示)作電性連接者，並分別被設置在內側導線部26A~26D之前端處。

如圖2中所示一般，位置在連接環14之外側(支持導線13側)處的內側導線部26A、26B之外部端子17C、17D，係以在相鄰接之內側導線部26A、26B之 間而位置於內側以及外側的方式，來在作平面性觀察時被交互地配置為交錯狀。亦即是，在晶粒墊11之周圍，相對性地位置於內側(晶粒墊11側)之外部端子17D，和相對性地位置於外側(支持導線13側)之外部端子17C，係沿著連接環14之各邊而被交互作配置。藉由此，就算是在將內側導線部26A和26B作近接設置的情況時，也能夠對於外部端子17C和17D相互接觸的問題作防止。

同樣的，位置在連接環14之內側(晶粒墊11側)處的內側導線部26C、26D之外部端子17E、17F，係以在相鄰接之內側導線部26C、26D之間而位置於內側以及外側的方式，來在作平面性觀察時被交互地配置為交錯狀。亦即是，在晶粒墊11之周圍，相對性地位置於內側(晶粒墊11側)之外部端子17E，和相對性地位置於外側(支持導線13側)之外部端子17F，係沿著連接環14之各邊而被交互作配置。藉由此，就算是在將內側導線部26C和26D作近接設置的情況時，也能夠對於外部端子17E和17F相互接觸的問題作防止。

上述之複數之外部端子17C~17F，係當作平面性觀察時，均為沿著與晶粒墊11之一邊相平行的直線而被配列。亦即是，複數之外部端子17C~17F，係沿著與X方向或者是Y方向之其中一者相平行的直線而被配列成4列。

又，從連接環14之外側而延伸之短內側導線 部26B、和長外周導線部12A，係相互對向，從連接環14之外側而延伸之長內側導線部26A、和短外周導線部12B，係相互對向。藉由此，係能夠確保外部端子17A和外部端子17D之間的端子間距離、以及外部端子17B和外部端子17C之間的端子間距離，而能夠對於此些之端子彼此相互接觸的問題作防止。

以上所說明了的導線框架10，作為全體，係由銅、銅合金、42合金(Ni42%之Fe合金)等的金屬所構成。又，導線框架10之厚度，雖亦係依存於所製造之半導體裝置20的構成，但是係可設為80μm~250μm。又，導線框架10，較理想，係由具備有750Mpa~1100Mpa之拉張強度的金屬材料所構成。在如同本實施形態一般之多銷構造之導線框架10中，係有必要將導線部12A、12B、26A~26D設為較先前技術者而更細，但是，藉由以上述一般之金屬來製作導線框架，係能夠得到具備有就算是細也難以變形之導線部12A、12B、26A~26D之導線框架10。

另外，在圖1中，外周導線部12A、12B以及內側導線部26A~26D，雖係分別沿著晶粒墊11之4邊的全部而被作配置，但是，係並不被限定於此，例如，係亦可僅沿著晶粒墊11之相對向的2邊來作配置。又，內側導線部26A~26D，雖係從連接環14之外側(支持導線13側)以及內側(晶粒墊11側)的雙方而延伸，但是，係並不被限定於此，亦可僅從連接環14之外側或內側的 其中一方來延伸。

半導體裝置之構成

接著，根據圖4以及圖5，對由本實施形態所致之半導體裝置作說明。圖4以及圖5係為對於由本實施形態所致之半導體裝置(DR-QFN(Dual Row QFN)型態)作展示之圖。

如圖4以及圖5中所示一般，半導體裝置(半導體封裝)20，係具備有：晶粒墊11、和被配置在晶粒墊11之周圍的複數之外周導線部12A、12B、和被配置在晶粒墊11與外周導線部12A、12B之間之複數之第2端子部18。其中，在晶粒墊11上，係搭載有半導體元件21，半導體元件21和各外周導線部12A、12B之第1端子部53以及各內側導線部26A~26D之第2端子部18，係分別藉由接合打線(連接構件)22而被作電性連接。又，晶粒墊11、外周導線部12A、12B、第2端子部18、半導體元件21以及接合打線22，係藉由密封樹脂23而被作樹脂密封。

其中，晶粒墊11、外周導線部12A、12B以及內側導線部26A~26D，係為從上述之導線框架10所製作者。此晶粒墊11、外周導線部12A、12B以及內側導線部26A~26D之構成，除了並不被包含於單位導線框架10a中的區域以外，係為與上述之圖1~圖3中所示者略相同，於此係省略詳細之說明。

另一方面，上述之連接環14，係在藉由密封樹脂23而被作了樹脂密封之後，從背面側起來藉由蝕刻而除去。因此，如同圖4以及圖5中所示一般，各內側導線部26A~26D之第2端子部18，係從晶粒墊11、外周導線部12A、12B以及其他之第2端子部18而分離，並與此些之構件相互電性獨立。

如此這般，伴隨著連接環14被除去一事，在密封樹脂23之背面中的外周導線部12A、12B和晶粒墊11之間之內側導線部26A、26B與內側導線部26C、26D之間的區域處，係被形成有凹部27。此凹部27，係概略與連接環14之形狀相對應，並以包圍晶粒墊11的方式而具備有平面矩形形狀。另外，在凹部27內，係突出有由密封樹脂23之一部分所成的突起部27a(參考圖5)。此突起部27a，係具備有與上述之連接環14之凹溝14a相對應的形狀。另外，在凹部27中，係亦可填充有與密封樹脂23相同或者是相異種類之絕緣性樹脂。

另一方面，作為半導體元件21，係可使用在先前技術中所一般使用之各種半導體元件，而並未特別限定，但是，例如係可使用積體電路、大規模積體電路、電晶體、閘流體、二極體等。此半導體元件21，係具備分別被安裝有接合打線22之複數之電極21a。又，半導體元件21，例如係藉由黏晶糊等之接著劑24而被固定在晶粒墊11之表面上。

各接合打線22，例如係由金、銅等之導電性 為佳的材料所成。各接合打線22，係分別使其之其中一端與半導體元件21之電極21a相連接，並且使其之另外一端分別與各外周導線部12A、12B之內部端子15A或者是第2端子部18之內部端子15B作連接。另外，在內部端子15A、15B處，係分別設置有用以提昇其與接合打線22之間的密著性之電鍍部25。

作為密封樹脂23，係可使用矽酮樹脂或環氧樹脂等之熱硬化性樹脂，或者是使用PPS樹脂等之熱可塑性樹脂。密封樹脂23全體之厚度，係可設為500μm~1000μm程度。另外，在圖4中，係將位置在較晶粒墊11、外周導線部12A、12B以及內側導線部26A~26D而更表面側的密封樹脂23之標示作省略。

另外，半導體裝置20之一邊，例如係可設為8mm~16mm。

導線框架之製造方法

接下來，針對圖1乃至圖3中所示之導線框架10之製造方法，使用圖6(a)~(f)來作說明。另外，圖6(a)~(f)，係為對於導線框架10之製造方法作展示的剖面圖(與圖3(b)相對應之圖)。

首先，係如同圖6(a)中所示一般，準備平板狀之金屬基板31。作為此金屬基板31，係可使用由銅、銅合金、42合金(Ni42%之Fe合金)等的金屬所成之基板。另外，金屬基板31，較理想，係使用對於其之 兩面而進行脫脂等並施加了洗淨處理者。

接著，在金屬基板31之表背面全體，分別塗布感光性光阻32a、33a，並使其乾燥(圖6(b))。另外，作為感光性光阻32a、33a，係可使用先前技術所公知之物。

接著，隔著光罩來對此金屬基板31進行曝光並進行顯像，藉由此，來形成具備有所期望之開口部32b、33b之蝕刻用光阻層32、33(圖6(c))。

接著，將蝕刻用光阻層32、33作為耐腐蝕膜，而藉由腐蝕液來對於金屬基板31施加蝕刻(圖6(d))。藉由此，係形成晶粒墊11、複數之外周導線部12A、12B、連接環14以及複數之內側導線部26A~26D的外形。腐蝕液，係可因應於所使用之金屬基板31的材質來適宜作選擇，例如，當作為金屬基板31而使用銅合金的情況時，通常，係可使用氯化鐵水溶液，並從金屬基板31之兩面起來藉由噴霧蝕刻而進行之。

之後，將蝕刻用光阻層32、33剝離並除去(圖6(e))。

另外，在上述內容中，雖係以從金屬基板31之兩面側來進行噴霧蝕刻的情況為例來作了說明，但是，係並不被限定於此。例如，係亦可對於金屬基板31而一次一面地來進行2個階段之噴霧蝕刻。具體而言，首先，係形成具有特定之圖案的蝕刻用光阻層32、33(參考圖6(c))，之後，在金屬基板31之背面側，設置具有耐蝕 刻性之密封層(未圖示)，並在此狀態下而僅對於金屬基板31之表面側實施蝕刻。接著，將該背面側之密封層剝離，並在金屬基板31之表面上設置密封層(未圖示)。此時，表面側之密封層，係亦會進入至被作了蝕刻加工的金屬基板31之表面側的凹部內。接著，僅對於金屬基板31之作了露出的背面進行蝕刻，之後，將表面側之密封層剝離，藉由此，而形成晶粒墊11、複數之外周導線部12A、12B、連接環14以及複數之內側導線部26A~26D的外形。藉由如此這般地對於金屬基板31而一次一面地進行噴霧蝕刻，係可得到下述之效果：亦即是，係容易避免發生外周導線部12A、12B以及內側導線部26A~26D之變形。

接著，為了將接合打線22和各內部端子15A、15B之間的密著性提昇，而對於各內部端子15A、15B分別施加電鍍處理，並形成電鍍部25(圖6(f))。於此情況，所選擇之電鍍種，只要是能夠確保有與接合打線22之間的密著性者，則係並不對其之種類作限定，但是，例如，係可為Ag或Au等之單層電鍍，亦可為將Ni/Pd或者是Ni/Pd/Au依此順序來作了層積的複數層電鍍。又，電鍍部25，係可僅對於外周導線部12A、12B以及內側導線部26A~26D中之與接合打線22之間的連接部作施加，亦可對於導線框架10之全面作施加。

如此這般，而能夠得到如圖1~圖3中所示之 導線框架10。

半導體裝置之製造方法

接下來，針對圖4以及圖5中所示之半導體裝置20之製造方法，使用圖7(a)~(f)來作說明。圖7(a)~(f)，係為對於半導體裝置20之製造方法作展示的剖面圖(與圖5相對應之圖)。

首先，例如藉由圖6(a)~(f)中所示之方法(如上所述)，來製作導線框架10。

接著，在導線框架10之晶粒墊11上，搭載半導體元件21。於此情況，例如係使用黏晶糊等之接著劑24，而將半導體元件21載置在晶粒墊11上並作固定(黏晶工程)(圖7(a))。

接著，將半導體元件21之各電極21a和各外周導線部12A、12B之電鍍部25(內部端子15A)分別藉由接合打線(連接構件)22而相互作電性連接。同樣的，將半導體元件21之各電極21a和各內側導線部26A~26D之電鍍部25(內部端子15B)分別藉由接合打線(連接構件)22而相互作電性連接(打線接合工程)(圖7(b))。

此時，係將導線框架10載置在打線接合裝置之加熱塊36上。接著，藉由加熱塊36，來對於各外周導線部12A、12B以及各內側導線部26A~26D而從該些之背面側來進行加熱。與此同時地，一面經由打線接合裝置之毛細管(未圖示)來施加超音波，一面將半導體元件 21之各電極21a和各外周導線部12A、12B以及各內側導線部26A~26D之電鍍部25分別使用接合打線22而作電性連接。

接著，藉由對於導線框架10而將熱硬化性樹脂或熱可塑性樹脂作射出成形或者是轉移成形，來形成密封樹脂23(圖7(c))。如此這般，晶粒墊11、複數之外周導線部12A、12B、複數之內側導線部26A~26D、半導體元件21以及接合打線22，係被作樹脂密封。

接著，在導線框架10以及密封樹脂23之背面，設置具備有特定之開口部34a的蝕刻用光阻層34((圖7(d))。

於此期間中，首先係在導線框架10以及密封樹脂23之背面全體，分別塗布感光性光阻。接著，隔著光罩來對該感光性光阻進行曝光並進行顯像，藉由此，來形成具備有所期望之開口部34a之蝕刻用光阻層34。

於此情況，蝕刻用光阻層34，係將除了開口部34a以外的導線框架10以及密封樹脂23之背面全體作覆蓋。又，開口部34a，係具備有與連接環14之位置略對應的平面略矩形的帶形狀，連接環14之背面(金屬部分)係從開口部34a而露出。另外，作為蝕刻用光阻層34，例如係可使用周知之乾薄膜光阻。

接著，將蝕刻用光阻層34作為耐腐蝕膜，而藉由腐蝕液來對於導線框架10施加蝕刻(圖7(e))。此時，從開口部34a所進入之腐蝕液，係將連接環14之 全體溶解並除去。此時，內側導線部26A~26D之連接導線57的一部分，係亦可被與連接環14一同地被除去。於此情況，由於在連接環14之表面上係被設置有凹溝14a，因此，從開口部34a所進入的腐蝕液，係並不會將第2端子部18和外周導線部12A、12B作必要以上之溶解，而能夠適當地將連接環14除去。

如此這般，連接環14係被除去，內側導線部26A~26D係被相互分離。其結果，各第2端子部18係被個別地分離，並與晶粒墊11、外周導線部12A、12B以及其他之第2端子部18相互電性獨立。另外，腐蝕液，係與上述相同的(參考圖6(d))，例如可使用氯化鐵水溶液。

接著，將蝕刻用光阻層34剝離並除去。之後，藉由對於各半導體元件21間之導線框架10以及密封樹脂23進行切割，來將導線框架10個別分離成各單位導線框架10a(參考圖1)。此時，例如係亦可一面使由鑽石砥石所成之刃(未圖示)旋轉，一面將各單位導線框架10a間之導線框架10以及密封樹脂23切斷。另外，在將蝕刻用光阻層34除去之後，係亦可設置在凹部27中填充與密封樹脂23相同或者是其他種類之絕緣性樹脂的工程。

如此這般，而能夠得到如圖4以及圖5中所示之半導體裝置20(圖7(f))。

如此這般，若依據本實施形態，則第1端子 部53為相對性地位置於內側之長外周導線部12A、和第1端子部53為相對性地位置於外側之短外周導線部12B，係被交互地作配置。藉由此，由於係能夠在將外周導線部12A、12B之間隔縮窄的同時亦將其之根數增加，因此係能夠將第1端子部53之數量增加。

又，若依據本實施形態，則在製作半導體裝置20時，藉由將連接環14除去，複數之第2端子部18係成為被相互個別地分離。因此，係除了外周導線部12A、12B之第1端子部53以外亦能夠使用內側導線部26A~26D之第2端子部18，而能夠將與外部之安裝基板作連接的端子部之數量(銷數)更進一步增加。藉由此，係能夠實現半導體裝置20之高密度化。

特別是，若依據本實施形態，則第2端子部18為相對性地位置於從連接環14而分離的部份處之長內側導線部26A、26C，和第2端子部18為相對性地位置於接近連接環14的部份處之短內側導線部26B、26D，係被交互地作配置。進而，複數之內側導線部26A~26D，係從連接環14之內側以及外側的雙方而延伸。藉由此，由於係能夠在將內側導線部26A~26D之間隔縮窄的同時亦將其之根數增加，因此係能夠將第2端子部18之數量增加。

另外，在本實施形態中，雖係以將連接環14之全體藉由蝕刻來除去的情況為例來作了說明，但是，係並不被限定於此。例如，係亦可僅將連接環14之一部分 藉由蝕刻來除去，並使連接環14中之並未被除去的部份殘留於半導體裝置20內。

又，在上述實施形態中，係針對內側導線部26A、26B之外部端子17C、17D(內側導線部26C、26D之外部端子17E、17F)為以在相鄰接之內側導線部26A、26B(內側導線部26C、26D)之間而位置於內側以及外側的方式，來在作平面性觀察時被交互地以交錯狀來配置成2列的情況為例，來作了說明。然而，係並不被限定於此，內側導線部26A、26B之外部端子17C、17D(內側導線部26C、26D之外部端子17E、17F)，係亦可沿著連接環14之各邊而並排於一直線上。

(第2實施形態)

接著，參考圖8~圖11，對本發明之第2實施形態作說明。圖8乃至圖11，係為對於本發明之第2實施形態作展示者。圖8乃至圖11中所示之第2實施形態，係代替在連接環14處設置具有第2端子部之內側導線部26A~26D，係使連接環14之一部分個別地分離並成為第2端子部28，在此點上，係與第1實施形態相異，其他構成則係與第1實施形態相同。在圖8乃至圖11中，針對與第1實施形態相同的部份，係附加相同之元件符號，並省略詳細說明。

在圖8~圖10所示之導線框架10A中，係在連接環14之表面上空出有間隔地而被形成有複數之凹部 14c。各凹部14c，係為藉由半蝕刻所形成者，而在厚度方向上並不被作貫通地來具有一定之深度。另外，各凹部14c，係被形成於連接環14之寬幅方向略中央部處。

又，在相互鄰接之凹部14c之間，係被形成有第2端子部28。亦即是，凹部14c和第2端子部28，係沿著連接環14之長邊方向而被交互作配置。於此情況，第2端子部28，係並不被作半蝕刻地而具備有與晶粒墊11以及支持導線13相同之厚度。另外，在各第2端子部28之表面上，係設置有用以提昇其與接合打線22之間的密著性之電鍍部25。

在本實施形態中，於製造半導體裝置20A(參考圖11)時，係僅將連接環14之一部分藉由蝕刻來除去。具體而言，係將連接環14中之各凹部14c的周邊區域分別除去。另一方面，連接環14中之位置在各凹部14c之間的部分，係並不會被除去，而分別個別地被分離並構成第2端子部28。

亦即是，在從導線框架10A之背面側起而將連接環14之一部分作蝕刻除去時(參考圖7(f))，係預先在與各凹部14c以及其周圍相對應的區域處設置蝕刻用光阻層34之開口部34a。之後，藉由從該開口部34a所進入之腐蝕液，而將連接環14中之各凹部14c的周邊區域選擇性地溶解並除去。於此情況，由於在連接環14之表面上係被設置有凹部14c，因此，從開口部34a所進入的腐蝕液，係並不會將第2端子部28和外周導線部 12A、12B作必要以上之溶解，而能夠適當地僅將連接環14中之各凹部14c之周邊區域除去。如此這般，在連接環中之相互鄰接之2個的凹部14c彼此之間，係分別殘留有第2端子部28。

另外，在本實施形態中，凹部14c，雖係分別被形成於與長外周導線部12A之前端相對應的位置處，但是，係並不被限定於此，而亦可被形成於與短外周導線部12B之前端相對應的位置處。又，複數之凹部14c，雖係遍佈連接環14之周方向全區域地而被作設置，但是，係並不被限定於此，係亦可僅被設置在連接環14之一部分處。

圖11中所示之半導體裝置20A，係為由圖8~圖10中所示之導線框架10A所製作者。在此半導體裝置20A中，第2端子部28，係沿著晶粒墊11之周圍4邊(於圖11中，係為與X方向或Y方向相平行之4邊)的全部，而相互空出有間隔地來作配列。

如同上述一般，導線框架10A的連接環14中之各凹部14c的周邊區域，係在藉由密封樹脂23而被作了樹脂密封之後，從背面側起來藉由蝕刻而除去。因此，如同圖11中所示一般，各第2端子部28，係從晶粒墊11、外周導線部12A、12B以及其他之第2端子部28而分離，並與此些之構件相互電性獨立。又，第2端子部28，係並不被作半蝕刻地而具備有與晶粒墊11相同之厚度。進而，在第2端子部28的背面，係形成有被與外部 之安裝基板(未圖示)作電性連接之外部端子17C。

又，伴隨著連接環14中之除了第2端子部28以外的部份被除去一事，在密封樹脂23之背面中的外周導線部12A、12B和晶粒墊11之間之區域處，係以包圍晶粒墊11的方式而被形成有凹部27。

若依據本實施形態，則在製作半導體裝置20A時，連接環14之一部分係被除去，連接環14中之並未被除去的部份係被相互個別地分離並成為第2端子部28。如此這般，藉由形成多數之第2端子部28，係能夠將與外部之安裝基板作連接的端子部之數量(銷數)增加，而能夠實現半導體裝置20之更進一步的高密度化。

在本實施形態中，係亦可藉由將一部分之第2端子部28形成為較其他之第2端子部28更大，並在此第2端子部28處連接複數之接合打線22，而作為用以進行電性訊號之調節的匯流排或接地(GND)端子來使用。藉由此，係能夠降低伴隨著端子數之增加所導致的發熱，而能夠作成信賴性更高之半導體裝置20A。

另外，由本實施形態所致之導線框架10A之製造方法以及半導體裝置20A之製造方法，係與由第1實施形態所致之導線框架10之製造方法(圖6(a)~(f))以及半導體裝置20之製造方法(圖7(a)~(f)))略相同。

(第3實施形態)

接著，參考圖12~圖17，對本發明之第3實施形態作說明。圖12乃至圖17，係為對於本發明之第3實施形態作展示者。圖12乃至圖17中所示之第3實施形態，其主要相異之處係在於內側導線部26A~26D之配置，以及連接導線57為從表面側起來作了薄化之點，其他構成則係與上述之第1實施形態略相同。在圖12乃至圖17中，針對與第1實施形態相同的部份，係附加相同之元件符號，並省略詳細說明。

在圖12~圖14所示之導線框架10B以及圖15和圖16所示之半導體裝置20B中，複數之內側導線部26A~26D中的從連接環14之內側所延伸的長內側導線部26C、和從連接環14之外側所延伸之短內側導線部26B，係隔著連接環14而被配置在互為相反側之位置。亦即是，長內側導線部26C和相對應之短內側導線部26B，係包夾著連接環14而位置在一直線上。

又，從連接環14之內側所延伸的短內側導線部26D、和從連接環14之外側所延伸之長內側導線部26A，係隔著連接環14而被配置在互為相反側之位置。亦即是，短內側導線部26D和相對應之長內側導線部26A，係包夾著連接環14而位置在一直線上。藉由此，係能夠確保外部端子17D和外部端子17F之間的端子間距離，而能夠對於此些之端子彼此相互接觸的問題作防止。

進而，從連接環14之外側而延伸之短內側導線部26B、和長外周導線部12A，係相互對向，從連接環 14之外側而延伸之長內側導線部26A、和短外周導線部12B，係相互對向。

又，在本實施形態中，內側導線部26A~26D之各連接導線57，係從表面側起來作了薄化。於此情況，由於連接導線57係於背面側而露出，因此係能夠容易地進行將連接環14和連接導線57除去的作業。又，在將連接環14藉由蝕刻而作除去時(參考圖7(e))，係能夠從背面側來容易地對於連接環14以及連接導線57是否有被確實地除去一事作確認。藉由此，使外部端子17C~17F相互獨立的作業係變得容易。另外，在第1實施形態中，亦同樣的，係能夠使各連接導線57從表面側起來作薄化。

在圖15以及圖16所示之半導體裝置20B中，雖然連接導線57係與連接環14一同地而被除去，但是，係並不被限定於此，亦可在半導體裝置20B處而使連接導線57之一部分殘留，或者是亦可使連接導線57之全體殘留。

圖17，係對於由本實施形態之變形例所致之導線框架10C作展示。在圖17中，從連接環14之內側係僅延伸有短內側導線部26D，長內側導線部26C則並未作延伸。故而，外部端子17A~17D、17F，係在晶粒墊11之周圍而被配置為5列。於此情況，係能夠相對於半導體裝置20B之大小而確保有廣大的晶粒墊11之面積。另外，在第1實施形態中，亦同樣的，係可並不在連接環 14之內側設置長內側導線部26C。

另外，由本實施形態所致之導線框架10B、10C之製造方法以及半導體裝置20B之製造方法，係與由第1實施形態所致之導線框架10之製造方法(圖6(a)~(f))以及半導體裝置20之製造方法(圖7(a)~(f)))略相同。

在本實施形態中，在圖12(外部端子17A~17F為6列)中所示之導線框架10B以及在圖17(外部端子17A~17D、17F為5列)中所示之導線框架10C的情況時，均同樣的，係能夠將所有的外部端子17A~17F，配置為外部端子17A~17F彼此之間隔為相等之交錯狀。藉由此，係能夠對於在基板安裝時之焊錫架橋的發生作抑制，而成為能夠使安裝信賴性提昇。

若依據本實施形態，則例如當12mm□之封裝的情況時，若是使用圖12中所示之導線框架10B(外部端子17A~17F為6列)，則係能夠將端子部之數量(銷數)增加至308銷。又，例如當12mm□之封裝的情況時，若是使用圖17中所示之導線框架10B(外部端子17A~17D、17F為5列)，則係能夠將端子部之數量(銷數)增加至280銷。如此這般，若依據本實施形態，則係成為能夠低價地製造可搭載高功能之LSI的半導體裝置。進而，例如當10mm□之封裝的情況時，若是使用圖17中所示之導線框架10B(外部端子17A~17D、17F為5列)，則係能夠將端子部之數量(銷數)增加至208銷~ 216銷。此一銷數(208銷~216銷)，係相當於與先前技術之28mm□之QFP(Quad Flat Package)同等之銷數。

(第4實施形態)

接著，參考圖18~圖21，對本發明之第4實施形態作說明。圖18乃至圖21，係為對於本發明之第4實施形態作展示者。圖18~圖21中所示之第4實施形態，其主要相異之處係在於代替連接環14而設置有導線連接部(連接條)64之點，其他構成則係與上述之第1實施形態略相同。在圖18~圖21中，針對與第1實施形態相同的部份，係附加相同之元件符號，並省略詳細說明。

在圖18以及圖19所示之導線框架10D中，在晶粒墊11和外周導線部12A、12B之間，係被配置有導線連接部64。藉由此導線連接部64，分別具備有第2端子部18之複數之內側導線部26A~26D係被作支持。導線連接部64，係並不被作半蝕刻地而具備有與晶粒墊11相同之厚度。然而，係並不被限定於此，亦可從導線連接部64之表面側來藉由半蝕刻而作薄化。又，導線連接部64，係以直線狀而延伸，其之兩端係分別被與懸吊導線16作連結。懸吊導線16，係從背面側起來藉由半蝕刻而作薄化。另外，導線連接部64，係並非絕對需要被與懸吊導線16作連結，而例如亦可被與晶粒墊11作連結。

於此情況，晶粒墊11係為平面略長方形狀，其之長邊係與X方向相平行，其之短邊係與Y方向相平行。在本實施形態中，導線連接部64，係在1個的單位導線框架10a處設置有2根，並分別與晶粒墊11之長邊相平行地而延伸。然而，係並不被限定於此，導線連接部64，係亦可在1個的單位導線框架10a處設置有1根或者是3根以上。又，導線連接部64之形狀，係並不被限定於直線狀，而亦可設為略圓弧等之曲線狀、略V字形狀、略L字形狀、略U字形狀等。

又，在本實施形態中，相連續之一部分(例如4個)的外部端子17A，係藉由連結部65而被作連結，相連續之一部分(例如3個)的外部端子17E，係藉由連結部66而被作連結。連結部65、66，係亦可分別例如作為匯流排或接地(GND)端子來作使用。

圖20中所示之半導體裝置20D，係為由圖18以及圖19中所示之導線框架10D所製作者。在此半導體裝置20D處，導線連接部64係被除去，伴隨於此，在密封樹脂23之背面中的外周導線部12A、12B和晶粒墊11之間之內側導線部26A、26B與內側導線部26C、26D之間的區域處，係被形成有凹部67。此凹部67，係在1個的半導體裝置20D中而設置有2根，並分別概略對應於導線連接部64之形狀而相對於晶粒墊11之長邊來相平行地延伸為一直線狀。

若依據本實施形態，則由於導線連接部64係 僅沿著晶粒墊11之2邊而延伸，因此，藉由在並未被設置有導線連接部64之方向上而使晶粒墊11延伸，係能夠將晶粒墊11之面積增廣。藉由此，係成為易於在晶粒墊11上搭載大型之半導體元件21或複數之半導體元件21。

圖21，係對於由本實施形態之變形例所致之導線框架10E作展示。在圖21中，從各導線連接部64內側係僅延伸有短內側導線部26D，長內側導線部26C則並未作延伸。於此情況，係能夠將晶粒墊11之面積擴廣至各導線連接部64側。

另外，由本實施形態所致之導線框架10D、10E之製造方法以及半導體裝置20D之製造方法，係與由第1實施形態所致之導線框架10之製造方法(圖6(a)~(f))以及半導體裝置20之製造方法(圖7(a)~(f)))略相同。

(第5實施形態)

接著，參考圖22~圖30，對本發明之第5實施形態作說明。圖22~圖30，係為對於本發明之第5實施形態作展示者。在圖22~圖30中，針對相同的部份，係附加相同之元件符號，並會有省略一部分之詳細說明的情形。

導線框架之構成

首先，根據圖22~圖26，對由本實施形態所致之導線框架的概略內容作說明。圖22~圖26，係為對於由本 實施形態所致之導線框架作展示之圖。

如圖22以及圖23中所示一般，導線框架10F，係包含有複數之單位導線框架10a。各單位導線框架10a，係具備有：平面矩形狀之晶粒墊11，係搭載有半導體元件21(於後再述)；和複數之細長的導線部12A、12B，係被設置於晶粒墊11之周圍，並分別與半導體元件21以及外部電路(未圖示)作連接。另外，單位導線框架10a，係為分別與半導體裝置20F(於後再述)相對應之區域，而為在圖22中位置在假想線之內側處的區域。

複數之單位導線框架10a，係經由支持導線(支持構件)13而被相互作連結。此支持導線13，係為支持晶粒墊11和導線部12A、12B者，並分別沿著X方向以及垂直於X方向之Y方向而延伸。又，在晶粒墊11之四角隅處，係被連接有懸吊導線16，晶粒墊11，係經由此4根的懸吊導線16而被連結支持於支持導線13處。

相鄰接之導線部12A、12B彼此，係在半導體裝置20F(於後再述)之製造後，成為被相互電性絕緣之形狀。又，各導線部12A、12B，在半導體裝置20F之製造後，係成為被與晶粒墊11電性絕緣之形狀。在此導線部12A、12B之背面，係分別形成有被與外部之安裝基板(未圖示)作電性連接之外部端子17A、17B。各外部端子17A、17B，係在半導體裝置20F(於後再述)之製造後，分別成為從半導體裝置20F而露出於外部。

於此情況，複數之導線部12A、12B之外部端 子17A、17B，係以在相鄰接之導線部12A、12B之間而位置於內側以及外側的方式，來在作平面性觀察時被交互地配置為交錯狀。亦即是，在晶粒墊11之周圍，具有相對性地位置於內側(晶粒墊11側)之外部端子17A的導線部12A，和具有相對性地位置於外側(支持導線13側)之外部端子17B的導線部12B，係遍佈全周地而被交互作配置。藉由此，係能夠對於導線部12A、12B之外部端子17A、17B和相鄰接之導線部12B、12A相互接觸的問題作防止。另外，在本實施形態中，係將位置在內側之外部端子17A亦稱作內側外部端子17A，並將位置在外側之外部端子17B亦稱作外側外部端子17B。於此情況，內側外部端子17A以及外側外部端子17B，係全部具備有相同之平面形狀。

如圖22中所示一般，複數之內側外部端子17A，係當作平面性觀察時，均為沿著與晶粒墊11之一邊相平行的直線而被配列。又，複數之外側外部端子17B，係當作平面性觀察時，均為沿著與晶粒墊11之一邊相平行的直線而被配列。亦即是，複數之內側外部端子17A以及複數之外側外部端子17B，係沿著與X方向或者是Y方向之其中一者相平行的直線而被配列成2列。然而，係並不被限定於此，例如，複數之內側外部端子17A以及/或者是複數之外側外部端子17B，係亦可當作平面性觀察時而分別被配列在圓弧上。

接著，參考圖24以及圖25(a)~(b)，針 對各導線部12A、12B之構成更進一步作說明。

如圖24中所示一般，導線部12A、12B中之具有內側外部端子17A的導線部12A，係具備有內導線51、和連接導線52、以及端子部(第1端子部)53。其中，內導線51，係較端子部53而更朝向內側(晶粒墊11側)延伸，在其之內側端部表面上，係被形成有內部端子15。此內部端子15，係如同後述一般，成為經由接合打線22而被與半導體元件21作電性連接之區域。因此，在內部端子15上，係設置有用以提昇其與接合打線22之間的密著性之電鍍部25。於此情況，內導線51，係相對於支持導線13而傾斜地延伸。

連接導線52，係位置在較端子部53而更外側(支持導線13側)處，其之外端部係被連結於支持導線13處。連接導線52，係相對於該連接導線52所被作連結之支持導線13而垂直地延伸。進而，在端子部53的背面，係形成有內側外部端子17A。

如圖25(a)中所示一般，導線部12A之內導線51以及連接導線52，係分別從背面側(與搭載半導體元件21之面相反側)而藉由半蝕刻來形成為厚度較薄。另一方面，端子部53，係並不被作半蝕刻地而具備有與晶粒墊11以及支持導線13相同之厚度。如此這般，藉由使內導線51以及連接導線52之厚度成為較端子部53之厚度更薄，係能夠以良好精確度來形成寬幅為窄之導線部12A，而能夠得到小型且銷數為多之半導體裝置 20F。另外，所謂半蝕刻，係指對於被蝕刻材料而一直蝕刻至直到其之厚度方向的途中為止。

另一方面，如圖24中所示一般，導線部12A、12B中之具有外側外部端子17B的導線部12B，係具備有內導線61、和連接導線62、以及端子部63。其中，內導線61，係位置在較端子部63而內側(晶粒墊11側)，在其之內側端部表面上，係被形成有內部端子15。於此情況，內導線61，係具備有相對於支持導線13而垂直地延伸之直線部分61b、和從該直線部分61b起而傾斜地延伸之傾斜部分61a。

又，連接導線62，係位置在較端子部63而更外側(支持導線13側)處，其之外端部係被連結於支持導線13處。連接導線62，係相對於該連接導線62所被作連結之支持導線13而垂直地延伸。進而，在端子部63的背面，係形成有外側外部端子17B。

如圖25(b)中所示一般，導線部12B之內導線61以及連接導線62，係分別從背面側(與搭載半導體元件21之面相反側)而藉由半蝕刻來形成為厚度較薄。又，端子部63，係並不被作半蝕刻地而具備有與晶粒墊11以及支持導線13相同之厚度。如此這般，藉由使內導線61以及連接導線62之厚度成為較端子部63之厚度更薄，係能夠以良好精確度來形成寬幅為窄之導線部12B，而能夠得到小型且銷數為多之半導體裝置20F。

接著，參考圖26(a)~(c)，針對各導線 部12A、12B之剖面形狀(沿著與支持各導線部12A、12B之支持導線13相平行的方向之剖面形狀)更進一步作說明。

如圖26(a)~(c)中所示一般，導線部12A之內導線51以及連接導線52，係藉由從背面側來施加半蝕刻，而分別具備有略四角形狀、略梯形狀或者是略半圓弧狀之剖面。又，關於導線部12B之內導線61以及連接導線62，亦同樣的，係藉由從背面側來施加半蝕刻，而分別具備有略四角形狀、略梯形狀或者是略半圓弧狀之剖面。

又，如圖26(a)中所示一般，導線部12A之端子部53，係具備有使其之兩側面朝向內側而作了彎曲的形狀。於此情況，內側外部端子17A(端子部53之背面)之寬幅w_A2，係成為較端子部53之表面之寬幅w_A1而更廣。藉由此，就算是在將相互鄰接之導線部12A和導線部12B之間的間隔作了縮窄的情況時，亦能夠將內側外部端子17A之面積確保為廣，而能夠將內側外部端子17A和外部之安裝基板(未圖示)確實地作連接。另外，如圖26(c)中所示一般，關於導線部12B之端子部63，亦同樣的，係具備有使其之兩側面朝向內側而作了彎曲的形狀，並且外側外部端子17B(端子部63之背面)之寬幅w_B2，係成為較端子部63之表面之寬幅w_B1而更廣。

另外，如圖24中所示一般，導線部12A、12B之連接導線52、62中的支持導線13之近旁部分55， 其之寬幅w_C係成為60μm~90μm或者是75μm~90μm。又，在圖25(a)~(b)中，該近旁部分55之厚度t_C，係成為50μm~75μm或者是60μm~75μm。

如此這般，係藉由將近旁部分55之寬幅w_C設為60μm或者是75μm以上，並將厚度t_C設為50μm或者是60μm以上，來保持導線部12A、12B之相當於根部的部份(近旁部分55)之強度。因此，就算是在將導線部12A、12B之間的間隔作了縮窄的情況時，也能夠對於導線部12A、12B之強度降低的情形作抑制，而能夠防止在導線部12A、12B處產生變形的情況。又，藉由將上述近旁部分55之寬幅w_C設為90μm以下，並將厚度t_C設為75μm以下，係能夠將導線部12A、12B間之間隔縮窄，而能夠將各半導體裝置20F之外部端子17A、17B的數量(銷數)增加。

又，在圖24中，導線部12A、12B之內導線51、61中的端子部53、63之近旁部分56，其之寬幅w_d係成為60μm~90μm或者是75μm~90μm。進而，在圖25(a)~(b)中，該近旁部分56之厚度t_d，係成為50μm~75μm或者是60μm~75μm。

如此這般，係藉由將近旁部分56之寬幅w_d設為60μm或者是75μm以上，並將厚度t_d設為50μm或者是60μm以上，來保持內導線51、61之相當於根部的部份(近旁部分56)之強度，而對於內導線51、61之強度降低的情況作抑制，並能夠防止在內導線51、61處產 生變形的情形。又，藉由將上述近旁部分56之寬幅w_d設為90μm以下，並將厚度t_d設為75μm以下，由於係能夠將導線部12A、12B間之間隔縮窄，因此係能夠將各半導體裝置20F之外部端子17A、17B的數量(銷數)增加。

另外，在圖24中，相互鄰接之外周導線部12A、12B之間的間隔d，係以設為90μm~150μm為理想。如此這般，藉由將間隔d設為90μm以上，係能夠藉由蝕刻而確實地形成相互鄰接之導線部12A、12B之間的貫通部分。又，藉由將上述間隔d設為150μm以下，係能夠將各半導體裝置20F之外部端子17A、17B的數量(銷數)確保有一定數量以上。具體而言，外部端子17A、17B之數量(銷數)，例如係可設為80銷~250銷。

以上所作了說明的導線框架10F，係由具備有750Mpa~1100Mpa或者是850Mpa~1100Mpa之拉張強度的金屬材料所構成，較理想，係由具備有920Mpa~1010Mpa之拉張強度的金屬材料所構成。藉由將導線框架10F藉由具有750MPa或者是850MPa以上之拉張強度的金屬材料來構成，由於係能夠對於導線部12A、12B之強度降低並產生變形的情形作抑制，因此係能夠將導線部12A、12B之間的間隔縮窄。又，一般而言，拉張強度為高之金屬材料，其導電性係會有降低的傾向。因此，藉由將導線框架10F藉由具有1100MPa以下之拉張強度的金屬材料來構成，係能夠對於導線部12A、12B之導電性降 低的情形作防止。

作為此種金屬材料，係可列舉出銅合金等，具體而言，例如係可列舉出卡遜系合金(Cu-Ni-Si)、鎳錫銅合金(Cu-Ni-Sn)、鈦銅合金(Cu-Ti)等。

又，導線框架10F之厚度，雖亦係依存於所製造之半導體裝置20F的構成，但是係可設為80μm~250μm。

另外，在圖22中，導線部12A、12B，雖係沿著晶粒墊11之4邊的全部而被作配置，但是，係並不被限定於此，例如，係亦可僅沿著晶粒墊11之相對向的2邊來作配置。

半導體裝置之構成

接著，根據圖27以及圖28，對由本實施形態所致之半導體裝置作說明。圖27以及圖28係為對於由本實施形態所致之半導體裝置(DR-QFN(Dual Row QFN)型態)作展示之圖。

如圖27以及圖28中所示一般，半導體裝置(半導體封裝)20F，係具備有：晶粒墊11、和被配置在晶粒墊11之周圍的複數之導線部12A、12B、和被搭載在晶粒墊11上之半導體元件21、以及將導線部12A、12B和半導體元件21作電性連接之複數之接合打線(連接構件)22。又，晶粒墊11、導線部12A、12B、半導體元件21以及接合打線22，係藉由密封樹脂23而被作樹脂密 封。

其中，晶粒墊11以及導線部12A、12B，係為從上述之導線框架10F所製作者。此晶粒墊11以及導線部12A、12B之構成，除了並不被包含於單位導線框架10a中的區域以外，係為與上述之圖22~圖26中所示者略相同，於此係省略詳細之說明。又，關於半導體元件21、接合打線22、密封樹脂23、接著劑24以及電鍍部25之構成，由於係與第1實施形態略相同，因此係省略詳細之說明。

導線框架之製造方法

接下來，針對圖22~圖26中所示之導線框架10F之製造方法，使用圖29(a)~(f)來作說明。另外，圖29(a)~(f)，係為對於導線框架10F之製造方法作展示的剖面圖(與圖23相對應之圖)。

首先，係如同圖29(a)中所示一般，準備平板狀之金屬基板31。作為此金屬基板31，係使用具有750MPa~1100MPa或者是850MPa~1100MPa之拉張強度者，例如，係可使用由卡遜系合金(Cu-Ni-Si)、鎳錫銅合金(Cu-Ni-Sn)、鈦銅合金(Cu-Ti)等之銅合金所成的基板。另外，金屬基板31，較理想，係使用對於其之兩面而進行脫脂等並施加了洗淨處理者。

接著，在金屬基板31之表背面全體，分別塗布感光性光阻32a、33a，並使其乾燥(圖29(b))。另 外，作為感光性光阻32a、33a，係可使用先前技術所公知之物。

接著，隔著光罩來對此金屬基板31進行曝光並進行顯像，藉由此，來形成具備有所期望之開口部32b、33b之蝕刻用光阻層32、33(圖29(c))。

接著，將蝕刻用光阻層32、33作為耐腐蝕膜，而藉由腐蝕液來對於金屬基板31施加蝕刻(圖29(d))。藉由此，係形成晶粒墊11以及複數之導線部12A、12B的外形。腐蝕液，係可因應於所使用之金屬基板31的材質來適宜作選擇，例如，當作為金屬基板31而使用銅合金的情況時，通常，係可使用氯化鐵水溶液，並從金屬基板31之兩面起來藉由噴霧蝕刻而進行之。例如，與第1實施形態之情況相同的，係亦可對於金屬基板31而一次一面地來進行2個階段之噴霧蝕刻。

之後，將蝕刻用光阻層32、33剝離並除去(圖29(e))。

接著，為了將接合打線22和內部端子15之間的密著性提昇，而對於內部端子15施加電鍍處理，並形成電鍍部25(圖29(f))。於此情況，所選擇之電鍍種，只要是能夠確保有與接合打線22之間的密著性者，則係並不對其之種類作限定，但是，例如，係可為Ag或Au等之單層電鍍，亦可為將Ni/Pd或者是Ni/Pd/Au依此順序來作了層積的複數層電鍍。又，電鍍部25，係可僅對於導線部12A、12B中之與接合打線22之間的連 接部作施加，亦可對於導線框架10F之全面作施加。

如此這般，而能夠得到如圖22~圖26中所示之導線框架10F。

半導體裝置之製造方法

接下來，針對圖27以及圖28中所示之半導體裝置20F之製造方法，使用圖30(a)~(e)來作說明。

首先，如同上述一般，藉由圖29(a)~(f)中所示之方法，來製作導線框架10F。

接著，在導線框架10F之晶粒墊11上，搭載半導體元件21。於此情況，例如係使用黏晶糊等之接著劑24，而將半導體元件21載置在晶粒墊11上並作固定(黏晶工程)(圖30(b))。

接著，將半導體元件21之各電極21a和各導線部12A、12B之電鍍部25(內部端子15)分別藉由接合打線(連接構件)22而相互作電性連接(打線接合工程)(圖30(c))。

此時，係將導線框架10F載置在打線接合裝置之加熱塊36上。接著，藉由加熱塊36，來從導線部12A之內導線51以及導線部12B之內導線61之背面側來進行加熱。與此同時地，一面經由打線接合裝置之毛細管(未圖示)來施加超音波，一面將半導體元件21之各電極21a和各外周導線部12A、12B之電鍍部25分別使用接合打線22而作電性連接。

於此情況，導線部12A之內導線51以及導線部12B之內導線61，係分別具備有平坦之背面，藉由此，係能夠將導線部12A、12B對於加熱塊36而安定地作載置。藉由此，係成為能夠將接合打線22對於電鍍部25而安定地作連接。

接著，藉由對於導線框架10F而將熱硬化性樹脂或熱可塑性樹脂作射出成形或者是轉移成形，來形成密封樹脂23(圖30(d))。如此這般，來將導線框架10F、半導體元件21、導線部12A、12B以及接合打線22作密封。

之後，藉由對於各半導體元件21間之密封樹脂23進行切割，來將導線框架10F個別分離成各單位導線框架10a(參考圖22)。此時，例如係亦可一面使由鑽石砥石所成之刃(未圖示)旋轉，一面將各單位導線框架10a間之導線框架10F以及密封樹脂23切斷。

如此這般，而能夠得到如圖27以及圖28中所示之半導體裝置20f(圖30(e))。

另外，在本實施形態中，導線框架10F，係由具有750MPa~1100MPa或者是850MPa~1100MPa之拉張強度的金屬材料所構成，各單位導線框架10a之導線部12A、12B中的支持導線13之近旁部分55的寬幅，係成為60μm~90μm或者是75μm~90μm，並且該近旁部分55之厚度，係成為50μm~75μm或者是60μm~75μm。藉由此，由於導線部12A、12B之強度降低的情形係被作抑 制，因此，例如在上述之半導體裝置20F的製造工程中，係能夠防止在導線部12A、12B處產生歪斜或彎曲等之變形的情況。其結果，係能夠將相鄰接之導線部12A和導線部12B間之間隔d(節距)縮窄，而能夠將半導體裝置20F之外部端子17A、17B的數量(銷數)增加。具體而言，相較於先前技術之半導體裝置，係成為能夠將導線部12A、12B之節距作10%以上之縮窄。例如，當半導體裝置20F之尺寸為14mm×14mm的情況時，係可將外部端子17A、17B之數量(銷數)增加至200銷以上。

又，就算是在將相鄰接之導線部12A、12B之間的間隔作了縮窄的情況時，也能夠對於導線部12A、12B之強度降低的情形作抑制，而能夠防止導線部12A、12B產生變形並在外部端子17A、17B處發生位置偏移的問題。藉由此，係能夠將導線框架10F之良率提高。

進而，藉由將導線部12A、12B之強度提高，由於係能夠將導線部12A、12B之長度增長，因此係能夠使內部端子15對於晶粒墊11而更為接近。藉由此，係能夠減少高價之接合打線22的使用量，而能夠將導線框架10F之製造成本降低。

另外，在上述實施形態中，係以將導線部12A和導線部12B交互地作配置的情況為例來作了說明。然而，係並不被限定於此，導線框架10F，係亦可具備相互具有相同之長度的複數之導線部(QFN型態)。

進而，在上述實施形態中，係以將內側外部 端子17A以及外側外部端子17B以交錯狀來配列成2列的情況為例來作了說明，但是，係並不被限定於此，亦可將外部端子配置為3列以上。

〔實施例〕

接著，針對在本實施形態中之具體性實施例作說明。

(實施例1)

製作了以由本實施形態所致之構成而成的導線框架10F(實施例1)。於此情況，係準備了含有3.75質量%之Ni、0.9質量%之Si、0.5質量%之Zn、0.15質量%之Sn並且殘餘部分為由銅以及不可避免之雜質所成的銅合金(古河電工股份有限公司製，商品名稱EFTEC-98S)之金屬基板31。此金屬基板31之厚度係為200μm，金屬基板31之拉張強度係為860MPa。另外，金屬基板31之拉張強度，係藉由將金屬基板31裁斷成寬幅20mm，並基於JIS Z2201來製作試驗片，再使用拉張試驗機，來作了測定。藉由將此金屬基板31切斷成300mm×100mm之大小並進行蝕刻加工，而得到了250mm×70mm之大小的導線框架10F(實施例1)。在前述蝕刻加工中，係從金屬基板之兩面來進行噴霧蝕刻(蝕刻工程)，之後，藉由鹼性水溶液來將光阻藉由噴霧方式而剝離(光阻剝離工程)，再以噴霧方式來進行了最終洗淨(最終水洗工程)。在上 述3個的工程中之噴霧時間，係設為總計10分鐘，噴霧壓力係設為0.2MPa。所得到的導線框架，係設為能夠配置56個的晶片之形狀(56面分割)，每一面的導線部之根數，係設為156根。又，將各導線部12A、12B中之支持導線13之近旁部分55的寬幅分別設為75μm，並將近旁部分55之厚度分別設為60μm。

(實施例2)

金屬基板31之拉張強度係為780MPa，將各導線部12A、12B中之支持導線13之近旁部分55的寬幅分別設為60μm，並將近旁部分55之厚度分別設為50μml，除此之外，係與實施例1相同的，而製作了與實施例1相同形狀之導線框架。

〔比較例1〕

作為金屬基板之材料，係使用了含有3.0質量%之Ni、0.65質量%之Si、0.15質量%之Mg並且殘餘部分為由銅以及不可避免之雜質所成的銅合金(JX日礦日石金屬股份有限公司製，商品名稱C7025 1/2H)，除此之外，與實施例1相同的，而製作了與實施例1相同形狀之導線框架。在對於該金屬基板之拉張強度作了測定後，其結果，係為726MPa。

針對上述3種類之導線框架(實施例1、實施例2以及比較例1)，分別實施了是否會在導線部處產生 變形之試驗。

此試驗方法，係藉由判定在製作各導線框架的期間中是否於導線部處產生有變形一事，來實施之。亦即是，係藉由在前述蝕刻工程、光阻剝離工程、最終水洗工程中而使其受到由噴霧所致之衝擊，來確認了在受到衝擊的部位處是否具備有所期望之強度。

針對各導線框架，係對於在內導線處所具備之外部端子近旁以及支持導線的變形作了計測。作為此計測方法，係使用由金屬顯微鏡所進行之焦點深度計測，並對相對於導線框架之板厚方向的產生變形之高度作了計測。另外，當前述產生變形之高度係為就算是以目視來對於外觀作檢查也難以判定出來的30μm以下的情況時，係判斷為並未產生變形。

另外，在實施例1、實施例2以及比較例1之任一者中，均係製作了10枚的導線框架。針對所製作出之各個的導線框架，而對於產生有變形之導線部的根數作測定，並算出了在每一枚之導線框架之平均的產生了變形之根數。進而，根據所算出了在每一枚之導線框架之平均的產生了變形之根數，來算出了在每一晶片(每一分割面)之平均的產生了變形之導線部之根數。將此結果展示於表1中。

其結果，針對實施例1以及實施例2之導線框架10F，在導線部12A、12B處係並未發生有變形。相對於此，針對比較例1之導線框架，係於其之一部分處發生了變形。

(第6實施形態)

接著，參考圖31~圖34，對本發明之第6實施形態作說明。圖31~圖34，係為對於本發明之第6實施形態作展示者。在圖31~圖34中，連接環14之半蝕刻部(凹部)，係並非為遍佈連接環14之全周地來設置，而是沿著連接環14而規則性地設置，在各半蝕刻部之間，係被形成有厚壁部28a。在圖31~圖34中，針對與第1~第5實施形態相同的部份，係附加相同之元件符號，並省略詳細說明。

在圖31以及圖32(a)、(b)所示之導線框架10G中，連接環14，係被設置在導線部12A、12B之內導線51的前端側處，並以包圍晶粒墊11的方式而被作 配置。在連接環14之外側周緣部(支持導線13側周緣部)處，係被連結有導線部12A、12B之內導線51。又，係從連接環14起朝向內側(晶粒墊11側)地而延伸出有連結條19。於此情況，連接環14，雖係被與全部的內導線51作連結而被作支持，但是，係並不被限定於此，連接環14係亦可僅被與一部分之內導線51作連結並被作支持。

在連接環14之表面的各內導線51之前端近旁處，係分別被形成有凹部14c。各凹部14c，係為藉由半蝕刻所形成者，而在厚度方向上並不被作貫通地來具有一定之深度。另外，各凹部14c，係被形成於連接環14之寬幅方向略中央部處。

又，在相互鄰接之凹部14c之間，係被形成有厚壁部28a。亦即是，凹部14c和厚壁部28a，係沿著連接環14之長邊方向而被交互作配置。於此情況，厚壁部28a，係並不被作半蝕刻地而具備有與晶粒墊11以及支持導線13相同之厚度。又，連結條19，係在晶粒墊11之4邊的全部處，分別各被連結有2根。晶粒墊11，係藉由連接環14以及連結條19而被作支持。另一方面，在晶粒墊11之四角隅處，由於係並未被設置有懸吊導線，因此，在晶粒墊11之四角隅近旁處，係亦可配置導線部12A、12B。因此，相較於將晶粒墊11藉由懸吊導線來作支持的情況，係能夠增加導線部12A、12B之根數。

在本實施形態中，於製作半導體裝置20G (參考圖33)時，連接環14中之各凹部14c之周邊的堤部、和連接環14中之位置在各凹部14c之間的厚壁部28a，係同時地被開始蝕刻，但是，在厚壁部28a之除去中，係相較於被設置有各凹部14c之區域而更耗費時間，藉由此，係能夠對於連接環14自身之蝕刻的進行作調整。

亦即是，在從導線框架10G之背面側起而將連接環14作蝕刻除去時(參考圖7(e))，係預先在導線框架10以及密封樹脂23之背面的蝕刻用光阻層34之與連接環14相對應的位置處，設置開口部34a。之後，藉由從該開口部34a所進入之腐蝕液，而將連接環14中之各凹部14c和厚壁部28a適度地溶解並除去。於此情況，由於在連接環14之表面上係被設置有凹部14c，因此，從開口部34a所進入的腐蝕液，係並不會將導線部12A、12B作必要以上之溶解，而能夠適當地將連接環14之全體除去。

另外，在本實施形態中，凹部14c，雖係被設置在全部的內導線51之前端近旁處，但是，係並不被限定於此，而亦可僅被設置在一部分之內導線51之前端近旁處。

如此這般，藉由沿著連接環14而將凹部14c以一定之間隔來設置為點狀，並於各凹部14c之間形成有厚壁部28a，在將連接環14作蝕刻除去時，係能夠對於腐蝕液之進入和溶解作適宜的調整。

圖34中所示之半導體裝置20H，係對於本實施形態之變形例作展示，並對於並未將厚壁部28a完全除去而殘留於半導體裝置20H內部的形態作展示。此半導體裝置20H，係為由圖31以及圖32(a)、(b)中所示之導線框架10G所製作者，厚壁部28a，係並未被完全除去地而殘留，並構成第2端子部。此厚壁部28a，係沿著晶粒墊11之周圍4邊(於圖34中，係為與X方向或Y方向相平行之4邊)的全部，而相互空出有間隔地來作配列。

於圖34中，厚壁部28a，由於係由連接環14之一部分所形成，因此係沿著將各內導線51之前端近旁作連結的直線而被作配置。在圖34中，複數之厚壁部28a，係在晶粒墊11和內導線51之前端之間的區域中，而被配置為矩形狀。

於此情況，導線框架10G的連接環14中之各凹部14c的周邊區域，係在藉由密封樹脂23而被作了樹脂密封之後，從背面側起來藉由蝕刻而除去。另一方面，各厚壁部28a，係從晶粒墊11、導線部12A、12B以及其他之厚壁部28a而分離，並與此些之構件相互電性獨立，而構成第2端子部。此厚壁部28a，係並不被作半蝕刻地而具備有與晶粒墊11相同之厚度。進而，在厚壁部28a的背面，係形成有被與外部之安裝基板(未圖示)作電性連接之外部端子17C。又，在厚壁部28a之表面上，係設置有用以提昇其與接合打線22之間的密著性之電鍍部 25，並分別被連接有接合打線22。

又，伴隨著連接環14中之除了厚壁部28a以外的部份被除去一事，在密封樹脂23之背面中的導線部12A、12B和晶粒墊11之間之區域處，係被形成有凹部27。

若依據圖34中所示之形態，則在製作半導體裝置20H時，連接環14之一部分係被除去，連接環14中之並未被除去的部份係被相互個別地分離並被形成為構成第2端子部之厚壁部28a。如此這般，藉由被形成有多數之厚壁部28a，係能夠將與外部之安裝基板作連接的端子部之數量(銷數)增加，而能夠實現半導體裝置20之更進一步的高密度化。

於圖34中，被殘留於半導體裝置20H內之厚壁部28a，係並非絕對需要作為外部端子(第2端子部)來使用。例如，殘留於半導體裝置20H內之厚壁部28a，係亦可發揮當對於半導體裝置20H施加有衝擊時而防止晶粒墊11周邊之變形的作用。或者是，厚壁部28a，係亦可藉由將露出於半導體裝置20H之背面的金屬部分增加，來發揮將半導體裝置20H之散熱性提昇的作用。

另外，由本實施形態所致之導線框架10G之製造方法以及半導體裝置20G、20C之製造方法，係與由第1實施形態所致之導線框架10之製造方法(圖6(a)~(f))以及半導體裝置20之製造方法(圖7(a)~(f)))略相同。

Claims (12)

1. 一種導線框架，係為半導體裝置用之導線框架，其特徵為，係具備有：晶粒墊，係搭載有半導體元件；和複數之外周導線部，係被設置於前述晶粒墊之周圍，並分別包含有第1端子部；和連接環，係被配置在前述晶粒墊和前述外周導線部之間，並包圍前述晶粒墊；和複數之內側導線部，係藉由前述連接環而被支持，並分別包含有第2端子部，前述複數之內側導線部，係包含有長內側導線部和短內側導線部，前述長內側導線部和前述短內側導線部，係沿著前述連接環而被交互作配置，前述連接環，係具備有身為前述半導體元件所被搭載之側之面的表面、和身為前述表面之相反側之面的背面，在前述連接環之前述表面處，係被形成有凹溝或複數之凹部。
2. 如申請專利範圍第1項所記載之導線框架，其中，前述複數之內側導線部，係從前述連接環之內側以及外側的雙方而延伸。
3. 如申請專利範圍第2項所記載之導線框架，其中，前述複數之內側導線部中的從前述連接環之內側所延伸之前述短內側導線部、和從前述連接環之外側所延伸之前述長內側導線部，係隔著前述連接環而被配置在互為相反側之位置。
4. 如申請專利範圍第1項所記載之導線框架，其中，前述內側導線部，係具備有被與前述連接環作連結之連接導線，前述連接導線，係從背面側起而作了厚度薄化。
5. 如申請專利範圍第1項所記載之導線框架，其中，前述內側導線部，係具備有被與前述連接環作連結之連接導線，前述連接導線，係從表面側起而作了厚度薄化。
6. 如申請專利範圍第1項所記載之導線框架，其中，前述複數之外周導線部，係包含有長外周導線部和短外周導線部，前述長外周導線部和前述短外周導線部係被交互配置，前述複數之內側導線部，係從前述連接環之至少外側而延伸，前述長外周導線部和前述短內側導線部係相互對向，前述短外周導線部和前述長內側導線部係相互對向。
7. 如申請專利範圍第1項所記載之導線框架，其中，係由具備有750Mpa~1100Mpa之拉張強度的金屬材料所構成。
8. 一種半導體裝置，其特徵為，係具備有：晶粒墊；和複數之外周導線部，係被設置在前述晶粒墊之周圍，並分別包含有第1端子部；和複數之第2端子部，係被配置在前述晶粒墊和前述外周導線部之間，並從前述晶粒墊以及前述外周導線部而作了分離；和半導體元件，係被搭載於前述晶粒墊上；和連接構件，係將前述半導體元件和各外周導線部作電性連接，並且將前述半導體元件和各第2端子部作電性連接；和密封樹脂，係將前述晶粒墊和前述複數之外周導線部和前述複數之第2端子部和前述半導體元件以及前述連接構件作密封，前述複數之外周導線部，係包含有使前述第1端子部相對性地位置於內側之長外周導線部、和使前述第1端子部相對性地位置於外側之短外周導線部，前述長外周導線部和前述短外周導線部係被交互作配置，在前述密封樹脂的背面中之前述外周導線部與前述晶粒墊之間的區域處，係以包圍前述晶粒墊的方式而被形成有凹部，在前述凹部內，由前述密封樹脂之一部分所形成的突起部係突出。
9. 一種半導體裝置，其特徵為，係具備有：晶粒墊；和複數之外周導線部，係被設置在前述晶粒墊之周圍，並分別包含有第1端子部；和複數之第2端子部，係被配置在前述晶粒墊和前述外周導線部之間，並從前述晶粒墊以及前述外周導線部而作了分離；和半導體元件，係被搭載於前述晶粒墊上；和連接構件，係將前述半導體元件和各外周導線部作電性連接，並且將前述半導體元件和各第2端子部作電性連接；和密封樹脂，係將前述晶粒墊和前述複數之外周導線部和前述複數之第2端子部和前述半導體元件以及前述連接構件作密封，前述複數之外周導線部，係包含有使前述第1端子部相對性地位置於內側之長外周導線部、和使前述第1端子部相對性地位置於外側之短外周導線部，前述長外周導線部和前述短外周導線部係被交互作配置，在前述密封樹脂的背面中之前述外周導線部與前述晶粒墊之間的區域處，係以包圍前述晶粒墊的方式而被形成有凹部，前述複數之第2端子部，係位置於前述凹部內。
10. 一種導線框架之製造方法，係為如申請專利範圍第1項所記載之導線框架之製造方法，其特徵為，係具備有：準備金屬基板之工程；和藉由對於前述金屬基板進行蝕刻加工，而在前述金屬基板上形成前述晶粒墊、前述外周導線部、前述連接環以及前述內側導線部之工程。
11. 一種半導體裝置之製造方法，其特徵為，係具備有：準備如申請專利範圍第1項所記載之導線框架之工程；和在前述導線框架之前述晶粒墊上搭載前述半導體元件之工程；和將前述半導體元件和各外周導線部藉由連接構件來作電性連接之工程；和將前述晶粒墊和前述複數之外周導線部和前述半導體元件以及前述連接構件藉由密封樹脂來作密封之工程；和藉由從前述導線框架之背面側來將前述連接環之至少一部分除去，而將前述複數之第2端子部分別個別地作分離之工程。
12. 一種導線框架，係為半導體裝置用之導線框架，其特徵為，係具備有：晶粒墊，係搭載有半導體元件；和複數之導線部，係被設置於前述晶粒墊之周圍，並分別包含有第1端子部和從前述第1端子部起而朝向內側延伸之內導線；和連接環，係被設置在前述內導線之前端側處，並包圍前述晶粒墊，前述連接環，係藉由至少1個的前述內導線而被作支持，沿著前述連接環，而規則性地設置凹部，在各凹部之間，形成有厚壁部。