TWI662525B - 電子裝置 - Google Patents

Abstract

一種電子裝置，包括第一基板、第二基板、介質層、至少二子畫素、至少二畫素電極、至少一掃描線、至少二共用電極及至少三側電極。介質層夾設於第一與第二基板之間。畫素電極分別設置於各子畫素的第一區與第二區中，且各畫素電極具有相互交錯的第一與第二主圖案。共用電極分別設置於各子畫素的第一區與第二區中，其中各共用電極包括第一分支及與其連接之第二分支。第一分支沿著第一主圖案延伸並與其部份重疊。第二分支沿著第二主圖案延伸並與其部份重疊。側電極相互分隔地設置於第一基板的側面上，且其分別與對應的第二分支及掃描線電連接。

Description

電子裝置

本發明是有關於一種電子裝置，且特別是有關於一種可任意切割之電子裝置。

顯示面板目前已經廣泛地應用於不同的領域及環境中，其常見之屏幕尺寸的寬高比例如約為4：3、16：9、16：10等幾種標準規格。然而，一般面板的設計方式並無法進行任意地切割，以重新調整顯示面板的尺寸。也就是說，上述現有形狀尺寸的顯示面板並無法經由任意切割的方式來符合各個領域對於不同形狀尺寸之面板的需求，例如醫療儀器、電子看板、雷達指示、極坐標顯示等。

除此之外，即便可任意地切割顯示面板來重新調整顯示面板的尺寸，在切割後，仍會受到側邊封裝技術的製程限制，使得電路板接著於顯示面板之線路的精準度不佳而造成顯示訊號異常。舉例來說，相鄰的訊號線(例如：閘極線或是共用電極線)之間的間距不足，故在進行封裝製程時容易受到精準度的影響而導致兩者產生短路的問題。

本發明提供一種電子裝置，其可改善相鄰的閘極線和共用電極線之間易產生短路的問題，使得電子裝置具有良好的穩定性。

本發明一實施例提供一種電子裝置，其包括第一基板、第二基板、介質層、至少二子畫素、至少二畫素電極、至少一掃描線、第一開關元件、第二開關元件、至少二共用電極、黏膠和至少三側電極。介質層夾設於第一基板與第二基板之間。子畫素設置於第一基板之內表面上，且各子畫素具有第一區與第二區。畫素電極分別設置於各子畫素之第一區與第二區中，其中各畫素電極具有第一主圖案與第二主圖案。掃描線、第一開關元件與第二開關元件設置於第一基板上，其中位於各子畫素之畫素電極分別經由第一開關元件與第二開關元件電性連接於掃描線。共用電極分別設置於各子畫素的第一區與第二區中，其中各共用電極包括第一分支及與第一分支連接之第二分支。分別位於第一區與第二區之第一分支與第一主圖案至少部份重疊且實質上沿著第一主圖案延伸。分別位於第一區與第二區之第二分支與第二主圖案至少部份重疊且實質上沿著第二主圖案延伸。黏膠設置於第一基板與第二基板之間，其中黏膠覆蓋位於子畫素其中一個的部份掃描線、第一區與第二區之部份畫素電極及部份共用電極。側電極設置於第一基板之至少一側面上，其中側電極相互分隔開來，且側 電極分別與第一區之第二分支、第二區之第二分支及掃描線電性連接。

本發明另一實施例提供一種電子裝置，其包括第一基板、第二基板、介質層、第一群子畫素、第二群子畫素、多個畫素電極、多個掃描線、多個開關元件、至少二共用電極、黏膠和至少三側電極。介質層夾設於第一基板與第二基板之間。第一群子畫素與第二群子畫素設置於該第一基板上，且第一群子畫素與第二群子畫素分別具有二相鄰之第一子畫素與第二子畫素。畫素電極分別設置於第一子畫素與第二子畫素中，其中各畫素電極具有第一主圖案與第二主圖案。掃描線與開關元件設置於第一基板上，其中畫素電極分別經由對應之開關元件電性連接於對應之掃描線。共用電極分別設置於第一基板上，其中各共用電極包括第一分支及與第一分支交錯之第二分支。第一分支與第一主圖案至少部份重疊且實質上沿著第一主圖案延伸。第二分支分別位於第一群子畫素與第二群子畫素之二相鄰第一子畫素與第二子畫素之間。黏膠設置於第一基板與第二基板之間，其中黏膠覆蓋位於第一群子畫素之二相鄰第一子畫素與第二子畫素的對應之掃描線一部份、對應之該些畫素電極一部份及對應之共用電極一部份。側電極設置於第一基板之至少一側面上，其中側電極相互分隔開來，且側電極分別與第一群子畫素之二相鄰第一子畫素與第二子畫素的對應之掃描線與對應之第二分支電性連接。

基於上述，在本發明上述實施例的電子裝置中，分別位 於第一區與第二區之第一分支實質上沿著第一主圖案延伸，且分別位於第一區與第二區之第二分支實質上沿著第二主圖案延伸。如此一來，在對相鄰的掃描線和共用電極進行線路連接時，側電極連接至共用電極的位置可延伸至第二分支處，使得分別用來連接相鄰之掃描線和共用電極的側電極之間具有足夠的間距，以避免同一側電極同時電性連接至掃描線和共用電極而所造短路的問題，進而讓電子裝置具有良好的穩定性。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

10、20、30、40、50‧‧‧電子裝置

100、200‧‧‧第一基板

102‧‧‧第二基板

104‧‧‧介質層

106‧‧‧第一群子畫素

108‧‧‧第二群子畫素

110、210、210a‧‧‧黏膠

114‧‧‧電路板

116‧‧‧連接墊

118‧‧‧連接線

201、203‧‧‧側面

204‧‧‧缺角

206‧‧‧開口

PX1、PX2、PX11、PX22‧‧‧子畫素

R1‧‧‧第一區

R2‧‧‧第二區

PE1、PE2、PE11、PE22‧‧‧畫素電極

MB1‧‧‧第一主圖案

MB2‧‧‧第二主圖案

S‧‧‧間距

SL‧‧‧掃描線

DL‧‧‧資料線

CML‧‧‧共用電極線

COM、COM’‧‧‧共用電極

COM1、COM’1‧‧‧第一分支

COM2、COM’2‧‧‧第二分支

COM3‧‧‧第三分支

TFT1、TFT2、ST‧‧‧開關元件

G1、G2、SG‧‧‧閘極

S1、S2、SS‧‧‧源極

CH1、CH2、SCH‧‧‧半導體層

D1、D2、SD‧‧‧汲極

C1、C2‧‧‧接觸窗

Y‧‧‧第一方向

X‧‧‧第二方向

SE‧‧‧側電極

Sli‧‧‧主狹縫

CL‧‧‧共通電極層

圖1為本發明一實施例的電子裝置的立體分解示意圖。

圖2為本發明一實施例的子畫素的俯視示意圖。

圖3為圖1沿A-A’線切割後並於切割面進行封裝製程的立體分解示意圖。

圖4為圖2沿A-A’線切割後並於切割面進行封裝製程的俯視示意圖。

圖5為本發明另一實施例的子畫素的俯視示意圖。

圖6為本發明又一實施例的子畫素的俯視示意圖。

圖7為本發明再一實施例的子畫素的俯視示意圖。

以下將參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層與區域的厚度會為了清楚起見而放大。相同或相似之參考號碼表示相同或相似之元件，以下段落將不再一一贅述。另外，實施例中所提到的方向用語，例如：上、下、左、右、前或後等，僅是參考附加圖式的方向。因此，使用的方向用語是用來說明並非用來限制本發明。

在附圖中，為了清楚起見，放大了層、膜、面板、區域等的厚度。在整個說明書中，相同的附圖標記表示相同的元件。應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件“上”或“連接到”另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反，當元件被稱為“直接在另一元件上”或“直接連接到”另一元件時，不存在中間元件。如本文所使用的，“連接”可以指物理及/或電性連接。然而，”電性連接”或”耦合(接)”可為二元件間存在其它元件。

本文使用的“約”、“近似”或“實質上”包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值，考慮到所討論的測量和與測量相關的誤差的特定數量(即，測量系統的限制)。例如，“約”可以表示在所述值的一個或多個標準偏差內，或±30%、±20%、±10%、±5%內。再者，本文使用的“約”、”近似”或“實質上”可依光學性質、蝕刻性質或其它性質，來選擇較 可接受的偏差範圍或標準偏差，而可不用一個標準偏差適用全部性質。

除非另有定義，本文使用的所有術語(包括技術和科學術語)具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。

本文參考作為理想化實施例的示意圖的截面圖來描述示例性實施例。因此，可以預期到作為例如製造技術及/或公差的結果的圖示的形狀變化。因此，本文所述的實施例不應被解釋為限於如本文所示的區域的特定形狀，而是包括例如由製造導致的形狀偏差。例如，示出或描述為平坦的區域通常可以具有粗糙及/或非線性特徵。此外，所示的銳角可以是圓的。因此，圖中所示的區域本質上是示意性的，並且它們的形狀不是旨在示出區域的精確形狀，並且不是旨在限制申請專利範圍。

圖1為本發明一實施例的電子裝置的立體分解示意圖。圖2為本發明一實施例的子畫素的俯視示意圖。圖3為圖1沿A-A’線切割後並於切割面進行封裝製程的立體分解示意圖。圖4為圖2沿A-A’線切割後並於切割面進行封裝製程的俯視示意圖。應注意的是，為了清楚表示共用電極的第一分支COM1、第二分支COM2以及第三分支COM3與掃描線SL之間的相對位置，故於圖1中省 略了開關元件、畫素電極以及部份訊號線。

請先參照圖1與圖2，電子裝置10在沿A-A’線切割之前，其可包括第一基板100、第二基板102、介質層104、至少兩個子畫素PX1、PX2以及黏膠110。介質層104夾設於第一基板100與第二基板102之間。介質層104可為顯示介質層，例如液晶層，但不限於此。介質層104可包括可被水平電場轉動或切換(in-plane-switching)的液晶分子或者是可被垂直電場轉動或切換(vertical switching)的液晶分子，但本發明不以此為限。在其他實施例中，介質層104也可以為自發光材料(例如：有機材料、無機材料、量子點或量子點桿、鈣鈦礦及其衍光物、或其它合適的材料)或其它非自發光材料(例如：電泳、電濕潤、電粉塵或其它合適的材料)而不使用液晶。在一些實施例中，第一基板100可為主動陣列基板，而第二基板102可為色彩轉換基板，例如：第二基板102上具有色彩轉換層(例如：色彩濾光層，未繪示)，但本發明不限於此。於其它實施例中，第一基板100可為主動陣列基板與色彩轉換層(例如：色彩濾光層，未繪示)重疊，而第二基板102上可選擇性的不具有色彩轉換層(未繪示)，且可選擇性的設置或不設置其它膜層(例如：平坦層、電極、或其它合適的膜層)。再者，第一基板100也可為色彩轉換基板，例如：第一基板100上具有色彩轉換層(例如：色彩濾光層，未繪示)，而第二基板102可為主動陣列基板，但本發明不限於此。於其它實施例中，第二基板102可為主動陣列基板與色彩轉換層(例如：色彩濾光 層，未繪示)重疊，而第一基板100上可選擇性的不具有色彩轉換層(未繪示)，且可選擇性的設置或不設置其它膜層(例如：平坦層、電極、或其它合適的膜層)。

在本實施例中，子畫素PX1為第一群子畫素106中的其中一者，而子畫素PX2為第二群子畫素108中的其中一者，其中子畫素PX1與子畫素PX2彼此相鄰。若，不區分為二群子畫素，則電子裝置10多個子畫素中(例如：同行或同列)，也具有至少二相鄰的子畫素PX1與子畫素PX2。子畫素PX1、PX2設置於第一基板100與該第二基板102之間，例如：子畫素PX1、PX2可設置於第一基板100之內表面上，且子畫素PX1、PX2可分別具有第一區R1與第二區R2(例如：每個子畫素PX1、PX2具有第一區R1與第二區R2，但不限於此)，但不限於此。在一些實施例中，每個子畫素PX1、PX2可包括第一開關元件TFT1、第二開關元件TFT2、至少一條掃描線SL以及至少兩個畫素電極PE1、PE2。在本實施例中，是以掃描線SL、第一開關元件TFT1與第二開關元件TFT2設置於第一基板100上為例進行說明(例如：第一基板100為主動陣列基板)。在本實施例中，子畫素PX1、PX2的第一區R1與第二區R2可分別位於掃描線SL的相對兩側(或稱為不同側)，但本發明不以此為限。於其它實施例中，子畫素PX1、PX2的第一區R1與第二區R2可分別位於掃描線SL同一側。

第一開關元件TFT1可與對應的資料線DL及對應的畫素電極PE1電性連接。舉例來說，第一開關元件TFT1可與設置在 第一區R1的畫素電極PE1電性連接。第一開關元件TFT1包括閘極G1、半導體層CH1、源極S1和汲極D1。在一些實施例中，閘極G1與對應的掃描線SL(也可稱為閘極線)電性連接，源極S1與對應的資料線DL電性連接，汲極D1可透過接觸窗C1而與對應的畫素電極PE1(例如：位於第一區R1的畫素電極PE1)電性連接，但不限於此。於其它實施例中，汲極D1可不用透過接觸窗C1而與對應的畫素電極PE1(例如：位於第一區R1的畫素電極PE1)連接。另外，至少部分半導體層CH1位於閘極G1與源極S1和汲極D1之間。在一些實施例中，閘極G1與掃描線SL可由同一圖案化導電層所形成，而掃描線SL與資料線DL可屬於不同的圖案化導電層。

第二開關元件TFT2可與對應的畫素電極PE2電性連接。舉例來說，第二開關元件TFT2可與設置於第二區R2的畫素電極PE2電性連接。第二開關元件TFT2可包括閘極G2、半導體層CH2、源極S2和汲極D2。在一些實施例中，閘極G2可與對應的掃描線SL電性連接，源極S2可與對應的資料線DL電性連接，汲極D2可透過接觸窗C2而與對應的畫素電極PE2(例如：位於第二區R2的畫素電極PE2)電性連接，但不限於此。於其它實施例中，汲極D2可不用透過接觸窗C2而與對應的畫素電極PE2(例如：位於第二區R2的畫素電極PE2)連接。另外，至少部分半導體層CH2可位於閘極G2與源極S2以及汲極D2之間。在一些實施例中，閘極G2與掃描線SL可由同一圖案化導電層所形成，而 掃描線SL與資料線DL可屬於不同的圖案化導電層。

在一些實施例中，第一開關元件TFT1之源極S1與第二開關元件TFT2之源極S2連接至相同的資料線DL，且第一開關元件TFT1之閘極G1與第二開關元件TFT2之閘極G2連接至相同的掃描線SL，如此可改善子畫素PX1、PX2之開口率與相關電性，但不限於此。在另一些實施例中，第一開關元件TFT1之源極S1與第二開關元件TFT2之源極S2可分別連接至不同的資料線DL，且第一開關元件TFT1之閘極G1與第二開關元件TFT2之閘極G2可連接至相同的掃描線SL或可分別連接至不同的掃描線SL。在其他實施例中，第一開關元件TFT1之源極S1與第二開關元件TFT2之源極S2可分別連接至相同的資料線DL，且第一開關元件TFT1之閘極G1與第二開關元件TFT2之閘極G2可分別連接至不同的掃描線SL。

在一些實施例中，若每個子畫素PX1、PX2可包括第一開關元件TFT1與第二開關元件TFT2，第一開關元件TFT1與對應的線路及第二開關元件TFT2與對應的線路可參閱前述描述。然而，第二開關元件TFT2的源極S2可以與第一開關TFT1的源極S1電性連接；而第二開關元件TFT2的閘極G2可以與第一開關TFT1的閘極G1電性連接。舉例來說，第二開關元件TFT2的閘極G2與第一開關TFT1的閘極G1電性連接至對應的掃描線SL，且第一開關TFT1的源極S1藉由第二開關元件TFT2的源極S2而電性連接至對應的資料線DL，但不限於此。

在其它實施例中，若每一個子畫素PX1、PX2可選擇性的更包括第三開關元件ST(例如：分享元件)，其可設置於第一基板100上。第三開關元件ST包括閘極SG、半導體層SCH、源極SS和汲極SD。源極SS透過接觸窗C2而電性連接至對應的畫素電極(例如：位於第二區R2的畫素電極PE2)，第三開關元件ST的源極SS電性連接至第二開關元件TFT2的汲極D2，但不限於此。於部份實施例中，汲極SD可不用透過接觸窗C2而與對應的畫素電極PE2(例如：位於第二區R2的畫素電極PE2)或對應的開關元件(例如：第二開關元件TFT2的汲極D2)連接。從另一方面觀之，每一個子畫素PX1、PX2的第三開關元件ST電性連接於第二開關元件TFT2。另外，第三開關元件ST的汲極SD與共用電極線CML電性連接。第三開關元件ST的閘極SG電性連接至對應的掃描線SL。至少部分半導體層SCH位於閘極SG與源極SS以及汲極SD之間。在本實施例中，第二區R2的畫素電極PE2可為次畫素電極；而第一區R1的畫素電極PE1可為主畫素電極，然本發明不以此為限。在另一些實施例中，當第三開關元件ST的源極SS電性連接至第一區R1的畫素電極PE1(例如：開關元件ST的源極SS經由第一開關元件TFT1之汲極D1電性連接至第一區R1的畫素電極PE1)的情況下，第一區R1的畫素電極PE1可為次畫素電極，而第二區R2的畫素電極PE2可為主畫素電極。

第一開關元件TFT1、第二開關元件TFT2與第三開關元件ST其中至少一者可為底閘型電晶體、頂閘型電晶體、立體型電 晶體、或其它合適的電晶體。底閘型的電晶體之閘極位於半導體層之下方，頂閘型電晶體之閘極位於半導體層之上方，而立體型電晶體之半導體層通道延伸非位於一平面。半導體層可為單層或多層結構，且其材料包含非晶矽、微晶矽、奈米晶矽、多晶矽、單晶矽、有機半導體材料、氧化物半導體材料、奈米碳管/桿或其它合適的材料或前述之組合。

畫素電極PE1、PE2可分別設置於子畫素PX1、PX2中的第一區R1與第二區R2，例如畫素電極PE1、PE2設置於子畫素PX1之第一區R1與第二區R2以及子畫素PX2之第一區R1與第二區R2。在一些實施例中，每一個畫素電極PE1、PE2具有第一主圖案MB1與第二主圖案MB2為範例，較佳地，第一主圖案MB1與第二主圖案MB2可相互交錯，但不限於此。舉例來說，第一主圖案MB1可沿著預定方向(例如：第一方向Y)延伸，而第二主圖案MB2可沿著另一預定方向(例如：第二方向X)延伸。在一些實施例中，第一主圖案MB1可將每一個畫素電極PE1、PE2至少區分為兩區(例如：左右兩區)，而第二主圖案MB2可將每一個畫素電極PE1、PE2至少區分為另外兩區(例如：上下兩區)。也就是說，第一主圖案MB1可與第二主圖案MB2交錯(或稱為交叉，例如：interlace)。於部份實施例中，第一主圖案MB1及/或第二主圖案MB2可存在畫素電極(例如：PE1及/或PE2)膜層，而可稱為第一主幹及/或第二主幹。於其它實施例中，第一主圖案MB1及/或第二主圖案MB2可不存在畫素電極(例如：PE1及/或 PE2)膜層(例如：主圖案區之畫素電極膜層被移除)，而可稱為第一主狹縫及/或第二狹縫。

在一些實施例中，畫素電極PE1、PE2可選擇性地更包括多個具有不同延伸方向的狹縫Sli或多個具有實質上相同延伸方向的狹縫Sli。因此，二相鄰狹縫Sli之間存在之畫素電極(例如：PE1及/或PE2)膜層，可被稱為分支(未標示)，則每一個畫素電極PE1、PE2也可具有多個具有不同延伸方向的分支(未標示)或多個具有實質上相同延伸方向的分支(未標示)。在本實施例中，第一主圖案MB1可位於畫素電極PE1、PE2不同延伸方向的狹縫Sli的交界處，而第二主圖案MB2則可位於畫素電極PE1、PE2實質上相同延伸方向的狹縫Sli交界處，但不限於此。

在本實施例中，共用電極線CML實質上可與畫素電極PE1、PE2的第一主圖案MB1部分重疊，並能將畫素電極PE1、PE2至少區分為左右兩區。舉例而言，至少部份共用電極線CML可位於畫素電極PE不同延伸方向的狹縫的交界處，且共用電極線CML可實質上沿著第一主圖案MB1的延伸方向延伸，但不限於此。於其它實施例中，共用電極線CML之延伸方向也可視需求及/或效果而改變。

至少兩個共用電極COM可分別設置於子畫素PX1、PX2的第一區R1與第二區R2中，例如至少兩個共用電極COM設置於子畫素PX1之第一區R1與第二區R2以及子畫素PX2之第一區R1與第二區R2，其中共用電極COM包括第一分支COM1以及與 第一分支COM1連接的第二分支COM2。在本實施例中，分別位於第一區R1與第二區R2之第一分支COM1與第一主圖案MB1至少部份重疊且實質上沿著第一主圖案MB1延伸(例如：沿第一方向Y延伸)。另外，分別位於第一區R1與第二區R2之第二分支COM2與第二主圖案MB2至少部份重疊且實質上沿著第二主圖案MB2延伸(例如：沿第二方向X延伸)。在一些實施例中，共用電極COM可選擇性地更包括至少二個第三分支COM3，其可分別設置於子畫素PX1、PX2的第一區R1與第二區R2，例如至少兩個第三分支COM3設置於子畫素PX1之第一區R1與第二區R2以及子畫素PX2之第一區R1與第二區R2。第三分支COM3可分別與位於第一區R1及第二區R2的第一分支COM1電性連接。在一些實施例中，第三分支COM3可分別位於對應的掃描線SL的相對兩側或同側，但不限於此。在一些實施例中，第三分支COM3可實質上沿著對應的掃描線SL的延伸方向(例如：第二方向X)延伸且設置在對應的掃描線SL和畫素電極PE1及/或PE2之間，但本發明不以此為限。在本實施例中，第三分支COM3可分別位於對應的掃描線SL的相對兩側且沿著對應的掃描線SL的延伸方向延伸，而第一分支COM1的相對兩端可分別連接至第三分支COM3以及第二分支COM2，如此共用電極COM可呈現例如「工或類似工」的形狀，但本發明不以此為限。更甚者，第一分支COM1一端除了連接第二分支COM2，也可實質上更沿著第一主圖案MB1延伸且超過第二分支COM2而形成例如：圖2之特殊形狀， 但不限於此。

基於上述，由於分別位於第一區R1與第二區R2之第一分支COM1實質上沿著第一主圖案MB1延伸，且分別位於第一區R1與第二區R2之第二分支COM2實質上沿著第二主圖案MB2延伸，因此在對相鄰的掃描線SL和共用電極COM進行線路連接時(例如：電子裝置10經尺寸再調整製程之後，而於切割面進行封裝製程，如圖3和圖4所示)，側電極SE連接至共用電極COM的位置可延伸至第二分支COM2，例如與電路板之接墊連接的位置可從第三分支COM3處延伸至第二分支COM2處，如此可使得分別用來連接相鄰之掃描線SL和共用電極COM的側電極SE之間具有足夠的間距S，以避免同一側電極SE同時電性連接至掃描線SL和共用電極COM而造成短路的問題，進而讓電子裝置具有良好的穩定性。

黏膠110設置於第一基板100與第二基板102之間。在本實施例中，可以藉由設置在第一基板100和第二基板102之間的黏膠110來彼此接附具有多個子畫素PX1、PX2的第一基板100(例如：主動陣列基板)與第二基板102(例如：色彩轉換基板)。再者，黏膠110可於第一基板100和第二基板102之間定義出介質層104(例如：液晶層)所在的區域，並且還可避免介質層外流至電子裝置10之外。

在本實施例中，可採用切割具(例如：刀具(未繪示)、雷射(未繪示)、或是其它合適的工具)來沿預定切割線(例如： A-A’線)切割電子裝置10，以進行再調尺寸製程，使得使用者能依據設計而自由地選擇欲切割的基板尺寸，並減少傳統切割技術所造成的多餘面積，更能回收利用廢棄基板，以降低玻璃基板的浪費。

舉例而言，請同時參照1和圖3，在進行再調尺寸製程前，介質層104會位於第一基板100與第二基板102之間。接著，再調尺寸製程會先對電子裝置10沿著預定切割線(例如：A-A’線)進行重新切割，而後會在電子裝置20的一側面201(例如：切割面)填入框膠(例如：黏膠210a)以避免介質層104(例如：液晶)流失，並使得經再調尺寸製程後之電子裝置20中的介質層104(例如：液晶層)仍可以維持於未切割前之黏膠110於第一基板100及第二基板102之間所定義出的區域上(或稱為具有多個子畫素PX1、PX2之顯示區)。然後，再對電子裝置20切割出的側面201(例如：切割面)進行研磨以於側面201(例如：切割面)暴露出導電層或至少一信號線(例如：共用電極COM的第二分支COM2和第三分支COM3以及掃描線SL中的至少一者)。從另一方面觀之，再調尺寸製程時，會移除預定切割線處(例如：A-A’線)之框膠(例如：黏膠110)，來形成移除後具有缺口之框膠(例如：黏膠210)及缺口處附近的子畫素相關線路(例如：預定切割線A-A’的相關線路)。然後，再填入另外的框膠(例如：黏膠210a)於缺口處(例如：黏膠210a所在的區域)，以避免介質層104(例如：液晶)流失，且框膠(例如：黏膠210a)可覆蓋位於子畫素 PX1、PX2其中一個的部份掃描線SL、第一區R1與第二區R2之部份畫素電極PE1、PE2及部份共用電極COM。基於上述，電子裝置10的邊緣可以被切割和去除，使得邊框區域的尺寸可以被減少。在一些實施例中，框膠(例如：黏膠210a)的材料可實質上相同於或不同於上述黏膠110的材料，但本發明不以此為限。

以下，將以圖3和圖4來說明經上述再調整尺寸製程(例如：電子裝置10沿圖1所示之A-A’線進行切割)後所形成之電子裝置20。另外，電子裝置20大致相同於電子裝置10，其不同之處在於電子裝置20於其切割面進行了側邊封裝製程，故相同或相似元件使用相同或相似標號，其餘構件之連接關係、材料及其製程已於前文中進行詳盡地描述，故於下文中不再重複贅述。其中，圖4亦省略框膠(例如：黏膠210a)，且框膠與子畫素相關描述可參閱前述實施例。

請參照圖3和圖4，在本實施例中，電子裝置20的側面(例如：沿圖1之A-A’線切割之切割面，下文將稱為“切割面”)暴露出共用電極COM的第二分支COM2和第三分支COM3以及掃描線SL。在本實施例中，電子裝置20還包括至少三個側電極SE。

側電極SE相互分隔地設置於第一基板200之至少一個側面201(例如：切割面)上，且側電極SE可分別與第一區R1之第二分支COM2、第二區R2之第二分支COM2及掃描線SL電性連接(例如：由切割面所暴露出之第二分支COM2以及掃描線 SL)。側電極SE可為具有導電功能的導電物與膠材之混合物(例如：銀膠、金膠、銅膠、或其它合適的材料)、導電材料、或其它合適的材料。

於部份實施例中，電子裝置20還可更包含多個連接墊116、多條連接線118。連接墊116以及連接線118可設置於第一基板200的側面201(例如：切割面)。同理，第二基板202也可存在側面203(例如：切割面)。連接墊116位於側電極SE的下側，而連接線118設置於側電極SE和連接墊116之間，並且側電極SE可藉由連接線118而與連接墊116電性連接。在一些實施例中，連接線118可以採用轉印、移印、網版印刷、鍍膜黃光蝕刻、或其它合適的方式製作於第一基板200的側面201(例如：切割面)。

此外，電子裝置20為了可傳遞訊號，還可選擇性的更包含至少一個電路板114(例如：電路軟板)。電路板114可設置於第一基板200之至少一側面201(例如：切割面)，且電路板114電性連接側電極SE。在一些實施例中，電路板114的接墊(未繪示)可分別連接至相對應的連接墊116，亦即，電路板114可經由連接線118來與側電極SE電性連接，如此可提升封裝製程的穩定性。在其他實施例中，電路板114也可直接連接於側電極SE而省略連接線118和連接墊116。

在一些實施例中，連接墊116之間的間距S可選擇性地小於側電極SE之間的間距S，使得第一基板200於側面201(例 如.切割面)呈現扇入(Fan-in)結構，如此在進行側邊封裝製程時，可具有良好的製程容忍空間(當電路板114為多個的情況下，可避免相鄰的兩個電路板114之間不易發生相互碰撞或是壓著機構互相干涉的問題)，以提升電路板接著於顯示面板的精準度，藉此能改善顯示畫面不連續的問題。另外，每一條連接線118的寬度可設計成不同的線寬，藉以補償導線之間的電阻差異(例如每一條連接線118的長度不同所造成之電阻差異)。於部份實施例中，每一條連接線118的長度也可設計成不同的線長，藉以補償導線之間的電阻差異。

圖5為本發明另一實施例的子畫素的俯視示意圖。圖5的共用電極COM’與共用電極COM相似，其不同之處在於共用電極COM’的第二分支COM’2設置於相鄰的兩個第一群子畫素106和第二群子畫素108之間。從另一方面觀之，第二分支COM’2位於相鄰的兩個第一群子畫素106和第二群子畫素108的邊界，則第二分支COM’2會與前述邊界至少部份重疊。另外，相同或相似元件使用相同或相似標號，其餘構件之連接關係、材料及其製程已於前文中進行詳盡地描述，故於下文中不再重複贅述。

請參照圖5，至少二個共用電極COM’可分別設置於第一基板100上。每個共用電極COM’可包括第一分支COM’1及與第一分支COM’1交錯之第二分支COM’2，且第一分支COM’1可與第一主圖案MB1至少部份重疊且實質上沿著第一主圖案MB1延伸(例如：沿著第一方向Y延伸)，而第二分支COM’2分別位於 第一群子畫素106與第二群子畫素108之二相鄰的子畫素PX1與子畫素PX2之間。從另一方面觀之，第二分支COM’2位於第一群子畫素106與第二群子畫素108之二相鄰的子畫素PX1與子畫素PX2之邊界，則第二分支COM’2會與前述邊界至少部份重疊。在一些實施例中，第二分支COM’2可沿著預定方向(例如：第二方向X)延伸。如此一來，由於第二分支COM’2與掃描線SL之間的間距S大於如圖3所示之第二分支COM2與掃描線SL之間的間距S，故採用切割具(例如：刀具(未繪示)、雷射(未繪示)、或其它合適的工具)來沿預定切割線(例如：B-B’線)切割電子裝置30，以進行再調尺寸製程時，分別用來連接相鄰之掃描線SL和共用電極COM’的側電極SE之間更具有足夠的間距，以避免同一側電極SE同時電性連接至掃描線SL和共用電極COM’而所造短路的問題。

在本實施例中，第一群子畫素106與第二群子畫素108之兩相鄰的子畫素PX1與子畫素PX2分別位於對應之第二分支COM’2的相對二側。也就是說，設置於子畫素PX1第二區R2中的第一分支COM’1與設置於子畫素PX2第一區R1中的第一分支COM’1可連接至相同的第二分支COM’2，例如：共用電極COM’於子畫素PX1的第二區R2和子畫素PX2的第一區R1呈現「十字或類十字」的形狀。如此一來，若相鄰的兩個共用電極COM’提供實質上相同之定電壓或是實質上相同訊號的情況下，可藉由相同的第二分支COM’2將電壓或訊號輸入至相鄰的兩個共用電極 COM’，以節省連接至第二分支COM’2之側電極PE的數量，使得封裝製程能夠簡化並且具有良好的穩定性。

在本實施例中，於再調尺寸製程後，黏膠110會覆蓋位於第一群子畫素106之二相鄰的子畫素PX1與子畫素PX的對應該掃描線SL一部份、對應之畫素電極PE一部份及之該共用電極COM’一部份，而較為詳細的描述可參閱前述實施例。

圖6為本發明又一實施例的子畫素的俯視示意圖。子畫素PX11、PX22與子畫素PX1、PX2相似，其不同之處在於子畫素PX11、PX22中的畫素電極具有缺角204，故相同或相似元件使用相同或相似標號，其餘構件之連接關係、材料及其製程已於前文中進行詳盡地描述，故於下文中不再重複贅述。其中，圖6亦省略框膠(例如：黏膠210a)，且框膠與子畫素相關描述可參閱前述實施例。

請參照圖6，子畫素PX11與子畫素PX22中的畫素電極PE11、PE22分別具有至少一缺角204，其中缺角204暴露共用電極COM的第二分支COM2的一端(例如：圖6)或是共用電極COM’的第二分支COM’2的一端(例如：圖5)。如此一來，當使用切割具(例如：刀具(未繪示)、雷射(未繪示)、或其它合適的切割工具)來沿預定切割線(例如：C-C’線)切割電子裝置40，以進行再調尺寸製程時，共用電極COM的第二分支COM2除了可暴露於切割面之外，第二分支COM2的一端還可被畫素電極PE11、PE22的缺角204所暴露。於本實施例中，在對經再調尺寸 製程的電子裝置40進行側邊封裝製程時，可避免側電極PE與設置在第二分支COM2上的畫素電極PE11、PE22電性連接，進而提升電子裝置40的穩定性。

圖7為本發明再一實施例的子畫素的俯視示意圖。電子裝置10大致相同於電子裝置50，其不同之處在電子裝置50還包括共通電極層CL，且共通電極層CL具有開口206，故其他相同或相似元件使用相同或相似標號，其餘構件之連接關係、材料及其製程已於前文中進行詳盡地描述，故於下文中不再重複贅述。其中，圖7亦省略框膠(例如：黏膠210a)，且框膠與子畫素相關描述可參閱前述實施例。

請參照圖7，電子裝置50可更包括設置於第二基板102之內表面的共通電極層CL。共通電極層CL具有開口206，且開口206暴露部分掃描線SL的一端。舉例而言，開口206分別暴露出位於子畫素PX1與子畫素PX2的畫素電極PE1、PE2間的掃描線SL之一端(例如：圖5或7)或者是位於子畫素PX11與子畫素PX22中的畫素電極PE11、PE22間的掃描線SL之一端(例如：圖6)。如此一來，當使用切割具(例如：刀具(未繪示)、雷射(未繪示)、或其它合適的切割工具)沿預定切割線(例如：D-D’線)切割電子裝置50，以進行再調尺寸製程時，掃描線SL除了可暴露於切割面之外，掃描線SL的一端還被共通電極層CL的開口206所暴露。從另一方面觀之，在對經再調尺寸製程的電子裝置50進行側邊封裝製程時，可避免側電極PE與設置於掃描線SL上的共 通電極層CL連接，使得側電極PE能夠精準地連接於掃描線SL，進而提升電子裝置50的穩定性。共通電極層CL可為單層或多層之透明導電層，且其材料包含銦錫氧化物(Indium Tin Oxide,ITO)、銦鋅氧化物(Indium Zinc Oxide,IZO)、奈米碳管或奈米碳桿、銦鎵鋅氧化物、或其他合適的導電材料。

綜上所述，在上述實施例的電子裝置中，分別位於第一區與第二區之第一分支實質上沿著第一主圖案延伸，且分別位於第一區與第二區之第二分支實質上沿著第二主圖案延伸。如此一來，在對相鄰的掃描線和共用電極進行線路連接時，側電極連接至共用電極的位置可延伸至第二分支處，使得分別用來連接相鄰之掃描線和共用電極的側電極之間具有足夠的間距，以避免同一側電極同時電性連接至掃描線和共用電極而所造短路的問題，進而讓電子裝置具有良好的穩定性。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

Claims (14)

1. 一種電子裝置，包括： 一第一基板、一第二基板以及夾設於該第一基板與該第二基板間之一介質層； 至少二子畫素，設置於該第一基板之內表面上，且各該子畫素具有一第一區與一第二區； 至少二畫素電極，分別設置於各該子畫素之該第一區與該第二區中，其中各該畫素電極具有一第一主圖案與一第二主圖案； 至少一掃描線、一第一開關元件與一第二開關元件，設置於該第一基板上，其中位於各該子畫素之該些畫素電極分別經由該第一開關與該第二開關電性連接於該掃描線； 至少二共用電極，分別設置於各該子畫素的該第一區與該第二區中，其中各該共用電極包括一第一分支及與該第一分支連接之一第二分支，且分別位於該第一區與該第二區之該第一分支與該第一主圖案至少部份重疊且實質上沿著該第一主圖案延伸，分別位於該第一區與該第二區之該第二分支與該第二主圖案至少部份重疊且實質上沿著該第二主圖案延伸； 一黏膠，設置於該第一基板與該第二基板之間，其中該黏膠覆蓋位於該些至少二子畫素其中一個的部份該掃描線、該第一區與該第二區之部份該些畫素電極及部份該些共用電極；以及 至少三側電極，設置於該第一基板之至少一側面上，其中該些側電極相互分隔開來，且該些側電極分別與該第一區之該第二分支、該第二區之該第二分支及該掃描線電性連接。
2. 如申請專利範圍第1項所述之電子裝置，更包括： 一第三開關元件，設置於該第一基板上，其中位於各該子畫素之該第三開關元件電性連接於該第二開關元件。
3. 如申請專利範圍第1項所述之電子裝置，其中各該子畫素之該第一區與該第二區分別位於該掃描線的相對二側。
4. 如申請專利範圍第1項所述之電子裝置，更包括： 一電路軟板，設置於該第一基板之該至少一側面，且該電路軟板電性連接該些側電極。
5. 如申請專利範圍第1或3項所述之電子裝置，更包括： 至少二第三分支，分別設置於各該子畫素的該第一區與該第二區，其中該些第三分支分別與位於該第一區及該第二區之該第一分支電性連接。
6. 如申請專利範圍第5項所述之電子裝置，其中該些第三分支分別位於該掃描線的相對兩側。
7. 一種電子裝置，包括： 一第一基板、一第二基板以及夾設於該第一基板與該第二基板間之一介質層； 一第一群子畫素與一第二群子畫素，設置於該第一基板上，且該第一群子畫素與該第二群子畫素分別具有二相鄰之第一子畫素與第二子畫素； 多個畫素電極，分別設置於該些第一子畫素與該些第二子畫素中，其中各該畫素電極具有一第一主圖案與一第二主圖案； 多個掃描線與多個開關元件，設置於該第一基板上，其中該些畫素電極分別經由對應之該些開關元件電性連接於對應之該些掃描線； 至少二共用電極，分別設置於該第一基板上，其中各該共用電極包括一第一分支及與該第一分支交錯之一第二分支，且該些第一分支與該些第一主圖案至少部份重疊且實質上沿著該些第一主圖案延伸，該些第二分支分別位於該第一群子畫素與該第二群子畫素之二相鄰第一子畫素與第二子畫素之間； 一黏膠，設置於該第一基板與該第二基板之間，其中該黏膠覆蓋位於該第一群子畫素之二相鄰第一子畫素與第二子畫素的對應之該掃描線一部份、對應之該些畫素電極一部份及對應之該共用電極一部份；以及 至少三側電極，設置於該第一基板之至少一側面上，其中該些側電極相互分隔開來，且該些側電極分別與該第一群子畫素之二相鄰第一子畫素與第二子畫素的對應之該掃描線與對應之該第二分支電性連接。
8. 如申請專利範圍第7項所述之電子裝置，更包括： 一電路軟板，設置於該第一基板之該至少一側面上，且電性連接該些側電極。
9. 如申請專利範圍第7項所述之電子裝置，其中該第一群子畫素與該第二群子畫素之二相鄰第一子畫素與第二子畫素分別位於對應之該第二分支的相對二側。
10. 如申請專利範圍第7或9項所述之電子裝置，更包括： 至少二第三分支，該些第三分支分別與對應之該些第一分支電性連接。
11. 如申請專利範圍第10項所述之電子裝置，其中該些第三分支分別位於該掃描線的相對兩側。
12. 如申請專利範圍第1或7項所述之電子裝置，其中該第一主圖案與該第二主圖案中的至少一者包括一主幹或一主狹縫。
13. 如申請專利範圍第1或7項所述之電子裝置，其中該些畫素電極分別具有至少一缺角，該些缺角暴露該些第二分支的一端。
14. 如申請專利範圍第1或7項所述之電子裝置，更包括： 一共通電極層，設置於該第二基板之內表面，其中該共通電極層具有一開口，該開口暴露部分該掃描線的一端。