KR102446004B1

KR102446004B1 - 액정 표시 장치

Info

Publication number: KR102446004B1
Application number: KR1020150191111A
Authority: KR
Inventors: 김원호; 김성만; 송민철; 오화열; 전연문
Original assignee: 삼성디스플레이 주식회사
Priority date: 2015-12-31
Filing date: 2015-12-31
Publication date: 2022-09-22
Anticipated expiration: 2035-12-31
Also published as: KR20170080964A; US10788719B2; US20170192312A1; CN107045236B; CN107045236A

Abstract

본 발명의 일 실시예에 따른 액정 표시 장치는 제1 방향으로 서로 이웃하게 배치되는 제1 내지 제4 화소 전극, 제1 내지 제4 화소 전극과 적어도 일부가 중첩되도록 배치되는 공통 전극, 제1 방향과 다른 제2 방향으로 연장되며, 서로 이웃하게 배치되는 제1 및 제2 데이터 라인을 포함하고, 제1 데이터 라인은 상기 제1 및 제2 화소 전극 사이에 배치되고, 제2 데이터 라인은 제3 및 제4 화소 전극 사이에 배치되며, 공통 전극은 제2 및 제3 화소 전극 사이에 배치되는 적어도 하나의 슬릿을 갖는다.

Description

액정 표시 장치{LIQUID DISPLAY DEVICE}

본 발명은 액정 표시 장치에 관한 것이다.

표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Display, OLED) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.

그 중 액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극(field generating electrode)이 형성되어 있는 두 장의 기판과 그 사이에 개재되는 액정층을 포함한다. 액정 표시 장치는 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고, 이를 통하여 액정층의 액정 분자들의 방향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.

액정 표시 장치는 서로 이웃하는 화소 전극 사이의 이격 거리가 짧아지는 경우 투과율을 증가하나, 혼색 불량이 심화된다. 이에 반해, 서로 이웃하는 화소 전극 사이의 이격 거리가 길어지는 경우, 액정 표시 장치의 혼색 불량은 저감될 수 있으나, 투과율이 감소한다.

본 발명이 해결하고자 하는 과제는 화소 전극 간의 이격 거리를 좁히더라도 혼색 불량이 발생하지 않는 액정 표시 장치를 제공한다.

또한, 투과율이 향상된 액정 표시 장치를 제공한다.

또한, 데이터 라인과 화소 전극 간의 커플링 현상에 의한 빛샘 현상을 방지할 수 있는 액정 표시 장치를 제공한다.

본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

본 발명의 일 실시예에 따른 액정 표시 장치는, 제1 방향으로 서로 이웃하게 배치되는 제1 내지 제4 화소 전극, 상기 제1 내지 제4 화소 전극과 적어도 일부가 중첩되도록 배치되는 공통 전극, 상기 제1 방향과 다른 제2 방향으로 연장되며, 서로 이웃하게 배치되는 제1 및 제2 데이터 라인을 포함하고, 상기 제1 데이터 라인은 상기 제1 및 제2 화소 전극 사이에 배치되고, 상기 제2 데이터 라인은 상기 제3 및 제4 화소 전극 사이에 배치되며, 상기 공통 전극은 상기 제2 및 제3 화소 전극 사이에 배치되는 적어도 하나의 슬릿을 가질 수 있다.

또한, 상기 적어도 하나의 슬릿은, 상기 제1 및 제2 데이터 라인과 중첩되지 않을 수 있다.

또한, 상기 적어도 하나의 슬릿은, 상기 제1 및 제2 데이터 라인과 평행하게 배치될 수 있다.

또한, 상기 적어도 하나의 슬릿, 제1 및 제2 데이터 라인은 꺾임 구조를 가질 수 있다.

또한, 상기 제2 화소 전극은 녹색(Green)을 표시하고, 상기 제3 화소 전극은 청색(Blue)을 표시할 수 있다.

또한, 상기 제1 및 제2 데이터 라인은 서로 극성이 다른 데이터 신호가 인가될 수 있다.

또한, 상기 제1 내지 제4 화소 전극은 상기 제2 방향으로 연장되는 적어도 하나의 슬릿을 갖는 액정 표시 장치.

또한, 상기 제1 방향으로 연장되며, 서로 이웃하게 배치되는 제1 및 제2 게이트 라인을 더 포함하고, 상기 제1 내지 제4 화소 전극은 상기 제1 및 제2 게이트 라인 사이에 배치될 수 있다.

또한, 게이트 전극이 상기 제1 게이트 라인과 연결되고 일 전극이 상기 제1 데이터 라인과 연결되며 타 전극이 상기 제1 화소 전극과 연결되는 제1 스위칭 소자, 게이트 전극이 상기 제2 게이트 라인과 연결되고 일 전극이 상기 제1 데이터 라인과 연결되며 타 전극이 상기 제2 화소 전극과 연결되는 제2 스위칭 소자, 게이트 전극이 상기 제2 게이트 라인과 연결되고 일 전극이 상기 제2 데이터 라인과 연결되며 타 전극이 상기 제3 화소 전극과 연결되는 제3 스위칭 소자 및 게이트 전극이 상기 제1 게이트 라인과 연결되고 일 전극이 상기 제2 데이터 라인과 연결되며 타 전극이 상기 제4 화소 전극과 연결되는 제4 스위칭 소자를 더 포함할 수 있다.

또한, 게이트 전극이 상기 제1 게이트 라인과 연결되고 일 전극이 상기 제1 데이터 라인과 연결되며 타 전극이 상기 제1 화소 전극과 연결되는 제1 스위칭 소자, 게이트 전극이 상기 제2 게이트 라인과 연결되고 일 전극이 상기 제1 데이터 라인과 연결되며 타 전극이 상기 제2 화소 전극과 연결되는 제1 스위칭 소자, 게이트 전극이 상기 제1 게이트 라인과 연결되고 일 전극이 상기 제2 데이터 라인과 연결되며 타 전극이 상기 제3 화소 전극과 연결되는 제1 스위칭 소자 및 게이트 전극이 상기 제2 게이트 라인과 연결되고 일 전극이 상기 제2 데이터 라인과 연결되며 타 전극이 상기 제4 화소 전극과 연결되는 제1 스위칭 소자를 더 포함할 수 있다.

또한, 상기 적어도 하나의 슬릿은, 상기 제1 및 제2 게이트 라인 사이에 배치될 수 있다.

본 발명의 다른 실시예에 따른 액정 표시 장치는, 하부 기판의 상부에 서로 이웃하여 배치되는 제1 및 제2 데이터 라인, 상기 제1 및 제2 데이터 라인의 상부에 서로 이웃하여 배치되는 제1 내지 제4 화소 전극 및 상기 제1 내지 제4 화소 전극과 적어도 일부가 중첩되도록 배치되며, 적어도 하나의 슬릿을 갖는 공통 전극을 포함하고, 상기 제1 데이터 라인은 상기 제1 및 제2 화소 전극 사이의 제1 영역과 중첩되도록 배치되고, 상기 제2 데이터 라인은 상기 제3 및 제4 화소 전극 사이의 제2 영역과 중첩되도록 배치되며, 상기 적어도 하나의 슬릿은 상기 제2 및 제3 화소 전극 사이의 제3 영역과 중첩되도록 배치될 수 있다.

또한, 상기 제1 및 제2 데이터 라인과 상기 공통 전극 사이에 배치되는 제1 절연막 및 상기 공통 전극과 상기 제1 내지 제4 화소 전극 사이에 배치되는 제2 절연막을 더 포함하고, 상기 제1 내지 제4 화소 전극은 상기 제2 절연막의 상부에 배치될 수 있다.

또한, 상기 제2 절연막은 무기 물질을 포함할 수 있다.

또한, 상기 제1 및 제2 절연막 사이에 배치되는 유기 절연막을 더 포함할 수 있다.

또한, 상기 적어도 하나의 슬릿의 폭은 상기 제1 및 제2 데이터 라인의 폭보다 넓을 수 있다.

또한, 상기 제2 화소 전극은 녹색(green)을 표시하며, 상기 제3 화소 전극은 청색(blue)을 표시할 수 있다.

또한, 상기 하부 기판과 대향되도록 배치되는 상부 기판 및 상기 상부 기판의 상부에 상기 제3 영역과 적어도 일부가 중첩되도록 배치되는 블랙 매트릭스(Black matrix)을 더 포함할 수 있다.

본 발명의 또 다른 실시예에 따른 액정 표시 장치는 제1 방향으로 서로 이웃하게 배치되는 제1 내지 제4 화소 전극, 상기 제2 및 제3 화소 전극 사이에 배치되는 적어도 하나의 슬릿을 갖는 공통 전극, 상기 제1 방향과 다른 제2 방향으로 연장되며, 서로 인접하게 배치되는 제1 및 제2 데이터 라인을 포함하고, 상기 제1 데이터 라인은 상기 제1 및 제2 화소 전극 사이에 배치되어 상기 제1 및 제2 화소 전극 각각과 연결되고, 상기 제2 데이터 라인은 상기 제3 및 제4 화소 전극 사이에 배치되어 상기 제3 및 제4 화소 전극 각각과 연결되며, 상기 제2 및 제3 화소 전극 사이에는 데이터 라인이 배치되지 않을 수 있다.

또한, 상기 제1 방향으로 연장되며, 서로 인접하게 배치되는 제1 및 제2 게이트 라인을 더 포함하고, 상기 제1 내지 제4 화소 전극은 상기 제1 및 제2 게이트 라인 사이에 배치될 수 있다.

또한, 상기 제1 게이트 라인은 상기 제1 및 제4 화소 전극과 전기적으로 연결되며, 상기 제2 게이트 라인은 상기 제2 및 제3 화소 전극과 전기적으로 연결될 수 있다.

또한, 상기 공통 전극은 상기 제1 및 제2 데이터 라인과, 상기 제1 내지 제4 화소 전극 사이에 배치될 수 있다.

기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

본 발명의 실시예들에 의하면 공통 전극이 적어도 하나의 슬릿을 포함함으로써, 혼색 불량을 방지할 수 있다.

또한, 화소 전극 간 이격 거리를 좁혀 투과율을 향상시킬 수 있다.

또한, 공통 전극의 슬릿이 데이터 라인과 중첩되지 않는 영역에 배치됨으로써, 데이터 라인과 화소 전극 간의 커플링 현상에 의한 빛샘 현상을 방지할 수 있다.

본 발명의 실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.

도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 표시 패널을 개략적으로 나타낸 도면이다.
도 2는 본 발명의 다른 실시예에 따른 액정 표시 장치의 표시 패널을 개략적으로 나타낸 도면이다.
도 3은 도 1에 도시된 표시 패널에 슬릿을 추가하여 나타낸 도면이다.
도 4는 도 2에 도시된 표시 패널 중 제1 내지 제4 화소를 보다 상세하게 나타낸 회로도이다.
도 5는 도 2에 도시된 표시 패널 중 제1 내지 제4 화소를 보다 상세하게 나타낸 레이아웃도의 일 실시예이다.
도 6은 도 5에 도시한 레이아웃도를 I1-I1', I2-I2' 및 I3-I3'선에 따라 자른 단면도이다.
도 7은 도 5에 도시한 레이아웃도를 I4-I4'선에 따라 자른 단면도이다.
도 8은 도 5에 도시한 슬릿의 다른 실시예를 설명하기 위한 레이아웃도이다.
도 9는 도 5에 도시한 슬릿의 또 다른 실시예를 설명하기 위한 레이아웃도이다.
도 10은 도 5에 도시한 슬릿의 다른 실시예를 설명하기 위한 레이아웃도이다.
도 11은 도 4에 도시된 표시 패널 중 제1 내지 제4 화소를 보다 상세하게 나타낸 레이아웃도의 다른 실시예이다.
도 12는 도 11에 도시한 레이아웃도를 I1-I1', I2-I2' 및 I3-I3'선에 따라 자른 단면도이다.
도 13은 도 11에 도시한 레이아웃도를 I4-I4'선에 따라 자른 단면도이다.
도 14는 데이터 라인의 상부에 (a) 공통 전극이 있는 경우의 빛샘 정도와 (b) 공통 전극이 없는 경우의 빛샘 정도를 나타내는 도면이다.
도 15 및 도 16은 본 발명의 일 실시예에 따른 액정 표시 장치와 종래 기술에 따른 액정 표시 장치의 투과율 및 혼색 불량을 비교하기 위한 도면이다.
도 17 및 도 18은 본 발명의 일 실시예에 따른 액정 표시 장치의 화소 전극 배치 관계를 설명하기 위한 도면이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이며, 단지 하나의 구성요소를 다른 구성요소와 구별하기 위해 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수 있음은 물론이다.

이하, 첨부된 도면을 참조로 하여 본 발명의 실시예들에 대해 설명한다.

도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 표시 패널(P)을 개략적으로 나타낸 도면이다. 도 2는 본 발명의 다른 실시예에 따른 액정 표시 장치의 표시 패널(P')을 개략적으로 나타낸 도면이다. 도 3은 도 1에 도시된 표시 패널에 슬릿을 추가하여 나타낸 도면이다.

도 1을 먼저 참조하면, 복수의 게이트 라인(GL1 내지 GLn)은 제1 방향(d1)으로 연장되며, 복수의 데이터 라인(DL1 내지 DLm)은 제1 방향(d1)과 다른 방향인 제2 방향(d2)으로 연장된다. 제1 방향(d1)과 제2 방향(d2)은 수직으로 교차될 수 있다. 이하, 제1 방향(d1)을 행 방향으로, 제2 방향(d2)을 열 방향으로 예시한다.

복수의 게이트 라인(GL1 내지 GLn)은 복수의 데이터 라인(DL1 내지 DLm)과 서로 절연된다. 복수의 게이트 라인(GL1 내지 GLn)은 게이트 구동부(도면 미도시)와 연결되어, 게이트 구동부로부터 복수의 게이트 신호를 각각 제공받을 수 있다. 복수의 데이터 라인(DL1 내지 DLm)은 데이터 구동부(도면 미도시)와 연결되어 데이터 구동부로부터 복수의 데이터 신호를 각각 제공받을 수 있다.

표시 패널(P)은 화상을 표시하는 패널일 수 있다. 표시 패널(P)은 복수의 게이트 라인(GL1 내지 GLn)과 복수의 데이터 라인(DL1 내지 DLm)과 연결된다. 보다 상세하게는, 표시 패널(P)은 복수의 화소 전극(PE11 내지 PEnm) 및 이와 각각 연결되는 복수의 스위칭 소자를 포함할 수 있다. 복수의 화소 전극(PE11 내지 PEnm) 각각은 복수의 스위칭 소자를 통해 게이트 라인 및 데이터 라인과 각각 연결될 수 있다. 스위칭 소자는 연결된 게이트 라인으로부터 게이트 신호를 제공받아 턴 온 되어, 연결된 데이터 라인으로부터 데이터 신호를 제공받아 화소 전극에 제공할 수 있다.

본 발명의 일 실시예에 따른 액정 표시 장치의 표시 패널(P)은 서로 이웃하는 두 개의 화소 전극(PE)이 하나의 데이터 라인을 공유할 수 있다. 예를 들어, 제1 게이트 라인(GL1)과 연결되는 화소 전극(PE11)은 제2 게이트 라인(GL2)과 연결되는 화소 전극(PE12)과 제1 데이터 라인(DL1)을 공유할 수 있다. 또한, 제2 게이트 라인(GL2)과 연결되는 화소 전극(PE13)은 제1 게이트 라인(GL1)과 연결되는 화소 전극(PE14)과 제2 데이터 라인(DL2)을 공유할 수 있다. 한편, 본 명세서에서 서로 이웃한다고 표현하는 경우에, 이웃하는 두 구성이 연속적으로 배치되는 것을 의미한다. 예를 들어 제1 및 제2 데이터 라인(DL1, DL2)이 이웃한다라고 표현하는 경우, 제1 및 제2 데이터 라인(DL1, DL2) 사이에는 별도의 데이터 라인이 배치되지 않는 것을 의미한다.

한편, 동일 방향으로 서로 이웃하도록 배치되는 두 개의 화소 전극이 하나의 데이터 라인을 공유하는 경우라면, 상기 두 개의 화소 전극은 서로 다른 게이트 라인과 연결될 수 있다. 예를 들어, 제1 데이터 라인(DL1)을 공유하는 두 개의 화소 전극(PE11, PE12)은 각각 서로 다른 게이트 라인(GL1, GL2)에 연결되어 있다. 다만, 화소 전극(PE11, PE12)과 게이트 라인(GL1, GL2)의 연결 형태는 도 1에 도시된 것으로 제한되지 않으며, 도 2에 도시된 바와 같이 화소 전극(PE11)이 제2 게이트 라인(GL2)에 연결되며, 다른 화소 전극(PE12)이 제1 게이트 라인(GL1)에 연결될 수도 있다. 즉, 도 2에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 액정 표시 장치의 표시 패널(P')은 제1 방향(d1)으로 이웃하여 배치되며 하나의 데이터 라인을 공유하는 두 개의 화소 전극과 게이트 라인의 연결 형태가 본 발명의 일 실시예에 따른 액정 표시 장치의 표시 패널(P)과 상이하다. 이하, 본 명세서에서는 도 1에 도시된 본 발명의 일 실시예에 따른 표시 패널(P)의 경우를 예로 들어 설명하기로 한다.

도 1 및 도 3을 참조하면, 서로 이웃하되 데이터 라인을 공유하지 않는 두 화소 전극 사이에는 공통 전극(170, 도 6 참조)의 슬릿(171)이 배치될 수 있다. 예를 들면, 제1 데이터 라인(DL1)으로부터 데이터 신호를 제공받는 화소 전극(PE12)과 제2 데이터 라인(DL2)으로부터 데이터 신호를 제공받는 화소 전극(PE13) 사이에는 공통 전극(170)의 슬릿(171)이 배치될 수 있다. 한편, 도 3에 도시한 공통 전극(170)의 슬릿(171)은 슬릿(171)이 배치되는 위치를 설명하기 위해 점선으로 도시한 것이며, 반드시 도 3에 도시된 바와 같은 모양이나 크기 등으로 제한되는 것은 아니다.

즉, 공통 전극(170)의 슬릿(171)은 복수의 데이터 라인(DL1 내지 DLm)과 중첩되지 않도록 형성될 수 있다. 보다 상세하게는, 공통 전극(170)의 슬릿(171)은 복수의 데이터 라인(DL1 내지 DLm)과 동일한 제2 방향(d2)으로 연장될 수 있으며, 복수의 데이터 라인(DL1 내지 DLm)이 배치되지 않는 영역에 형성될 수 있다.

한편, 서로 이웃하는 데이터 라인 간에는 서로 극성이 다른 데이터 신호가 인가될 수 있다. 예를 들어, 제1 데이터 라인(DL1)에 제1 극성(+)의 데이터 신호가 인가되는 경우라면, 제2 데이터 라인(DL2)에는 제1 극성(+)과 다른 제2 극성의 데이터 신호(-)가 인가될 수 있다. 이때, 제2 극성(-)의 데이터 신호는 제1 극성(+)의 데이터 신호와 위상이 서로 반대인 신호일 수 있다. 결과적으로, 제1 방향(d1)으로 이웃하게 배치되는 두 개의 화소 전극에 서로 다른 극성의 데이터 신호가 인가됨에 따라, 동일한 극성의 데이터 신호를 제공받는 화소 전극들은 표시 패널(P) 내에서 균일하게 분포될 수 있다.

공통 전극(170)의 슬릿(171)은 복수 개일 수 있으며, 일 실시예로 이웃하는 두 화소 전극 사이 중 복수의 데이터 라인(DL1 내지 DLm)이 배치되지 않는 영역에 적어도 하나가 배치될 수 있다. 즉, 공통 전극(170)의 슬릿(171)은 이웃하는 두 화소 전극 사이 중 복수의 데이터 라인(DL1 내지 DLm)이 배치되지 않는 영역 모두에 배치될 수도 있으며, 또는 일부 영역에는 슬릿(171)이 생략되어 배치될 수도 있다.

도 4는 도 2에 도시된 표시 패널 중 제1 내지 제4 화소를 보다 상세하게 나타낸 회로도이다.

도 4를 참조하여 보다 상세하게 설명하기로 한다. 제1 내지 제 화소 전극(PE1 내지 PE4)은 제1 방향(d1)에 따라 서로 이웃하게 배치된다. 제1 및 제2 화소 전극(PE1, PE2) 사이에는 제j 데이터 라인(DLj)이 배치될 수 있으며, 제3 및 제4 화소 전극(PE3, PE4) 사이에는 제j+1 데이터 라인(DLj+1)이 배치될 수 있다. 한편, 제j 및 제j+1 데이터 라인(DLj, DLj+1)이 서로 이웃하도록 배치되는 것은, 제2 및 제3 화소 전극(PE2, PE3) 사이에는 데이터 라인이 배치되지 않는 것을 의미한다. 한편, 제1 내지 제4 화소 전극(PE1 내지 PE4)은 제i 게이트 라인(GLi) 및 제i+1 게이트 라인(GLi+1) 사이에 배치될 수 있다.

한편, 본 발명의 일 실시예에 따른 액정 표시 장치는 제1 내지 제4 스위칭 소자(TR1 내지 TR4)를 더 포함할 수 있다. 제1 내지 제4 스위칭 소자(TR1 내지 TR4)는 일 실시예로 박막 트랜지스터 등의 삼단자 소자일 수 있다. 이하 제1 내지 제4 스위칭 소자(TR1 내지 TR4)가 박막 트랜지스터인 것으로 예를 들어 설명하기로 한다. 한편, 제1 내지 제4 스위칭 소자(TR1 내지 TR4)의 일 전극은 일 실시예로 소스 전극일 수 있으며, 타 전극은 일 실시예로 드레인 전극일 수 있다.

제1 스위칭 소자(TR1)는 게이트 전극이 제i+1 게이트 라인(GLi+1)과 연결되고, 일 전극이 제j 데이터 라인(DLj)과 연결되며, 타 전극이 제1 화소 전극(PE1)과 연결될 수 있다. 제1 스위칭 소자(TR1)는 제i+1 게이트 라인(GLi+1)으로부터 제공받은 제i+1 게이트 신호(Gi+1)에 따라, 제j 데이터 라인(DLj)으로부터 제공받은 제j 데이터 신호(Dj)를 제1 화소 전극(PE1)에 제공할 수 있다. 제2 스위칭 소자(TR2)는 게이트 전극이 제i 게이트 라인(GLi)과 연결되고, 일 전극이 제j 데이터 라인(DLj)과 연결되며, 타 전극이 제2 화소 전극(PE2)과 연결될 수 있다. 제2 스위칭 소자(TR2)는 제i 게이트 라인(GLi)으로부터 제공받은 제i 게이트 신호(Gi)에 따라, 제j 데이터 라인(DLj)으로부터 제공받은 제j 데이터 신호(Dj)를 제2 화소 전극(PE2)에 제공할 수 있다.

즉, 제1 및 제2 스위칭 소자(TR1, TR2) 각각의 일 전극은 제j 데이터 라인(DLj)에 연결되어 제j 데이터 라인(DLj)을 공유할 수 있다. 한편, 상술한 바와 같이 제j 데이터 라인(DLj)과 각각 연결되는 제1 및 제2 스위칭 소자(TR1, TR2)는 게이트 라인과의 연결 구조가 반드시 도 2에 도시된 것으로 제한되지 않는다. 즉, 제1 스위칭 소자(TR1)의 게이트 전극이 제i 게이트 라인(GLi)에 연결되며, 제2 스위칭 소자(TR2)의 게이트 전극이 제i+1 게이트 라인(GLi+1)에 연결될 수도 있다(도 2 참조).

제3 스위칭 소자(TR3)는 게이트 전극이 제i+1 게이트 라인(GLi+1)과 연결되고, 일 전극이 제j+1 데이터 라인(DLj+1)과 연결되며, 타 전극이 제3 화소 전극(PE3)과 연결될 수 있다. 제3 스위칭 소자(TR3)는 제i 게이트 라인(GLi)으로부터 제공받은 제i 게이트 신호(Gi)에 따라, 제j+1 데이터 라인(DLj+1)으로부터 제공받은 제j+1 데이터 신호(Dj+1)를 제3 화소 전극(PE3)에 제공할 수 있다. 제4 스위칭 소자(TR4)는 게이트 전극이 제i+1 게이트 라인(GLi+1)과 연결되고, 일 전극이 제j+1 데이터 라인(DLj+1)과 연결되며, 타 전극이 제4 화소 전극(PE4)과 연결될 수 있다. 제4 스위칭 소자(TR4)는 제i+1 게이트 라인(GLi+1)으로부터 제공받은 제i+1 게이트 신호(Gi+1)에 따라, 제j+1 데이터 라인(DLj+1)으로부터 제공받은 제j+1 데이터 신호(Dj+1)를 제4 화소 전극(PE4)에 제공할 수 있다.

즉, 제3 및 제4 스위칭 소자(TR3, TR4) 각각의 일 전극은 제j+1 데이터 라인(DLj+1)에 연결될 수 있다. 한편, 제1 및 제2 스위칭 소자(TR1, TR2)의 경우와 같이, 제3 및 제 스위칭 소자(TR3, TR4) 각각의 게이트 전극이 게이트 라인과 연결되는 형태는 도 2에 도시된 것으로 제한되지 않는다.

한편, 본 발명의 일 실시예에 따른 액정 표시 장치는 제1 내지 제4 화소 전극(PE1 내지 PE4)와 적어도 일부가 중첩하는 공통 전극(170, 도 6 참조)을 더 포함할 수 있다. 공통 전극(170)은 별도의 공통 라인(도면 미도시)으로부터 공통 전압(Vcom)을 인가받을 수 있다. 공통 전극(170)은 제1 내지 제4 화소 전극(PE1 내지 PE4)과 적어도 일부가 중첩된다. 마찬가지로, 본 발명의 일 실시예에 따른 액정 표시 장치는 제2 내지 제4 화소 전극(PE2 내지 PE4) 각각과 공통 전극(170) 사이에 형성되는 제2 내지 제4 액정 커패시터를 더 포함할 수 있다.

공통 전극(170)은 일 실시예로 제2 및 제3 화소 전극(PE2, PE3) 사이에 배치되는 적어도 하나의 슬릿(171, 도 4 참조)을 포함할 수 있다. 이에 대해서는 도 4를 참조하여 후술하기로 한다. 한편, 도 5 내지 도 13에서는 도 4에 도시한 제1 내지 제4 화소 전극(PE1 내지 PE4)을 180a 내지 180d로 도면에 표기하기로 한다.

도 5는 도 4에 도시한 표시 패널 구성 중 일부를 보다 상세하게 나타낸 레이아웃도이다. 도 6은 도 5에 도시한 레이아웃도를 I1-I1', I2-I2' 및 I3-I3'선에 따라 자른 단면도이다. 도 7은 도 5에 도시한 레이아웃도를 I4-I4'선에 따라 자른 단면도이다. I1-I1'선은 제1, 제2 화소 전극(180a, 180b) 및 그 사이에 배치되는 제j 데이터 라인(DLj)을 설명하기 위한 것이며, I2-I2'선은 제2, 제3 화소 전극(180b, 180c) 및 그 사이에 배치되는 적어도 하나의 슬릿(171)을 설명하기 위한 것이다. 또한, I3-I3'선은 제3, 제4 화소 전극(180c, 180d) 및 그 사이에 배치되는 제j+1 데이터 라인(DLj+1)을 설명하기 위한 것이다. 한편, 도 7에서는 하부 표시판(10)의 경우만을 도시하기로 한다.

먼저 도 5를 참조하면, 공통 전극(170)은 슬릿(171)을 포함할 수 있다. 슬릿(171)은 일 실시예로 제2 및 제3 화소 전극(PE2, PE3) 사이에서, 제2 방향(d2)을 따라 형성될 수 있다. 상술한 바와 같이 제j 데이터 라인(DLj)이 제1 및 제2 화소 전극(PE1, PE2) 사이에 배치될 수 있으며, 제j+1 데이터 라인(DLj+1)은 제3 및 제4 화소 전극(PE3, PE4) 사이에 배치될 수 있다(도 2 참조). 이에 따라, 제2 및 제3 화소 전극(PE2, PE3) 사이에는 데이터 라인이 배치되지 않는다. 공통 전극(170)의 슬릿(171)은 데이터 라인이 배치되지 않는 부분에 형성된다.

또한, 슬릿(171)은 제j 데이터 라인(DLj) 및 제j+1 데이터 라인(DLj+1) 뿐만 아니라, 도 4에 도시되지 않은 다른 데이터 라인들과도 중첩되지 않을 수 있다. 즉, 슬릿(171)은 복수의 데이터 라인(DL1 내지 DLm, 도 1 참조)이 연장되는 제2 방향(d2)으로 형성될 수 있다.

각 스위칭 소자(TR1 내지 TR4) 및 이와 연결되는 화소 전극(180a 내지 180d)의 연결 구조는 제2 스위칭 소자(TR2) 및 이와 연결되는 제2 화소 전극(180b)의 경우를 대표로 설명하기로 한다.

도 5 내지 도 7을 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치는 하부 표시판(10), 상부 표시판(20) 및 그 사이에 개재되는 액정층(30)을 포함할 수 있다. 하부 표시판(10)은 상부 표시판(20)과 서로 마주보도록 배치될 수 있다. 일 실시예로, 하부 표시판(10)은 상부 표시판(20)과 실링(sealing)을 통해 합착될 수 있다.

먼저, 하부 표시판(10)에 대해 설명하기로 한다.

하부 기판(100)은 일 실시예로 투명한 유리 기판, 플라스틱 기판 등일 수 있으며, 복수의 스위칭 소자가 배치되는 어레이 기판일 수 있다.

하부 기판(100)의 상부에는 제i 및 제i+1 게이트 라인(GLi, GLi+1)과, 제1 내지 제4 게이트 전극(110a 내지 110d)이 배치될 수 있다. 제i 및 제i+1 게이트 라인(GLi, GLi+1)은 제1 방향(d1)으로 연장되어 하부 기판(100)의 상부에 배치될 수 있다. 제1 및 제4 게이트 전극(110a, 110d)은 제i+1 게이트 라인(GLi+1)과 연결될 수 있다. 제2 및 제3 게이트 전극(110b, 110c)은 제i 게이트 라인(GLi)과 연결될 수 있다. 제i 게이트 라인(GLi), 제i+1 게이트 라인(GLi+1), 제1 내지 제4 게이트 전극(110a 내지 110d)은 알루미늄(Al), 구리(Cu), 몰디브덴(Mo), 크롬(Cr), 티타늄(Ti), 텅스텐(W), 몰리텅스텐(MoW), 몰리티타늄(MoTi), 구리/몰리티타늄(Cu/MoTi)을 포함하는 도전성 금속 중에서 선택되는 단일 막, 적어도 두 개로 구성되는 이중 막 또는 세 개로 구성되는 삼중 막으로 형성될 수 있다.

게이트 절연막(120)은 제i, 제i+1 게이트 라인(GLi, GLi+1) 및 제1 내지 제4 게이트 전극(110a 내지 110d)의 상부에 배치될 수 있다. 게이트 절연막(120)은 일 실시예로 질화 규소(SiNx) 또는 산화 규소(SiOx) 등으로 형성될 수 있다. 게이트 절연막(120)은 물리적 성질이 다른 적어도 두 개의 절연층을 포함하는 다중 막 구조를 가질 수도 있다.

반도체층(130)은 게이트 절연막(120)의 상부에 배치될 수 있다. 반도체층(130)은 일 실시예로 비정질 규소, 다결정 규소 등으로 형성될 수 있다. 또는 반도체층(130)은 다른 실시예로 IGZO(In-Ga-Zinc-Oxide), ZnO, ZnO2, CdO, SrO, SrO2, CaO, CaO2, MgO, MgO2, InO, In2O2, GaO, Ga2O, Ga2O3, SnO, SnO2, GeO, GeO2, PbO, Pb2O3, Pb3O4, TiO, TiO2, Ti2O3, 및 Ti3O5을 포함한 산화물 반도체 중에서 선택되는 하나로 형성될 수 있다.

반도체층(130)은 제j 데이터 라인(DLj) 및 제j+1 데이터 라인(DLj+1)과 적어도 일부가 중첩되도록 배치될 수 있다. 일 실시예로 하나의 마스크 공정을 통해 복수의 데이터 라인, 제1 내지 제4 소스 전극(150a 내지 150d) 및 제1 내지 제4 드레인 전극(151a 내지 151d)과 반도체층(130)을 함께 형성하는 경우, 모든 데이터 라인, 제1 내지 제4 소스 전극(150a 내지 150d) 및 제1 내지 제4 드레인 전극(151a 내지 151d)의 하부에 반도체층(130)이 배치될 수 있다. 즉, 반도체층(130)은 채널 영역을 제외하고는 전반적으로 복수의 데이터 라인과 실질적으로 동일한 형태를 가질 수 있다.

반도체층(130)은 제2 스위칭 소자(TR2)를 형성하는 제2 반도체 패턴(130b)을 포함할 수 있다. 제2 반도체 패턴(130b)은 제2 게이트 전극(110b)과 적어도 일부가 중첩되도록 배치된다.

저항성 접촉층(140)은 반도체층(130)의 상부에 배치될 수 있다. 저항성 접촉층(140)은 인(phosphorus)과 같은 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 등의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 저항성 접촉층(140)은 반도체층(130)이 산화물 반도체로 형성되는 경우 생략될 수 있다.

한편, 상술한 바와 같이 본 명세서에서는 제2 스위칭 소자(TR2)의 경우만을 대표로 설명하고 있으나, 반도체층(130)은 제2 반도체 패턴(130b)과 같이, 제1, 제3 및 제4 스위칭 소자(TR1, TR3, TR4) 각각을 형성하는 반도체 패턴을 더 포함할 수 있다.

제j 데이터 라인(DLj), 제j+1 데이터 라인(DLj+1), 제2 소스 전극(150b) 및 제2 드레인 전극(151b)은 저항성 접촉층(140)의 상부에 배치될 수 있다. 즉, 제j 및 제j+1 데이터 라인(DLj, DLj+1)은 일 실시예로 제2 소스 및 제2 드레인 전극(150b, 151b)과 서로 동일 층에 배치될 수 있으며, 동일한 마스크 공정을 통해 형성될 수 있다. 제j 데이터 라인(DLj), 제j+1 데이터 라인(DLj+1), 제2 소스 및 제2 드레인 전극(150b, 151b)은 알루미늄(Al), 구리(Cu), 몰디브덴(Mo), 크롬(Cr), 티타늄(Ti), 텅스텐(W), 몰리텅스텐(MoW), 몰리티타늄(MoTi), 구리/몰리티타늄(Cu/MoTi)을 포함하는 도전성 금속 중에서 선택되는 단일 막, 적어도 두 개로 구성되는 이중 막 또는 세 개로 구성되는 삼중 막으로 형성될 수 있다. 다만 이에 제한되는 것은 아니며, 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다. 제2 소스 전극(150b)은 제j 데이터 라인(DLj)과 연결될 수 있으며, 제2 드레인 전극(151b)은 제2 컨택홀(CNT2)을 통해 제2 화소 전극(180 b)과 전기적으로 연결될 수 있다. 제2 소스 및 제2 드레인 전극(150b, 151b)은 제2 게이트 전극(110b)과 적어도 일부가 중첩되도록 배치될 수 있으며, 서로 동일 층에서 소정의 거리 이격되어 배치될 수 있다.

이에 따라, 제2 스위칭 소자(TR2)는 제2 게이트 전극(110b), 제2 반도체 패턴(130b), 제2 소스 전극(150b) 및 제2 드레인 전극(151b)을 포함할 수 있다. 제2 스위칭 소자(TR2)는 제2 소스 전극(150b)을 통해 제j 데이터 라인(DLj)으로부터 데이터 신호를 제공받아, 제2 드레인 전극(151b) 및 제2 컨택홀(CNT2)을 통해 제2 화소 전극(180b)에 제공할 수 있다. 한편, 본 명세서에서는 제2 스위칭 소자(TR2)에 대해서만 대표로 설명하고 있으나, 제1, 제3 및 제4 스위칭 소자(TR1, TR3, TR4)의 경우도 제2 스위칭 소자(TR2)와 동일 공정으로 형성됨에 따라, 실질적으로 동일한 구조를 가질 수 있다.

제1 패시베이션막(160a)은 제2 소스 전극 (150b) 및 제2 드레인 전극(151b)을 포함한 게이트 절연막(120)의 상부에 배치될 수 있다. 제1 패시베이션막(160a)은 질화 규소와 산화 규소 등의 무기 절연물로 형성될 수 있다.

유기 절연막(160b)은 제1 패시베이션막(260)의 상부에 배치되어, 제2 드레인 전극(151b)의 적어도 일부를 노출시킬 수 있다. 유기 절연막(160b)은 감광성 물질을 포함할 수 있으며, 이 경우 제2 컨택홀(CNT2) 형성 등과 같은 유기 절연막(160b)의 패터닝(patterning)시 별도의 포토 레지스트(photo resist)를 사용할 필요가 없어, 공정 효율이 개선될 수 있다.

공통 전극(170)은 유기 절연막(160b)의 상부에 배치될 수 있다. 공통 전극(170)은 제1 내지 제4 화소 전극(180a 내지 180d)과 적어도 일부가 중첩될 수 있다. 공통 전극(170)은 제1 내지 제4 화소 전극(180a 내지 180d) 각각과 전기장을 생성함으로써, 하부 표시판(10) 및 상부 표시판(20) 사이에 개재되는 액정 분자의 배열 방향을 조절할 수 있다. 공통 전극(170)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 등의 투명한 도전 물질로 이루어질 수 있다.

공통 전극(170)은 제2 화소 전극(180b)과의 단락을 피하기 위해 제1 개구부(OP1)를 포함할 수 있다. 제1 개구부(OP1)는 제2 컨택홀(CNT2)과 중첩될 수 있으며, 폭이 제2 컨택홀(CNT2)의 폭보다 클 수 있다. 또한, 공통 전극(170)은 제3 화소 전극(180c)과의 단락을 피하기 위해 제2 개구부(OP2)를 포함할 수 있다. 본 명세서에서는, 공통 전극(170)의 제1 및 제2 개구부(OP1, OP2)에 대해서만 설명하고 있으나, 공통 전극(170)은 나머지 화소 전극들과의 단락을 피하기 위한 복수의 개구부를 더 포함할 수 있다.

한편, 공통 전극(170)은 적어도 하나의 슬릿(171)을 포함할 수 있다. 적어도 하나의 슬릿(171)은 상술한 바와 같이 하부 기판(100)을 기준으로 데이터 라인과 중첩되지 않도록 배치될 수 있다. 즉, 제2 화소 전극(180b)이 제2 스위칭 소자(TR2)를 통해 제j 데이터 라인(DLj)과 연결되며, 제3 화소 전극(180c)이 제3 스위칭 소자(TR3)를 통해 제j+1 데이터 라인(DLj+1)과 연결됨에 따라, 결국 제2 및 제3 화소 전극(180b, 180c) 사이에는 데이터 라인이 배치되지 않는다. 적어도 하나의 슬릿(171)은 상기 데이터 라인이 배치되지 않는 부분에 형성될 수 있다.

본 발명의 일 실시예에 따른 액정 표시 장치의 경우, 공통 전극(170)이 슬릿(171)을 포함함으로써, 슬릿(171)의 양 쪽에 배치되는 제2 및 제3 화소 전극(180b, 180c) 사이에 전기장이 형성되지 않는다. 이에 따라, 전기장이 형성되지 않는 영역 내의 액정 분자들은 회전이 적거나 실질적으로 없어 빛의 투과가 적어질 수 있다. 이에 따라, 화소 전극 간의 이격 거리를 감소시키더라도 혼색 불량 문제는 발생하지 않는다.

한편, 본 발명의 일 실시예에 따른 액정 표시 장치는 이격 거리를 감소시키더라도 혼색 불량 문제가 발생되지 않으므로, 결국 이격 거리를 감소시켜 투과율을 향상시킬 수 있다. 또한, 본 발명의 일 실시예에 따른 액정 표시 장치의 경우, 슬릿(171)이 데이터 라인과 중첩되지 않는 영역인 제2 및 제3 화소 전극(180b, 180c) 사이에 형성됨에 따라, 데이터 라인과 화소 전극 간의 프린지 필드(fringe field)에 의한 빛샘 현상을 방지할 수 있다.

공통 전극(170)의 슬릿(171)은 데이터 라인이 배치되지 않는 부분에 형성되는 경우라면, 형상, 단면 구조, 개수 등은 특별히 제한되지 않는다. 일 실시예로 슬릿(171)은 제j 및 제j+1 데이터 라인(DLj, DLj+1)과 평행하도록 배치될 수 있다. 다른 실시예로 슬릿(171)의 폭은 데이터 라인의 폭보다 넓을 수 있으며, 블랙 매트릭스(200, 도 5 참조)의 폭보다는 좁을 수 있다. 또 다른 실시예로 슬릿(171)은 꺾임 구조를 가질 수 있다. 한편, 제j 및 제j+1 데이터 라인(DLj, DLj+1)이 꺾임 구조를 갖는 경우라면, 슬릿(171)의 꺾임 구조는 상기 제j 및 제j+1 데이터 라인(DLj, DLj+1)의 꺾임 구조와 유사한 형태일 수 있다. 이에 따라, 제j 및 제j+1 데이터 라인(DLj, DLj+1)의 연장 방향으로의 길이 또는 폭 등을 조절하여 슬릿(171)의 길이, 형태 또는 폭 등을 선택할 수 있다. 나아가, 슬릿(171)은 제i 및 제i+1 게이트 라인(GLi, GLi+1)과도 중첩되도록 배치될 수 있으나, 이에 제한되는 것은 아니다. 즉, 슬릿(171)은 제i 및 제i+1 게이트 라인(GLi, GLi+1) 사이에 배치될 수도 있다. 또는 슬릿(171)은 개수가 반드시 하나로 제한되지 않는다. 이에 대해서는 도 8 및 도 10을 참조하여 후술하기로 한다.

제2 패시베이션막(160c)은 공통 전극(170)의 상부에 배치될 수 있다. 제2 패시베이션막(160c)은 질화 규소와 산화 규소 등의 무기 절연물로 형성될 수 있다.

제1 내지 제4 화소 전극(180a 내지 180d)은 제2 패시베이션막(160c)의 상부에 배치될 수 있다. 제1 내지 제4 화소 전극(180a 내지 180d)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 등의 투명한 도전 물질로 이루어질 수 있다. 제1 내지 제4 화소 전극(180a 내지 180d)은 공통 전극(170)의 적어도 일부와 중첩되도록 배치될 수 있다. 즉, 제1 내지 제4 화소 전극(180a 내지 180d)은 하부 기판(100)을 기준으로 수직 방향으로 공통 전극(170)의 적어도 일부와 중첩되어, 수평 전계를 형성할 수 있다. 제1 내지 제4 화소 전극(180a 내지 180d)은 공통 전극(170)은 제2 패시베이션막(160c)에 의해 절연될 수 있다. 제2 화소 전극(180b)의 경우를 예로 들면, 제2 화소 전극(180b)은 제2 컨택홀(CNT2)을 통해 제2 스위칭 소자(TR2)의 제2 드레인 전극(151b)과 전기적으로 접속될 수 있다.

제1 내지 제4 화소 전극(180a 내지 180d)은 슬릿을 포함할 수 있다. 슬릿은 제1 내지 제4 화소 전극(180a 내지 180d)과 공통 전극(170) 사이에 프린지 필드를 생성하여, 액정이 특정 방향으로 회전할 수 있도록 돕는다. 도 4를 참조할 때, 제1 내지 제4 화소 전극(180a 내지 180d) 각각의 슬릿은 일 실시예로 제j 및 제j+1 데이터 라인(DLj, DLj+1)의 연장 방향과 실질적으로 동일한 방향으로 연장되어 있고, 중앙부에서 둔각으로 절곡되어 있다. 슬릿이 절곡된 부분을 중심으로 제1 내지 제4 화소 전극(180a 내지 180d)의 상부와 하부는 서로 다른 도메인으로 구분될 수 있다. 한편, 제1 내지 제4 화소 전극(180a 내지 180d)의 슬릿 형상과 도메인은 반드시 도 4에 도시된 것으로 제한되지 않으며, 다양한 형상 및 도메인이 형성될 수 있다.

한편, 도면에는 도시하지 않았으나, 제1 내지 제4 화소 전극(180a 내지 180d)의 상부에는 하부 배향막(도면 미도시)이 배치될 수 있다. 하부 배향막은 폴리이미드 등으로 형성될 수 있으며, 또한 제1 내지 제4 화소 전극(180a 내지 180d)이 형성된 표시 영역에 전면적으로 형성될 수 있다.

다음으로, 상부 표시판(20)에 대해 설명하기로 한다.

상부 기판(190)은 하부 기판(100)과 대향되도록 배치될 수 있다. 상부 기판(190)은 투명한 유리 또는 플라스틱 등으로 형성될 수 있으며, 일 실시예로 하부 기판(100)과 동일한 재질로 형성될 수 있다.

상부 기판(190) 상에는 화소 영역 외의 영역에 광이 투과되는 것을 차단시키는 블랙 매트릭스(200, BM: Black matrix)가 배치될 수 있다. 블랙 매트릭스(200)의 폭은 일 실시예로 슬릿(171)의 폭보다 넓을 수 있다. 블랙 매트릭스(200)는 제1 내지 제4 스위칭 소자(TR1 내지 TR4), 제i 게이트 라인(GLi), 제i+1 게이트 라인(GLi+1), 제i 데이터 라인(DLj) 및 제i+1 데이터 라인(DLj+1)과 대응되도록 상부 기판(190) 상에 형성될 수 있다. 블랙 매트릭스(200)는 일 실시예로 유기물 또는 크롬을 포함하는 금속성 물질로 형성될 수 있다.

컬러 필터(210, CF: Color filter)는 블랙 매트릭스(200) 및 상부 기판(190)의 상부에 배치될 수 있다. 보다 상세하게는, 컬러 필터(210)는 블랙 매트릭스(200)에 의해 정의되는 화소 영역에 대응하는 상부 기판(190) 상에 형성될 수 있다. 컬러 필터(210)는 일 실시예로, 적색(R), 녹색(G) 및 청색(B) 중 어느 하나를 표시할 수 있다.

도면에는 도시하지 않았으나, 상부 기판(190) 상에는 오버코팅층(도면 미도시) 및 상부 배향막(도면 미도시)이 형성될 수 있다. 오버코팅층은 컬러 필터(210) 및 블랙 매트릭스(200)를 덮어 평탄화한다.

도 8은 도 5에 도시한 슬릿(171)의 다른 실시예(171')를 설명하기 위한 레이아웃도이다. 도 9는 도 5에 도시한 슬릿(171)의 또 다른 실시예(171'')를 설명하기 위한 레이아웃도이다. 도 10은 도 5에 도시한 슬릿(171)의 다른 실시예(171)를 설명하기 위한 레이아웃도이다.

도 8을 참조하면, 슬릿(171')은 두 개의 서브 슬릿으로 형성될 수 있다. 이때, 서브 슬릿 사이의 영역(172)은 제2 및 제3 화소 전극(180b, 180c)의 꺾임 구조가 배치되는 위치와 유사한 위치에 형성될 수 있다. 나아가, 도 8에는 슬릿(171'')이 두 개의 서브 슬릿을 갖는 것으로만 도시하였으나, 반드시 이에 제한되는 것은 아니다. 나아가, 슬릿(171')이 복수의 서브 슬릿을 갖는 경우, 각 서브 슬릿 간의 형상, 크기 및 폭 등은 서로 동일하지 않을 수도 있다.

도 9를 참조하면, 슬릿(171'')은 제i 및 제i+1 게이트 라인(GLi, GLi+1) 사이에 배치될 수 있다. 즉, 도 5에 도시한 경우와는 달리, 제2 방향(d2)으로 연장되는 슬릿(171'')은 제1 방향(d1)으로 연장되는 제i 및 제i+1 게이트 라인(GLi, GLi+1)과 중첩되지 않을 수 있다.

도 10을 참조하면, 공통 전극(170)은 섬 형태의 복수의 슬릿(171''')을 포함할 수 있다. 복수의 슬릿(171)을 형성하는 단위 슬릿의 형태나 크기 등은 도 10에 도시된 것으로 제한되지 않는다. 또한, 슬릿(171)의 개수도 도 10에 도시된 것으로 제한되지 않는다.

도 11은 도 4에 도시된 표시 패널 중 제1 내지 제4 화소를 보다 상세하게 나타낸 레이아웃도의 다른 실시예이다. 도 12는 도 11에 도시한 레이아웃도를 I1-I1', I2-I2' 및 I3-I3'선에 따라 자른 단면도이다. 도 13은 도 11에 도시한 레이아웃도를 I4-I4'선에 따라 자른 단면도이다. 다만, 도 5 내지 도 7에서 설명한 본 발명의 일 실시예에 따른 액정 표시 장치의 경우와 중복되는 설명은 생략하기로 한다.

도 4, 도 11 내지 도 13을 참조하면, 본 발명의 또 다른 실시예에 따른 액정 표시 장치는 공통 전극(170)이 제1 패시베이션막(160a)의 상부에 배치될 수 있다.

제1 패시베이션막(160a)은 상술한 바와 같이 질화 규소와 산화 규소 등의 무기 절연물로 형성될 수 있으며, 또한 일 실시예로 약 2000 내지 4000의 두께(단위: )로 형성될 수 있다.

이후, 제2 패시베이션막(160c)이 공통 전극(170)의 상부에 배치될 수 있다. 일 실시예로 제2 패시베이션막(160c)을 형성하는 재료와 제1 패시베이션막(160a)을 형성하는 재료는 서로 동일할 수 있다. 즉, 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 경우 도 4에서 도시한 유기 절연막(160b)을 포함하지 않는다. 도 12 및 도 13에서는 설명의 편의를 위해 제2 패시베이션막(160c)이 제1 내지 제4 화소 전극(180a 내지 180d)이 배치되는 상면이 모두 균일하도록 도시하였으나, 이에 제한되는 것은 아니다. 즉, 도 12 및 도 13에 도시된 바와는 달리, 제2 패시베이션막(160c)의 두께는 제1 패시베이션막(160a)의 두께와 서로 유사할 수 있다.

즉, 제1 및 제2 패시베이션막(160a, 160c)은 일 실시예로 약 2000 내지 4000 정도의 두께(단위: )를 갖는 무기물 막이다. 이에 따라, 도 11 내지 도 13에 도시한 본 발명의 또 다른 실시예에 따른 액정 표시 장치는 약 3 내지 4 두께 (단위: μm)를 갖는 유기 절연막을 포함하지 않는다. 이로써, 별도의 유기 절연막을 형성할 필요가 없어 제조 공정이 보다 간소화될 수 있으며, 비용 측면에서 유리하다.

한편, 제1 내지 제4 화소 전극(180a 내지 180d)은 제2 패시베이션막(160c)의 상부에 배치될 수 있다. 이에 따라, 제2 컨택홀(CNT2)은 노출된 제2 드레인 전극(151b)의 일부와 제2 화소 전극(180b)을 전기적으로 연결시킬 수 있다.

이를 도 14 내지 도 16을 참조하여 보다 상세하게 설명하기로 한다.

도 14는 데이터 라인의 상부에 (a) 공통 전극이 있는 경우의 빛샘 정도와 (b) 공통 전극이 없는 경우의 빛샘 정도를 나타내는 도면이다.

도 14를 참조하면, 데이터 라인의 상부에 공통 전극이 없는 경우(b)가 데이터 라인의 상부에 공통 전극이 있는 경우(a) 보다 빛샘 정도가 심화되는 것을 알 수 있다. 데이터 라인의 상부에 공통 전극이 없어 데이터 라인과 공통 전극이 중첩되지 않으면, 상기 중첩되지 않는 영역(K)을 통해 데이터 라인과 화소 전극이 커플링되어, 데이터 라인과 화소 전극 사이에 프린지 필드가 발생되며, 이러한 프린지 필드가 빛샘 현상을 야기시킨다. 또한, 빛샘 현상이 많을수록 혼색 문제가 발생되는 경우가 많다. 나아가, 투과율 향상을 위해 화소 전극 간의 이격 거리를 좁힐수록 혼색 특성이 저하되는 문제가 있다.

이에 따라, 본 발명의 일 실시예에 따른 표시 장치는 공통 전극(170)이 적어도 하나의 슬릿(171)을 포함하되, 상기 적어도 하나의 슬릿(171)은 상술한 빛샘 현상을 방지할 수 있도록 반드시 데이터 라인과 중첩되지 않는 영역에 형성될 수 있다. 이를 통해, 프린지 필드에 의한 빛샘 현상을 방지할 수 있다.

도 15 및 도 16은 본 발명의 일 실시예에 따른 액정 표시 장치와 종래 기술에 따른 액정 표시 장치의 투과율 및 혼색 불량을 비교하기 위한 도면이다.

도 15 참조하면, 종래 기술에 따른 액정 표시 장치의 경우(a)에 비해 본 발명의 일 실시예에 따른 액정 표시 장치의 경우(b)가 화소부와 화소부 사이가 더 어두운 것을 알 수 있다. 즉, 본 발명의 일 실시예에 따른 액정 표시 장치의 경우(b)가 상대적으로 빛샘이 적으며, 이는 곧 혼색 특성이 상대적으로 우수한 것을 알 수 있다.

보다 상세하게는, 하기의 표 1을 참조할 때, 공통 전극(170)이 적어도 하나의 슬릿(171)을 포함함에 따라, 화소 전극 간 이격 거리를 작게 하는 경우라도 혼색 특성이 우수할 수 있다. 또한, 이격 거리가 작아짐에 따라 투과율이 향상될 수 있다.

	이격 거리 15.2μm (종래 기술)	이격 거리 8.2μm (종래 기술)	이격 거리 8.2μm (본 발명)
투과율	22.8%	24.9%	25.1%

도 19 및 도 20은 본 발명의 일 실시예에 따른 액정 표시 장치의 화소 전극의 배치 관계를 설명하기 위한 도면이다.

도 5 및 도 19를 먼저 참조할 때, 제1 화소 전극(PE1)은 적색(R)을 표시할 수 있으며, 제2 화소 전극(PE2)은 녹색(G)을 표시할 수 있다. 또한, 제3 및 제4 화소 전극(PE3, PE4)은 청색(B)을 표시할 수 있다. 이에 따라, 공통 전극(170)의 적어도 하나의 슬릿(171)은 일 실시예로 녹색(G)을 표시하는 제2 화소 전극(PE2)과 청색(B)을 표시하는 제3 화소 전극(PE3) 사이에 배치될 수 있다.

전술한 바와 같이, 화소 전극 간의 이격 거리가 작아지는 경우 혼색 불량 문제가 발생한다. 이때, 상기 혼색 불량은 녹색(G)과 청색(B) 사이에서 상대적으로 가장 심화될 수 있다.

이에 따라, 본 발명의 일 실시예에 따른 액정 표시 장치는 적어도 하나의 슬릿(171)이 녹색(G)과 청색(B) 사이에 배치될 수 있다. 이를 위해 본 발명의 일 실시예에 따른 액정 표시 장치의 경우 화소 전극의 배치 주기가 도 20에 도시된 바와 같이, (R) - (G) - (B) - (B) - (G) - (R)일 수 있다. 도 20을 참조하면, 데이터 라인이 배치되지 않는 영역인 제2 화소 전극(PE2)과 제3 화소 전극(PE3) 사이 및 제4 화소 전극(PE4)과 제5 화소 전극(PE5) 사이에 공통 전극(170)의 슬릿(171)이 배치될 수 있다. 이때, 제2 내지 제5 화소 전극(PE2 내지 PE5)은 각각 (G) - (B) - (B) - (G)의 색상을 표시함으로써, 혼색 불량 개선 정도를 극대화시킬 수 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이지 않는 것으로 이해해야 한다.

10: 하부 표시판
20: 상부 표시판
30: 액정층
100: 하부 기판;
PE1 내지 PE4: 제1 내지 제4 화소 전극;
TR1 내지 TR4: 제1 내지 제4 스위칭 소자;

Claims

제1 방향으로 서로 이웃하게 배치되는 제1 내지 제4 화소 전극;
상기 제1 내지 제4 화소 전극과 적어도 일부가 중첩되도록 배치되는 공통 전극;
상기 제1 방향과 다른 제2 방향으로 연장되며, 서로 이웃하게 배치되는 제1 및 제2 데이터 라인을 포함하고,
상기 제1 데이터 라인은 상기 제1 및 제2 화소 전극 사이에 배치되고, 상기 제2 데이터 라인은 상기 제3 및 제4 화소 전극 사이에 배치되며,
상기 공통 전극은 복수의 슬릿을 갖고,
상기 복수의 슬릿 중 적어도 하나의 슬릿은 상기 제2 및 제3 화소 전극 사이에 배치되고,
상기 복수의 슬릿 중 어느 부분도 상기 제1 데이터 라인 및 상기 제2 데이터 라인과는 비중첩하는 액정 표시 장치.
삭제
제1항에 있어서, 상기 적어도 하나의 슬릿은,
상기 제1 및 제2 데이터 라인과 평행하게 배치되는 액정 표시 장치.
제1항에 있어서,
상기 적어도 하나의 슬릿, 제1 및 제2 데이터 라인은 꺾임 구조를 갖는 액정 표시 장치.
제1항에 있어서,
상기 제2 화소 전극은 녹색(Green)을 표시하고, 상기 제3 화소 전극은 청색(Blue)을 표시하는 액정 표시 장치.
제1항에 있어서,
상기 제1 및 제2 데이터 라인은 서로 극성이 다른 데이터 신호가 인가되는 액정 표시 장치.
제1항에 있어서,
상기 제1 내지 제4 화소 전극은 상기 제2 방향으로 연장되는 적어도 하나의 슬릿을 갖는 액정 표시 장치.
제1항에 있어서,
상기 제1 방향으로 연장되며, 서로 이웃하게 배치되는 제1 및 제2 게이트 라인을 더 포함하고,
상기 제1 내지 제4 화소 전극은 상기 제1 및 제2 게이트 라인 사이에 배치되는 액정 표시 장치.
제8항에 있어서,
게이트 전극이 상기 제1 게이트 라인과 연결되고 일 전극이 상기 제1 데이터 라인과 연결되며 타 전극이 상기 제1 화소 전극과 연결되는 제1 스위칭 소자;
게이트 전극이 상기 제2 게이트 라인과 연결되고 일 전극이 상기 제1 데이터 라인과 연결되며 타 전극이 상기 제2 화소 전극과 연결되는 제2 스위칭 소자;
게이트 전극이 상기 제2 게이트 라인과 연결되고 일 전극이 상기 제2 데이터 라인과 연결되며 타 전극이 상기 제3 화소 전극과 연결되는 제3 스위칭 소자; 및
게이트 전극이 상기 제1 게이트 라인과 연결되고 일 전극이 상기 제2 데이터 라인과 연결되며 타 전극이 상기 제4 화소 전극과 연결되는 제4 스위칭 소자를 더 포함하는 액정 표시 장치.
제8항에 있어서,
게이트 전극이 상기 제1 게이트 라인과 연결되고 일 전극이 상기 제1 데이터 라인과 연결되며 타 전극이 상기 제1 화소 전극과 연결되는 제1 스위칭 소자;
게이트 전극이 상기 제2 게이트 라인과 연결되고 일 전극이 상기 제1 데이터 라인과 연결되며 타 전극이 상기 제2 화소 전극과 연결되는 제1 스위칭 소자;
게이트 전극이 상기 제1 게이트 라인과 연결되고 일 전극이 상기 제2 데이터 라인과 연결되며 타 전극이 상기 제3 화소 전극과 연결되는 제1 스위칭 소자; 및
게이트 전극이 상기 제2 게이트 라인과 연결되고 일 전극이 상기 제2 데이터 라인과 연결되며 타 전극이 상기 제4 화소 전극과 연결되는 제1 스위칭 소자를 더 포함하는 액정 표시 장치.
제8항에 있어서, 상기 적어도 하나의 슬릿은,
상기 제1 및 제2 게이트 라인 사이에 배치되는 액정 표시 장치.
하부 기판의 상부에 서로 이웃하여 배치되는 제1 및 제2 데이터 라인;
상기 제1 및 제2 데이터 라인의 상부에 서로 이웃하여 배치되는 제1 내지 제4 화소 전극; 및
상기 제1 내지 제4 화소 전극과 적어도 일부가 중첩되도록 배치되며, 복수의 슬릿을 갖는 공통 전극을 포함하고,
상기 제1 데이터 라인은 상기 제1 및 제2 화소 전극 사이의 제1 영역과 중첩되도록 배치되고, 상기 제2 데이터 라인은 상기 제3 및 제4 화소 전극 사이의 제2 영역과 중첩되도록 배치되며,
상기 복수의 슬릿 중 적어도 하나의 슬릿은 상기 제2 및 제3 화소 전극 사이의 제3 영역과 중첩되도록 배치되고,
상기 복수의 슬릿 중 어느 부분도 상기 제1 데이터 라인 및 상기 제2 데이터 라인과는 비중첩하는 액정 표시 장치.
제12항에 있어서,
상기 제1 및 제2 데이터 라인과 상기 공통 전극 사이에 배치되는 제1 절연막; 및
상기 공통 전극과 상기 제1 내지 제4 화소 전극 사이에 배치되는 제2 절연막을 더 포함하고,
상기 제1 내지 제4 화소 전극은 상기 제2 절연막의 상부에 배치되는 액정 표시 장치.
제13항에 있어서,
상기 제2 절연막은 무기 물질을 포함하는 액정 표시 장치.
제13항에 있어서,
상기 제1 및 제2 절연막 사이에 배치되는 유기 절연막을 더 포함하는 액정 표시 장치.
제12항에 있어서,
상기 적어도 하나의 슬릿의 폭은 상기 제1 및 제2 데이터 라인의 폭보다 넓은 액정 표시 장치.
제12항에 있어서,
상기 제2 화소 전극은 녹색(green)을 표시하며, 상기 제3 화소 전극은 청색(blue)을 표시하는 액정 표시 장치.
제12항에 있어서,
상기 하부 기판과 대향되도록 배치되는 상부 기판; 및
상기 상부 기판의 상부에 상기 제3 영역과 적어도 일부가 중첩되도록 배치되는 블랙 매트릭스(Black matrix)를 더 포함하는 액정 표시 장치.
제1 방향으로 서로 이웃하게 배치되는 제1 내지 제4 화소 전극;
복수의 슬릿을 갖고, 상기 복수의 슬릿 중 적어도 하나의 슬릿은 상기 제2 및 제3 화소 전극 사이에 배치되는 공통 전극;
상기 제1 방향과 다른 제2 방향으로 연장되며, 서로 인접하게 배치되는 제1 및 제2 데이터 라인을 포함하고,
상기 제1 데이터 라인은 상기 제1 및 제2 화소 전극 사이에 배치되어 상기 제1 및 제2 화소 전극 각각과 연결되고, 상기 제2 데이터 라인은 상기 제3 및 제4 화소 전극 사이에 배치되어 상기 제3 및 제4 화소 전극 각각과 연결되며,
상기 제2 및 제3 화소 전극 사이에는 데이터 라인이 배치되지 않고,
상기 복수의 슬릿 중 어느 부분도 상기 제1 데이터 라인 및 상기 제2 데이터 라인과 비중첩하는 액정 표시 장치.
제19항에 있어서,
상기 제1 방향으로 연장되며, 서로 인접하게 배치되는 제1 및 제2 게이트 라인을 더 포함하고,
상기 제1 내지 제4 화소 전극은 상기 제1 및 제2 게이트 라인 사이에 배치되는 액정 표시 장치.
제20항에 있어서,
상기 제1 게이트 라인은 상기 제1 및 제4 화소 전극과 전기적으로 연결되며, 상기 제2 게이트 라인은 상기 제2 및 제3 화소 전극과 전기적으로 연결되는 액정 표시 장치.
제20항에 있어서, 상기 적어도 하나의 슬릿은,
상기 제1 및 제2 게이트 라인 사이에 배치되는 액정 표시 장치.
제19항에 있어서,
상기 제2 화소 전극은 녹색(Green)을 표시하고, 상기 제3 화소 전극은 청색(Blue)을 표시하는 액정 표시 장치.
제19항에 있어서,
상기 공통 전극은 상기 제1 및 제2 데이터 라인과, 상기 제1 내지 제4 화소 전극 사이에 배치되는 액정 표시 장치.