[go: up one dir, main page]

TWI662330B - 主動元件基板及其製法 - Google Patents

主動元件基板及其製法 Download PDF

Info

Publication number
TWI662330B
TWI662330B TW107113414A TW107113414A TWI662330B TW I662330 B TWI662330 B TW I662330B TW 107113414 A TW107113414 A TW 107113414A TW 107113414 A TW107113414 A TW 107113414A TW I662330 B TWI662330 B TW I662330B
Authority
TW
Taiwan
Prior art keywords
layer
gate
metal oxide
insulating layer
active device
Prior art date
Application number
TW107113414A
Other languages
English (en)
Other versions
TW201944134A (zh
Inventor
葉家宏
Jia-hong YE
Original Assignee
友達光電股份有限公司
Au Optronics Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司, Au Optronics Corporation filed Critical 友達光電股份有限公司
Priority to TW107113414A priority Critical patent/TWI662330B/zh
Priority to CN201810612190.0A priority patent/CN108550590B/zh
Priority to US16/388,887 priority patent/US10840380B2/en
Application granted granted Critical
Publication of TWI662330B publication Critical patent/TWI662330B/zh
Publication of TW201944134A publication Critical patent/TW201944134A/zh
Priority to US17/037,698 priority patent/US11362216B2/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6732—Bottom-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/471—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different architectures, e.g. having both top-gate and bottom-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H10P14/22—
    • H10P14/3411—
    • H10P14/3434—
    • H10P14/3808—
    • H10P14/6334—
    • H10P14/69215—
    • H10P14/3802—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Optics & Photonics (AREA)

Abstract

一種主動元件基板，包括基板、第一主動元件以及第二主動元件。第一主動元件包括第一閘極、結晶金屬氧化物層、第一絕緣層、第一源極與第一汲極。結晶金屬氧化物層位於第一閘極上。結晶金屬氧化物層與第一閘極之間夾有第一絕緣層。以穿透式電子顯微鏡的選區繞射模式觀察從結晶金屬氧化物的上表面至結晶金屬氧化物層的下表面的範圍，可以觀察到結晶相的繞射圖案。第二主動元件包括第二閘極、矽半導體層、第二源極與第二汲極。本發明還提供一種主動元件基板的製法。

Description

主動元件基板及其製法
本發明是有關於一種主動元件基板，且特別是有關於一種包括結晶金屬氧化物層的主動元件基板及其製法。
目前,背通道蝕刻型（Back-Channel Etch）的金屬氧化物薄膜電晶體逐漸被許多公司所重視。背通道蝕刻型的金屬氧化物薄膜電晶體具有光刻次數少、器件小型化、製造成本低等優點，有利於製造更高開口率之顯示面板。
在背通道蝕刻型金屬氧化物薄膜電晶體的製程中，金屬形成於金屬氧化物半導體通道層上，接著圖案化金屬以形成互相分離的源極與汲極。然而，在圖案化金屬時，金屬氧化物半導體通道層相當容易因為暴露於蝕刻劑下而受到損傷，使得產品良率下降。有鑑於此，目前亟需一種能夠解決前述問題的方法。
本發明提供一種主動元件基板，在源極與汲極的圖案化製程中，可以減少蝕刻液對金屬氧化物造成的損害。
本發明提供一種主動元件基板的製造方法，在形成源極與汲極的製程中，可以減少蝕刻液對金屬氧化物造成的損害。
本發明的一種主動元件基板，包括基板、第一主動元件以及第二主動元件。第一主動元件包括第一閘極、結晶金屬氧化物層、第一絕緣層、第一源極與第一汲極。結晶金屬氧化物層位於第一閘極上，且與第一閘極之間夾有第一絕緣層。以穿透式電子顯微鏡的選區繞射模式觀察從結晶金屬氧化物的上表面至結晶金屬氧化物層的下表面的範圍，可以觀察到結晶相的繞射圖案。第一源極及第一汲極電性連接結晶金屬氧化物層。第二主動元件包括第二閘極、矽半導體層、第二源極與第二汲極。矽半導體層，與第二閘極重疊。第二源極及第二汲極，與該矽半導體層電性連接。
本發明的一種主動元件基板的製造方法，包括：形成第一閘極於基板上；形成第一絕緣層於第一閘極上；形成非結晶金屬氧化物層於第一閘極上；形成第二絕緣層於非結晶金屬氧化物層上；形成非結晶矽層於第二絕緣層上，且非結晶金屬氧化物層位於非結晶矽層與第一閘極之間；進行快速熱退火製程，以將非結晶金屬氧化物層轉變成結晶金屬氧化物層；以及形成第一源極與第一汲極，與結晶金屬氧化物層電性連接。
基於上述，本發明的至少一實施例中，主動元件基板金屬氧化物層包括結晶相，可以減少在形成源極與汲極的製程中，蝕刻液對金屬氧化物造成的損害。此外，本發明的非結晶金屬氧化物層不需經過準分子雷射退火(excimer laser annealing, ELA)就可以轉變成結晶金屬氧化物層，可以縮減製造主動元件基板所需要的成本及工時。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A~圖1D是依照本發明的一實施例的一種主動元件基板1的製造流程的剖面示意圖。
請先參考圖1A，於基板100上依序形成圖案化的第一導電材料層M1、第一絕緣層110、非結晶金屬氧化物層MO、第二絕緣層120以及非結晶矽層130。
圖案化的第一導電材料層M1例如包括第一閘極G1與第二閘極G2，第一閘極G1與第二閘極G2分別位於基板100上的第一區R1與第二區R2。在一些實施例中，主動元件基板1為畫素陣列基板，基板100上的第一區R1與第二區R2分別為顯示區與周邊區，但本發明不以此為限。
在一些實施例中，第一閘極G1與第二閘極G2包括金屬，例如包括鈦金、鉬、銅、鋁、銀或其他金屬或前述金屬的組合。在一些實施例中，第一閘極G1與第二閘極G2包括多層結構，例如是鈦-鋁-鈦結構或是鉬-鋁-鉬結構，但本發明不以此為限。在一些實施例中，第一閘極G1與第二閘極G2較佳為鈦或鈦與鋁的組合。在一些實施例中，第一閘極G1與第二閘極G2的厚度較佳為0.1微米至1微米，但本發明不以此為限。在一些實施例中，形成第一閘極G1與第二閘極G2的方法包括物理氣相沉積（Physical vapor deposition，PVD）或其他類似的製程。在一些實施例中，第一閘極G1與第二閘極G2同時形成。
形成第一絕緣層110於第一閘極G1上。在一些實施例中，第一絕緣層110覆蓋第一閘極G1、第二閘極G2以及部分基板100。第一絕緣層110例如包括氧化矽。第一絕緣層110的厚度較佳為50奈米~300奈米，例如為100奈米、150奈米、200奈米或250奈米。在此厚度範圍內，第一絕緣層110可以獲得較佳的保溫以及傳熱效果。在一些實施例中，形成第一絕緣層110的方法包括化學氣相沉積（Chemical Vapor Deposition，CVD）或其他類似的製程。
形成非結晶金屬氧化物層MO於第一區R1中的第一閘極G1上，非結晶金屬氧化物層MO至少覆蓋第一閘極G1的部分頂面。在一些實施例中，非結晶金屬氧化物層MO還覆蓋了第一閘極G1的部分側面。在一些實施例中，非結晶金屬氧化物層MO還形成於第二區R2中的第二閘極G2上。非結晶金屬氧化物層MO的金屬元素例如包括元素銦、元素鎵、元素鋅或上述金屬元素的組合。非結晶金屬氧化物層MO例如是在常溫下以濺鍍的方式形成，但本發明不以此為限。在一些實施例中，非結晶金屬氧化物層MO的厚度為40奈米~100奈米，例如為50奈米、60奈米、70奈米、80奈米或90奈米。
形成第二絕緣層120於非結晶金屬氧化物層MO上，非結晶金屬氧化物層MO位於第一絕緣層110與第二絕緣層120之間。在一些實施例中，第二絕緣層120覆蓋第一閘極G1、第二閘極G2以及部分基板100。第二絕緣層120例如包括氧化矽。第二絕緣層120的厚度較佳為50奈米~250奈米，例如為100奈米、150奈米或200奈米。在此厚度範圍內，第二絕緣層120可以獲得較佳的保溫以及傳熱效果。在一些實施例中，形成第二絕緣層120的方法包括化學氣相沉積（Chemical Vapor Deposition，CVD）或其他類似的製程。
形成非結晶矽層130於第二絕緣層120上，非結晶金屬氧化物層MO位於非結晶矽層130與第一閘極G1之間。非結晶矽層130的厚度為10奈米~230奈米，較佳為40奈米~60奈米，例如為50奈米。在一些實施例中，形成非結晶矽層130的方法包括化學氣相沉積（Chemical Vapor Deposition，CVD）或其他類似的製程。
請參考圖1B，進行一快速熱退火製程RTP，以將非結晶金屬氧化物層MO轉變成結晶金屬氧化物層CMO。在一些實施例中，快速熱退火製程RTP的最高溫度為400度~700度，例如是625度、650度或675度，且持續時間為30秒~6分鐘。
現有技術在快速熱退火製程之後會再進行準分子雷射退火（Excimer laser annealing，ELA）提供熱量，才能使半導體（例如非結晶金屬氧化物或非結晶矽）結晶化，但本發明直接於快速熱退火製程就能將非結晶金屬氧化物層MO轉變成結晶金屬氧化物層CMO，節省了製造主動元件基板的成本以及工時。在一些實施例中，結晶金屬氧化物層CMO包括了結晶軸不互相平行的多個結晶，但本發明不以此為限。以穿透式電子顯微鏡的選區繞射模式觀察從結晶金屬氧化物CMO的上表面U至結晶金屬氧化物層CMO的下表面B的範圍，可以觀察到結晶相的繞射圖案。在一些實施例中，結晶金屬氧化物CMO包括銦鎵鋅氧化物，若以銦鎵鋅氧化物做為薄膜電晶體的通道層使用，則可以形成較薄的閘絕緣層，且具有載子遷移率較高的優點。
請參考圖1C，移除位於第一區R1的部分非結晶矽層130，剩餘的非結晶矽層130包括矽半導體層130’。矽半導體層130’至少覆蓋部分第二閘極G2。在本實施例中，部分第二絕緣層120也會被移除，部分第一絕緣層110以及剩於的第二絕緣層120’位於矽半導體層130’與第二閘極G2之間，且第二絕緣層120’與該第二閘極G2之間具有部分第一絕緣層110。
於基板100上形成第二導電材料層M2，第二導電材料層M2例如覆蓋結晶金屬氧化物層CMO、矽半導體層130’、第一絕緣層110以及第二絕緣層120’。第二導電材料層M2例如包括鈦金、鉬、銅、鋁、銀或其他金屬或前述金屬的組合。在一些實施例中，第二導電材料層M2包括多層結構，例如是鈦-鋁-鈦結構或是鉬-鋁-鉬結構，但本發明不以此為限。在一些實施例中，第二導電材料層M2較佳為鉬或鉬與鋁的組合，但本發明不以此為限。在一些實施例中，形成第二導電材料層M2的方法包括物理氣相沉積（Physical vapor deposition，PVD）或其他類似的製程。
在一些實施例中，形成第二導電材料層M2之前，會先於結晶金屬氧化物層CMO上形成一層蝕刻停止層，以在後續圖案化第二導電材料層M2時能保護結晶金屬氧化物層CMO。
請參考圖1D，對第二導電材料層M2進行圖案化製程，以形成第一源極S1、第一汲極D1、第二源極S2以及第二汲極D2。第一源極S1與第一汲極D1電性連接結晶金屬氧化物層CMO。第二源極S2與第二汲極D2電性連接矽半導體層130’。
圖案化第二導電材料層M2的方法例如包括利用濕式蝕刻法於第二導電材料層M2中形成開口H1以及開口H2。開口H1將第一源極S1與第一汲極D1分隔開來，開口H2將第二源極S2與第二汲極D2分隔開來。在一些實施例中，結晶金屬氧化物層CMO相較於非結晶金屬氧化物層MO具有更佳的抗酸蝕能力，因此，可以降低圖案化第二導電材料層M2時蝕刻液對結晶金屬氧化物層CMO所造成的損害。在一些實施例中，圖案化第二導電材料層M2會使用草酸、鋁酸、氫氟酸或其他類似的蝕刻液。在一些實施例中，第二導電材料層M2使用具有較低阻值以及製造較低成本的鉬-鋁-鉬多層結構，圖案化第二導電材料層M2時可以使用鋁酸蝕刻液以進一步降低製造成本。在本實施例中，利用濕式蝕刻法圖案化第二導電材料層M2具有生產速度快以及低成本的優點。
至此，本實施例中的主動元件基板1已經大致完成，主動元件基板1包括基板100、第一主動元件T1以及第二主動元件T2。第一主動元件T1包括第一閘極G1、結晶金屬氧化物層CMO、第一絕緣層110、第一源極S1與第一汲極D1。結晶金屬氧化物層CMO位於第一閘極G1上，且與第一閘極G1之間夾有第一絕緣層110。第一源極S1及第一汲極D1電性連接結晶金屬氧化物層CMO。第二主動元件T2包括第二閘極G2、矽半導體層130’、第二源極S2與第二汲極D2。部分第一絕緣層110與第二絕緣層120’夾在第二閘極G2與矽半導體層130’之間。
在本實施例中，第一主動元件T1的第一汲極D1電性連接至畫素電極，且第二主動元件T2例如為閘極驅動電路在陣列基板上（Gate on Array, GOA）中的閘極驅動元件。第一主動元件T1的結晶金屬氧化物層CMO具有較低的漏電流，且第二主動元件T2的矽半導體層130’包括非晶矽，因此，本實施例的主動元件基板1同時具有省電以及製造成本較低等優點，且以包括非晶矽的第二主動元件T2來作為閘極驅動電路在陣列基板上中的閘極驅動元件可以有更高元件可靠度。此外，本實施例中的第一主動元件T1為背通道蝕刻型薄膜電晶體，因此，主動元件基板1具有較高的開口率。
圖2是依照本發明的一實施例的一種主動元件基板2的製造流程的剖面示意圖。在此必須說明的是，圖2的實施例沿用圖1A~圖1D的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
請參考圖2，在本實施例中，第二閘極G2不屬於圖案化的第一導電材料層M1，圖案化的第一導電材料層M1例如包括第一閘極G1與遮蔽金屬層SM。矽半導體層130’至少覆蓋部分遮蔽金屬層SM，部分第一絕緣層110與第二絕緣層120’位於矽半導體層130’與遮蔽金屬層SM之間，且第二絕緣層120’與遮蔽金屬層SM之間具有部分第一絕緣層110。
形成第三絕緣層140以覆蓋第一源極S1、第一汲極D1、第二源極S2以及第二汲極D2。第三絕緣層140包括暴露出第二源極S2的開口H3以及暴露出第二汲極D2的開口H4。
於第三絕緣層140上形成圖案化的第三導電材料層M3，第三導電材料層M3例如包括第二閘極G2、源極接觸結構SC以及汲極接觸結構DC。第二閘極G2、源極接觸結構SC以及汲極接觸結構DC屬於同一膜層。源極接觸結構SC穿過開口H3以電性連接第二源極S2。汲極接觸結構DC穿過開口H4以電性連接第二汲極D2。第二閘極G2位於矽半導體層130’上方。在本實施例中，第二主動元件T2包括頂部閘極結構，矽半導體層130’位於遮蔽金屬層SM與第二閘極G2之間，但本發明不以此為限。
在一些實施例中，第三導電材料層M3的材料包括透明導電材料，例如是銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鎵鋅氧化物或其他金屬氧化物或上述兩種以上氧化物的疊層。由於第三導電材料層M3包括透明導電材料，當主動元件基板是用於顯示裝置時，可以具有較高的開口率。
在一些實施例中，遮蔽金屬層SM能作為閘極使用，且矽半導體層130’位於第二閘極G2與遮蔽金屬層SM之間，以形成雙閘極結構。由於遮蔽金屬層SM以及第一閘極G1為同一道圖案化製程中所定義出來的，因此，不用額外的圖案化製程就可以得到雙閘極結構。雙閘極結構可以增強矽半導體層130’的載子遷移率（carrier mobility），因此第二主動元件T2中的矽半導體層130’即使為非晶矽，也可以有足夠的載子遷移率。此外，具有雙閘極結構的主動元件可以有較高的元件電流。在一些實施例中，遮蔽金屬層SM能作為閘極使用，且第三導電材料層M3不包括第二閘極G2。
圖3A~圖3D是依照本發明的一實施例的一種主動元件基板3的製造流程的剖面示意圖。在此必須說明的是，圖3A~圖3C的實施例沿用圖2的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖3A之前的步驟類似於圖1A與圖1B，在此不贅述。在本實施例中，第二閘極G2不屬於圖案化的第一導電材料層M1，圖案化的第一導電材料層M1例如包括第一閘極G1與遮蔽金屬層SM。
請參考圖3A，移除部分非結晶矽層130（繪於圖1B）以及第二絕緣層120（繪於圖1B），以形成矽半導體層130’與第二絕緣層120’。矽半導體層130’至少覆蓋部分遮蔽金屬層SM，部分第一絕緣層110與第二絕緣層120’位於矽半導體層130’與遮蔽金屬層SM之間，且第二絕緣層120’與遮蔽金屬層SM之間具有部分第一絕緣層110。
在一些實施例中，移除部分非結晶矽層130之前或之後，會對非結晶矽層130進行準分子雷射退火（Excimer laser annealing, ELA)，以形成包括結晶矽的矽半導體層130’。矽半導體層130’至少覆蓋部分遮蔽金屬層SM。
請參考圖3B，於基板100上形成第二導電材料層M2，第二導電材料層M2例如覆蓋結晶金屬氧化物層CMO、矽半導體層130’、第一絕緣層110以及第二絕緣層120’。
請參考圖3C，對第二導電材料層M2進行圖案化製程，以形成第一源極S1、第一汲極D1、第二源極S2以及第二汲極D2。第一源極S1與第一汲極D1電性連接結晶金屬氧化物層CMO。第二源極S2與第二汲極D2電性連接矽半導體層130’。圖案化第二導電材料層M2的方法例如包括利用濕式蝕刻法於第二導電材料層M2中形成開口H1以及開口H2。開口H1將第一源極S1與第一汲極D1分隔開來，開口H2將第二源極S2與第二汲極D2分隔開來。
請參考圖3D，形成第三絕緣層140以覆蓋第一源極S1、第一汲極D1、第二源極S2以及第二汲極D2。第三絕緣層140包括暴露出第二源極S2的開口H3以及暴露出第二汲極D2的開口H4。
於第三絕緣層140上形成圖案化的第三導電材料層M3，第三導電材料層M3例如包括第二閘極G2、源極接觸結構SC以及汲極接觸結構DC。第二閘極G2、源極接觸結構SC以及汲極接觸結構DC屬於同一膜層。源極接觸結構SC穿過開口H3以電性連接第二源極S2。汲極接觸結構DC穿過開口H4以電性連接第二汲極D2。在本實施例中，第二主動元件T2包括頂部閘極結構，矽半導體層130’位於遮蔽金屬層SM與第二閘極G2之間，但本發明不以此為限。在一些實施例中，遮蔽金屬層SM能作為閘極使用，且矽半導體層130’位於第二閘極G2與遮蔽金屬層SM之間，以形成雙閘極結構。在一些實施例中，遮蔽金屬層SM能作為閘極使用，且第三導電材料層M3不包括第二閘極G2。
在本實施例中，第一主動元件T1的第一汲極D1電性連接至畫素電極，且第二主動元件T2例如為閘極驅動電路在陣列基板上（Gate on Array, GOA）中的閘極驅動元件。第一主動元件T1的結晶金屬氧化物層CMO具有較低的漏電流，且第二主動元件T2的矽半導體層130’包括多晶矽，因此，本實施例的主動元件基板3同時具有省電以及窄邊框等優點。此外，本實施例中的第一主動元件T1為背通道蝕刻型薄膜電晶體，因此，主動元件基板3具有較高的開口率。
圖4是依照本發明的一實施例的一種結晶金屬氧化物層的繞射圖案。圖5是依照本發明的一實施例的一種結晶金屬氧化物層的繞射圖案。圖6是依照本發明的一實施例的一種結晶金屬氧化物層的繞射圖案。
圖4~圖6可以是同一實施例中之結晶金屬氧化物層在不同位置處的繞射圖案，也可以是不同實施例中之結晶金屬氧化物層的繞射圖案。
請參考圖4~圖6，以穿透式電子顯微鏡的選區繞射模式觀察從上述一些實施例之結晶金屬氧化物CMO的上表面U至結晶金屬氧化物層CMO的下表面B的範圍，可以觀察到結晶相的繞射圖案，例如是從結晶金屬氧化物層CMO剖面拍攝的繞射圖案。在圖4~圖6可以於繞射圖案中的看到多個明顯的繞射點，而這些繞射點大致上排列出同心圓的樣子。在本實施例中，結晶金屬氧化物CMO包括多晶的金屬氧化物，如銦鎵鋅氧化物。
圖7A是依照本發明的一實施例的一種結晶金屬氧化物層的穿透式電子顯微鏡照片。圖7B~圖7D是依照本發明的一實施例的一種結晶金屬氧化物層的奈米束電子繞射（nano-beam electron diffraction，NBED）照片。圖7B~圖7D大致上分別對應圖7A中的區域X、區域Y以及區域Z。
從圖7A~圖7D可以看出，結晶金屬氧化物層於靠近上表面的區域X、靠近中間的區域Y以及靠近下表面的區域Z中，都可以發現結晶的金屬氧化物。在本實施例中，前述金屬氧化物為銦鎵鋅氧化物。
本發明一實施例中之第一主動元件的第一汲極電性連接至畫素電極，且第二主動元件例如為周邊電路的驅動元件。第一主動元件的結晶金屬氧化物層具有較低的漏電流，且第二主動元件的矽半導體層包括非晶矽，因此，主動元件基板同時具有省電以及製造成本低等優點。
本發明一實施例中之第一主動元件的第一汲極電性連接至畫素電極，且第二主動元件例如為周邊電路的驅動元件。第一主動元件的結晶金屬氧化物層具有較低的漏電流，且第二主動元件的矽半導體層包括多晶矽，因此，主動元件基板同時具有省電以及窄邊框等優點。
本發明一實施例中之第一主動元件為背通道蝕刻型薄膜電晶體，因此，主動元件基板具有較高的開口率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
1、2、3‧‧‧主動元件基板
100‧‧‧基板
110‧‧‧第一絕緣層
120、120’‧‧‧第二絕緣層
130‧‧‧非結晶矽層
130’‧‧‧矽半導體層
140‧‧‧第三絕緣層
CMO‧‧‧結晶金屬氧化物層
D1‧‧‧第一汲極
D2‧‧‧第二汲極
G1‧‧‧第一閘極
G2‧‧‧第二閘極
H1、H2、H3、H4‧‧‧開口
M1‧‧‧第一導電材料層
M2‧‧‧第二導電材料層
M3‧‧‧第三導電材料層
MO‧‧‧非結晶金屬氧化物層
R1‧‧‧第一區
R2‧‧‧第二區
S1‧‧‧第一源極
S2‧‧‧第二源極
SM‧‧‧遮蔽金屬層
T1‧‧‧第一主動元件
T2‧‧‧第二主動元件
X、Y、Z‧‧‧區域
圖1A~圖1D是依照本發明的一實施例的一種主動元件基板的製造流程的剖面示意圖。 圖2是依照本發明的一實施例的一種主動元件基板的製造流程的剖面示意圖。 圖3A~圖3D是依照本發明的一實施例的一種主動元件基板的製造流程的剖面示意圖。 圖4是依照本發明的一實施例的一種結晶金屬氧化物層的繞射圖案。 圖5是依照本發明的一實施例的一種結晶金屬氧化物層的繞射圖案。 圖6是依照本發明的一實施例的一種結晶金屬氧化物層的繞射圖案。 圖7A是依照本發明的一實施例的一種結晶金屬氧化物層的穿透式電子顯微鏡照片。 圖7B~圖7D是依照本發明的一實施例的一種結晶金屬氧化物層的奈米束電子繞射（nano-beam electron diffraction，NBED）照片。

Claims (15)

  1. 一種主動元件基板，包括：一第一主動元件，位於一基板上，且該第一主動元件包括：一第一閘極；一結晶金屬氧化物層，位於該第一閘極上，且與該第一閘極之間夾有一第一絕緣層，其中以穿透式電子顯微鏡的選區繞射模式觀察從該結晶金屬氧化物的上表面至該結晶金屬氧化物層的下表面的範圍，可以觀察到結晶相的繞射圖案；以及一第一源極及一第一汲極，與該結晶金屬氧化物層電性連接；一第二主動元件，位於該基板上，且該第二主動元件包括：一第二閘極；一矽半導體層，與該第二閘極重疊；以及一第二源極及一第二汲極，與該矽半導體層電性連接；以及一第二絕緣層，位於該第二閘極與該矽半導體層之間，且該第二絕緣層與該第二閘極之間具有部分該第一絕緣層。
  2. 如申請專利範圍第1項所述的主動元件基板，其中該第一閘極的材料包括鈦或鈦與鋁的組合。
  3. 如申請專利範圍第1項所述的主動元件基板，其中該第一絕緣層以及該第二絕緣層的材料包括氧化矽。
  4. 如申請專利範圍第1項所述的主動元件基板，其中該第一絕緣層的厚度為50奈米至300奈米，且該第二絕緣層的厚度為50奈米至300奈米。
  5. 如申請專利範圍第1項所述的主動元件基板，更包括：一源極接觸結構，電性連接該第二源極；一汲極接觸結構，電性連接該第二汲極；一遮蔽金屬層，其中該矽半導體層位於該遮蔽金屬層與該第二閘極之間，且該第二閘極、該源極接觸結構以及該汲極接觸結構屬於同一膜層。
  6. 一種主動元件基板的製造方法，包括：形成一第一閘極於一基板上；形成一第一絕緣層於該第一閘極上；形成一非結晶金屬氧化物層於該第一閘極上；形成一第二絕緣層於該非結晶金屬氧化物層上；形成一非結晶矽層於該第二絕緣層上，且該非結晶金屬氧化物層位於該非結晶矽層與該第一閘極之間；進行一快速熱退火製程，以將該非結晶金屬氧化物層轉變成一結晶金屬氧化物層；以及形成一第一源極與一第一汲極，與該結晶金屬氧化物層電性連接。
  7. 如申請專利範圍第6項所述的主動元件基板的製造方法，其中該快速熱退火製程的最高溫度為400度~700度，且持續時間為30秒~6分鐘。
  8. 如申請專利範圍第6項所述的主動元件基板的製造方法，更包括：形成一第二閘極於該基板上；形成一矽半導體層，該矽半導體層至少覆蓋部分該第二閘極；以及形成一第二源極與一第二汲極，與該矽半導體層電性連接。
  9. 如申請專利範圍第8項所述的主動元件基板的製造方法，其中形成該矽半導體層的方法包括：移除部分該非結晶矽層，剩餘的該非結晶矽層包括該矽半導體層。
  10. 如申請專利範圍第8項所述的主動元件基板的製造方法，其中形成該矽半導體層的方法包括：以雷射將該非結晶矽層轉變為多晶矽層；移除部分該多晶矽層，剩餘的該多晶矽層包括該矽半導體層。
  11. 如申請專利範圍第8項所述的主動元件基板的製造方法，其中該第一閘極與該第二閘極同時形成。
  12. 如申請專利範圍第8項所述的主動元件基板的製造方法，其中該矽半導體層與該第二閘極之間夾有該第一絕緣層以及該第二絕緣層。
  13. 如申請專利範圍第6項所述的主動元件基板的製造方法，其中該第一絕緣層以及該第二絕緣層的材料包括氧化矽。
  14. 如申請專利範圍第6項所述的主動元件基板的製造方法，其中該第一絕緣層的厚度為50奈米至300奈米，且該第二絕緣層的厚度為50奈米至300奈米。
  15. 如申請專利範圍第6項所述的主動元件基板的製造方法，其中該第一閘極的材料包括鈦或鈦與鋁的組合。
TW107113414A 2018-04-19 2018-04-19 主動元件基板及其製法 TWI662330B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW107113414A TWI662330B (zh) 2018-04-19 2018-04-19 主動元件基板及其製法
CN201810612190.0A CN108550590B (zh) 2018-04-19 2018-06-14 主动元件基板及其制法
US16/388,887 US10840380B2 (en) 2018-04-19 2019-04-19 Active device substrate and manufacturing method thereof
US17/037,698 US11362216B2 (en) 2018-04-19 2020-09-30 Active device substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107113414A TWI662330B (zh) 2018-04-19 2018-04-19 主動元件基板及其製法

Publications (2)

Publication Number Publication Date
TWI662330B true TWI662330B (zh) 2019-06-11
TW201944134A TW201944134A (zh) 2019-11-16

Family

ID=63493665

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107113414A TWI662330B (zh) 2018-04-19 2018-04-19 主動元件基板及其製法

Country Status (3)

Country Link
US (2) US10840380B2 (zh)
CN (1) CN108550590B (zh)
TW (1) TWI662330B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI651765B (zh) * 2018-03-29 2019-02-21 Au Optronics Corporation 結晶金屬氧化物層的製造方法、主動元件基板的製造方法及主動元件基板
TWI662330B (zh) * 2018-04-19 2019-06-11 友達光電股份有限公司 主動元件基板及其製法
CN108766972B (zh) * 2018-05-11 2021-10-22 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板
TWI699753B (zh) * 2019-05-21 2020-07-21 友達光電股份有限公司 主動元件基板及其驅動方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005260168A (ja) * 2004-03-15 2005-09-22 Sharp Corp トランジスタを備えた装置およびその製造方法
TW201251026A (en) * 2011-06-02 2012-12-16 Au Optronics Corp Hybrid thin film transistor and manufacturing method thereof and display panel
TW201431088A (zh) * 2012-12-28 2014-08-01 Semiconductor Energy Lab 半導體裝置及其製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010123758A (ja) 2008-11-19 2010-06-03 Nec Corp 薄膜デバイス及びその製造方法
WO2013115051A1 (ja) 2012-01-31 2013-08-08 シャープ株式会社 半導体装置およびその製造方法
CN104538352A (zh) * 2014-12-31 2015-04-22 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
TWI593024B (zh) 2015-07-24 2017-07-21 友達光電股份有限公司 薄膜電晶體的製造方法
TWI542715B (zh) 2015-09-21 2016-07-21 友達光電股份有限公司 一種結晶氧化銦鎵鋅半導體層及薄膜電晶體的製造方法
TWI611463B (zh) 2016-06-29 2018-01-11 Au Optronics Corporation 金屬氧化物半導體層的結晶方法及半導體結構
TWI651848B (zh) 2016-12-13 2019-02-21 Au Optronics Corporation 金屬氧化物半導體層的結晶方法、半導體結構、主動陣列基板、及氧化銦鎵鋅晶體
TWI662330B (zh) * 2018-04-19 2019-06-11 友達光電股份有限公司 主動元件基板及其製法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005260168A (ja) * 2004-03-15 2005-09-22 Sharp Corp トランジスタを備えた装置およびその製造方法
TW201251026A (en) * 2011-06-02 2012-12-16 Au Optronics Corp Hybrid thin film transistor and manufacturing method thereof and display panel
TW201431088A (zh) * 2012-12-28 2014-08-01 Semiconductor Energy Lab 半導體裝置及其製造方法

Also Published As

Publication number Publication date
CN108550590B (zh) 2021-02-09
CN108550590A (zh) 2018-09-18
US11362216B2 (en) 2022-06-14
US10840380B2 (en) 2020-11-17
TW201944134A (zh) 2019-11-16
US20190326440A1 (en) 2019-10-24
US20210013344A1 (en) 2021-01-14

Similar Documents

Publication Publication Date Title
CN105470197B (zh) 低温多晶硅阵列基板的制作方法
TWI814340B (zh) 半導體裝置及其製造方法
JP6503459B2 (ja) 半導体装置及びその製造方法
US11362216B2 (en) Active device substrate and manufacturing method thereof
JP4095074B2 (ja) 半導体素子製造方法
JPH11261075A5 (zh)
JP4082459B2 (ja) 表示装置の製造方法
WO2018077239A1 (zh) 显示基板及其制造方法、显示装置
CN107342297A (zh) 薄膜晶体管阵列基板及其制备方法、显示装置
TWI651765B (zh) 結晶金屬氧化物層的製造方法、主動元件基板的製造方法及主動元件基板
JPS61191072A (ja) 薄膜トランジスタとその製造方法
TWI699892B (zh) 電子裝置及其製造方法
JP5580624B2 (ja) 薄膜トランジスタ及びその製造方法、並びに表示装置
CN108321122B (zh) Cmos薄膜晶体管及其制备方法和显示装置
CN106783532A (zh) 一种低温多晶硅薄膜的制备方法、薄膜晶体管、阵列基板以及液晶显示面板
JP2734357B2 (ja) 薄膜トランジスタの製造方法及び多結晶シリコン膜の製造方法
JP2001156295A (ja) 半導体装置の作製方法
KR20090073479A (ko) 액정표시장치용 어레이 기판 및 그의 제조방법
KR100659116B1 (ko) 박막트랜지스터의 제조방법
JPS63158875A (ja) 薄膜トランジスタの製造方法
WO2009122609A1 (ja) 半導体装置、その製造方法及び表示装置
JP2005191212A (ja) 半導体装置及びその作製方法
JPH1041516A (ja) 薄膜トランジスタおよびその製造方法ならびにこれを搭載した液晶表示装置
JP2002280563A (ja) Ｔｆｔ型液晶表示装置及びその製造方法
JP2001210836A (ja) 薄膜トランジスタの作製方法