TWI662341B - 顯示裝置 - Google Patents

Abstract

一種顯示裝置，包括第一基板、設置在第一基板上的多條訊號線、設置在第一基板上的多個畫素、設置於第一基板之對向的第二基板以及設置於第一基板與第二基板之間的顯示介質。至少一畫素包括薄膜電晶體、畫素電極、接墊及多個凸起物。薄膜電晶體與對應的一條訊號線電性連接。畫素電極與薄膜電晶體電性連接。接墊與訊號線電性連接。接墊覆蓋多個凸起物。

Description

顯示裝置

本發明是有關於一種光電裝置，且特別是有關於一種顯示裝置。

常見的平面顯示器包括液晶顯示器、有機發光二極體顯示器、電漿顯示器等。平面顯示器能應用在各式電子產品（例如：電視、桌上型螢幕、筆記型電腦、手機等）。各式電子產品所需之平面顯示器的尺寸不同。針對各式電子產品的需求分別製作尺寸不同的平面顯示器，開發時間長，不符經濟效益。因此，可將大尺寸的平面顯示器重定尺寸（resize），以形成各種所需尺寸的平面顯示器。於形成具有所需尺寸之平面顯示器的過程中，先使裁切後的平面顯示器裸露出接墊，再利用導電元件將接墊電性連接至軟性印刷電路板。然而，導電元件與接墊側面的接觸面積小，造成兩者的接觸電阻過高，不利平面顯示器的製造良率及其性能。

本發明提供一種顯示裝置，性能佳。

本發明一實施例的顯示裝置包括第一基板、設置於第一基板上的多條訊號線、設置於第一基板上的多個畫素、設置於第一基板之對向的第二基板以及設置於第一基板與第二基板之間的顯示介質。至少一畫素包括與對應之一條訊號線電性連接的薄膜電晶體、與薄膜電晶體電性連接的畫素電極、與對應的訊號線電性連接的第一接墊以及被第一接墊覆蓋的多個第一凸起物。

本發明一實施例的顯示裝置包括第一基板、設置於第一基板上的多條訊號線、設置於第一基板上的多條共用線、設置於第一基板上的多個畫素、設置於第一基板之對向的第二基板以及設置於第一基板與第二基板之間的顯示介質。至少一畫素包括與對應之一條訊號線電性連接的薄膜電晶體、與薄膜電晶體電性連接且與對應之一條共用線重疊設置的畫素電極、與對應的共用線電性連接的接墊以及多個凸起物，其中接墊覆蓋多個凸起物以及相鄰多個凸起物之間的間隙。

基於上述，當本發明一實施例之顯示裝置於重定尺寸的過程中被裁切及研磨時，由於接墊係覆蓋多個凸起物，因此接墊被研磨出的側面的面積大。藉此，導電圖案形成在第一基板的側面上時，導電圖案與接墊之側面的接觸面積大，接觸電阻小，進而能提升經重定尺寸之顯示裝置的信賴性。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

現將詳細地參考本發明的示範性實施例，示範性實施例的實例說明於附圖中。只要有可能，相同元件符號在圖式和描述中用來表示相同或相似部分。

為清楚說明起見，部分圖式示意性地繪有xyz直角座標系，其中方向x、y、z相垂直。需說明的是，在本說明書中，各圖所繪的方向x、y、z僅是用以舉例說明本發明，而非用以限制本發明，本發明並不限制方向x、y、z一定要相垂直。

圖1為本發明一實施例之未經重定尺寸（resized）之顯示裝置1的剖面示意圖。圖2為本發明一實施例之未經重定尺寸之顯示裝置1的畫素陣列基板100的上視示意圖。圖1之畫素陣列基板100的剖面對應圖2的剖線A-A’、B-B’、C-C’、D-D’及E-E’。

請參照圖1及圖2，顯示裝置1包括畫素陣列基板100、第二基板200及顯示介質300。畫素陣列基板100包括第一基板110。第二基板200設置於第一基板110的對向。顯示介質300設置於第一基板110與第二基板200之間。舉例而言，在本實施例中，第一基板110及/或第二基板200的材質可以是玻璃、石英、有機聚合物、或是其它可適當材料。在本實施例中，顯示介質300例如是液晶。但本發明不限於此，在其它實施例中，顯示介質300也可以是有機電致發光層或其它適當材料。 畫素陣列基板100包括設置於第一基板110上的多條訊號線SL、DL以及設置於第一基板110上的多個畫素P。訊號線SL的延伸方向x與訊號線DL的延伸方向y交錯。舉例而言，在本實施例中，訊號線SL的延伸方向x與訊號線DL的延伸方向y可垂直。但本發明不以此為限，在其它實施例中，訊號線SL的延伸方向x與訊號線DL的延伸方向y也可不垂直。

畫素P至少包括薄膜電晶體T及與薄膜電晶體T電性連接的畫素電極120。薄膜電晶體T與訊號線SL、DL電性連接。詳言之，薄膜電晶體T包括閘極G、半導體圖案CH、設置在閘極G與半導體圖案CH之間的閘絕緣層GI、分別與半導體圖案CH之不同兩區電性連接的源極S與汲極D。訊號線DL與薄膜電晶體T的源極S電性連接，而訊號線SL與薄膜電晶體T的閘極G電性連接。換言之，在本實施例中，訊號線DL為資料線，而訊號線SL為掃描線。

畫素電極120與薄膜電晶體T的汲極D電性連接。舉例而言，在本實施例中，畫素陣列基板100還包括延伸圖案170及絕緣層180，延伸圖案170與汲極D電性連接，並且由汲極D向外延伸，絕緣層180至少覆蓋薄膜電晶體T及延伸圖案170的一部分172，絕緣層180具有與延伸圖案170的另一部分174重疊的開口182。畫素電極120可透過絕緣層180的開口182與延伸圖案170電性連接，進而透過延伸圖案170電性連接至汲極D。然而，本發明不限於此，在其它實施例中，畫素電極120也可採用其它方式與汲極D電性連接。

在本實施例中，閘絕緣層GI覆蓋閘極G，而半導體圖案CH設置於閘絕緣層GI上。換言之，閘極G設置於半導體圖案CH下方，而薄膜電晶體T可為底部閘極型薄膜電晶體（bottom gate TFT）。然而，本發明不限於此，在其它實施例中，薄膜電晶體T也可以是頂部閘極型薄膜電晶體（top gate TFT）或其它適當型式的薄膜電晶體。在本實施例中，薄膜電晶體T的半導體圖案CH可以是單層或多層結構，其包含非晶矽、多晶矽、微晶矽、單晶矽、有機半導體材料、氧化物半導體材料（例如：銦鋅氧化物、銦鎵鋅氧化物、或是其它合適的材料、或上述之組合）、或其它合適的材料、或含有摻雜物（dopant）於上述材料中、或上述之組合。

畫素陣列基板100還包括設置於第一基板110上的多條共用線191。共用線191與部分畫素電極120重疊，以形成儲存電容。共用線191具有預定電位。所述預定電位可以是接地電位、固定電位、浮置電位、可調整的電位或其它適當電位。在本實施例中，共用線191的延伸方向x大致上可與訊號線SL的延伸方向x一致。在本實施例中，畫素陣列基板100還可選擇地包括多個共用線分支192、193，共用線分支192、193的延伸方向y大致上可與訊號線DL的延伸方向y一致，共用線分支192、193分別對應畫素電極120的相對兩邊緣設置，而共用線191連接於相對的兩共用線分支192、193之間。

在本實施例中，共用線191、共用線分支192、193、訊號線SL與薄膜電晶體T的閘極G可選擇性地屬於同一第一導電層；訊號線DL、薄膜電晶體T的源極S、薄膜電晶體T的汲極D、與延伸圖案170可選擇性地屬於同一第二導電層，但本發明不以此為限。基於導電性的考量，第一導電層及第二導電層一般是使用金屬材料。然而，本發明不限於此，在其它實施例中，第一導電層及第二導電層也可以使用其他導電材料。例如：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或是金屬材料與其它導電材料的堆疊層。

值得注意的是，至少一個畫素P包括接墊132及多個凸起物142。接墊132與訊號線DL電性連接。舉例而言，在本實施例中，接墊132與訊號線DL可屬於同一膜層。接墊132可以是由訊號線DL向外延伸的一導電圖案。接墊132在方向x上的寬度W1大於訊號線DL在同一方向x上的寬度W2。多個凸起物142彼此隔開，且可在與訊號線DL之延伸方向y交錯的一方向x上排列。接墊132覆蓋多個凸起物142。更進一步地說，在本實施例中，接墊132覆蓋凸起物142的上表面142s1以及相鄰之多個凸起物142之間的間隙g1。接墊132係共形地（conformally）覆蓋多個凸起物142，但本發明不以此為限。

在本實施例中，凸起物142的材質可選擇性地與薄膜電晶體T之半導體圖案CH的材質相同。換言之，凸起物142與半導體圖案CH可使用同一道工序（process）製作，而不需使用額外的工序形成凸起物142。然而，本發明不限於此，在其它實施例中，凸起物142也可與畫素陣列基板100的其它構件一起製作，或使用額外的工序形成之。

至少一個畫素P包括接墊134及多個凸起物144。接墊134與訊號線SL電性連接。舉例而言，在本實施例中，接墊134與訊號線SL可屬於同一膜層。接墊134可以是由訊號線SL向外延伸的一導電圖案。接墊134在方向y上的寬度W3大於訊號線SL在同一方向y上的寬度W4。多個凸起物144彼此隔開，且可在與訊號線SL之延伸方向x交錯的一方向y上排列。接墊134覆蓋多個凸起物144。更進一步地說，在本實施例中，接墊134覆蓋凸起物144的上表面144s1以及相鄰之多個凸起物144之間的間隙g2。接墊134係共形地（conformally）覆蓋多個凸起物144，但本發明不以此為限。

在本實施例中，接墊134可選擇性地與薄膜電晶體的閘極G形成於同一第一導電層，而凸起物144可在形成前述第一導電層之前製作。換言之，在本實施例中，凸起物144係使用額外的另一工序製作。然而，本發明不限於此，在其它實施例中，凸起物144也可不使用額外的另一工序製作；舉例而言，於另一實施例中，若薄膜電晶體T為頂部閘極型薄膜電晶體，且接墊134與頂部閘極型薄膜電晶體的閘極形成於同一膜層，則凸起物144也可和所述頂部閘極型薄膜電晶體的半導體圖案一起製作。

至少一個畫素P包括接墊136及多個凸起物146。接墊136與共用線191電性連接。舉例而言，在本實施例中，接墊136與共用線191可屬於同一膜層。接墊136可以是由共用線191向外延伸的一導電圖案。接墊136在方向y上的寬度W5大於共用線191在同一方向y上的寬度W6。多個凸起物146彼此隔開，且可在訊號線SL之延伸方向x交錯的一方向y上排列。接墊136覆蓋多個凸起物146。更進一步地說，在本實施例中，接墊136覆蓋凸起物146的上表面146s1以及相鄰多個凸起物146之間的間隙g3。接墊136係共形地（conformally）覆蓋多個凸起物146，但本發明不以此為限。

在本實施例中，接墊136可選擇性地與薄膜電晶體的閘極G形成於同一第一導電層。在本實施例中，凸起物146係於形成所述第一導電層前製作。換言之，在本實施例中，凸起物146係使用額外的另一工序製作。但本發明不限於此，在其它實施例中，凸起物146也可不使用額外的另一工序製作；舉例而言，在另一實施例中，薄膜電晶體T為頂部閘極型薄膜電晶體，且接墊136與頂部閘極型薄膜電晶體的閘極屬於形成於同一膜層，則凸起物146也可與所述頂部閘極型薄膜電晶體的半導體圖案一起製作。

圖3為本發明一實施例之經重定尺寸（resized）的顯示裝置1’的剖面示意圖。圖4為本發明一實施例之經重定尺寸（resized）之顯示裝置1’之畫素陣列基板100’的上視示意圖。圖3之畫素陣列基板100’的剖面對應圖4的剖線A-A’、B-B’、C-C’、D-D’及E-E’。圖5為本發明一實施例之經重定尺寸的顯示裝置1’的爆炸示意圖。為清楚表達起見，圖5省略閘絕緣層GI、絕緣層180、畫素電極120及顯示介質300的繪示。在本實施例中，透過裁切前述顯示裝置1以及在裁切後之顯示裝置1的第一基板110與第二基板200之間填入密封膠400能進一步形成重定尺寸（resized）的顯示裝置1’，以下配合圖2至圖5舉例說明之。

請參照圖2至圖5，在本實施例中，首先，可沿預定切割道10、20（標示於圖2）切割包括畫素陣列基板100的顯示裝置1。然後，在第一基板110與第二基板200之間填入密封膠400（繪示於圖3及圖5）。部分密封膠400會滲入第一基板110與第二基板200之間，並與沿著切割道10、20排列且在切割道10、20附近之多個畫素P重疊。然後，研磨（polish）畫素陣列基板100及密封膠400，以形成與切割道10對應之第一基板110的側面112（標示於圖5）和密封膠400的側面412（標示於圖5），以及與切割道20對應之第一基板110的側面114（標示於圖5）和密封膠400的側面414（標示於圖5）。

在上述研磨製程中，畫素陣列基板100及密封膠400可同時被研磨，因此沿著切割道10排列且在切割道10附近之畫素P的接墊132的側面132a及凸起物142的側面142a大致上可與第一基板110的側面112及密封膠400的側面412切齊。第一基板110之側面112具有與訊號線DL之延伸方向y交錯的邊緣112a，多個凸起物142係沿著邊緣排列112a排列。接墊132在邊緣112a上的寬度W1（標示於圖4）大於訊號線DL在邊緣112a（標示於圖5）上的寬度W2（標示於圖4）。

類似地，在上述研磨製程中，畫素陣列基板100及密封膠400同時被研磨後，因此沿著切割道20排列且在切割道20附近之畫素P的接墊134的側面134a及凸起物144的側面144a大致上與第一基板110的側面114及密封膠400的側面414切齊；沿著切割道20排列且在切割道20附近之畫素P的接墊136的側面136a及凸起物146的側面146a大致上與第一基板110的側面114及密封膠400的側面414切齊。第一基板110之側面114具有與訊號線SL之延伸方向x交錯的邊緣114a，多個凸起物134、136係沿著邊緣排列114a（標示於圖5）排列。接墊134在邊緣114a上的寬度W3（標示於圖4）大於訊號線SL在邊緣114a上的寬度W4（標示於圖4）。接墊136在邊緣114a上的寬度W5（標示於圖4）大於共用線191在邊緣114a上的寬度W6（標示於圖4）。

接著，設置導電圖案510於第一基板110的側面112，其中導電圖案510與接墊132的側面132a及凸起物142的側面142a接觸，而使導電圖案510能透過接墊132與訊號線DL電性連接；設置導電圖案520、530於第一基板110的側面114上，其中導電圖案520與接墊134的側面134a及凸起物144的側面144a接觸而使導電圖案520能透過接墊134與訊號線SL電性連接，導電圖案530與接墊136的側面136a及凸起物146的側面146a接觸而使導電圖案530能透過接墊136與共用線191電性連接。

在本實施例中，導電圖案510、520、530例如是使用雷射圖案化金屬層所製作。但本發明不限於此，在其它實施例中，導電圖案510、520、530也可透過噴墨印刷、柔版印刷（flexo printing）、凹版印刷（gravure printing）或其它適當方式製作。

接著，接合軟性電路板610與位於第一基板110之側面112上的導電圖案510，以使軟性電路板610的電極612透過導電圖案510與接墊132電性連接；接合軟性電路板620與位於第一基板110之側面114上的導電圖案520、530，以使軟性電路板620的電極622、624分別透過導電圖案520、530分別與接墊134、136電性連接；於此，便完成經重定尺寸（resized）的顯示裝置1’。舉例而言，在本實施例中，上述接合製程可使用熱壓合製程，但本發明不以此為限。

圖6為本發明一實施例之經重定尺寸的顯示裝置1’的一側視示意圖。請參照圖5及圖6，透過將接墊132設置於凸起物142上，當畫素陣列基板100於上述重定尺寸的過程中被研磨時，接墊132被研磨出的截面積（即側面132a的面積）變大。藉此，導電圖案510形成在第一基板110的側面112上時，導電圖案510與接墊132側面132a的接觸面積變大，接觸電阻變小，進而提升顯示裝置1’的信賴性。

圖7為圖6之畫素陣列基板之剖面的局部R1的放大示意圖。請參照圖6及圖7，舉例而言，在本實施例中，凸起物142具有遠離第一基板110的上表面142s1、相對於上表面142s1的底面142s2以及連接於上表面142s1與底面142s2之間的側面142s3，凸起物142的底面142s2與側面142s3夾有一角度α；位於凸起物142之上表面142s1上的部分接墊132的厚度為T01；位於凸起物142之側面142s3上的部分接墊132的厚度為Ts1；而接墊132的厚度T01、Ts1及凸起物142的角度α滿足下式（1）：（Ts1/T01）＞ cosα。一比較例之接墊（未繪示）直接配置於閘絕緣層GI上且具有與接墊132相同的垂直投影面積。本實施例之接墊132的厚度T01、Ts1及凸起物141的角度α滿足上式（1）時，配置於凸起物142上的接墊132具有較比較例之接墊（未繪示）來得大的截面積。

圖8為本發明一實施例之經重定尺寸的顯示裝置1’的另一側視示意圖。請參照圖5及圖8，類似地，透過將接墊134設置於凸起物144上，當畫素陣列基板100於上述重定尺寸的過程中被研磨時，接墊134被研磨出的截面積（即側面134a的面積）變大。藉此，導電圖案520形成在第一基板110的側面114上時，導電圖案520與接墊134側面134a的接觸面積能增加，接觸電阻變小，進而提升顯示裝置1’的信賴性。

圖9為圖8之畫素陣列基板之剖面的局部R2的放大示意圖。請參照圖8及圖9，舉例而言，在本實施例中，凸起物144具有遠離第一基板110的上表面144s1、相對於上表面144s1的底面144s2以及連接於上表面144s1與底面144s2之間的側面144s3，凸起物144的底面144s2與側面144s3夾有一角度β，位於凸起物144之上表面144s1上的部分接墊134的厚度為T02，位於凸起物144之側面144s3上的部分接墊134的厚度為Ts2，而接墊134的厚度T02、Ts2及凸起物144的角度β滿足下式（2）：（Ts2/T02）＞ cosβ。一比較例之接墊（未繪示）直接配置於第一基板110上且具有與接墊134相同垂直投影面積，接墊134的厚度T02、Ts2及凸起物144的角度β滿足上式（2）時，配置於凸起物144上的接墊134具有較比較例之接墊來得大的截面積。

請參照圖5及圖8，類似地，透過將接墊136設置於凸起物146上，當畫素陣列基板100於上述重定尺寸的過程中被研磨時，接墊136被研磨出的截面積（即側面136a的面積）變大。藉此，導電圖案530形成在第一基板110的側面114上時，導電圖案530與接墊136側面136a的接觸面積增加，接觸電阻降低，進而提升顯示裝置1’的信賴性。

圖10為圖8之畫素陣列基板之剖面的局部R3的放大示意圖。請參照圖8及圖10，舉例而言，在本實施例中，凸起物146具有遠離第一基板110的上表面146s1、相對於上表面146s1的底面146s2以及連接於上表面146s1與底面146s2之間的側面146s3，凸起物146的底面146s2與側面146s3夾有一角度γ，位於凸起物146之上表面146s1上的部分接墊136的厚度為T03，位於凸起物146之側面146s3上的部分接墊136的厚度為Ts3，而接墊136的厚度T03、Ts3及凸起物136的角度γ滿足下式（3）：（Ts3/T03）＞ cosγ。一比較例之接墊（未繪示）直接配置於第一基板110上且具有與接墊136相同的垂直投影面積，當接墊136的厚度T03、Ts3及凸起物136的角度γ滿足上式（3）時，配置於凸起物146上的接墊136具有較比較例之接墊來得大的截面積。

圖11為本發明另一實施例之未經重定尺寸（resized）之顯示裝置1A的剖面示意圖。圖12為本發明另一實施例之未經重定尺寸（resized）之顯示裝置1A的畫素陣列基板100A的上視示意圖。特別是，圖11之畫素陣列基板100A的剖面對應圖12的剖線A-A’、B-B’、C-C’、D-D’及E-E’。本實施例之顯示裝置1A與前述之顯示裝置1類似，兩者的差異如下述。

請參照圖11及圖12，顯示裝置1A的畫素陣列基板100A還包括與接墊132重疊且位於預定切割道10上的輔助導電圖案152（繪於圖11）。在本實施例中，輔助導電圖案152可與薄膜電晶體的閘極G形成於同一膜層，而輔助導電圖案152可位於接墊132下方。輔助導電圖案152與接墊132電性連接且與閘極G及訊號線SL電性隔離。請參照圖12，輔助導電圖案152可透過設置於開口132h、開口GIb、開口184a及開口184b的部分輔助導電圖案162電性連接至接墊132。舉例而言，在本實施例中，開口184a、開口184b、重疊於開口184b的開口132h以及重疊於開口132h的開口GIb可選擇性地設置在切割道10上，但本發明不以此為限。

顯示裝置1A的畫素陣列基板100A還包括與接墊132重疊且位於預定切割道10上的輔助導電圖案162。在本實施例中，輔助導電圖案162可與畫素電極120形成於同一膜層，而輔助導電圖案162可位於接墊132上方。輔助導電圖案162與接墊132電性連接且畫素電極120電性隔離。舉例而言，在本實施例中，輔助導電圖案162可設置在絕緣層180的開口184a、184b、接墊132的開口132h與閘絕緣層GI的開口GIb中，輔助導電圖案162可透過絕緣層180的開口184a、184b電性連接至接墊132。在本實施例中，輔助導電圖案162還可透過絕緣層180的開口184b、接墊132的開口132h及閘絕緣層GI的開口GIb電性連接至輔助導電圖案152。但本發明不以此為限，在其它實施例中，輔助導電圖案162也可利用其它方式與接墊132電性連接。

顯示裝置1A的畫素陣列基板100A還可包括與接墊134重疊且位於預定切割道20上的輔助導電圖案164。在本實施例中，輔助導電圖案164可與畫素電極120形成於同一膜層，而輔助導電圖案164可位於接墊134上方。輔助導電圖案164與接墊134電性連接且畫素電極120電性隔離。

顯示裝置1A的畫素陣列基板100A還可包括與接墊134重疊且位於預定切割道20上的輔助導電圖案138。在本實施例中，輔助導電圖案138可與訊號線DL形成於同一膜層，而輔助導電圖案138可位於接墊134與輔助導電圖案164之間。輔助導電圖案138與接墊134電性連接且訊號線DL電性隔離。

舉例而言，在本實施例中，輔助導電圖案164可透過絕緣層180的開口184c、輔助導電圖案138的開口138h及閘絕緣層GI的開口GIc電性連接至接墊134。輔助導電圖案138可透過位於輔助導電圖案138之開口138h與閘絕緣層GI之開口GIc中的部分輔助導電圖案164電性連接至接墊134。

顯示裝置1A的畫素陣列基板100A還可包括與接墊136重疊且位於預定切割道20上的輔助導電圖案166。在本實施例中，輔助導電圖案166可與畫素電極120形成於同一膜層，而輔助導電圖案166可位於接墊136上方。輔助導電圖案164與接墊136電性連接且畫素電極120電性隔離。

顯示裝置1A的畫素陣列基板100A還可包括與接墊136重疊且位於預定切割道20上的輔助導電圖案139。在本實施例中，輔助導電圖案139可與訊號線DL形成於同一膜層，而輔助導電圖案139可位於接墊136與輔助導電圖案166之間。輔助導電圖案139與接墊134電性連接且訊號線DL電性隔離。

舉例而言，在本實施例中，輔助導電圖案166可透過絕緣層180的開口184d、輔助導電圖案139的開口139h及閘絕緣層GI的開口GId電性連接至接墊136。輔助導電圖案139可透過位於輔助導電圖案139之開口139h與閘絕緣層GI之開口GId中的部分輔助導電圖案166電性連接至接墊136。

圖13為本發明另一實施例之經重定尺寸（resized）的顯示裝置1A’的剖面示意圖。圖14為本發明另一實施例之經重定尺寸（resized）的顯示裝置1A’的畫素陣列基板100A’的上視示意圖。圖15為本發明另一實施例之經重定尺寸（resized）的顯示裝置1A’的一側視示意圖。圖16為本發明另一實施例之經重定尺寸（resized）的顯示裝置1A’的另一側視示意圖。

請參照圖13、圖14、圖15及圖16，類似地，透過裁切前述顯示裝置1A以及在裁切後之顯示裝置1A的第一基板110與第二基板200之間填入密封膠400能形成經重定尺寸（resized）的顯示裝置1A’。形成經重定尺寸（resized）的顯示裝置1A’的方法，與前述實施例類似，本領域具有通常知識者根據前述說明應能實現之，於此便不再重述。

請參照圖13、圖14及圖15，與顯示裝置1’之製程不同的一處是，在研磨畫素陣列基板100A的過程中，除了接墊132與多個凸起物142會被研磨外，與接墊132電性連接的輔助導電圖案152、162也會一併被研磨，而形成與第一基板110之側面112切齊的側面152a、162a。藉此，導電圖案510形成在第一基板110的側面112上時，相較於顯示裝置1’的導電圖案510，本實施例之顯示裝置1A’的導電圖案510與畫素陣列基板100A之電性接觸的面積還多了輔助導電圖案152、162之側面152a、162a的面積。藉此，能進一步地降低接觸電阻、提升顯示裝置1A’的信賴性。

請參照圖13、圖14及圖16，與顯示裝置1’之製程不同的另一處是，在研磨畫素陣列基板100A的過程中，除了接墊134、136與多個凸起物144、146會被研磨外，與接墊134、136電性連接的輔助導電圖案138、164、139、166也會一併被研磨，而形成與第一基板110之側面114切齊的側面138a、164a、139a、166a。藉此，導電圖案520、530形成在第一基板110的側面114上時，相較於顯示裝置1’的導電圖案520、530，本實施例之顯示裝置1A’的導電圖案520、530與畫素陣列基板100A之電性接觸的面積還多了輔助導電圖案138、164、139、166之側面138a、164a、139a、166a的面積。藉此，能進一步地降低接觸電阻、提升顯示裝置1A’的信賴性。

需說明的是，在本實施例中，畫素陣列基板100A、100A’係同時包括接墊132、輔助導電圖案152及輔助導電圖案162，畫素陣列基板100A、100A’係同時包括接墊134、輔助導電圖案138及輔助導電圖案164，畫素陣列基板100A、100A’係同時包括接墊136、輔助導電圖案139及輔助導電圖案166。然而，本發明不限於此，於一實施例中，顯示裝置1A、1A’可省略輔助導電圖案152或輔助導電圖案162的設置，可省略輔助導電圖案138或輔助導電圖案164的設置，可省略輔助導電圖案139或輔助導電圖案166的設置，以此構成的多種顯示裝置也在本發明所欲保護的範疇內。

圖17為本發明再一實施例之未經重定尺寸之顯示裝置1B的剖面示意圖。圖18為本發明再一實施例之未經重定尺寸之顯示裝置1B的畫素陣列基板100B的上視示意圖。特別是，圖17之畫素陣列基板100B的剖面對應圖18的剖線A-A’、B-B’、C-C’、D-D’及E-E’。本實施例之顯示裝置1B與前述之顯示裝置1A類似，兩者的差異之一在於：顯示裝置1B之畫素陣列基板100B省略了顯示裝置1A之畫素陣列基板100A的輔助導電圖案162、164、166的設置；接墊132可透過閘絕緣層GI的開口GIe與輔助導電圖案152電性連接，閘絕緣層GI的開口GIe可在切割道10上；輔助導電圖案138可透過閘絕緣層GI的開口GIf電性連接至接墊134，閘絕緣層GI的開口GIf可在切割道10上；輔助導電圖案139可透過閘絕緣層GI的開口GIg電性連接至接墊136，閘絕緣層GI的開口GIg可在切割道10上。

圖19為本發明再一實施例之經重定尺寸（resized）的顯示裝置1B’的剖面示意圖。圖20為本發明再一實施例之經重定尺寸（resized）的顯示裝置1B’的畫素陣列基板100B’的上視示意圖。圖21為本發明再一實施例之經重定尺寸（resized）的顯示裝置1B’的側視示意圖。圖22為本發明再一實施例之經重定尺寸（resized）的顯示裝置1B’的側視示意圖。

請參照圖18、圖19、圖20及圖21，類似地，透過裁切前述顯示裝置1B以及在裁切後之顯示裝置1B的第一基板110與第二基板200之間填入密封膠400能形成經重定尺寸（resized）的顯示裝置1B’。形成經重定尺寸（resized）的顯示裝置1B’的方法，與前述實施例類似，本領域具有通常知識者根據前述說明應能實現之，於此便不再重述。

本實施例之顯示裝置1B、1B’與前述之顯示裝置1A、1A’類似，兩者的差異之一如下。顯示裝置1B、1B’的凸起物142B包括設置於第一基板110上的第一子凸部142-1以及與第一子凸部142-1相堆疊的第二子凸部142-2。第一子凸部142-1與閘絕緣層的材質相同。第二子凸部142-2的材質與半導體圖案CH的材質相同。凸起物142B係由分屬不同兩膜層的第一子凸部142-1及與第二子凸部142-2堆疊而成，因此凸起物142B具有較高的高度。藉此，覆蓋較高之凸起物142B的接墊132可填入較深的間隙g1，而接墊132被研磨出側面132a時，側面132a具有較大的面積，有助於增加導電圖案510與接墊132側面132a的接觸面積、降低接觸電阻、進一步地提升顯示裝置1B’的信賴性。

從另一角度而言，在本實施例中，接墊132透過閘絕緣層GI的多個開口GIe與輔助導電圖案152電性連接，閘絕緣層GI的多個開口GIe定義多個第一子凸部142-1，而多個開口GIe可設置在預定切割道10上或位於切割道10附近且會被研磨到的區域。藉此，畫素陣列基板100B 被切割及/或研磨時，位於閘絕緣層之開口GIe內的接墊132也會被切割及/或研磨而裸露於畫素陣列基板100B的側面112，而形成更大的截面積（即接墊132的側面132a）。藉此，導電圖案510與接墊132側面132a的接觸面積增加，接觸電阻降低，而更進一步地提升顯示裝置1B’的信賴性。

類似地，顯示裝置1B、1B’的凸起物144B、146B分別包括設置於第一基板110上的第一子凸部144-1、146-1以及與第一子凸部144-1、146-1相堆疊的第二子凸部144-2、146-2。第一子凸部144-1、146-1與閘絕緣層GI的材質相同。第二子凸部144-2、146-2的材質與半導體圖案CH的材質相同。凸起物144B、146B係由分屬不同兩膜層的第一子凸部144-1、146-1及與第二子凸部144-2、146-2堆疊而成，因此凸起物144B、146B具有較高的高度。藉此，覆蓋較高之凸起物144B、146B的輔助導電圖案138、139可填入較深的間隙g2、g3，而輔助導電圖案138、139被研磨出側面138a、139a時，側面138a、139a具有較大的面積，有助於增加導電圖案530與輔助導電圖案138、139之側面138a、139a的接觸面積、降低接觸電阻、進一步地提升顯示裝置1B’的信賴性。

從另一角度而言，在本實施例中，輔助導電圖案138、139透過閘絕緣層GI的多個開口GIf、GIg與接墊134、136電性連接，閘絕緣層GI的多個開口GIf、GIg定義多個第一子凸部144-1、146-1，而多個開口GIf、GIg可設置在預定切割道10上或位於切割道10附近且會被研磨到的區域。藉此，畫素陣列基板100B 被切割及/或研磨時，位於閘絕緣層GI之開口GIf、GIg內的輔助導電圖案138、139也會被切割及/或研磨而裸露於畫素陣列基板100B的側面114，而形成更大的截面積（即輔助導電圖案138、139的側面138a、139a）。藉此，導電圖案520與輔助導電圖案138、139的側面138a、139a的接觸面積增加，接觸電阻降低，而更進一步地提升顯示裝置1B’的信賴性。

綜上所述，本發明一實施例之顯示裝置包括第一基板、設置在第一基板上的多條訊號線、設置在第一基板上的多個畫素、設置於第一基板之對向的第二基板以及設置於第一基板與第二基板之間的顯示介質。至少一畫素包括薄膜電晶體、畫素電極、接墊及多個凸起物。薄膜電晶體與對應的一條訊號線電性連接。畫素電極與薄膜電晶體電性連接。接墊與訊號線電性連接。接墊覆蓋多個凸起物。

當上述顯示裝置於重定尺寸的過程中被研磨時，由於接墊係覆蓋多個凸起物，因此接墊被研磨出的側面的面積大。藉此，導電圖案形成在第一基板的側面上時，導電圖案與接墊之側面的接觸面積大，接觸電阻小，進而能提升經重定尺寸之顯示裝置的信賴性。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

1、1A、1B、1’、1A’、1B’‧‧‧顯示裝置

10、20‧‧‧預定切割道

100、100A、100B、100’、100A’、100B’‧‧‧畫素陣列基板

110‧‧‧第一基板

112、114、412、414、132a、142a、134a、144a、136a、146a、152a、162a‧‧‧側面

112a、114a‧‧‧邊緣

120‧‧‧畫素電極

132、134、136‧‧‧接墊

142、142B、144、146‧‧‧凸起物

142s1、144s1、144s1‧‧‧上表面

142s2、144s2、144s2‧‧‧底面

142s3、144s3、144s3‧‧‧側面

142-1‧‧‧第一子凸部

142-2‧‧‧第二子凸部

138、139、152、162、164、166‧‧‧輔助導電圖案

170‧‧‧延伸圖案

172、174‧‧‧部分

180‧‧‧絕緣層

132h、138h、182、184a、184b、184c、GIa、GIb、GIc、GId、GIe、GIf、GIg‧‧‧開口

191‧‧‧共用線

192、193‧‧‧共用線分支

200‧‧‧第二基板

300‧‧‧顯示介質

400‧‧‧密封膠

510、520、530‧‧‧導電圖案

610、620‧‧‧軟性電路板

612、622、624‧‧‧電極

A-A’、B-B’、C-C’、D-D’及E-E’‧‧‧剖線

CH‧‧‧半導體圖案

G‧‧‧閘極

GI‧‧‧閘絕緣層

g1～g3‧‧‧間隙

D‧‧‧汲極

DL、SL‧‧‧訊號線

S‧‧‧源極

T‧‧‧薄膜電晶體

T01、Ts1、T02、Ts2、T03、Ts3‧‧‧厚度

R1、R2、R3‧‧‧局部

P‧‧‧畫素

W1～W6‧‧‧寬度

x、y、z‧‧‧方向

α、β、γ‧‧‧角度

圖1為本發明一實施例之未經重定尺寸（resized）之顯示裝置1的剖面示意圖。 圖2為本發明一實施例之未經重定尺寸之顯示裝置1的畫素陣列基板100的上視示意圖。 圖3為本發明一實施例之經重定尺寸的顯示裝置1’的剖面示意圖。 圖4為本發明一實施例之經重定尺寸之顯示裝置1’之畫素陣列基板100’的上視示意圖。 圖5為本發明一實施例之經重定尺寸的顯示裝置1’的爆炸示意圖。 圖6為本發明一實施例之經重定尺寸的顯示裝置1’的一側視示意圖。 圖7為圖6之畫素陣列基板之剖面的局部R1的放大示意圖。 圖8為本發明一實施例之經重定尺寸的顯示裝置1’的另一側視示意圖。 圖9為圖8之畫素陣列基板之剖面的局部R2的放大示意圖。 圖10為圖8之畫素陣列基板之剖面的局部R3的放大示意圖。 圖11為本發明另一實施例之未經重定尺寸之顯示裝置1A的剖面示意圖。 圖12為本發明另一實施例之未經重定尺寸之顯示裝置1A的畫素陣列基板100A的上視示意圖。 圖13為本發明另一實施例之經重定尺寸的顯示裝置1A’的剖面示意圖。 圖14為本發明另一實施例之經重定尺寸的顯示裝置1A’的畫素陣列基板100A’的上視示意圖。 圖15為本發明另一實施例之經重定尺寸的顯示裝置1A’的一側視示意圖。 圖16為本發明另一實施例之經重定尺寸的顯示裝置1A’的另一側視示意圖。 圖17為本發明再一實施例之未經重定尺寸之顯示裝置1B的剖面示意圖。 圖18為本發明再一實施例之未經重定尺寸之顯示裝置1B的畫素陣列基板100B的上視示意圖。 圖19為本發明再一實施例之經重定尺寸的顯示裝置1B’的剖面示意圖。 圖20為本發明再一實施例之經重定尺寸的顯示裝置1B’的畫素陣列基板100B’的上視示意圖。 圖21為本發明再一實施例之經重定尺寸的顯示裝置1B’的一側視示意圖。 圖22為本發明再一實施例之經重定尺寸的顯示裝置1B’的另一側視示意圖。

Claims (20)

1. 一種顯示裝置，包括： 一第一基板； 多條訊號線，設置於該第一基板上； 多個畫素，設置於該第一基板上，其中該些畫素的至少一畫素包括： 一薄膜電晶體，與該些訊號線之一對應的訊號線電性連接； 一畫素電極，與該薄膜電晶體電性連接； 一第一接墊，與該對應的訊號線電性連接；以及 多個第一凸起物，其中該第一接墊覆蓋該些第一凸起物； 一第二基板，設置於該第一基板的對向；以及 一顯示介質，設置於該第一基板與該第二基板之間。
2. 如申請專利範圍第1項所述的顯示裝置，更包括： 一第一導電圖案，設置在該第一基板的一側面上，且與該至少一畫素的該第一接墊的一側面以及各該第一凸起物的一側面接觸。
3. 如申請專利範圍第2項所述的顯示裝置，更包括： 一軟性電路板，具有一電極，其中該電極透過該第一導電圖案與該至少一畫素的該第一接墊電性連接。
4. 如申請專利範圍第1項所述的顯示裝置，更包括： 一密封膠，覆蓋該至少一畫素的該第一接墊並且位於該第一接墊與該第二基板之間，其中該密封膠的一側面與該第一基板的一側面以及各該第一凸起物的一側面切齊。
5. 如申請專利範圍第1項所述的顯示裝置，其中該第一基板具有與該對應的訊號線之延伸方向交錯的一邊緣，而該些第一凸起物係沿著該邊緣排列。
6. 如申請專利範圍第1項所述的顯示裝置，其中該第一基板具有與該對應的訊號線之延伸方向交錯的一邊緣，而該第一接墊在該邊緣上的寬度大於該對應的訊號線在該邊緣上的寬度。
7. 如申請專利範圍第1項所述的顯示裝置，其中該至少一畫素的該第一接墊覆蓋該些第一凸起物以及該些第一凸起物之間的間隙。
8. 如申請專利範圍第1項所述的顯示裝置，其中該薄膜電晶體包括一半導體圖案，而該些第一凸起物的材質與該薄膜電晶體之該半導體圖案的材質相同。
9. 如申請專利範圍第1項所述的顯示裝置，其中該薄膜電晶體包括一閘極、一半導體圖案以及設置在該閘極與該半導體圖案之間的一閘絕緣層，而每一該第一凸起物包括： 一第一子凸部，設置於該第一基板上，其中該第一子凸部與該閘絕緣層的材質相同；以及 一第二子凸部，與該第一子凸部相堆疊，其中該第二子凸部的材質與該半導體圖案的材質相同。
10. 如申請專利範圍第1項所述的顯示裝置，其中該至少一畫素的該第一接墊與該對應的訊號線屬於同一膜層。
11. 如申請專利範圍第1項所述的顯示裝置，更包括設置於該第一基板上的多條共用線，其中該至少一畫素更包括： 一第二接墊，與該些共用線之一對應的共用線電性連接；以及 多個第二凸起物，其中該第二接墊覆蓋該些第二凸起物。
12. 如申請專利範圍第11項所述的顯示裝置，其中該至少一畫素的該畫素電極與該第二接墊部分重疊。
13. 如申請專利範圍第11項所述的顯示裝置，更包括： 至少一第二導電圖案，設置在該第一基板的一側面上，且與該至少一畫素的該第二接墊的一側面以及各該第二凸起物的一側面接觸。
14. 如申請專利範圍第13項所述的顯示裝置，更包括： 一軟性電路板，具有一電極，其中該電極透過該至少一第二導電圖案與該至少一畫素的該第二接墊電性連接。
15. 如申請專利範圍第13項所述的顯示裝置，更包括： 一密封膠，覆蓋該至少一畫素的該第二接墊並且位於該第二接墊與該第二基板之間，其中該密封膠的一側面與該第一基板的一側面以及各該第二凸起物的一側面切齊。
16. 一種顯示裝置，包括： 一第一基板； 多條訊號線，設置於該第一基板上； 多條共用線，設置於該第一基板上； 多個畫素，設置於該第一基板上，其中該些畫素的至少一畫素包括： 一薄膜電晶體，與該些訊號線之一對應的訊號線電性連接； 一畫素電極，與該薄膜電晶體電性連接，其中該畫素電極與該些共用線之一對應的共用線重疊設置； 一接墊，與該對應的共用線電性連接；以及 多個凸起物，其中該接墊覆蓋該些凸起物以及該些凸起物之間的間隙； 一第二基板，設置於該第一基板的對向；以及 一顯示介質，設置於該第一基板與該第二基板之間。
17. 如申請專利範圍第16項所述的顯示裝置，更包括： 至少一導電圖案，設置在該第一基板的一側面上，且與該至少一畫素的該接墊的一側面以及各該凸起物的一側面接觸。
18. 如申請專利範圍第17項所述的顯示裝置，更包括： 一軟性電路板，具有一電極，其中該電極透過該至少一導電圖案與該至少一畫素的該接墊電性連接。
19. 如申請專利範圍第17項所述的顯示裝置，更包括： 一密封膠，覆蓋該至少一畫素的該接墊並且位於該接墊與該第二基板之間，其中該密封膠的一側面與該第一基板的一側面以及各該凸起物的一側面切齊。
20. 如申請專利範圍第16項所述的顯示裝置，其中該第一基板具有與該對應的共用線之延伸方向交錯的一邊緣，而該至少一畫素的該接墊在該邊緣上的寬度大於該共用線在該邊緣上的寬度。