[go: up one dir, main page]

TWI661751B - 電路板及其製作方法 - Google Patents

電路板及其製作方法 Download PDF

Info

Publication number
TWI661751B
TWI661751B TW106140405A TW106140405A TWI661751B TW I661751 B TWI661751 B TW I661751B TW 106140405 A TW106140405 A TW 106140405A TW 106140405 A TW106140405 A TW 106140405A TW I661751 B TWI661751 B TW I661751B
Authority
TW
Taiwan
Prior art keywords
layer
conductive
conductive pad
pad
copper foil
Prior art date
Application number
TW106140405A
Other languages
English (en)
Other versions
TW201914382A (zh
Inventor
Ning HOU
侯寧
Si-Hong He
何四紅
Biao Li
李彪
Mei-Hua Huang
黃美華
Original Assignee
Avary Holding (Shenzhen) Co., Limited.
大陸商鵬鼎控股（深圳）股份有限公司
Hongqisheng Precision Electronics (Qinhuangdao) Co., Ltd.
大陸商宏啟勝精密電子（秦皇島）有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avary Holding (Shenzhen) Co., Limited., 大陸商鵬鼎控股（深圳）股份有限公司, Hongqisheng Precision Electronics (Qinhuangdao) Co., Ltd., 大陸商宏啟勝精密電子（秦皇島）有限公司 filed Critical Avary Holding (Shenzhen) Co., Limited.
Publication of TW201914382A publication Critical patent/TW201914382A/zh
Application granted granted Critical
Publication of TWI661751B publication Critical patent/TWI661751B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本發明涉及一種電路板。所述電路板包括一絕緣層、一焊墊、一鍍鎳 金層。所述焊墊、所述鍍鎳金層均設置在所述絕緣層上。所述鍍鎳金層包覆所述焊墊。所述焊墊包括第一導電墊及第二導電墊。所述第二導電墊設置在所述絕緣層上。所述第一導電墊設置在所述第二導電墊上。所述第二導電墊的厚度小於所述第一導電墊的厚度。所述第二導電墊相對所述第一導電墊具有突出部分。所述突出部分環繞所述第一導電墊。本發明還提供上述電路板的製作方法。

Description

電路板及其製作方法
本發明涉及電路板製作領域，尤其涉及一種多層電路板及其製作方法。
印刷電路板因具有裝配密度高等優點而得到了廣泛的應用。關於電路板的應用請參見文獻Takahashi, A. Ooki, N. Nagai, A. Akahoshi, H. Mukoh, A. Wajima, M. Res. Lab, High density multilayer printed circuit board for HITAC M-880，IEEE Trans. on Components, Packaging, and Manufacturing Technology, 1992, 15(4): 1418-1425。
在電路板的製作過程中，通常會對焊墊進行表面處理，在焊墊表面先後鍍上一層鍍鎳層及一層鍍金層。焊墊、鍍鎳層、鍍金層均設置在絕緣層上，鍍鎳層包覆焊墊，鍍金層包覆鍍鎳層。實際情況中，鍍金層、鍍鎳層與絕緣層的交界處均存在微小的空隙。潮濕的空氣很容易從空隙中進入與所述鍍鎳層發生金屬腐蝕。鍍鎳層腐蝕到一定程度，鍍金層將從電路板上剝離脫落。
有鑒於此，有必要提供一種電路板及其製作方法解決上述技術問題。
一種電路板的製作方法，包括步驟：提供一第一銅箔層及一絕緣層，所述第一銅箔層固定設置在所述絕緣層上；在所述第一銅箔層表面製作形成一具有線路圖案的第一導電層，所述第一導電層包括多個第一導電墊；蝕刻所述第一銅箔層得到第二導電層，使所述第二導電層的線路圖案與所述第一導電層的線路圖案相正對應，所述第二導電層包括多個第二導電墊，所述第二導電墊的厚度小於所述第一導電墊的厚度，所述第一導電墊與所述第二導電墊共同構成所述電路板的焊墊，每個第一導電墊設置在相對應的所述第二導電墊上，所述第二導電墊相對所述第一導電墊具有突出部分，所述突出部分環繞所述第一導電墊；在所述焊墊的上表面及側面鍍上一層鍍鎳金層。
一種電路板包括一絕緣層、一焊墊、一鍍鎳金層。所述焊墊、所述鍍鎳金層均設置在所述絕緣層上。所述鍍鎳金層包覆所述焊墊。所述焊墊包括第一導電墊及第二導電墊。所述第二導電墊設置在所述絕緣層上。所述第一導電墊設置在所述第二導電墊上。所述第二導電墊的厚度小於所述第一導電墊的厚度。所述第二導電墊相對所述第一導電墊具有突出部分。所述突出部分環繞所述第一導電墊。
與先前技術相比，本發明提供的電路板及其製作方法包括所述焊墊，所述焊墊包括所述第二導電墊及所述第一導電墊。所述第二導電墊設置在所述絕緣層上，所述第一導電墊設置在所述第二導電墊上，所述第二導電墊的厚度小於所述第一導電墊的厚度，所述第二導電墊相對所述第一導電墊具有突出部分，所述突出部分環繞所述第一導電墊，所述突出部分靠近所述鍍金層延伸設置，取代所述鍍鎳層優先與所述鍍金層、鍍鎳層與所述絕緣層之間進入的空氣及水分發生反應，延緩了所述鍍鎳層與空氣及水分的反應時間，一定程度上阻止了所述鍍金層將從所述電路板上剝離脫落。
100‧‧‧電路板
10‧‧‧銅箔基板
12‧‧‧絕緣層
14‧‧‧第一銅箔層
20‧‧‧第一乾膜
22‧‧‧第一乾膜圖案
220‧‧‧第一開口
30‧‧‧第一導電層
32‧‧‧第一導電墊
40‧‧‧第二乾膜
42‧‧‧第二乾膜圖案
420‧‧‧第二開口
50‧‧‧第二導電層
52‧‧‧第二導電墊
54‧‧‧突出部分
60‧‧‧線路層
70‧‧‧焊墊
80‧‧‧鍍鎳層
90‧‧‧鍍金層
圖1係發明較佳實施例提供的銅箔基板及第一乾膜的剖面示意圖。
圖2係圖1的第一乾膜曝光形成圖案後的剖面示意圖。
圖3係圖2的第一乾膜顯影後的剖面示意圖。
圖4係圖3的第一乾膜圖案中形成第一導電層後的剖面示意圖。
圖5係圖4的銅箔基板剝除第一乾膜後的剖面示意圖。
圖6係圖5的第一銅箔層及第一導電層壓合貼覆第二乾膜後的剖面示意圖。
圖7係圖6的第二乾膜曝光後的剖面示意圖。
圖8係圖7的第二乾膜顯影後的剖面示意圖。
圖9係圖8的第一銅箔層蝕刻形成圖案後的剖面示意圖。
圖10係圖9的第二乾膜從第一銅箔層及第一導電層剝除後的剖面示意圖。
圖11係圖10的焊墊上形成鍍鎳層及鍍金層後的剖視圖。
下面以製作單層電路板為例，來說明本技術方案提供的電路板100的製作方法，所述電路板100的製作方法包括如下步驟：
第一步，請參閱圖1，提供一個銅箔基板10以及一個第一乾膜20，將所述第一乾膜20貼覆固定在所述銅箔基板10的銅箔表面。
所述銅箔基板10包括一絕緣層12以及一第一銅箔層14。所述第一銅箔層14貼覆在所述絕緣層12上。銅箔基板10可以為軟性的銅箔基板，也可以為硬性的銅箔基板。所述第一乾膜20貼覆在所述第一銅箔層14上。
第二步，一併請參閱圖2及圖3，對所述第一乾膜20進行曝光、顯影處理，在所述第一乾膜20上形成第一乾膜圖案22。
請參閱圖3，所述第一乾膜圖案22上形成有多個第一開口220。部分所述第一銅箔層14從所述多個第一開口220中暴露。
第三步，請參閱圖4，對所述銅箔基板10進行電鍍，在所述第一銅箔層14上形成所述第一導電層30。
所述第一導電層30填充所述多個第一開口220。本實施方式中，所述第一導電層30的厚度小於所述第一乾膜20的厚度。
在其它實施方式中，所述第一導電層30的厚度可以大於或等於所述第一乾膜20的厚度。
第四步，請參閱圖5，將所述第一乾膜20從所述第一銅箔層14上去除。所述第一導電層30的厚度大於所述第一銅箔層14的厚度。所述第一導電層30包括多個第一導電墊32。
第五步，請參閱圖6，提供一第二乾膜40，將所述第二乾膜40壓合貼覆在所述第一銅箔層14及所述第一導電層30上。所述第二乾膜40為感光性覆蓋膜。
第六步，請一併參閱圖7及圖8，對所述第二乾膜40進行曝光及顯影處理，製作形成第二乾膜圖案42。
本步驟中，所述第二乾膜圖案42包覆所述第一導電層30，並覆蓋部分所述第一銅箔層14。所述部分第一銅箔層14圍繞在所述第一導電層30。所述第二乾膜圖案42包括多個第二開口420。所述第一銅箔層14從所述多個第二開口420中暴露。
第七步，請參閱圖9，蝕刻所述第一銅箔層14，將所述第一銅箔層14製作成具有線路圖案的第二導電層50，在所述絕緣層12上形成線路層60。
所述第二導電層50的線路圖案與所述第一導電層30的線路圖案相對應。
第八步，請參閱圖10，剝除所述第二導電層50與所述第一導電層30上的第二乾膜40，使所述第二導電層50與所述第一導電層30暴露出來。所述第二導電層50包括多個第二導電墊52。所述第二導電層50與所述第一導電層30 共同形成線路層60。所述線路層60包括上下堆疊的所述第一導電層30及所述第二導電層50。所述線路層60包括多個焊墊70。所述焊墊70包括第一導電墊32及所述第二導電墊52。所述第二導電墊52設置在所述絕緣層12上。所述第一導電墊32固定在所述第二導電墊52上。所述第二導電墊52的厚度小於所述第一導電墊32的厚度。所述第二導電墊52相對所述第一導電墊32具有突出部分54。所述突出部分54環繞所述第一導電墊32。
第九步，請參閱圖11，在所述焊墊70的表面鍍上一層鍍鎳層80，並在所述鍍鎳層80的表面鍍上一層鍍金層90，從而完成所述電路板100的製作。
所述鍍鎳層80設置在所述絕緣層12上，並包覆所述焊墊70。所述鍍金層90設置在所述絕緣層12上，並包覆所述鍍鎳層80。
請參閱圖11，所述電路板100包括所述絕緣層12、所述焊墊70、所述鍍鎳層80及所述鍍金層90。所述焊墊70、所述鍍鎳層80及所述鍍金層90均設置在所述絕緣層12上。所述鍍鎳層80包覆所述焊墊70的上表面及側面。所述鍍金層90包覆所述鍍鎳層80。所述焊墊70包括所述第二導電墊52及所述第一導電墊32。所述第二導電墊52設置在所述絕緣層12上。所述第一導電墊32設置在所述第二導電墊52上。所述第二導電墊52的厚度小於所述第一導電墊32的厚度。所述第二導電墊52相對所述第一導電墊32具有突出部分54。所述突出部分54環繞所述第一導電墊32。
所述第一導電墊32的頂部朝靠近所述鍍金層90的方向延伸。所述突出部分54沿垂直於所述絕緣層12方向的截面形狀為三角形、長方形或梯形中的一種。所述突出部分54的截面形狀並不限於此。
其中，所述突出部分54最高點距離所述絕緣層12上表面的垂直高度為h；所述第二導電墊52及所述第一導電墊32的總厚度為T；所述鍍鎳層80與所述鍍金層90的總厚度為H，其中：h+H≦T。
所述突出部分54突出於所述第一導電墊32的寬度為d，其中：d≦T/3。
本發明提供的電路板及其製作方法包括所述焊墊70，所述焊墊70包括所述第二導電墊52及所述第一導電墊32。所述第二導電墊52設置在所述絕緣層12上，所述第一導電墊32設置在所述第二導電墊52上，所述第二導電墊52的厚度小於所述第一導電墊32的厚度，所述第二導電墊52相對所述第一導電墊32具有突出部分54，所述突出部分54環繞所述第一導電墊32，所述突出部分54靠近所述鍍金層90延伸設置，取代所述鍍鎳層80優先與所述鍍金層90、鍍鎳層80與所述絕緣層12之間進入的空氣及水分發生反應，延緩了所述鍍鎳層80與空氣及水分的反應時間，一定程度上阻止了所述鍍金層90將從所述電路板100上剝離脫落。
可以理解的係，對於本領域具有通常知識者來說，可以根據本發明的技術構思做出其他各種相應的改變與變形，而所有這些改變與變形都應屬於本發明的保護範圍。

Claims (8)

  1. 一種電路板的製作方法，包括步驟：提供一第一銅箔層及一絕緣層，所述第一銅箔層固定設置在所述絕緣層上；在所述第一銅箔層表面製作形成一具有線路圖案的第一導電層，所述第一導電層包括多個第一導電墊；蝕刻所述第一銅箔層得到第二導電層，使所述第二導電層的線路圖案與所述第一導電層的線路圖案相正對應，所述第二導電層包括多個第二導電墊，所述第二導電墊的厚度小於所述第一導電墊的厚度，所述第一導電墊與所述第二導電墊共同構成所述電路板的焊墊，每個第一導電墊設置在相對應的所述第二導電墊上，所述第二導電墊相對所述第一導電墊具有突出部分，所述突出部分環繞所述第一導電墊；在所述焊墊的上表面及側面鍍上一層鍍鎳金層。
  2. 如請求項1所述的電路板的製作方法，其中，所述突出部分沿垂直於所述絕緣層方向的截面形狀為三角形、長方形或梯形中的一種。
  3. 如請求項1所述的電路板的製作方法，其中，在製作形成具有圖案的所述第一導電層步驟之後，蝕刻所述第一銅箔層得到第二導電層之前還包括以下步驟，提供一第二乾膜，將所述第二乾膜貼覆在所述第一銅箔層及所述第一導電層上，所述第二乾膜通過曝光、顯影形成第二乾膜圖案，所述第二乾膜圖案包覆所述第一導電層，並覆蓋部分環繞所述第一導電層的所述第一銅箔層，未被所述第二乾膜圖案包覆的所述第一銅箔層被蝕刻去除。
  4. 如請求項1所述的電路板的製作方法，其中，在所述第一銅箔層表面製作形成一具有圖案的第一導電層的步驟中包括：提供一第一乾膜，將所述第一乾膜貼覆在所述第一銅箔層上，並對所述第一乾膜進行曝光、顯影、鍍銅及剝膜處理得到所述第一導電層。
  5. 一種電路板，其包括一絕緣層、一焊墊、一鍍鎳金層，所述焊墊、所述鍍鎳金層均設置在所述絕緣層上，所述鍍鎳金層包覆所述焊墊，所述焊墊包括第一導電墊及第二導電墊，所述第二導電墊設置在所述絕緣層上，所述第一導電墊設置在所述第二導電墊上，所述第二導電墊的厚度小於所述第一導電墊的厚度，所述第二導電墊相對所述第一導電墊具有突出部分，所述突出部分環繞所述第一導電墊；所述鍍鎳金層指鍍鎳層及鍍金層。
  6. 如請求項5所述的電路板，其中，所述第二導電墊的端部沿垂直於所述絕緣層方向截面形狀為三角形、長方形或梯形中的一種。
  7. 如請求項5所述的電路板，其中，所述第二導電墊最高點距離所述絕緣層上表面的垂直高度為h；所述第二導電墊及所述第一導電墊的總厚度為T；所述鍍鎳金層的總厚度為H；其中：h+H≦T。
  8. 如請求項7所述的電路板，其中，所述第二導電墊端部突出於所述第一導電墊的寬度為d，其中：d≦T/3。
TW106140405A 2017-08-31 2017-11-21 電路板及其製作方法 TWI661751B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710773938.0A CN109429442B (zh) 2017-08-31 2017-08-31 电路板及其制作方法
??201710773938.0 2017-08-31

Publications (2)

Publication Number Publication Date
TW201914382A TW201914382A (zh) 2019-04-01
TWI661751B true TWI661751B (zh) 2019-06-01

Family

ID=65505473

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106140405A TWI661751B (zh) 2017-08-31 2017-11-21 電路板及其製作方法

Country Status (2)

Country Link
CN (1) CN109429442B (zh)
TW (1) TWI661751B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109714902A (zh) * 2017-10-25 2019-05-03 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
CN110809364A (zh) * 2019-11-15 2020-02-18 广州兴森快捷电路科技有限公司 Pcb制作方法和pcb
CN114554729B (zh) * 2020-11-27 2024-07-05 鹏鼎控股(深圳)股份有限公司 电路板的制作方法以及电路板
CN116156732A (zh) * 2021-11-19 2023-05-23 宏启胜精密电子(秦皇岛)有限公司 耐弯折电路板及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5764485A (en) * 1996-04-19 1998-06-09 Lebaschi; Ali Multi-layer PCB blockade-via pad-connection
US5870274A (en) * 1992-04-06 1999-02-09 Hadco Santa Clara, Inc. Capacitive PCB with internal capacitive laminate
US5912809A (en) * 1997-01-21 1999-06-15 Dell Usa, L.P. Printed circuit board (PCB) including channeled capacitive plane structure
TWM542909U (zh) * 2016-02-26 2017-06-01 吉佳藍科技股份有限公司 可撓性電路板
TWM546084U (zh) * 2017-04-21 2017-07-21 Jiang-Rong Xie 電路板模組結構改良
TWM547225U (zh) * 2016-12-23 2017-08-11 中磊電子股份有限公司 電路板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103582304B (zh) * 2012-07-30 2016-08-03 富葵精密组件(深圳)有限公司 透明印刷电路板及其制作方法
CN102802364B (zh) * 2012-09-11 2014-11-05 深圳市和美精艺科技有限公司 一种在印刷电路板的导电层中设置金属钯层的方法及其层状结构
CN202857129U (zh) * 2012-09-11 2013-04-03 岳长来 一种印刷电路板导电层的金属钯层结构
CN104427738A (zh) * 2013-08-21 2015-03-18 富葵精密组件(深圳)有限公司 印刷电路板及其制作方法
CN106304662B (zh) * 2015-05-27 2019-06-11 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5870274A (en) * 1992-04-06 1999-02-09 Hadco Santa Clara, Inc. Capacitive PCB with internal capacitive laminate
US5764485A (en) * 1996-04-19 1998-06-09 Lebaschi; Ali Multi-layer PCB blockade-via pad-connection
US5912809A (en) * 1997-01-21 1999-06-15 Dell Usa, L.P. Printed circuit board (PCB) including channeled capacitive plane structure
TWM542909U (zh) * 2016-02-26 2017-06-01 吉佳藍科技股份有限公司 可撓性電路板
TWM547225U (zh) * 2016-12-23 2017-08-11 中磊電子股份有限公司 電路板
TWM546084U (zh) * 2017-04-21 2017-07-21 Jiang-Rong Xie 電路板模組結構改良

Also Published As

Publication number Publication date
CN109429442A (zh) 2019-03-05
TW201914382A (zh) 2019-04-01
CN109429442B (zh) 2020-09-22

Similar Documents

Publication Publication Date Title
US8866025B2 (en) Multilayer wiring board
TWI661751B (zh) 電路板及其製作方法
TWI530238B (zh) 晶片封裝基板及其製作方法
US20150245485A1 (en) Printed wiring board and method for manufacturing printed wiring board
TWI606765B (zh) 電路板及其製作方法
CN106358379B (zh) 印刷电路板及其制造方法
CN108257875B (zh) 芯片封装基板、芯片封装结构及二者的制作方法
TWI676404B (zh) 鏤空柔性電路板及製作方法
CN106304695A (zh) 刚挠结合板及其制作方法
TWI435675B (zh) 佈線板
TWI742297B (zh) 具有填縫層的電路板結構
TWI606763B (zh) 電路板及其製作方法
JP2014504034A (ja) リードクラックが強化された電子素子用テープ
TWI656819B (zh) 柔性電路板製作方法
TW202007241A (zh) 利用防焊限定開窗形成連接端子之電路板結構
JP2015050307A (ja) 配線基板およびその製造方法
JP6863244B2 (ja) 電子部品および電子部品の製造方法
US8720053B2 (en) Process of fabricating a circuit board
CN206212398U (zh) 具细线路的超薄电路板
US9974166B2 (en) Circuit board and manufacturing method thereof
CN107527824B (zh) 具有散热片的封装载板及其制备方法
CN108666293B (zh) 线路载板及其制造方法
JP2007019275A (ja) 半導体装置、基板及び半導体装置の製造方法
TW201832337A (zh) 線路載板及其製造方法
US20150282315A1 (en) Printed circuit board and method of manufacturing the same