[go: up one dir, main page]

TWI660473B - 封裝結構及其形成方法 - Google Patents

封裝結構及其形成方法 Download PDF

Info

Publication number
TWI660473B
TWI660473B TW106145704A TW106145704A TWI660473B TW I660473 B TWI660473 B TW I660473B TW 106145704 A TW106145704 A TW 106145704A TW 106145704 A TW106145704 A TW 106145704A TW I660473 B TWI660473 B TW I660473B
Authority
TW
Taiwan
Prior art keywords
layer
buffer
redistribution layer
patterned redistribution
molding compound
Prior art date
Application number
TW106145704A
Other languages
English (en)
Other versions
TW201929164A (zh
Inventor
Yu Hua Chung
鍾育華
Meng Jung Yang
楊孟融
Yen Ju Chen
陳彥儒
Tai Jui Wang
王泰瑞
Original Assignee
Industrial Technology Research Institute
財團法人工業技術研究院
Intellectual Property Innovation Corporation
創智智權管理顧問股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute, 財團法人工業技術研究院, Intellectual Property Innovation Corporation, 創智智權管理顧問股份有限公司 filed Critical Industrial Technology Research Institute
Priority to TW106145704A priority Critical patent/TWI660473B/zh
Application granted granted Critical
Publication of TWI660473B publication Critical patent/TWI660473B/zh
Publication of TW201929164A publication Critical patent/TW201929164A/zh

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

提供一種封裝結構及其形成方法。此封裝結構包括形成於基板上的圖案化的重新分配層。此封裝結構也包括形成於圖案化的重新分配層上的晶粒及底部填充物層。底部填充物層直接接觸圖案化的重新分配層與晶粒。此封裝結構也包括由緩衝材料所形成的緩衝層。緩衝層形成於基板上且直接接觸圖案化的重新分配層的側壁。此封裝結構也包括由模製化合物材料所形成的模製化合物層。模製化合物層形成於底部填充物層、晶粒及緩衝層上。模製化合物材料的楊氏係數大於緩衝材料的楊氏係數。

Description

封裝結構及其形成方法
本發明實施例係有關於一種封裝結構,亦有關於一種具有緩衝層的封裝結構及其形成方法。
隨著可攜式多媒體電子產品及穿戴式電子裝置的蓬勃發展,封裝技術朝向更高的元件集成度、更快的訊號處理速度及超薄化的方向發展。
然而,由於封裝結構中所使用的各種不同的材料具有不同的熱膨脹係數,當製造或使用具有此封裝結構的電子裝置時,因為熱能所產生的熱應力將可能造成封裝結構的翹曲,甚至是電子裝置的失效。這樣的技術問題在薄型化的封裝結構變得更加嚴重。
因此,為了進一步提升薄型化電子裝置的良率、可靠度、效能穩定性與產品生命週期,仍有需要對封裝結構進行改良。
本發明之一實施例提供一種封裝結構,包括:圖案化的重新分配層,形成於基板上;晶粒,形成於圖案化的重新分配層上;底部填充物層,形成於圖案化的重新分配層上,其中底部填充物層直接接觸圖案化的重新分配層與晶粒;緩衝層,形成 於基板上且直接接觸圖案化的重新分配層的側壁,其中緩衝層由緩衝材料所形成;以及模製化合物層,形成於底部填充物層、晶粒及緩衝層上,且模製化合物層由模製化合物材料所形成,其中模製化合物材料的楊氏係數大於緩衝材料的楊氏係數。
本發明之另一實施例提供一種封裝結構,包括:圖案化的重新分配層,形成於基板上;晶粒,形成於圖案化的重新分配層上;底部填充物層,形成於圖案化的重新分配層上,其中底部填充物層直接接觸圖案化的重新分配層與晶粒;靜電防護環,包圍圖案化的重新分配層,且靜電防護環的側壁直接接觸圖案化的重新分配層的側壁;緩衝層,形成於基板上且包圍靜電防護環,其中緩衝層由緩衝材料所形成;以及模製化合物層,形成於底部填充物層、晶粒及緩衝層上,且模製化合物層由模製化合物材料所形成,其中模製化合物材料的楊氏係數大於緩衝材料的楊氏係數。
本發明之另一實施例提供一種封裝結構之形成方法,包括:形成圖案化的重新分配層於基板上;形成晶粒於圖案化的重新分配層上;形成底部填充物層於圖案化的重新分配層上,其中底部填充物層直接接觸圖案化的重新分配層與晶粒;在形成圖案化的重新分配層之後,形成緩衝層於基板上且直接接觸圖案化的重新分配層的側壁,其中緩衝層由緩衝材料所形成;以及形成模製化合物層於底部填充物層、晶粒及緩衝層上,且模製化合物層由模製化合物材料所形成,其中模製化合物材料的楊氏係數大於緩衝材料的楊氏係數。
本發明之又一實施例提供一種封裝結構之形成方 法,包括:形成圖案化的重新分配層於基板上;形成晶粒於圖案化的重新分配層上;形成底部填充物層於圖案化的重新分配層上,其中底部填充物層直接接觸圖案化的重新分配層與晶粒;在形成圖案化的重新分配層之後,形成導電柱於基板上,其中導電柱並未直接接觸圖案化的重新分配層;形成靜電防護環,包圍圖案化的重新分配層,且靜電防護環的側壁直接接觸圖案化的重新分配層的側壁;形成緩衝層於基板上且包圍靜電防護環,其中該緩衝層接觸該導電柱的一側壁且該緩衝層由緩衝材料所形成;以及形成模製化合物層於底部填充物層、晶粒及緩衝層上,且模製化合物層由模製化合物材料所形成,其中模製化合物材料的楊氏係數大於緩衝材料的楊氏係數。
為讓本發明能更明顯易懂,下文特舉出較佳實施例,作詳細說明如下:
100‧‧‧封裝結構
100’‧‧‧封裝結構
102‧‧‧支撐載板
104‧‧‧剝離膜
106‧‧‧基板
110‧‧‧重新分配層
110a‧‧‧介電層
110b‧‧‧電性連接部
112‧‧‧晶種層
114‧‧‧光阻層
116‧‧‧導電柱
118‧‧‧緩衝層
118*‧‧‧緩衝區
120‧‧‧焊球
122‧‧‧晶粒
124‧‧‧底部填充物層
125‧‧‧開口
126‧‧‧模製化合物層
126’‧‧‧模製化合物層
128‧‧‧焊料凸塊
130‧‧‧靜電防護環
200‧‧‧封裝結構
300‧‧‧封裝結構
400‧‧‧封裝結構
500‧‧‧封裝結構
600‧‧‧封裝結構
700‧‧‧封裝結構
800‧‧‧封裝結構
第1A圖至第1G圖係繪示本發明之一些實施例之封裝結構的製程剖面示意圖。
第2圖係繪示第1G圖之封裝結構的上視示意圖。
第3圖係繪示本發明之另一些實施例之封裝結構的剖面示意圖。
第4圖係繪示本發明之另一些實施例之封裝結構的剖面示意圖。
第5圖係繪示本發明之另一些實施例之封裝結構的剖面示意圖。
第6圖係繪示本發明之另一些實施例之封裝結構的剖面示意圖。
第7圖係繪示本發明之另一些實施例之封裝結構的剖面示意圖。
第8圖係繪示本發明之另一些實施例之封裝結構的剖面示意圖。
第9圖係繪示本發明之另一些實施例之封裝結構的剖面示意圖。
第10圖係繪示本發明之另一些實施例之封裝結構的剖面示意圖。
為使本發明能更明顯易懂,下文特舉出較佳實施例,並配合所附圖式,作詳細說明如下。
本發明所屬技術領域中具有通常知識者應可瞭解,本發明說明書中的各種特徵結構僅用於說明,並未依照比例描繪。事實上,為了使說明更加清晰,可任意增減各種特徵結構的相對尺寸比例。再者,本揭露的不同範例中可能使用重複的參考符號及/或用字。這些重複符號或用字係為了簡化與清晰的目的,並非用以限定各個實施例及/或所述外觀結構之間的關係。
在此,「約」、「大約」之用語通常表示在一給定值或範圍的20%之內,較佳是10%之內,且更佳是5%之內。在本發明說明書中給定的數量為大約的數量,亦即,在沒有特定說明的情況下,仍可隱含「約」、「大約」之含義。
本發明實施例提供一種封裝結構及其形成方法,第 1A圖至第1G圖係繪示本發明之一些實施例之封裝結構100的製程剖面示意圖。
請參照第1A圖,提供支撐載板102。形成剝離膜104於支撐載板102上,並形成基板106於剝離膜104上。
支撐載板102的功能在於提供封裝結構100足夠的機械強度,以避免封裝結構100在製程期間受到應力而變形或損傷。支撐載板102可包括任何合適的硬質載板。舉例而言,支撐載板102的材料可包括但不限於:玻璃、矽、金屬、藍寶石、硬質高分子、其他合適的材料或上述之組合。
剝離膜104的功能在於暫時性地提供封裝結構100與支撐載板102之間的黏著力。亦即,在製程期間,剝離膜104可使封裝結構100固定於支撐載板102上。當形成封裝結構100之後,則可藉由照光或加熱等方式,使剝離膜104不具有黏著力,而使封裝結構100可從支撐載板102上取下。剝離膜104的只要是可提供暫時的黏著力,且可藉由簡單照光或加熱使其黏著力變弱或消失者,即無特別限制。舉例而言,剝離膜104的材料可包括有機高分子、有機高分子與無機粒子的混合物。可用於作為剝離膜104的有機高分子可包括但不限於:甲基丙烯酸酯系高分子、丙烯酸酯系高分子、聚對二甲苯系高分子、含氟高分子、聚醯亞胺系高分子、其他合適的高分子材料或上述之組合。可依據剝離膜104的材料而選擇支撐載板102的材料。舉例而言,在一些實施例中,剝離膜104的材料是藉由照光而失去黏著力時,為了有效率地照光,可選擇透明性高的材料(例如,玻璃)作為支撐載板102。在另一些實施例中,剝離膜104的材料是藉由加熱而失去黏著力時,為了有效率地 傳遞熱量,可選擇導熱性高的材料(例如,金屬)作為支撐載板102。
基板106的功能在於支撐並保護封裝結構100。基板106可包括任何合適的硬質或軟質基板。在一些實施例中,為了使封裝結構100應用於可撓式電子裝置(例如,可撓式顯示器)中,基板106可包括可撓性佳的材料,例如高分子。舉例而言,基板106的材料可包括但不限於:聚醯亞胺(PI)、聚碳酸酯(PC)、聚醚碸(polyethersulfone,PES)、聚丙烯酸酯(polyacrylate,PA)、聚冰片烯(polynorbornene,PNB)、聚醚醚酮(polyetheretherketone,PEEK)、聚對苯二甲酸乙二醇酯(polyethylene terephthalate,PET)、聚萘二甲酸乙二醇酯(polyethylene naphthalate,PEN)、聚醚亞醯胺(polyetherinide,PEI)或上述之組合。
仍請參照第1A圖,形成介電層110a於基板106上,並圖案化介電層110a,以將介電層110a形成既定的形狀或尺寸,並在介電層110a中形成開口。接著,形成金屬材料於介電層110a上及上述開口中,並圖案化金屬材料,以形成電性連接部110b於介電層110a上。電性連接部110b可包括線路及介層窗(via)。線路設置在介電層110a的頂表面上,用以水平地電性連接介電層110a上的多個組件。介層窗設置在介電層110a的開口中,用以垂直地電性連接位於介電層110a上方或下方的多個組件。
介電層110a可包括絕緣性良好的介電材料或絕緣材料。舉例而言,介電層110a的材料可包括但不限於:氧化物、氮化物、氮氧化物、低介電常數(low-k)介電材料、其他合適的介電材料或上述之組合。電性連接部110b可選用導電性良好且不容易氧化而降低其導電性的金屬材料。舉例而言,電性連接部110b的 材料可包括但不限於:金、銀、銅、鋁、鎢、其他合適的金屬材料或上述之組合。
藉由重複地形成並堆疊多層的介電層110a及電性連接部110b,可形成重新分配層110。因此,在本說明書中將多層介電層110a及電性連接部110b所形成的堆疊結構合稱為重新分配層110。再者,由於每一層介電層110a皆經過圖案化製程,因此,在本說明書中也會將重新分配層110稱為「圖案化的重新分配層110」。在一些實施例中,重新分配層110包括4層的介電層110a及電性連接部110b,如第1B圖所繪示。應可理解的是,第1B圖所繪示的介電層110a及電性連接部110b之數量及其排列方式僅用於說明,並非用以限定本發明。舉例而言,在其他實施例中,重新分配層110包括3層、5層或更多層的介電層110a及電性連接部110b。
請參照第1B圖,在形成圖案化的重新分配層110之後,形成晶種層112於圖案化的重新分配層110及基板106上。晶種層112的功能在於作為後續形成導電柱時的晶種。舉例而言,晶種層112的材料可包括但不限於:鈦/銅合金、鈦/鎳合金、鈦/錫合金、其他合適的金屬材料或上述之組合。若晶種層112的厚度太薄,則不利於後續形成導電柱。反之,若晶種層112的厚度太厚,則需花費更多的時間及成本移除晶種層112。在一些實施例中,晶種層112的厚度可為3~30nm。
請參照第1C圖,形成光阻層114於晶種層112上,並將光阻層114圖案化,以在後續預定形成導電柱的位置形成多個開口。接著,沉積導電材料於光阻層114的上述開口中,以形成多個導電柱116。導電柱116可包括導電性及導熱性皆良好的導電材 料,例如,金屬或合金。舉例而言,導電材料可包括但不限於銅、鋁、鎳、錫、鈦、上述金屬之合金、其他合適的金屬材料、或上述之組合。在一些實施例中,導電柱116的材料為銅,其具有良好的導電性及導熱性,且成本較低。沉積導電材料的製程可包括但不限於:化學氣相沉積(CVD)製程、物理氣相沉積(PVD)製程、電鍍(electroplating)製程、無電電鍍(electroless plating)製程、其他合適的沉積製程或上述之組合。當形成厚度較厚(例如,厚度為200μm以上)的導電柱116時,相較於化學氣相沉積製程或物理氣相沉積製程,電鍍製程所需的時間與成本較少。在一些實施例中,利用電鍍製程沉積導電材料而形成導電柱116,因而能夠降低製程所需的時間與成本。
請參照第1D圖,在形成導電柱116之後,移除光阻層114,接著,移除未受到導電柱116所覆蓋而暴露的晶種層112。移除光阻層114與晶種層112的製程可包括但不限於:濕式蝕刻製程、乾式蝕刻製程、其他合適的蝕刻製程或上述之組合。在一些實施例中,利用濕式蝕刻製程移除光阻層114與晶種層112,以充分地移除光阻層114厚度不同的部分。在一些實施例中,在同一蝕刻製程中同時移除光阻層114與晶種層112,以降低製程所需的時間與成本。在一些實施例中,在不同的蝕刻製程中分別移除光阻層114與晶種層112,以確保光阻層114與晶種層112可完全移除而不會殘留。
請參照第1E圖,沉積緩衝材料,以形成緩衝層118於基板106上。在一些實施例中,可先形成罩幕層覆蓋於圖案化的重新分配層110,再沉積緩衝材料於基板106上,接著,移除罩幕層, 以形成緩衝層118。在另一些實施例中,可先全面性地形成緩衝材料於於基板106上,再藉由蝕刻製程移除位於圖案化的重新分配層110上的緩衝材料,以形成緩衝層118。
緩衝層118的功能在於吸收封裝結構100所受到的應力,以改善封裝結構100之翹曲或損傷等的問題,此部分將於下文中詳細討論。為了吸收應力,緩衝層118所使用的緩衝材料可包括柔軟性優異的材料。在一些實施例中,可選擇楊氏係數(Young's modulus)較低的材料作為緩衝材料。具體而言,藉由塗佈緩衝材料後進行烘烤而去除溶劑,之後再進行圖案化,即可在特定區域形成緩衝層118。在本說明書中,緩衝材料的楊氏係數及熱膨脹係數都是指緩衝材料烘烤而固化後的楊氏係數及熱膨脹係數。換言之,緩衝材料的楊氏係數及熱膨脹係數也是指緩衝層118的楊氏係數及熱膨脹係數。在一些實施例中,緩衝材料的楊氏係數可為1.5~4GPa。在一些實施例中,緩衝材料的楊氏係數可為1.5~3.5GPa。在一些實施例中,緩衝材料的楊氏係數可為1.5~3.0GPa。舉例而言,在一些實施例中,緩衝材料可包括但不限於:聚醯亞胺(polyimide,PI)或其衍生物、或旋塗式玻璃材料(spin-on-glass,SOG)。沉積緩衝材料的製程可包括但不限於:旋轉塗佈(spin coating)製程、噴射塗佈(spray coating)製程、刮刀塗佈(blade coating)製程、其他合適的沉積製程或上述之組合。
請參照第1F圖,藉由焊球120將晶粒122設置於圖案化的重新分配層110上。接著,將底部填充物材料填入晶粒122與圖案化的重新分配層110之間的縫隙中,以形成底部填充物層124於圖案化的重新分配層110上。
焊球120的功能在於提供晶粒122與圖案化的重新分配層110之間的物理性連接,以使晶粒122牢固地設置於圖案化的重新分配層110上;並且晶粒122與圖案化的重新分配層110電性連接,以使晶粒122內部的電子零組件可藉由重新分配層110而與外部裝置電性連接。
底部填充物層124的功能在於進一步固定晶粒122,以避免封裝結構100受到應力時,晶粒122與圖案化的重新分配層110的焊接點位移或斷裂,而造成晶粒122的可靠度降低。為了有效地固定晶粒122,底部填充物層124可具有適度的剛性。在本說明書中,底部填充物材料的楊氏係數及熱膨脹係數都是指底部填充物材料固化後的楊氏係數及熱膨脹係數。換言之,底部填充物材料的楊氏係數及熱膨脹係數也是指底部填充物層的楊氏係數及熱膨脹係數。在一些實施例中,底部填充物層124的楊氏係數可為2~7GPa。在一些實施例中,底部填充物層124的楊氏係數可為4.1~7GPa。再者,底部填充物材料通常是藉由毛細作用而被導入到晶粒122與圖案化的重新分配層110之間的縫隙中,之後再將底部填充物材料固化而形成底部填充物層124。因此,底部填充物材料可為固化前流動性佳,且固化後剛性適中的材料。舉例而言,底部填充物材料可包括但不限於:高分子材料。在一些實施例中,底部填充物材料可包括環氧樹脂(epoxy resin);硬化劑(Hardner),例如,胺(amine);起始劑(initiator),例如,咪唑(imidazoles);填充物(filler),例如,二氧化矽(silica,SiO2)。底部填充物材料的固化方法可包括加熱固化或照光固化。
請參照第1G圖,沉積模製化合物材料於基板106之 上,並全面性地覆蓋於導電柱116、緩衝層118、底部填充物層124及晶粒122上。接著,將模製化合物材料固化,並且於固化後進行平坦化製程,例如,化學機械研磨製程(CMP),移除多餘的模製化合物材料,以形成模製化合物層126於底部填充物層124及晶粒122上。
模製化合物層126的功能在於提升封裝結構100的機械強度,以保護晶粒122與圖案化的重新分配層110不會受到傷害。為了提供足夠的機械強度,模製化合物層126可具有適度的剛性。在本說明書中,模製化合物材料的楊氏係數及熱膨脹係數都是指模製化合物材料固化後的楊氏係數及熱膨脹係數。換言之,模製化合物材料的楊氏係數及熱膨脹係數也是指模製化合物層的楊氏係數及熱膨脹係數。在一些實施例中,模製化合物層126的楊氏係數可為15~35GPa。再者,通常是先將模製化合物材料塗佈於基板上,之後再將模製化合物材料固化而形成模製化合物層126。因此,模製化合物材料可為固化前流動性適中,且固化後剛性良好的材料。舉例而言,模製化合物材料可包括但不限於:高分子材料。在一些實施例中,模製化合物材料可包括環氧樹脂(epoxy resin);硬化劑(Hardner),例如,胺(amine);起始劑(initiator),例如,咪唑(imidazoles);填充物(filler),例如,二氧化矽(silica,SiO2)。模製化合物材料的塗佈方法可包括但不限於:旋轉塗佈製程、噴射塗佈製程、刮刀塗佈製程、其他合適的沉積製程或上述之組合。模製化合物材料的固化方法可包括加熱固化或照光固化。
仍請參照第1G圖,在形成模製化合物層126之後,移除剝離膜104與支撐載板102。接著,對基板106進行圖案化製程, 以在後續預定形成焊料凸塊的位置形成多個開口。接著,沉積焊料材料於基板106的上述開口中,以形成多個焊料凸塊128。在一些實施例中,上述開口中的晶種層112被移除,因此,導電柱116與焊料凸塊128直接接觸,如此可使導電柱116與焊料凸塊128之間的導電性較佳。在另一些實施例中,也可不移除晶種層112,而使導電柱116透過晶種層112與焊料凸塊128接觸,如此可避免導電柱116在基板106的圖案化製程中受到損傷。
如上所述,本發明之一些實施例提供封裝結構100之形成方法。請參照第1A圖到第1G圖,此封裝結構100之形成方法包括形成圖案化的重新分配層110於基板106上,並且形成晶粒122於圖案化的重新分配層110。此封裝結構100之形成方法也包括形成底部填充物層124於圖案化的重新分配層110上,且底部填充物層124直接接觸圖案化的重新分配層110與晶粒122。此封裝結構100之形成方法也包括在形成圖案化的重新分配層110之後,形成導電柱116於基板106上,其中導電柱116並未直接接觸圖案化的重新分配層110。此封裝結構100之形成方法也包括在形成圖案化的重新分配層110之後,形成緩衝層118於基板106上,且緩衝層118直接接觸圖案化的重新分配層110的側壁與導電柱116的側壁。此封裝結構100之形成方法也包括形成模製化合物層126於底部填充物層124及晶粒122上。在此封裝結構100之形成方法中,緩衝層118由緩衝材料所形成,模製化合物層126由模製化合物材料所形成,且模製化合物材料的楊氏係數大於緩衝材料的楊氏係數。此封裝結構100之形成方法也包括形成焊料凸塊128於基板106的開口中,其中焊料凸塊128與導電柱116接觸。
本發明之另一些實施例提供一種封裝結構100。請參照第1G圖,此封裝結構100包括形成於基板106上的圖案化的重新分配層110,以及形成於圖案化的重新分配層110上的晶粒122。此封裝結構100也包括形成於圖案化的重新分配層上的底部填充物層124,其中底部填充物層124直接接觸圖案化的重新分配層110與晶粒122。此封裝結構100也包括形成於基板106上的緩衝層118,其中緩衝層118直接接觸圖案化的重新分配層110的側壁。此封裝結構100也包括形成於基板106上的導電柱116,其中導電柱116並未直接接觸圖案化的重新分配層110,且導電柱116與緩衝層118的側壁直接接觸。此封裝結構100也包括形成於底部填充物層124及晶粒122上的模製化合物層126。在封裝結構100中,底部填充物層124由底部填充物材料所形成,緩衝層118由緩衝材料所形成,且模製化合物層126由模製化合物材料所形成,其中底部填充物材料、模製化合物材料與緩衝材料彼此互不相同。再者,在封裝結構100中,模製化合物材料的楊氏係數大於緩衝材料的楊氏係數。此封裝結構100也包括形成焊料凸塊128於基板106的開口中,其中焊料凸塊128與導電柱116接觸。
在一般的封裝結構中使用了各種不同的材料,例如,基板材料、重新分配層的導電材料與介電材料、底部填充物材料及模製化合物材料等等。由於這些不同的材料具有不同的熱膨脹係數(coefficient of thermal expansion,CTE),在某些涉及熱處理的製程(例如,加熱焊球形成焊接點)中,封裝結構中的各種材料會應受熱而有不同程度的膨脹。換言之,熱膨脹係數的不同將導致各材料之間產生熱應力,且這樣的熱應力將可能造成各層 材料的翹曲(bending)或脫層(delamination)。如此一來,將會降低封裝結構的可靠度及良率,並且使封裝結構的電性效能劣化。對於大尺寸及/或薄型化的封裝結構而言,上述的技術問題將變得更加嚴重。特別是對於大尺寸的封裝結構而言,一旦產生熱應力,則熱應力容易連續性地傳導至基板的整個表面上,進而導致基板的翹曲或封裝結構的損傷。
在本發明的一些實施例中,封裝結構100具有圖案化的重新分配層110。由於重新分配層110經過圖案化,並未全面地覆蓋於基板106之上,因此,當產生熱應力時,熱應力傳導至重新分配層110的邊緣就會傳導至緩衝層118中,而不會連續性地傳導至基板106的整個表面上。如此一來,可改善基板的翹曲程度,也可降低封裝結構受到損傷的可能性。
再者,封裝結構100具有緩衝層118。在本發明的一些實施例中,緩衝層118設置於圖案化的重新分配層110與導電柱116之間,並且直接接觸圖案化的重新分配層110的側壁與導電柱116的側壁。由於緩衝層118所使用的緩衝材料是柔軟性優異的材料,因此,當熱應力傳導至緩衝層118時,緩衝層118會吸收大部分的熱應力,而使傳導至導電柱116的熱應力大幅降低。若是沒有緩衝層118的存在,則當熱應力傳導至圖案化的重新分配層110的邊緣時,就會傳導至導電柱116或是模製化合物層126。然而,導電柱116與模製化合物層126都是剛性較高的材料,無法有效地吸收熱應力。因此,若熱應力傳導至導電柱116或是模製化合物層126中而無法被吸收,仍然會造成基板的翹曲以及封裝結構的損傷。換言之,由於緩衝層118吸收了熱應力,因此,可進一步改善基板 的翹曲程度,也可進一步降低封裝結構受到損傷的可能性。
接著說明對封裝結構100進行應力模擬實驗的結果。在模擬實驗中,實驗組的封裝結構使用第1G圖的封裝結構100。再者,對照組的封裝結構與第1G圖的封裝結構100相似,差別在於重新分配層的最底層並未圖案化而全面性地覆蓋基板上,且不設置緩衝層,而是以模製化合物層覆蓋並包圍重新分配層與導電柱。模擬實驗的結果顯示,在重新分配層邊緣的區域中,與對照組的區域平均應力相比,實驗組的區域平均應力可降低約10%。再者,在導電柱邊緣的區域中,與對照組的區域平均應力相比,實驗組的區域平均應力可降低約45%。
由上述可知,相較於重新分配層全面地覆蓋於基板上的封裝結構及/或不具有緩衝層的封裝結構,本發明之一些實施例中的封裝結構100藉由設置圖案化的重新分配層110與緩衝層118,而能夠大幅地改善或消除基板翹曲或封裝結構受到損傷的問題。
再者,若是緩衝層118的材料與其周邊材料的熱膨脹係數不匹配,則當封裝結構處於高溫環境時,仍有可能發生基板翹曲或是脫層的問題。為了避免此一問題,可選擇具有合適熱膨脹係數的緩衝材料形成緩衝層118。此外,在一些實施例中,緩衝材料的熱膨脹係數可大於模製化合物材料的熱膨脹係數,則緩衝材料的熱膨脹係數與其周邊材料的熱膨脹係數較為匹配,因而能夠釋放模製化合物材料產生的應力。舉例而言,在一些實施例中,緩衝材料的熱膨脹係數為30~70ppm/℃,且模製化合物材料的熱膨脹係數為7~11ppm/℃。在一些實施例中,緩衝材料的熱膨脹係 數為35~60ppm/℃,且模製化合物材料的熱膨脹係數為8~10ppm/℃。在一些實施例中,緩衝材料的熱膨脹係數為40~50ppm/℃,且模製化合物材料的熱膨脹係數為8.5~9.5ppm/℃。
此外,若是緩衝層118的高度太低,則無法充分地發揮吸收熱應力的功能。反之,若是緩衝層118的高度太高,則不利於封裝結構的薄型化。可配合圖案化的重新分配層110的高度、晶粒122與模製化合物層126的高度,而調整緩衝層118的高度。在一些實施例中,緩衝層118的高度可等於圖案化的重新分配層110的高度、晶粒122與模製化合物層126的高度總和,如第1G圖所繪示。在另一些實施例中,緩衝層118的高度可等於圖案化的重新分配層110的高度與晶粒122的高度總和。在另一些實施例中,緩衝層118的高度可大於圖案化的重新分配層110的高度與晶粒122的高度總和,並且小於圖案化的重新分配層110的高度、晶粒122與模製化合物層126的高度總和。
此外,若是導電柱116的高度大於緩衝層118的高度,則緩衝層118吸收熱應力的效果會下降。另一方面,在一些實施例中,會在導電柱116的頂表面上方設置焊球(圖中未繪示),以電性連接至其他的結構或裝置。導電柱116的頂表面有可能呈現向上凸起的圓弧狀,若導電柱116大於緩衝層118的高度,則當設置焊球於導電柱116的頂表面上時,焊球的位置可能會產生偏移而未與導電柱116對準,並且焊球與導電柱116的連接部分容易產生裂縫,因而導致電性連接失效。
在一些實施例中,導電柱116的高度等於緩衝層118的高度,如第1G圖所繪示。在這樣的實施例中,可明顯降低熱應 力且不會增加封裝結構的厚度。在另一些實施例中,導電柱116的高度小於緩衝層118的高度,亦即,緩衝層118在對應導電柱116的位置上形成開口。在這樣的實施例中,後續的焊球的一部分可流入位於導電柱116上方的開口中。如此一來,可有助於焊球與導電柱116的對準,並且可降低焊球與導電柱116的連接部分產生裂縫的機率,進而減少電性連接失效,改善封裝結構的可靠度。
此外,在一些實施例中,導電柱116與焊料凸塊128直接接觸,如第1G圖所繪示。由於導電柱116的寬度大於電性連接部110b的寬度,因此,相較於由電性連接部110b與焊料凸塊128所形成的導電路徑,由導電柱116與焊料凸塊128所形成的導電路徑具有較佳的導電性與散熱性。更具體而言,由導電柱116與焊料凸塊128所形成的導電路徑,功率損耗小及訊號干擾的程度輕微。因此,如第1G圖所繪示的封裝結構100可適用於大功率訊號或低頻訊號的電子裝置。
第2圖係繪示第1G圖之封裝結構100的上視示意圖,且第1G圖是沿著第2圖中的剖線AA’而繪製。請同時參照第2圖及第1G圖,在一些實施例中,藉由化學機械研磨製程移除多餘的模製化合物材料,因此,導電柱116的頂表面與緩衝層118的頂表面被暴露而並未受到模製化合物層126的覆蓋。換言之,模製化合物層126的頂表面、緩衝層118的頂表面及導電柱116的頂表面共平面,如第1G圖所繪示。如上所述,模製化合物層126的剛性較高,而緩衝層118較為柔軟。因此,在封裝結構100中,若能減少模製化合物層126的含量比例,或是增加緩衝層118的含量比例,則可改善封裝結構100受到熱應力時的翹曲或脫層的問題。在如第1G 圖所繪示的實施例中,由於覆蓋於緩衝層118上的模製化合物層126被移除,因此,在封裝結構100的頂表面上產生熱應力時,緩衝層118可有效地吸收熱應力,而避免封裝結構100發生翹曲或受到損傷。
第3圖係繪示本發明之另一些實施例之封裝結構100’的剖面示意圖。第3圖與第1G圖相似,差別在於模製化合物層126覆蓋於緩衝層118的頂表面,而暴露出導電柱116的頂表面。第3圖與第1G圖中相同的元件使用相同的標號表示。為了簡化說明,關於相同於第1G圖的元件及其形成製程步驟,在此不再贅述。
在一些實施例中,在形成模製化合物層126之後,可藉由雷射鑽孔製程,僅移除位於導電柱116上方的模製化合物層126。如此一來,模製化合物層126覆蓋緩衝層118的頂表面,且具有開口125,並且在對應導電柱116的位置上形成開口125其中開口125暴露導電柱116的頂表面,如第3圖所繪示。在如第3圖所繪示的實施例中,由於封裝結構100的頂表面大部分受到模製化合物層126的覆蓋,因此,封裝結構100的機械強度較高,可提供晶粒122與圖案化的重新分配層110較佳的保護。此外,如上所述,在對應導電柱116的位置上形成開口125,後續的焊球的一部分可流入開口125中。如此一來,可有助於焊球與導電柱116的對準,並且可降低焊球與導電柱116的連接部分產生裂縫的機率,進而減少電性連接失效,改善封裝結構的可靠度。
第4圖係繪示本發明之另一些實施例之封裝結構200的剖面示意圖。第4圖與第3圖相似,差別在於使用模製化合物層126’取代模製化合物層126與底部填充物層124。第4圖與第3圖中 相同的元件使用相同的標號表示。為了簡化說明,關於相同於第3圖的元件及其形成製程步驟,在此不再贅述。
如上所述,底部填充物層124的功能在於固定晶粒122,且模製化合物層126的功能在於提供足夠的機械強度。在一些實施例中,由於功能及所需求的特性不同,因此,使用不同的材料分別形成底部填充物層124與模製化合物層126。然而,若是底部填充物層124的熱膨脹係數與模製化合物層126的熱膨脹係數不匹配,可能有發生脫層的風險,而降低封裝結構的可靠度。
在一些實施例中,可使用同一材料同時形成底部填充物層124與模製化合物層126,亦即,底部填充物層124的材料相同於模製化合物層126的材料。舉例而言,可使用單一種材料形成模製化合物層126’,其中模製化合物層126’填入晶粒122與圖案化的重新分配層110之間的縫隙中,並且覆蓋於緩衝層118及晶粒122上,如第4圖所繪示。在這樣的實施例中,由於模製化合物層126’是在單一步驟中使用單一材料所形成,因此可減少製程步驟並降低製程的複雜度,進而節省製程的時間與成本。再者,由於不存在底部填充物層與模製化合物層的界面,因此可降低脫層的風險,進而改善封裝結構的可靠度。
為了固定晶粒並且提供足夠的機械強度,模製化合物層126’可具有合適的剛性。在一些實施例中,模製化合物層126’的剛性可介於上述實施例中的底部填充物層124與模製化合物層126之間。舉例而言,模製化合物層126’的材料可包括但不限於:高分子材料。
第5圖係繪示本發明之另一些實施例之封裝結構300 的剖面示意圖。第5圖與第3圖相似,差別在於靜電防護環130設置於圖案化的重新分配層110與緩衝層118之間。第5圖與第3圖中相同的元件使用相同的標號表示。為了簡化說明,關於相同於第3圖的元件及其形成製程步驟,在此不再贅述。
在一些實施例中,可在同一製程步驟中使用相同材料同時形成導電柱116與靜電防護環130。舉例而言,在圖案化光阻層114的步驟(如第1C圖所繪示)中,除了用以形成導電柱116的開口之外,可在圖案化的重新分配層110邊緣額外地形成環繞圖案化的重新分配層110的開口,並將導電材料填入此開口中,以形成包圍圖案化的重新分配層110的靜電防護環130。形成靜電防護環130的材料與製程可與形成導電柱116的材料與製程相同,在此不再贅述。
請參照第5圖,靜電防護環130的側壁直接接觸圖案化的重新分配層110的側壁。在這樣的實施例中,由於靜電防護環130是由導電性佳的材料所形成,因此,可藉由靜電防護環130將可能累積於圖案化的重新分配層110的電荷傳導至封裝結構之外,進而能夠避免圖案化的重新分配層110及其上方的晶粒122受到電磁干擾(electromagnetic interference,EMI)。
此外,由於可在同一製程步驟中使用相同材料同時形成導電柱116與靜電防護環130。因此,不需要增加製程步驟及成本,即可形成具有靜電防護環130的封裝結構300。
第6圖係繪示本發明之另一些實施例之封裝結構400的剖面示意圖。第6圖與第3圖相似,差別在於封裝結構400具有設置於圖案化的重新分配層110之中的緩衝區118*。第6圖與第3圖中 相同的元件使用相同的標號表示。為了簡化說明,關於相同於第3圖的元件及其形成製程步驟,在此不再贅述。
在一些實施例中,圖案化的重新分配層110可包括一個或多個開口,且可將緩衝材料的一部分填入圖案化的重新分配層110之開口中,以形成緩衝區118*,如第6圖所繪示。在一些實施例中,可在圖案化每一層介電層110a的同時,在預定形成緩衝區118*的位置形成開口。接著,在形成電性連接部110b時,將遮罩材料填入預定形成緩衝區118*的開口。當形成圖案化的重新分配層110之後,移除遮罩材料,並在形成緩衝層118的步驟中,將緩衝材料一併填入上述開口中,以形成緩衝區118*。在另一些實施例中,可在形成圖案化的重新分配層110之後,在預定形成緩衝區118*的位置形成開口。之後,在形成緩衝層118的步驟中,將緩衝材料一併填入此開口中,以形成緩衝區118*。
在如第6圖所繪示的實施例中,由於形成緩衝區118*,圖案化的重新分配層110被分割成多個面積較小的區域。對這樣的封裝結構而言,當產生熱應力時,在圖案化的重新分配層110中傳導的熱應力會傳導至緩衝區118*中,而緩衝區118*會吸收一部分的熱應力。經過多個緩衝區118*的吸收之後,傳導至圖案化的重新分配層110之外的熱應力已被降低。如此一來,可更進一步改善基板的翹曲程度,也可降低封裝結構受到損傷的可能性。
此外,由於可在同一製程步驟中使用相同材料同時形成緩衝層118與緩衝區118*。因此,不會對製程步驟及成本造成太大的影響。
第7圖係繪示本發明之另一些實施例之封裝結構500 的剖面示意圖。第7圖與第3圖相似,差別在於底部填充物層124的頂表面與晶粒122的頂表面共平面。第7圖與第3圖中相同的元件使用相同的標號表示。為了簡化說明,關於相同於第3圖的元件及其形成製程步驟,在此不再贅述。
如上所述,在一些實施例中,使用不同的材料分別形成底部填充物層124與模製化合物層126。然而,若是底部填充物層124的熱膨脹係數與模製化合物層126的熱膨脹係數不匹配,可能會有發生脫層的風險,而降低封裝結構的可靠度。另一方面,因熱膨脹係數不匹配而產生的熱應力通常會沿著不同材料的交界面傳導。當使用不同的材料分別形成底部填充物層124與模製化合物層126時,若是底部填充物層124的頂表面(亦即,底部填充物層124與模製化合物層126的交界面)與晶粒122的底表面共平面,則所產生的熱應力會沿著晶粒122的底表面傳導到焊球120。如此一來,熱應力將有可能破壞晶粒122與焊球120的物理性連接,進而導致晶粒122脫落。
在如第7圖所繪示的實施例中,底部填充物層124的頂表面(亦即,底部填充物層124與模製化合物層126的交界面)與晶粒122的頂表面共平面。因此,即使因底部填充物層124與模製化合物層126的熱膨脹係數不匹配而產生熱應力,此熱應力會沿著底部填充物層124與模製化合物層126的交界面傳導至晶粒122的頂表面,而不會對晶粒122與焊球120的物理性連接造成不良的影響,因而可避免晶粒122脫落,改善封裝結構的可靠度及良率。
第8圖係繪示本發明之另一些實施例之封裝結構600的剖面示意圖。第8圖與第6圖相似,差別在於底部填充物層124 的頂表面與晶粒122的頂表面共平面。第8圖與第6圖中相同的元件使用相同的標號表示。為了簡化說明,關於相同於第6圖的元件及其形成製程步驟,在此不再贅述。
請同時參照第6圖及第8圖,相似於第6圖所繪示的封裝結構400,封裝結構600具有設置於圖案化的重新分配層110之中的緩衝區118*。再者,請同時參照第7圖及第8圖,相似於第7圖所繪示的封裝結構500,在封裝結構600中,底部填充物層124的頂表面與晶粒122的頂表面共平面。由此可知,如第8圖所繪示的封裝結構600能夠同時具有封裝結構400與封裝結構500的特性。封裝結構400與封裝結構500的特性已詳述如上,在此不再贅述。
第9圖係繪示本發明之另一些實施例之封裝結構700的剖面示意圖。第9圖與第5圖相似,差別在於底部填充物層124的頂表面與晶粒122的頂表面共平面。第9圖與第5圖中相同的元件使用相同的標號表示。為了簡化說明,關於相同於第5圖的元件及其形成製程步驟,在此不再贅述。
請同時參照第5圖及第9圖,相似於第5圖所繪示的封裝結構300,封裝結構700具有設置於圖案化的重新分配層110與緩衝層118之間的靜電防護環130。再者,請同時參照第7圖及第9圖,相似於第7圖所繪示的封裝結構500,在封裝結構700中,底部填充物層124的頂表面與晶粒122的頂表面共平面。由此可知,如第9圖所繪示的封裝結構700能夠同時具有封裝結構300與封裝結構500的特性。封裝結構300與封裝結構500的特性已詳述如上,在此不再贅述。
第10圖係繪示本發明之另一些實施例之封裝結構 800的剖面示意圖。第10圖與第9圖相似,差別在於封裝結構800具有設置於圖案化的重新分配層110之中的緩衝區118*。第10圖與第9圖中相同的元件使用相同的標號表示。為了簡化說明,關於相同於第9圖的元件及其形成製程步驟,在此不再贅述。
請同時參照第5圖及第10圖,相似於第5圖所繪示的封裝結構300,封裝結構800具有設置於圖案化的重新分配層110與緩衝層118之間的靜電防護環130。再者,請同時參照第6圖及第10圖,相似於第6圖所繪示的封裝結構400,封裝結構800具有設置於圖案化的重新分配層110之中的緩衝區118*。此外,請同時參照第7圖及第10圖,相似於第7圖所繪示的封裝結構500,在封裝結構800中,底部填充物層124的頂表面與晶粒122的頂表面共平面。由此可知,如第10圖所繪示的封裝結構800能夠同時具有封裝結構300、封裝結構400與封裝結構500的特性。封裝結構300、封裝結構400與封裝結構500的特性已詳述如上,在此不再贅述。
在一些實施例中,一種封裝結構被提供。此封裝結構包括形成於基板上的圖案化的重新分配層。此封裝結構也包括形成於圖案化的重新分配層的晶粒及底部填充物層。此底部填充物層直接接觸圖案化的重新分配層與晶粒。此封裝結構也包括由緩衝材料所形成的緩衝層。此緩衝層形成於基板上且直接接觸圖案化的重新分配層的側壁。此封裝結構也包括由模製化合物材料所形成的模製化合物層。此模製化合物層形成於底部填充物層、晶粒及緩衝層上。上述模製化合物材料的楊氏係數大於上述緩衝材料的楊氏係數。
在另一些實施例中,一種封裝結構被提供。此封裝 結構包括形成於基板上的圖案化的重新分配層。此封裝結構也包括形成於圖案化的重新分配層的晶粒及底部填充物層。此底部填充物層直接接觸圖案化的重新分配層與晶粒。此封裝結構也包括包圍圖案化的重新分配層的靜電防護環,且靜電防護環的側壁直接接觸圖案化的重新分配層的側壁;此封裝結構也包括由緩衝材料所形成的緩衝層。此緩衝層形成於基板上且包圍靜電防護環。此封裝結構也包括由模製化合物材料所形成的模製化合物層。此模製化合物層形成於底部填充物層、晶粒及緩衝層上。上述模製化合物材料的楊氏係數大於上述緩衝材料的楊氏係數。
在一些實施例中,一種封裝結構之形成方法被提供。此方法包括形成圖案化的重新分配層於基板上。此方法也包括形成晶粒及底部填充物層於圖案化的重新分配層上。此底部填充物層直接接觸圖案化的重新分配層與晶粒。此方法也包括在形成圖案化的重新分配層之後,利用緩衝材料形成緩衝層。此緩衝層形成於基板上,且直接接觸圖案化的重新分配層的側壁。此方法也包括形成模製化合物層於底部填充物層、晶粒及緩衝層上,且此模製化合物層由模製化合物材料所形成。上述模製化合物材料的楊氏係數大於上述緩衝材料的楊氏係數。
在另一些實施例中,一種封裝結構之形成方法被提供。此方法包括形成圖案化的重新分配層於基板上。此方法也包括形成晶粒及底部填充物層於圖案化的重新分配層上。此底部填充物層直接接觸圖案化的重新分配層與晶粒。此方法也包括在形成圖案化的重新分配層之後,形成導電柱於基板上。此導電柱並未直接接觸圖案化的重新分配層。此方法也包括形成靜電防護 環,以包圍圖案化的重新分配層,且靜電防護環的側壁直接接觸圖案化的重新分配層的側壁。此方法也包括利用緩衝材料形成緩衝層。此緩衝層形成於基板上,且包圍靜電防護環。此方法也包括形成模製化合物層於底部填充物層、晶粒及緩衝層上,且此模製化合物層由模製化合物材料所形成。上述模製化合物材料的楊氏係數大於上述緩衝材料的楊氏係數。
綜上所述,本發明實施例所提供之封裝結構及其形成方法至少包括:
(1)封裝結構的重新分配層經過圖案化,並未全面地覆蓋於基板之上,因此,當產生熱應力時,熱應力不會連續性地傳導至基板的整個表面上。如此一來,可改善基板的翹曲程度,也可降低封裝結構受到損傷的可能性。
(2)封裝結構具有可吸收應力的緩衝層,此緩衝層設置於圖案化的重新分配層與導電柱之間,並且直接接觸圖案化的重新分配層的側壁與導電柱的側壁。相較於重新分配層與導電柱,緩衝層所使用的緩衝材料是柔軟性優異的材料。因此,當熱應力傳導至緩衝層時,緩衝層會吸收大部分的熱應力,而使傳導至導電柱的熱應力大幅降低。如此一來,可進一步改善基板的翹曲程度,也可進一步降低封裝結構受到損傷的可能性。
(3)使導電柱與焊料凸塊直接接觸而形成的導電路徑具有良好的導電性與散熱性。由於這樣的導電路徑功率損耗小及訊號干擾的程度輕微,因此,可適用於大功率訊號或低頻訊號的電子裝置。
(4)可使緩衝層或模製化合物層在對應導電柱的位置上形成 開口,讓後續的焊球的一部分可流入此開口中。如此一來,可有助於焊球與導電柱的對準,並且可降低焊球與導電柱的連接部分產生裂縫的機率,進而減少電性連接失效,改善封裝結構的可靠度。
(5)可使用同一材料同時形成底部填充物層與模製化合物層,可減少製程步驟並降低製程的複雜度,進而節省製程的時間與成本。再者,由於不存在底部填充物層與模製化合物層的界面,因此可降低脫層的風險,進而改善封裝結構的可靠度。
(6)可在圖案化的重新分配層與緩衝層之間設置靜電防護環,藉此能夠避免圖案化的重新分配層及其上方的晶粒受到電磁干擾。再者,由於可在同一製程步驟中使用相同材料同時形成導電柱與靜電防護環。因此,不會增加製程步驟及成本。
(7)可將緩衝材料的一部分填入圖案化的重新分配層之開口中,藉此將圖案化的重新分配層分割成多個面積較小的區域。如此一來,當產生熱應力時,在圖案化的重新分配層中傳導的熱應力會經過多次的吸收,因此可大幅降低傳導至圖案化的重新分配層之外的熱應力,可更進一步改善基板的翹曲程度,也可降低封裝結構受到損傷的可能性。
(8)可使底部填充物層的頂表面(亦即,底部填充物層與模製化合物層的交界面)與晶粒的頂表面共平面,藉此避免熱應力會沿著晶粒的底表面傳導到焊球,進而可避免晶粒脫落,改善封裝結構的可靠度及良率。
雖然本發明已以數個較佳實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不 脫離本發明之精神和範圍內,當可作任意之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (18)

  1. 一種封裝結構,包括:一圖案化的重新分配層,形成於一基板上;一晶粒,形成於該圖案化的重新分配層上;一底部填充物層,形成於該圖案化的重新分配層上,其中該底部填充物層直接接觸該圖案化的重新分配層與該晶粒;一緩衝層,形成於該基板上且直接接觸該圖案化的重新分配層的一側壁,其中該緩衝層由一緩衝材料所形成;以及一模製化合物層,形成於該底部填充物層及該晶粒上,且該模製化合物層由一模製化合物材料所形成,其中該模製化合物材料的楊氏係數大於該緩衝材料的楊氏係數。
  2. 如申請專利範圍第1項所述之封裝結構,更包括:一導電柱,形成於該基板上,其中該導電柱並未直接接觸該圖案化的重新分配層,且該導電柱與該緩衝層的一側壁直接接觸;以及一焊料凸塊,形成於該基板的一開口中且與該導電柱接觸。
  3. 如申請專利範圍第1項所述之封裝結構,其中該緩衝材料的楊氏係數為1.5~4GPa,且緩衝材料的熱膨脹係數為30~70ppm/℃。
  4. 如申請專利範圍第1項所述之封裝結構,其中該緩衝材料的熱膨脹係數大於該模製化合物材料的熱膨脹係數。
  5. 如申請專利範圍第2項所述之封裝結構,其中該緩衝層的高度大於或等於該圖案化的重新分配層的高度與該晶粒的高度總和。
  6. 如申請專利範圍第2項所述之封裝結構,其中該導電柱的高度小於或等於該緩衝層的高度。
  7. 如申請專利範圍第2項所述之封裝結構,其中該模製化合物層的一頂表面、該緩衝層的一頂表面及該導電柱的一頂表面共平面。
  8. 如申請專利範圍第2項所述之封裝結構,其中該模製化合物層覆蓋該緩衝層的一頂表面且具有一開口,其中該開口暴露該導電柱的一頂表面。
  9. 如申請專利範圍第1項所述之封裝結構,其中該底部填充物層由一底部填充物材料所形成,且其中該底部填充物層的材料、該模製化合物層的材料與該緩衝層的材料彼此互不相同。
  10. 如申請專利範圍第9項所述之封裝結構,其中該底部填充物材料相同於該模製化合物材料。
  11. 如申請專利範圍第1項所述之封裝結構,其中該圖案化的重新分配層包括一開口,且該緩衝材料的一部分填入該圖案化的重新分配層的該開口中,而形成一緩衝區。
  12. 如申請專利範圍第1或11項所述之封裝結構,其中該底部填充物層的一頂表面與該晶粒的一頂表面共平面。
  13. 一種封裝結構,包括:一圖案化的重新分配層,形成於一基板上;一晶粒,形成於該圖案化的重新分配層上;一底部填充物層,形成於該圖案化的重新分配層上,其中該底部填充物層直接接觸該圖案化的重新分配層與該晶粒;一靜電防護環,包圍該圖案化的重新分配層,且該靜電防護環的一側壁直接接觸該圖案化的重新分配層的一側壁;一緩衝層,形成於該基板上且包圍該靜電防護環,其中該緩衝層由一緩衝材料所形成;以及一模製化合物層,形成於該底部填充物層、該晶粒及該緩衝層上,且該模製化合物層由一模製化合物材料所形成,其中該模製化合物材料的楊氏係數大於該緩衝材料的楊氏係數。
  14. 如申請專利範圍第13項所述之封裝結構,其中該圖案化的重新分配層包括一開口,且該緩衝材料的一部分填入該圖案化的重新分配層的該開口中,而形成一緩衝區;以及該底部填充物層的該頂表面與該晶粒的一頂表面共平面。
  15. 一種封裝結構之形成方法,包括:形成一圖案化的重新分配層於一基板上;形成一晶粒於該圖案化的重新分配層上;形成一底部填充物層於該圖案化的重新分配層上,其中該底部填充物層直接接觸該圖案化的重新分配層與該晶粒;在形成該圖案化的重新分配層之後,形成一緩衝層於該基板上且直接接觸該圖案化的重新分配層的一側壁,其中該緩衝層由一緩衝材料所形成;以及形成一模製化合物層於該底部填充物層及該晶粒上,且該模製化合物層由一模製化合物材料所形成,其中該模製化合物材料的楊氏係數大於該緩衝材料的楊氏係數。
  16. 如申請專利範圍第15項所述之封裝結構之形成方法,更包括:在形成該圖案化的重新分配層之後,形成一導電柱於該基板上,其中該導電柱並未直接接觸該圖案化的重新分配層;形成該緩衝層於該基板上,其中該緩衝層直接接觸該圖案化的重新分配層的一側壁與該導電柱的一側壁;以及形成一焊料凸塊於該基板的該開口中,其中該焊料凸塊與該導電柱接觸。
  17. 一種封裝結構之形成方法,包括:形成一圖案化的重新分配層於一基板上;形成一晶粒於該圖案化的重新分配層上;形成一底部填充物層於該圖案化的重新分配層上,其中該底部填充物層直接接觸該圖案化的重新分配層與該晶粒;在形成該圖案化的重新分配層之後,形成一導電柱於該基板上,其中該導電柱並未直接接觸該圖案化的重新分配層;形成一靜電防護環,包圍該圖案化的重新分配層,且該靜電防護環的一側壁直接接觸該圖案化的重新分配層的一側壁;形成一緩衝層於該基板上且包圍該靜電防護環,其中該緩衝層接觸該導電柱的一側壁且該緩衝層由一緩衝材料所形成;以及形成一模製化合物層於該底部填充物層、該晶粒及該緩衝層上,且該模製化合物層由一模製化合物材料所形成,其中該模製化合物材料的楊氏係數大於該緩衝材料的楊氏係數。
  18. 如申請專利範圍第17項所述之封裝結構之形成方法,其中該導電柱與該靜電防護環為相同材料,且在同一步驟中形成。
TW106145704A 2017-12-26 2017-12-26 封裝結構及其形成方法 TWI660473B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW106145704A TWI660473B (zh) 2017-12-26 2017-12-26 封裝結構及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106145704A TWI660473B (zh) 2017-12-26 2017-12-26 封裝結構及其形成方法

Publications (2)

Publication Number Publication Date
TWI660473B true TWI660473B (zh) 2019-05-21
TW201929164A TW201929164A (zh) 2019-07-16

Family

ID=67347997

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106145704A TWI660473B (zh) 2017-12-26 2017-12-26 封裝結構及其形成方法

Country Status (1)

Country Link
TW (1) TWI660473B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1996575A (zh) * 2005-12-31 2007-07-11 财团法人工业技术研究院 芯片封装结构与芯片封装工艺
TW200910558A (en) * 2007-08-22 2009-03-01 Phoenix Prec Technology Corp Method for manufacturing substrate embedded with chip
TW201250961A (en) * 2011-06-13 2012-12-16 Siliconware Precision Industries Co Ltd Chip-scale package structure
TW201733070A (zh) * 2016-03-14 2017-09-16 美光科技公司 具有側壁保護重佈線層中介層的半導體封裝及其製作方法
TWI609468B (zh) * 2017-01-16 2017-12-21 欣興電子股份有限公司 封裝體裝置及其製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1996575A (zh) * 2005-12-31 2007-07-11 财团法人工业技术研究院 芯片封装结构与芯片封装工艺
TW200910558A (en) * 2007-08-22 2009-03-01 Phoenix Prec Technology Corp Method for manufacturing substrate embedded with chip
TW201250961A (en) * 2011-06-13 2012-12-16 Siliconware Precision Industries Co Ltd Chip-scale package structure
TW201733070A (zh) * 2016-03-14 2017-09-16 美光科技公司 具有側壁保護重佈線層中介層的半導體封裝及其製作方法
TWI609468B (zh) * 2017-01-16 2017-12-21 欣興電子股份有限公司 封裝體裝置及其製造方法

Also Published As

Publication number Publication date
TW201929164A (zh) 2019-07-16

Similar Documents

Publication Publication Date Title
US10290513B2 (en) Carrier warpage control for three dimensional integrated circuit (3DIC) stacking
CN106653703B (zh) 封装上封装构件
US20120313243A1 (en) Chip-scale package
US11081415B2 (en) Method for manufacturing electronic package
JP2019535135A (ja) ウェーハレベルパッケージおよび方法
TWI733049B (zh) 半導體封裝及其製造方法
TW201822329A (zh) 封裝結構
TW201813017A (zh) 晶片封裝結構
CN101369561A (zh) 半导体芯片封装件、电子装置及其制造方法
US11114311B2 (en) Chip package structure and method for forming the same
US11682619B2 (en) Package component, semiconductor package and manufacturing method thereof
TWI385736B (zh) 形成層疊封裝互連之裝置及方法
KR102238309B1 (ko) 반도체 디바이스 및 그 제조 방법
US20250316639A1 (en) Semiconductor chip package having underfill material surrounding a fan-out package and contacting a stress buffer structure sidewall
US20250349685A1 (en) Package structure and forming method thereof
US20250022810A1 (en) Semiconductor package substrate with stress buffer pads and methods for making the same
TW201916268A (zh) 可撓性晶片封裝
TWI660473B (zh) 封裝結構及其形成方法
US20250201647A1 (en) Package structure
TWI621223B (zh) 電子封裝件及其製法
US20240047408A1 (en) Semiconductor package with a stacked film structure to reduce cracking and delamination and methods of making the same
CN109962038A (zh) 封装结构及其形成方法
US8051557B2 (en) Substrate with multi-layer interconnection structure and method of manufacturing the same
US20250183181A1 (en) Packaging substrate and manufacturing method of packaging substrate
US20250022789A1 (en) Semiconductor package substrate with stress buffer pads and methods for making the same