[go: up one dir, main page]

CN109962038A - 封装结构及其形成方法 - Google Patents

封装结构及其形成方法 Download PDF

Info

Publication number
CN109962038A
CN109962038A CN201711433328.2A CN201711433328A CN109962038A CN 109962038 A CN109962038 A CN 109962038A CN 201711433328 A CN201711433328 A CN 201711433328A CN 109962038 A CN109962038 A CN 109962038A
Authority
CN
China
Prior art keywords
layer
buffer
package structure
patterned redistribution
redistribution layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711433328.2A
Other languages
English (en)
Inventor
钟育华
杨孟融
陈彦儒
王泰瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Intellectual Property Innovation Corp
Original Assignee
Industrial Technology Research Institute ITRI
Intellectual Property Innovation Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI, Intellectual Property Innovation Corp filed Critical Industrial Technology Research Institute ITRI
Priority to CN201711433328.2A priority Critical patent/CN109962038A/zh
Publication of CN109962038A publication Critical patent/CN109962038A/zh
Pending legal-status Critical Current

Links

Classifications

    • H10W74/47
    • H10W74/019
    • H10W74/111
    • H10W74/473
    • H10W74/00
    • H10W90/724

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开一种封装结构及其形成方法。此封装结构包括形成于基板上的图案化的重新分配层。此封装结构也包括形成于图案化的重新分配层上的管芯及底部填充物层。底部填充物层直接接触图案化的重新分配层与管芯。此封装结构也包括由缓冲材料所形成的缓冲层。缓冲层形成于基板上且直接接触图案化的重新分配层的侧壁。此封装结构也包括由模制化合物材料所形成的模制化合物层。模制化合物层形成于底部填充物层、管芯及缓冲层上。模制化合物材料的杨氏系数大于缓冲材料的杨氏系数。

Description

封装结构及其形成方法
技术领域
本发明涉及一种封装结构,还涉及一种具有缓冲层的封装结构及其形成方法。
背景技术
随着可携式多媒体电子产品及穿戴式电子装置的蓬勃发展,封装技术朝向更高的元件集成度、更快的信号处理速度及超薄化的方向发展。
然而,由于封装结构中所使用的各种不同的材料具有不同的热膨胀系数,当制造或使用具有此封装结构的电子装置时,因为热能所产生的热应力将可能造成封装结构的翘曲,甚至是电子装置的失效。这样的技术问题在薄型化的封装结构变得更加严重。
因此,为了进一步提升薄型化电子装置的良率、可靠度、效能稳定性与产品生命周期,仍有需要对封装结构进行改良。
发明内容
为解决上述问题,本发明提供一种封装结构,包括:图案化的重新分配层,形成于基板上;管芯,形成于图案化的重新分配层上;底部填充物层,形成于图案化的重新分配层上,其中底部填充物层直接接触图案化的重新分配层与管芯;缓冲层,形成于基板上且直接接触图案化的重新分配层的侧壁,其中缓冲层由缓冲材料所形成;以及模制化合物层,形成于底部填充物层、管芯及缓冲层上,且模制化合物层由模制化合物材料所形成,其中模制化合物材料的杨氏系数大于缓冲材料的杨氏系数。
本发明另提供一种封装结构,包括:图案化的重新分配层,形成于基板上;管芯,形成于图案化的重新分配层上;底部填充物层,形成于图案化的重新分配层上,其中底部填充物层直接接触图案化的重新分配层与管芯;静电防护环,包围图案化的重新分配层,且静电防护环的侧壁直接接触图案化的重新分配层的侧壁;缓冲层,形成于基板上且包围静电防护环,其中缓冲层由缓冲材料所形成;以及模制化合物层,形成于底部填充物层、管芯及缓冲层上,且模制化合物层由模制化合物材料所形成,其中模制化合物材料的杨氏系数大于缓冲材料的杨氏系数。
本发明另提供一种封装结构的形成方法,包括:形成图案化的重新分配层于基板上;形成管芯于图案化的重新分配层上;形成底部填充物层于图案化的重新分配层上,其中底部填充物层直接接触图案化的重新分配层与管芯;在形成图案化的重新分配层之后,形成缓冲层于基板上且直接接触图案化的重新分配层的侧壁,其中缓冲层由缓冲材料所形成;以及形成模制化合物层于底部填充物层、管芯及缓冲层上,且模制化合物层由模制化合物材料所形成,其中模制化合物材料的杨氏系数大于缓冲材料的杨氏系数。
本发明又提供一种封装结构的形成方法,包括:形成图案化的重新分配层于基板上;形成管芯于图案化的重新分配层上;形成底部填充物层于图案化的重新分配层上,其中底部填充物层直接接触图案化的重新分配层与管芯;在形成图案化的重新分配层之后,形成导电柱于基板上,其中导电柱并未直接接触图案化的重新分配层;形成静电防护环,包围图案化的重新分配层,且静电防护环的侧壁直接接触图案化的重新分配层的侧壁;形成缓冲层于基板上且包围静电防护环,其中该缓冲层接触该导电柱的一侧壁且该缓冲层由缓冲材料所形成;以及形成模制化合物层于底部填充物层、管芯及缓冲层上,且模制化合物层由模制化合物材料所形成,其中模制化合物材料的杨氏系数大于缓冲材料的杨氏系数。
为让本发明能更明显易懂,下文特举出优选实施例,作详细说明如下:
附图说明
图1A至图1G为本发明的一些实施例的封装结构的制作工艺剖面示意图;
图2为图1G的封装结构的上视示意图;
图3为本发明的另一些实施例的封装结构的剖面示意图;
图4为本发明的另一些实施例的封装结构的剖面示意图;
图5为本发明的另一些实施例的封装结构的剖面示意图;
图6为本发明的另一些实施例的封装结构的剖面示意图;
图7为本发明的另一些实施例的封装结构的剖面示意图;
图8为本发明的另一些实施例的封装结构的剖面示意图;
图9为本发明的另一些实施例的封装结构的剖面示意图;
图10为本发明的另一些实施例的封装结构的剖面示意图。
符号说明
100~封装结构
100’~封装结构
102~支撑载板
104~剥离膜
106~基板
110~重新分配层
110a~介电层
110b~电连接部
112~晶种层
114~光致抗蚀剂层
116~导电柱
118~缓冲层
118*~缓冲区
120~焊球
122~管芯
124~底部填充物层
125~开口
126~模制化合物层
126’~模制化合物层
128~焊料凸块
130~静电防护环
200~封装结构
300~封装结构
400~封装结构
500~封装结构
600~封装结构
700~封装结构
800~封装结构
具体实施方式
为使本发明能更明显易懂,下文特举出优选实施例,并配合所附的附图,作详细说明如下。
本发明所属技术领域中具有通常知识者应可了解,本发明说明书中的各种特征结构仅用于说明,并未依照比例描绘。事实上,为了使说明更加清晰,可任意增减各种特征结构的相对尺寸比例。再者,本发明的不同范例中可能使用重复的参考符号及/或用字。这些重复符号或用字是为了简化与清晰的目的,并非用以限定各个实施例及/或所述外观结构之间的关系。
在此,「约」、「大约」的用语通常表示在一给定值或范围的20%之内,较佳是10%之内,且更佳是5%之内。在本发明说明书中给定的数量为大约的数量,亦即,在没有特定说明的情况下,仍可隐含「约」、「大约」的含义。
本发明实施例提供一种封装结构及其形成方法,图1A至图1G为本发明的一些实施例的封装结构100的制作工艺剖面示意图。
请参照图1A,提供支撑载板102。形成剥离膜104于支撑载板102上,并形成基板106于剥离膜104上。
支撑载板102的功能在于提供封装结构100足够的机械强度,以避免封装结构100在制作工艺期间受到应力而变形或损伤。支撑载板102可包括任何合适的硬质载板。举例而言,支撑载板102的材料可包括但不限于:玻璃、硅、金属、蓝宝石、硬质高分子、其他合适的材料或上述的组合。
剥离膜104的功能在于暂时性地提供封装结构100与支撑载板102之间的粘着力。亦即,在制作工艺期间,剥离膜104可使封装结构100固定于支撑载板102上。当形成封装结构100之后,则可通过照光或加热等方式,使剥离膜104不具有粘着力,而使封装结构100可从支撑载板102上取下。剥离膜104的只要是可提供暂时的粘着力,且可通过简单照光或加热使其粘着力变弱或消失者,即无特别限制。举例而言,剥离膜104的材料可包括有机高分子、有机高分子与无机粒子的混合物。可用于作为剥离膜104的有机高分子可包括但不限于:甲基丙烯酸酯系高分子、丙烯酸酯系高分子、聚对二甲苯系高分子、含氟高分子、聚酰亚胺系高分子、其他合适的高分子材料或上述的组合。可依据剥离膜104的材料而选择支撑载板102的材料。举例而言,在一些实施例中,剥离膜104的材料是通过照光而失去粘着力时,为了有效率地照光,可选择透明性高的材料(例如,玻璃)作为支撑载板102。在另一些实施例中,剥离膜104的材料是通过加热而失去粘着力时,为了有效率地传递热量,可选择导热性高的材料(例如,金属)作为支撑载板102。
基板106的功能在于支撑并保护封装结构100。基板106可包括任何合适的硬质或软质基板。在一些实施例中,为了使封装结构100应用于可挠式电子装置(例如,可挠式显示器)中,基板106可包括可挠性佳的材料,例如高分子。举例而言,基板106的材料可包括但不限于:聚酰亚胺(PI)、聚碳酸酯(PC)、聚醚砜(polyethersulfone,PES)、聚丙烯酸酯(polyacrylate,PA)、聚冰片烯(polynorbornene,PNB)、聚醚醚酮(polyetheretherketone,PEEK)、聚对苯二甲酸乙二醇酯(polyethylene terephthalate,PET)、聚萘二甲酸乙二醇酯(polyethylene naphthalate,PEN)、聚醚亚酰胺(polyetherimide,PEI)或上述的组合。
仍请参照图1A,形成介电层110a于基板106上,并图案化介电层110a,以将介电层110a形成既定的形状或尺寸,并在介电层110a中形成开口。接着,形成金属材料于介电层110a上及上述开口中,并图案化金属材料,以形成电连接部110b于介电层110a上。电连接部110b可包括线路及介层窗(via)。线路设置在介电层110a的顶表面上,用以水平地电连接介电层110a上的多个组件。介层窗设置在介电层110a的开口中,用以垂直地电连接位于介电层110a上方或下方的多个组件。
介电层110a可包括绝缘性良好的介电材料或绝缘材料。举例而言,介电层110a的材料可包括但不限于:氧化物、氮化物、氮氧化物、低介电常数(low-k)介电材料、其他合适的介电材料或上述的组合。电连接部110b可选用导电性良好且不容易氧化而降低其导电性的金属材料。举例而言,电连接部110b的材料可包括但不限于:金、银、铜、铝、钨、其他合适的金属材料或上述的组合。
通过重复地形成并堆叠多层的介电层110a及电连接部110b,可形成重新分配层110。因此,在本说明书中将多层介电层110a及电连接部110b所形成的堆叠结构合称为重新分配层110。再者,由于每一层介电层110a都经过图案化制作工艺,因此,在本说明书中也会将重新分配层110称为「图案化的重新分配层110」。在一些实施例中,重新分配层110包括4层的介电层110a及电连接部110b,如图1B所绘示。应可理解的是,图1B所绘示的介电层110a及电连接部110b的数量及其排列方式仅用于说明,并非用以限定本发明。举例而言,在其他实施例中,重新分配层110包括3层、5层或更多层的介电层110a及电连接部110b。
请参照图1B,在形成图案化的重新分配层110之后,形成晶种层112于图案化的重新分配层110及基板106上。晶种层112的功能在于作为后续形成导电柱时的晶种。举例而言,晶种层112的材料可包括但不限于:钛/铜合金、钛/镍合金、钛/锡合金、其他合适的金属材料或上述的组合。若晶种层112的厚度太薄,则不利于后续形成导电柱。反之,若晶种层112的厚度太厚,则需花费更多的时间及成本移除晶种层112。在一些实施例中,晶种层112的厚度可为3~30nm。
请参照图1C,形成光致抗蚀剂层114于晶种层112上,并将光致抗蚀剂层114图案化,以在后续预定形成导电柱的位置形成多个开口。接着,沉积导电材料于光致抗蚀剂层114的上述开口中,以形成多个导电柱116。导电柱116可包括导电性及导热性都良好的导电材料,例如,金属或合金。举例而言,导电材料可包括但不限于铜、铝、镍、锡、钛、上述金属的合金、其他合适的金属材料、或上述的组合。在一些实施例中,导电柱116的材料为铜,其具有良好的导电性及导热性,且成本较低。沉积导电材料的制作工艺可包括但不限于:化学气相沉积(CVD)制作工艺、物理气相沉积(PVD)制作工艺、电镀(electroplating)制作工艺、无电电镀(electroless plating)制作工艺、其他合适的沉积制作工艺或上述的组合。当形成厚度较厚(例如,厚度为200μm以上)的导电柱116时,相较于化学气相沉积制作工艺或物理气相沉积制作工艺,电镀制作工艺所需的时间与成本较少。在一些实施例中,利用电镀制作工艺沉积导电材料而形成导电柱116,因而能够降低制作工艺所需的时间与成本。
请参照图1D,在形成导电柱116之后,移除光致抗蚀剂层114,接着,移除未受到导电柱116所覆盖而暴露的晶种层112。移除光致抗蚀剂层114与晶种层112的制作工艺可包括但不限于:湿式蚀刻制作工艺、干式蚀刻制作工艺、其他合适的蚀刻制作工艺或上述的组合。在一些实施例中,利用湿式蚀刻制作工艺移除光致抗蚀剂层114与晶种层112,以充分地移除光致抗蚀剂层114厚度不同的部分。在一些实施例中,在同一蚀刻制作工艺中同时移除光致抗蚀剂层114与晶种层112,以降低制作工艺所需的时间与成本。在一些实施例中,在不同的蚀刻制作工艺中分别移除光致抗蚀剂层114与晶种层112,以确保光致抗蚀剂层114与晶种层112可完全移除而不会残留。
请参照图1E,沉积缓冲材料,以形成缓冲层118于基板106上。在一些实施例中,可先形成掩模层覆盖于图案化的重新分配层110,再沉积缓冲材料于基板106上,接着,移除掩模层,以形成缓冲层118。在另一些实施例中,可先全面性地形成缓冲材料于基板106上,再通过蚀刻制作工艺移除位于图案化的重新分配层110上的缓冲材料,以形成缓冲层118。
缓冲层118的功能在于吸收封装结构100所受到的应力,以改善封装结构100的翘曲或损伤等的问题,此部分将于下文中详细讨论。为了吸收应力,缓冲层118所使用的缓冲材料可包括柔软性优异的材料。在一些实施例中,可选择杨氏系数(Young's modulus)较低的材料作为缓冲材料。具体而言,通过涂布缓冲材料后进行烘烤而去除溶剂,之后再进行图案化,即可在特定区域形成缓冲层118。在本说明书中,缓冲材料的杨氏系数及热膨胀系数都是指缓冲材料烘烤而固化后的杨氏系数及热膨胀系数。换言之,缓冲材料的杨氏系数及热膨胀系数也是指缓冲层118的杨氏系数及热膨胀系数。在一些实施例中,缓冲材料的杨氏系数可为1.5~4GPa。在一些实施例中,缓冲材料的杨氏系数可为1.5~3.5GPa。在一些实施例中,缓冲材料的杨氏系数可为1.5~3.0GPa。举例而言,在一些实施例中,缓冲材料可包括但不限于:聚酰亚胺(polyimide,PI)或其衍生物、或旋涂式玻璃材料(spin-on-glass,SOG)。沉积缓冲材料的制作工艺可包括但不限于:旋转涂布(spin coating)制作工艺、喷射涂布(spray coating)制作工艺、刮刀涂布(blade coating)制作工艺、其他合适的沉积制作工艺或上述的组合。
请参照图1F,通过焊球120将管芯122设置于图案化的重新分配层110上。接着,将底部填充物材料填入管芯122与图案化的重新分配层110之间的缝隙中,以形成底部填充物层124于图案化的重新分配层110上。
焊球120的功能在于提供管芯122与图案化的重新分配层110之间的物理性连接,以使管芯122牢固地设置于图案化的重新分配层110上;并且管芯122与图案化的重新分配层110电连接,以使管芯122内部的电子零组件可通过重新分配层110而与外部装置电连接。
底部填充物层124的功能在于进一步固定管芯122,以避免封装结构100受到应力时,管芯122与图案化的重新分配层110的焊接点位移或断裂,而造成管芯122的可靠度降低。为了有效地固定管芯122,底部填充物层124可具有适度的刚性。在本说明书中,底部填充物材料的杨氏系数及热膨胀系数都是指底部填充物材料固化后的杨氏系数及热膨胀系数。换言之,底部填充物材料的杨氏系数及热膨胀系数也是指底部填充物层的杨氏系数及热膨胀系数。在一些实施例中,底部填充物层124的杨氏系数可为2~7GPa。在一些实施例中,底部填充物层124的杨氏系数可为4.1~7GPa。再者,底部填充物材料通常是通过毛细作用而被导入到管芯122与图案化的重新分配层110之间的缝隙中,之后再将底部填充物材料固化而形成底部填充物层124。因此,底部填充物材料可为固化前流动性佳,且固化后刚性适中的材料。举例而言,底部填充物材料可包括但不限于:高分子材料。在一些实施例中,底部填充物材料可包括环氧树脂(epoxy resin);硬化剂(Hardner),例如,胺(amine);起始剂(initiator),例如,咪唑(imidazoles);填充物(filler),例如,二氧化硅(silica,SiO2)。底部填充物材料的固化方法可包括加热固化或照光固化。
请参照图1G,沉积模制化合物材料于基板106之上,并全面性地覆盖于导电柱116、缓冲层118、底部填充物层124及管芯122上。接着,将模制化合物材料固化,并且于固化后进行平坦化制作工艺,例如,化学机械研磨制作工艺(CMP),移除多余的模制化合物材料,以形成模制化合物层126于底部填充物层124及管芯122上。
模制化合物层126的功能在于提升封装结构100的机械强度,以保护管芯122与图案化的重新分配层110不会受到伤害。为了提供足够的机械强度,模制化合物层126可具有适度的刚性。在本说明书中,模制化合物材料的杨氏系数及热膨胀系数都是指模制化合物材料固化后的杨氏系数及热膨胀系数。换言之,模制化合物材料的杨氏系数及热膨胀系数也是指模制化合物层的杨氏系数及热膨胀系数。在一些实施例中,模制化合物层126的杨氏系数可为15~35GPa。再者,通常是先将模制化合物材料涂布于基板上,之后再将模制化合物材料固化而形成模制化合物层126。因此,模制化合物材料可为固化前流动性适中,且固化后刚性良好的材料。举例而言,模制化合物材料可包括但不限于:高分子材料。在一些实施例中,模制化合物材料可包括环氧树脂(epoxy resin);硬化剂(Hardner),例如,胺(amine);起始剂(initiator),例如,咪唑(imidazoles);填充物(filler),例如,二氧化硅(silica,SiO2)。模制化合物材料的涂布方法可包括但不限于:旋转涂布制作工艺、喷射涂布制作工艺、刮刀涂布制作工艺、其他合适的沉积制作工艺或上述的组合。模制化合物材料的固化方法可包括加热固化或照光固化。
仍请参照图1G,在形成模制化合物层126之后,移除剥离膜104与支撑载板102。接着,对基板106进行图案化制作工艺,以在后续预定形成焊料凸块的位置形成多个开口。接着,沉积焊料材料于基板106的上述开口中,以形成多个焊料凸块128。在一些实施例中,上述开口中的晶种层112被移除,因此,导电柱116与焊料凸块128直接接触,如此可使导电柱116与焊料凸块128之间的导电性较佳。在另一些实施例中,也可不移除晶种层112,而使导电柱116通过晶种层112与焊料凸块128接触,如此可避免导电柱116在基板106的图案化制作工艺中受到损伤。
如上所述,本发明的一些实施例提供封装结构100的形成方法。请参照图1A到图1G,此封装结构100的形成方法包括形成图案化的重新分配层110于基板106上,并且形成管芯122于图案化的重新分配层110。此封装结构100的形成方法也包括形成底部填充物层124于图案化的重新分配层110上,且底部填充物层124直接接触图案化的重新分配层110与管芯122。此封装结构100的形成方法也包括在形成图案化的重新分配层110之后,形成导电柱116于基板106上,其中导电柱116并未直接接触图案化的重新分配层110。此封装结构100的形成方法也包括在形成图案化的重新分配层110之后,形成缓冲层118于基板106上,且缓冲层118直接接触图案化的重新分配层110的侧壁与导电柱116的侧壁。此封装结构100的形成方法也包括形成模制化合物层126于底部填充物层124及管芯122上。在此封装结构100的形成方法中,缓冲层118由缓冲材料所形成,模制化合物层126由模制化合物材料所形成,且模制化合物材料的杨氏系数大于缓冲材料的杨氏系数。此封装结构100的形成方法也包括形成焊料凸块128于基板106的开口中,其中焊料凸块128与导电柱116接触。
本发明的另一些实施例提供一种封装结构100。请参照图1G,此封装结构100包括形成于基板106上的图案化的重新分配层110,以及形成于图案化的重新分配层110上的管芯122。此封装结构100也包括形成于图案化的重新分配层上的底部填充物层124,其中底部填充物层124直接接触图案化的重新分配层110与管芯122。此封装结构100也包括形成于基板106上的缓冲层118,其中缓冲层118直接接触图案化的重新分配层110的侧壁。此封装结构100也包括形成于基板106上的导电柱116,其中导电柱116并未直接接触图案化的重新分配层110,且导电柱116与缓冲层118的侧壁直接接触。此封装结构100也包括形成于底部填充物层124及管芯122上的模制化合物层126。在封装结构100中,底部填充物层124由底部填充物材料所形成,缓冲层118由缓冲材料所形成,且模制化合物层126由模制化合物材料所形成,其中底部填充物材料、模制化合物材料与缓冲材料彼此互不相同。再者,在封装结构100中,模制化合物材料的杨氏系数大于缓冲材料的杨氏系数。此封装结构100也包括形成焊料凸块128于基板106的开口中,其中焊料凸块128与导电柱116接触。
在一般的封装结构中使用了各种不同的材料,例如,基板材料、重新分配层的导电材料与介电材料、底部填充物材料及模制化合物材料等等。由于这些不同的材料具有不同的热膨胀系数(coefficient of thermal expansion,CTE),在某些涉及热处理的制作工艺(例如,加热焊球形成焊接点)中,封装结构中的各种材料会应受热而有不同程度的膨胀。换言之,热膨胀系数的不同将导致各材料之间产生热应力,且这样的热应力将可能造成各层材料的翘曲(bending)或脱层(delamination)。如此一来,将会降低封装结构的可靠度及良率,并且使封装结构的电性效能劣化。对于大尺寸及/或薄型化的封装结构而言,上述的技术问题将变得更加严重。特别是对于大尺寸的封装结构而言,一旦产生热应力,则热应力容易连续性地传导至基板的整个表面上,进而导致基板的翘曲或封装结构的损伤。
在本发明的一些实施例中,封装结构100具有图案化的重新分配层110。由于重新分配层110经过图案化,并未全面地覆盖于基板106之上,因此,当产生热应力时,热应力传导至重新分配层110的边缘就会传导至缓冲层118中,而不会连续性地传导至基板106的整个表面上。如此一来,可改善基板的翘曲程度,也可降低封装结构受到损伤的可能性。
再者,封装结构100具有缓冲层118。在本发明的一些实施例中,缓冲层118设置于图案化的重新分配层110与导电柱116之间,并且直接接触图案化的重新分配层110的侧壁与导电柱116的侧壁。由于缓冲层118所使用的缓冲材料是柔软性优异的材料,因此,当热应力传导至缓冲层118时,缓冲层118会吸收大部分的热应力,而使传导至导电柱116的热应力大幅降低。若是没有缓冲层118的存在,则当热应力传导至图案化的重新分配层110的边缘时,就会传导至导电柱116或是模制化合物层126。然而,导电柱116与模制化合物层126都是刚性较高的材料,无法有效地吸收热应力。因此,若热应力传导至导电柱116或是模制化合物层126中而无法被吸收,仍然会造成基板的翘曲以及封装结构的损伤。换言之,由于缓冲层118吸收了热应力,因此,可进一步改善基板的翘曲程度,也可进一步降低封装结构受到损伤的可能性。
接着说明对封装结构100进行应力模拟实验的结果。在模拟实验中,实验组的封装结构使用图1G的封装结构100。再者,对照组的封装结构与图1G的封装结构100相似,差别在于重新分配层的最底层并未图案化而全面性地覆盖基板上,且不设置缓冲层,而是以模制化合物层覆盖并包围重新分配层与导电柱。模拟实验的结果显示,在重新分配层边缘的区域中,与对照组的区域平均应力相比,实验组的区域平均应力可降低约10%。再者,在导电柱边缘的区域中,与对照组的区域平均应力相比,实验组的区域平均应力可降低约45%。
由上述可知,相较于重新分配层全面地覆盖于基板上的封装结构及/或不具有缓冲层的封装结构,本发明的一些实施例中的封装结构100通过设置图案化的重新分配层110与缓冲层118,而能够大幅地改善或消除基板翘曲或封装结构受到损伤的问题。
再者,若是缓冲层118的材料与其周边材料的热膨胀系数不匹配,则当封装结构处于高温环境时,仍有可能发生基板翘曲或是脱层的问题。为了避免此一问题,可选择具有合适热膨胀系数的缓冲材料形成缓冲层118。此外,在一些实施例中,缓冲材料的热膨胀系数可大于模制化合物材料的热膨胀系数,则缓冲材料的热膨胀系数与其周边材料的热膨胀系数较为匹配,因而能够释放模制化合物材料产生的应力。举例而言,在一些实施例中,缓冲材料的热膨胀系数为30~70ppm/℃,且模制化合物材料的热膨胀系数为7~11ppm/℃。在一些实施例中,缓冲材料的热膨胀系数为35~60ppm/℃,且模制化合物材料的热膨胀系数为8~10ppm/℃。在一些实施例中,缓冲材料的热膨胀系数为40~50ppm/℃,且模制化合物材料的热膨胀系数为8.5~9.5ppm/℃。
此外,若是缓冲层118的高度太低,则无法充分地发挥吸收热应力的功能。反之,若是缓冲层118的高度太高,则不利于封装结构的薄型化。可配合图案化的重新分配层110的高度、管芯122与模制化合物层126的高度,而调整缓冲层118的高度。在一些实施例中,缓冲层118的高度可等于图案化的重新分配层110的高度、管芯122与模制化合物层126的高度总和,如图1G所绘示。在另一些实施例中,缓冲层118的高度可等于图案化的重新分配层110的高度与管芯122的高度总和。在另一些实施例中,缓冲层118的高度可大于图案化的重新分配层110的高度与管芯122的高度总和,并且小于图案化的重新分配层110的高度、管芯122与模制化合物层126的高度总和。
此外,若是导电柱116的高度大于缓冲层118的高度,则缓冲层118吸收热应力的效果会下降。另一方面,在一些实施例中,会在导电柱116的顶表面上方设置焊球(图中未绘示),以电连接至其他的结构或装置。导电柱116的顶表面有可能呈现向上凸起的圆弧状,若导电柱116大于缓冲层118的高度,则当设置焊球于导电柱116的顶表面上时,焊球的位置可能会产生偏移而未与导电柱116对准,并且焊球与导电柱116的连接部分容易产生裂缝,因而导致电连接失效。
在一些实施例中,导电柱116的高度等于缓冲层118的高度,如图1G所绘示。在这样的实施例中,可明显降低热应力且不会增加封装结构的厚度。在另一些实施例中,导电柱116的高度小于缓冲层118的高度,亦即,缓冲层118在对应导电柱116的位置上形成开口。在这样的实施例中,后续的焊球的一部分可流入位于导电柱116上方的开口中。如此一来,可有助于焊球与导电柱116的对准,并且可降低焊球与导电柱116的连接部分产生裂缝的机率,进而减少电连接失效,改善封装结构的可靠度。
此外,在一些实施例中,导电柱116与焊料凸块128直接接触,如图1G所绘示。由于导电柱116的宽度大于电连接部110b的宽度,因此,相较于由电连接部110b与焊料凸块128所形成的导电路径,由导电柱116与焊料凸块128所形成的导电路径具有较佳的导电性与散热性。更具体而言,由导电柱116与焊料凸块128所形成的导电路径,功率损耗小及信号干扰的程度轻微。因此,如图1G所绘示的封装结构100可适用于大功率信号或低频信号的电子装置。
图2为图1G的封装结构100的上视示意图,且图1G是沿着图2中的剖线AA’而绘制。请同时参照图2及图1G,在一些实施例中,通过化学机械研磨制作工艺移除多余的模制化合物材料,因此,导电柱116的顶表面与缓冲层118的顶表面被暴露而并未受到模制化合物层126的覆盖。换言之,模制化合物层126的顶表面、缓冲层118的顶表面及导电柱116的顶表面共平面,如图1G所绘示。如上所述,模制化合物层126的刚性较高,而缓冲层118较为柔软。因此,在封装结构100中,若能减少模制化合物层126的含量比例,或是增加缓冲层118的含量比例,则可改善封装结构100受到热应力时的翘曲或脱层的问题。在如图1G所绘示的实施例中,由于覆盖于缓冲层118上的模制化合物层126被移除,因此,在封装结构100的顶表面上产生热应力时,缓冲层118可有效地吸收热应力,而避免封装结构100发生翘曲或受到损伤。
图3为本发明的另一些实施例的封装结构100’的剖面示意图。图3与图1G相似,差别在于模制化合物层126覆盖于缓冲层118的顶表面,而暴露出导电柱116的顶表面。图3与图1G中相同的元件使用相同的标号表示。为了简化说明,关于相同于图1G的元件及其形成制作工艺步骤,在此不再赘述。
在一些实施例中,在形成模制化合物层126之后,可通过激光钻孔制作工艺,仅移除位于导电柱116上方的模制化合物层126。如此一来,模制化合物层126覆盖缓冲层118的顶表面,且具有开口125,并且在对应导电柱116的位置上形成开口125其中开口125暴露导电柱116的顶表面,如图3所绘示。在如图3所绘示的实施例中,由于封装结构100的顶表面大部分受到模制化合物层126的覆盖,因此,封装结构100的机械强度较高,可提供管芯122与图案化的重新分配层110较佳的保护。此外,如上所述,在对应导电柱116的位置上形成开口125,后续的焊球的一部分可流入开口125中。如此一来,可有助于焊球与导电柱116的对准,并且可降低焊球与导电柱116的连接部分产生裂缝的机率,进而减少电连接失效,改善封装结构的可靠度。
图4为本发明的另一些实施例的封装结构200的剖面示意图。图4与图3相似,差别在于使用模制化合物层126’取代模制化合物层126与底部填充物层124。图4与图3中相同的元件使用相同的标号表示。为了简化说明,关于相同于图3的元件及其形成制作工艺步骤,在此不再赘述。
如上所述,底部填充物层124的功能在于固定管芯122,且模制化合物层126的功能在于提供足够的机械强度。在一些实施例中,由于功能及所需求的特性不同,因此,使用不同的材料分别形成底部填充物层124与模制化合物层126。然而,若是底部填充物层124的热膨胀系数与模制化合物层126的热膨胀系数不匹配,可能有发生脱层的风险,而降低封装结构的可靠度。
在一些实施例中,可使用同一材料同时形成底部填充物层124与模制化合物层126,亦即,底部填充物层124的材料相同于模制化合物层126的材料。举例而言,可使用单一种材料形成模制化合物层126’,其中模制化合物层126’填入管芯122与图案化的重新分配层110之间的缝隙中,并且覆盖于缓冲层118及管芯122上,如图4所绘示。在这样的实施例中,由于模制化合物层126’是在单一步骤中使用单一材料所形成,因此可减少制作工艺步骤并降低制作工艺的复杂度,进而节省制作工艺的时间与成本。再者,由于不存在底部填充物层与模制化合物层的界面,因此可降低脱层的风险,进而改善封装结构的可靠度。
为了固定管芯并且提供足够的机械强度,模制化合物层126’可具有合适的刚性。在一些实施例中,模制化合物层126’的刚性可介于上述实施例中的底部填充物层124与模制化合物层126之间。举例而言,模制化合物层126’的材料可包括但不限于:高分子材料。
图5为本发明的另一些实施例的封装结构300的剖面示意图。图5与图3相似,差别在于静电防护环130设置于图案化的重新分配层110与缓冲层118之间。图5与图3中相同的元件使用相同的标号表示。为了简化说明,关于相同于图3的元件及其形成制作工艺步骤,在此不再赘述。
在一些实施例中,可在同一制作工艺步骤中使用相同材料同时形成导电柱116与静电防护环130。举例而言,在图案化光致抗蚀剂层114的步骤(如图1C所绘示)中,除了用以形成导电柱116的开口之外,可在图案化的重新分配层110边缘额外地形成环绕图案化的重新分配层110的开口,并将导电材料填入此开口中,以形成包围图案化的重新分配层110的静电防护环130。形成静电防护环130的材料与制作工艺可与形成导电柱116的材料与制作工艺相同,在此不再赘述。
请参照图5,静电防护环130的侧壁直接接触图案化的重新分配层110的侧壁。在这样的实施例中,由于静电防护环130是由导电性佳的材料所形成,因此,可通过静电防护环130将可能累积于图案化的重新分配层110的电荷传导至封装结构之外,进而能够避免图案化的重新分配层110及其上方的管芯122受到电磁干扰(electromagnetic interference,EMI)。
此外,由于可在同一制作工艺步骤中使用相同材料同时形成导电柱116与静电防护环130。因此,不需要增加制作工艺步骤及成本,即可形成具有静电防护环130的封装结构300。
图6为本发明的另一些实施例的封装结构400的剖面示意图。图6与图3相似,差别在于封装结构400具有设置于图案化的重新分配层110之中的缓冲区118*。图6与图3中相同的元件使用相同的标号表示。为了简化说明,关于相同于图3的元件及其形成制作工艺步骤,在此不再赘述。
在一些实施例中,图案化的重新分配层110可包括一个或多个开口,且可将缓冲材料的一部分填入图案化的重新分配层110的开口中,以形成缓冲区118*,如图6所绘示。在一些实施例中,可在图案化每一层介电层110a的同时,在预定形成缓冲区118*的位置形成开口。接着,在形成电连接部110b时,将掩模材料填入预定形成缓冲区118*的开口。当形成图案化的重新分配层110之后,移除掩模材料,并在形成缓冲层118的步骤中,将缓冲材料一并填入上述开口中,以形成缓冲区118*。在另一些实施例中,可在形成图案化的重新分配层110之后,在预定形成缓冲区118*的位置形成开口。之后,在形成缓冲层118的步骤中,将缓冲材料一并填入此开口中,以形成缓冲区118*。
在如图6所绘示的实施例中,由于形成缓冲区118*,图案化的重新分配层110被分割成多个面积较小的区域。对这样的封装结构而言,当产生热应力时,在图案化的重新分配层110中传导的热应力会传导至缓冲区118*中,而缓冲区118*会吸收一部分的热应力。经过多个缓冲区118*的吸收之后,传导至图案化的重新分配层110之外的热应力已被降低。如此一来,可更进一步改善基板的翘曲程度,也可降低封装结构受到损伤的可能性。
此外,由于可在同一制作工艺步骤中使用相同材料同时形成缓冲层118与缓冲区118*。因此,不会对制作工艺步骤及成本造成太大的影响。
图7为本发明的另一些实施例的封装结构500的剖面示意图。图7与图3相似,差别在于底部填充物层124的顶表面与管芯122的顶表面共平面。图7与图3中相同的元件使用相同的标号表示。为了简化说明,关于相同于图3的元件及其形成制作工艺步骤,在此不再赘述。
如上所述,在一些实施例中,使用不同的材料分别形成底部填充物层124与模制化合物层126。然而,若是底部填充物层124的热膨胀系数与模制化合物层126的热膨胀系数不匹配,可能会有发生脱层的风险,而降低封装结构的可靠度。另一方面,因热膨胀系数不匹配而产生的热应力通常会沿着不同材料的交界面传导。当使用不同的材料分别形成底部填充物层124与模制化合物层126时,若是底部填充物层124的顶表面(亦即,底部填充物层124与模制化合物层126的交界面)与管芯122的底表面共平面,则所产生的热应力会沿着管芯122的底表面传导到焊球120。如此一来,热应力将有可能破坏管芯122与焊球120的物理性连接,进而导致管芯122脱落。
在如图7所绘示的实施例中,底部填充物层124的顶表面(亦即,底部填充物层124与模制化合物层126的交界面)与管芯122的顶表面共平面。因此,即使因底部填充物层124与模制化合物层126的热膨胀系数不匹配而产生热应力,此热应力会沿着底部填充物层124与模制化合物层126的交界面传导至管芯122的顶表面,而不会对管芯122与焊球120的物理性连接造成不良的影响,因而可避免管芯122脱落,改善封装结构的可靠度及良率。
图8为本发明的另一些实施例的封装结构600的剖面示意图。图8与图6相似,差别在于底部填充物层124的顶表面与管芯122的顶表面共平面。图8与图6中相同的元件使用相同的标号表示。为了简化说明,关于相同于图6的元件及其形成制作工艺步骤,在此不再赘述。
请同时参照图6及图8,相似于图6所绘示的封装结构400,封装结构600具有设置于图案化的重新分配层110之中的缓冲区118*。再者,请同时参照图7及图8,相似于图7所绘示的封装结构500,在封装结构600中,底部填充物层124的顶表面与管芯122的顶表面共平面。由此可知,如图8所绘示的封装结构600能够同时具有封装结构400与封装结构500的特性。封装结构400与封装结构500的特性已详述如上,在此不再赘述。
图9为本发明的另一些实施例的封装结构700的剖面示意图。图9与图5相似,差别在于底部填充物层124的顶表面与管芯122的顶表面共平面。图9与图5中相同的元件使用相同的标号表示。为了简化说明,关于相同于图5的元件及其形成制作工艺步骤,在此不再赘述。
请同时参照图5及图9,相似于图5所绘示的封装结构300,封装结构700具有设置于图案化的重新分配层110与缓冲层118之间的静电防护环130。再者,请同时参照图7及图9,相似于图7所绘示的封装结构500,在封装结构700中,底部填充物层124的顶表面与管芯122的顶表面共平面。由此可知,如图9所绘示的封装结构700能够同时具有封装结构300与封装结构500的特性。封装结构300与封装结构500的特性已详述如上,在此不再赘述。
图10为本发明的另一些实施例的封装结构800的剖面示意图。图10与图9相似,差别在于封装结构800具有设置于图案化的重新分配层110之中的缓冲区118*。图10与图9中相同的元件使用相同的标号表示。为了简化说明,关于相同于图9的元件及其形成制作工艺步骤,在此不再赘述。
请同时参照图5及图10,相似于图5所绘示的封装结构300,封装结构800具有设置于图案化的重新分配层110与缓冲层118之间的静电防护环130。再者,请同时参照图6及图10,相似于图6所绘示的封装结构400,封装结构800具有设置于图案化的重新分配层110之中的缓冲区118*。此外,请同时参照图7及图10,相似于图7所绘示的封装结构500,在封装结构800中,底部填充物层124的顶表面与管芯122的顶表面共平面。由此可知,如图10所绘示的封装结构800能够同时具有封装结构300、封装结构400与封装结构500的特性。封装结构300、封装结构400与封装结构500的特性已详述如上,在此不再赘述。
在一些实施例中,一种封装结构被提供。此封装结构包括形成于基板上的图案化的重新分配层。此封装结构也包括形成于图案化的重新分配层的管芯及底部填充物层。此底部填充物层直接接触图案化的重新分配层与管芯。此封装结构也包括由缓冲材料所形成的缓冲层。此缓冲层形成于基板上且直接接触图案化的重新分配层的侧壁。此封装结构也包括由模制化合物材料所形成的模制化合物层。此模制化合物层形成于底部填充物层、管芯及缓冲层上。上述模制化合物材料的杨氏系数大于上述缓冲材料的杨氏系数。
在另一些实施例中,一种封装结构被提供。此封装结构包括形成于基板上的图案化的重新分配层。此封装结构也包括形成于图案化的重新分配层的管芯及底部填充物层。此底部填充物层直接接触图案化的重新分配层与管芯。此封装结构也包括包围图案化的重新分配层的静电防护环,且静电防护环的侧壁直接接触图案化的重新分配层的侧壁;此封装结构也包括由缓冲材料所形成的缓冲层。此缓冲层形成于基板上且包围静电防护环。此封装结构也包括由模制化合物材料所形成的模制化合物层。此模制化合物层形成于底部填充物层、管芯及缓冲层上。上述模制化合物材料的杨氏系数大于上述缓冲材料的杨氏系数。
在一些实施例中,一种封装结构的形成方法被提供。此方法包括形成图案化的重新分配层于基板上。此方法也包括形成管芯及底部填充物层于图案化的重新分配层上。此底部填充物层直接接触图案化的重新分配层与管芯。此方法也包括在形成图案化的重新分配层之后,利用缓冲材料形成缓冲层。此缓冲层形成于基板上,且直接接触图案化的重新分配层的侧壁。此方法也包括形成模制化合物层于底部填充物层、管芯及缓冲层上,且此模制化合物层由模制化合物材料所形成。上述模制化合物材料的杨氏系数大于上述缓冲材料的杨氏系数。
在另一些实施例中,一种封装结构的形成方法被提供。此方法包括形成图案化的重新分配层于基板上。此方法也包括形成管芯及底部填充物层于图案化的重新分配层上。此底部填充物层直接接触图案化的重新分配层与管芯。此方法也包括在形成图案化的重新分配层之后,形成导电柱于基板上。此导电柱并未直接接触图案化的重新分配层。此方法也包括形成静电防护环,以包围图案化的重新分配层,且静电防护环的侧壁直接接触图案化的重新分配层的侧壁。此方法也包括利用缓冲材料形成缓冲层。此缓冲层形成于基板上,且包围静电防护环。此方法也包括形成模制化合物层于底部填充物层、管芯及缓冲层上,且此模制化合物层由模制化合物材料所形成。上述模制化合物材料的杨氏系数大于上述缓冲材料的杨氏系数。
综上所述,本发明实施例所提供的封装结构及其形成方法至少包括:
(1)封装结构的重新分配层经过图案化,并未全面地覆盖于基板之上,因此,当产生热应力时,热应力不会连续性地传导至基板的整个表面上。如此一来,可改善基板的翘曲程度,也可降低封装结构受到损伤的可能性。
(2)封装结构具有可吸收应力的缓冲层,此缓冲层设置于图案化的重新分配层与导电柱之间,并且直接接触图案化的重新分配层的侧壁与导电柱的侧壁。相较于重新分配层与导电柱,缓冲层所使用的缓冲材料是柔软性优异的材料。因此,当热应力传导至缓冲层时,缓冲层会吸收大部分的热应力,而使传导至导电柱的热应力大幅降低。如此一来,可进一步改善基板的翘曲程度,也可进一步降低封装结构受到损伤的可能性。
(3)使导电柱与焊料凸块直接接触而形成的导电路径具有良好的导电性与散热性。由于这样的导电路径功率损耗小及信号干扰的程度轻微,因此,可适用于大功率信号或低频信号的电子装置。
(4)可使缓冲层或模制化合物层在对应导电柱的位置上形成开口,让后续的焊球的一部分可流入此开口中。如此一来,可有助于焊球与导电柱的对准,并且可降低焊球与导电柱的连接部分产生裂缝的机率,进而减少电连接失效,改善封装结构的可靠度。
(5)可使用同一材料同时形成底部填充物层与模制化合物层,可减少制作工艺步骤并降低制作工艺的复杂度,进而节省制作工艺的时间与成本。再者,由于不存在底部填充物层与模制化合物层的界面,因此可降低脱层的风险,进而改善封装结构的可靠度。
(6)可在图案化的重新分配层与缓冲层之间设置静电防护环,由此能够避免图案化的重新分配层及其上方的管芯受到电磁干扰。再者,由于可在同一制作工艺步骤中使用相同材料同时形成导电柱与静电防护环。因此,不会增加制作工艺步骤及成本。
(7)可将缓冲材料的一部分填入图案化的重新分配层的开口中,由此将图案化的重新分配层分割成多个面积较小的区域。如此一来,当产生热应力时,在图案化的重新分配层中传导的热应力会经过多次的吸收,因此可大幅降低传导至图案化的重新分配层之外的热应力,可更进一步改善基板的翘曲程度,也可降低封装结构受到损伤的可能性。
(8)可使底部填充物层的顶表面(亦即,底部填充物层与模制化合物层的交界面)与管芯的顶表面共平面,由此避免热应力会沿着管芯的底表面传导到焊球,进而可避免管芯脱落,改善封装结构的可靠度及良率。
虽然结合以上数个优选实施例公开了本发明,然而其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,可作任意的更动与润饰,因此本发明的保护范围应当以附上的权利要求所界定的为准。

Claims (18)

1.一种封装结构,其特征在于,包括:
图案化的重新分配层,形成于一基板上;
管芯,形成于该图案化的重新分配层上;
底部填充物层,形成于该图案化的重新分配层上,其中该底部填充物层直接接触该图案化的重新分配层与该管芯;
缓冲层,形成于该基板上且直接接触该图案化的重新分配层的一侧壁,其中该缓冲层由一缓冲材料所形成;以及
模制化合物层,形成于该底部填充物层及该管芯上,且该模制化合物层由一模制化合物材料所形成,其中该模制化合物材料的杨氏系数大于该缓冲材料的杨氏系数。
2.如权利要求1所述的封装结构,还包括:
导电柱,形成于该基板上,其中该导电柱并未直接接触该图案化的重新分配层,且该导电柱与该缓冲层的一侧壁直接接触;以及
焊料凸块,形成于该基板的一开口中且与该导电柱接触。
3.如权利要求1所述的封装结构,其中该缓冲材料的杨氏系数为1.5~4GPa,且缓冲材料的热膨胀系数为30~70ppm/℃。
4.如权利要求1所述的封装结构,其中该缓冲材料的热膨胀系数大于该模制化合物材料的热膨胀系数。
5.如权利要求2所述的封装结构,其中该缓冲层的高度大于或等于该图案化的重新分配层的高度与该管芯的高度总和。
6.如权利要求2所述的封装结构,其中该导电柱的高度小于或等于该缓冲层的高度。
7.如权利要求2所述的封装结构,其中该模制化合物层的一顶表面、该缓冲层的一顶表面及该导电柱的一顶表面共平面。
8.如权利要求2所述的封装结构,其中该模制化合物层覆盖该缓冲层的一顶表面且具有一开口,其中该开口暴露该导电柱的一顶表面。
9.如权利要求1所述的封装结构,其中该底部填充物层由一底部填充物材料所形成,且其中该底部填充物层的材料、该模制化合物层的材料与该缓冲层的材料彼此互不相同。
10.如权利要求9所述的封装结构,其中该底部填充物材料相同于该模制化合物材料。
11.如权利要求1所述的封装结构,其中该图案化的重新分配层包括一开口,且该缓冲材料的一部分填入该图案化的重新分配层的该开口中,而形成一缓冲区。
12.如权利要求1或11所述的封装结构,其中该底部填充物层的一顶表面与该管芯的一顶表面共平面。
13.一种封装结构,其特征在于,包括:
图案化的重新分配层,形成于一基板上;
管芯,形成于该图案化的重新分配层上;
底部填充物层,形成于该图案化的重新分配层上,其中该底部填充物层直接接触该图案化的重新分配层与该管芯;
静电防护环,包围该图案化的重新分配层,且该静电防护环的一侧壁直接接触该图案化的重新分配层的一侧壁;
缓冲层,形成于该基板上且包围该静电防护环,其中该缓冲层由一缓冲材料所形成;以及
模制化合物层,形成于该底部填充物层、该管芯及该缓冲层上,且该模制化合物层由一模制化合物材料所形成,其中该模制化合物材料的杨氏系数大于该缓冲材料的杨氏系数。
14.如权利要求13所述的封装结构,其中
该图案化的重新分配层包括一开口,且该缓冲材料的一部分填入该图案化的重新分配层的该开口中,而形成一缓冲区;以及
该底部填充物层的该顶表面与该管芯的一顶表面共平面。
15.一种封装结构的形成方法,其特征在于,包括:
形成一图案化的重新分配层于一基板上;
形成一管芯于该图案化的重新分配层上;
形成一底部填充物层于该图案化的重新分配层上,其中该底部填充物层直接接触该图案化的重新分配层与该管芯;
在形成该图案化的重新分配层之后,形成一缓冲层于该基板上且直接接触该图案化的重新分配层的一侧壁,其中该缓冲层由一缓冲材料所形成;以及
形成一模制化合物层于该底部填充物层及该管芯上,且该模制化合物层由一模制化合物材料所形成,其中该模制化合物材料的杨氏系数大于该缓冲材料的杨氏系数。
16.如权利要求15所述的封装结构的形成方法,还包括:
在形成该图案化的重新分配层之后,形成一导电柱于该基板上,其中该导电柱并未直接接触该图案化的重新分配层;
形成该缓冲层于该基板上,其中该缓冲层直接接触该图案化的重新分配层的一侧壁与该导电柱的一侧壁;以及
形成一焊料凸块于该基板的该开口中,其中该焊料凸块与该导电柱接触。
17.一种封装结构的形成方法,其特征在于,包括:
形成一图案化的重新分配层于一基板上;
形成一管芯于该图案化的重新分配层上;
形成一底部填充物层于该图案化的重新分配层上,其中该底部填充物层直接接触该图案化的重新分配层与该管芯;
在形成该图案化的重新分配层之后,形成一导电柱于该基板上,其中该导电柱并未直接接触该图案化的重新分配层;
形成一静电防护环,包围该图案化的重新分配层,且该静电防护环的一侧壁直接接触该图案化的重新分配层的一侧壁;
形成一缓冲层于该基板上且包围该静电防护环,其中该缓冲层接触该导电柱的一侧壁且该缓冲层由一缓冲材料所形成;以及
形成一模制化合物层于该底部填充物层、该管芯及该缓冲层上,且该模制化合物层由一模制化合物材料所形成,其中该模制化合物材料的杨氏系数大于该缓冲材料的杨氏系数。
18.如权利要求17所述的封装结构的形成方法,其中该导电柱与该静电防护环为相同材料,且在同一步骤中形成。
CN201711433328.2A 2017-12-26 2017-12-26 封装结构及其形成方法 Pending CN109962038A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711433328.2A CN109962038A (zh) 2017-12-26 2017-12-26 封装结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711433328.2A CN109962038A (zh) 2017-12-26 2017-12-26 封装结构及其形成方法

Publications (1)

Publication Number Publication Date
CN109962038A true CN109962038A (zh) 2019-07-02

Family

ID=67022176

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711433328.2A Pending CN109962038A (zh) 2017-12-26 2017-12-26 封装结构及其形成方法

Country Status (1)

Country Link
CN (1) CN109962038A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020172021A1 (en) * 2001-02-28 2002-11-21 Takuji Seri Multi-layer wiring substrate
CN1996575A (zh) * 2005-12-31 2007-07-11 财团法人工业技术研究院 芯片封装结构与芯片封装工艺
CN103400829A (zh) * 2012-08-01 2013-11-20 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN106129020A (zh) * 2015-05-05 2016-11-16 联发科技股份有限公司 半导体封装结构
US9741690B1 (en) * 2016-09-09 2017-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layers in semiconductor packages and methods of forming same
CN107154391A (zh) * 2016-03-03 2017-09-12 美光科技公司 半导体封装

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020172021A1 (en) * 2001-02-28 2002-11-21 Takuji Seri Multi-layer wiring substrate
CN1996575A (zh) * 2005-12-31 2007-07-11 财团法人工业技术研究院 芯片封装结构与芯片封装工艺
CN103400829A (zh) * 2012-08-01 2013-11-20 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN106129020A (zh) * 2015-05-05 2016-11-16 联发科技股份有限公司 半导体封装结构
CN107154391A (zh) * 2016-03-03 2017-09-12 美光科技公司 半导体封装
US9741690B1 (en) * 2016-09-09 2017-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layers in semiconductor packages and methods of forming same

Similar Documents

Publication Publication Date Title
US20230335539A1 (en) Package structure with dummy die
CN106653703B (zh) 封装上封装构件
CN102832181B (zh) 芯片尺寸封装件
US10163817B2 (en) Semiconductor device structure comprising a plurality of metal oxide fibers and method for forming the same
US11923318B2 (en) Method of manufacturing semiconductor package
CN109937476A (zh) 晶片级封装和方法
CN106992160A (zh) 封装的半导体器件以及封装方法
TW201813017A (zh) 晶片封裝結構
TWI733049B (zh) 半導體封裝及其製造方法
JP2008252087A (ja) 半導体装置パッケージ構造及びその方法
US11682619B2 (en) Package component, semiconductor package and manufacturing method thereof
US11114311B2 (en) Chip package structure and method for forming the same
KR102238309B1 (ko) 반도체 디바이스 및 그 제조 방법
US20230092242A1 (en) Dielectric layer separating a metal pad of a through glass via from a surface of the glass
TWI795187B (zh) 半導體封裝結構及其形成方法
TW202117966A (zh) 半導體元件及其形成方法
WO2022052072A1 (zh) 一种扇出型封装结构及其制备方法
US20250029911A1 (en) Manufacturing method of semiconductor substrate
TWI897126B (zh) 半導體封裝用基板、半導體封裝件以及半導體封裝用基板製造方法
TWI660473B (zh) 封裝結構及其形成方法
US20240047408A1 (en) Semiconductor package with a stacked film structure to reduce cracking and delamination and methods of making the same
CN109962038A (zh) 封装结构及其形成方法
CN110828430A (zh) 一种封装结构及其制备方法
US8051557B2 (en) Substrate with multi-layer interconnection structure and method of manufacturing the same
US20070145587A1 (en) Substrate with multi-layer interconnection structure and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190702

WD01 Invention patent application deemed withdrawn after publication