TWI653729B - 積體電路及其製作方法 - Google Patents

Abstract

一種積體電路結構包括閘極結構集合、第一導電結構、通孔第一集合及通孔第二集合以及導電結構第一集合。閘極結構集合位於第一層級處。第一導電結構在第一方向上延伸、與閘極結構集合交疊且位於第二層級處。通孔第一集合位於閘極結構集合與第一導電結構之間。通孔第一集合將閘極結構集合耦合至第一導電結構。導電結構第一集合在第二方向上延伸、與第一導電結構交疊且位於第三層級處。通孔第二集合將導電結構第一集合耦合至第一導電結構，且位於導電結構第一集合與第一導電結構之間。

Description

積體電路及其製作方法

本發明的實施例是有關於一種積體電路及其製作方法。

在諸多積體電路(integrated circuit，IC)中，使用電源軌條(power rail)將電力分配至在基底中形成的各功能性電路元件。經常使用位於電源軌條與電源條帶(power strap)之間的金屬層將電力遞送至電源軌條，所述金屬條帶位於所述電源軌條的層級(level)上方的層級處。

包括此類金屬層的積體電路結構的電阻可影響電力遞送效率、熱產生及電遷移(electromigration，EM)敏感性。金屬層的佈線亦可影響對通向功能性電路元件的附加電連接的佈線。

一種積體電路結構，包括閘極結構集合、第一導電結構、通孔第一集合、導電結構第一集合以及通孔第二集合。閘極結構集合位於第一層級處，所述閘極結構集合中的每一閘極在第一方 向上彼此分隔開且在與所述第一方向不同的第二方向上延伸。第一導電結構在所述第一方向上延伸、與所述閘極結構集合交疊且位於第二層級處。通孔第一集合位於所述閘極結構集合與所述第一導電結構之間，所述通孔第一集合中的每一通孔位於所述第一導電結構與所述閘極結構集合中的每一閘極交疊之處，且所述通孔第一集合將所述閘極結構集合耦合至所述第一導電結構。導電結構第一集合在所述第二方向上延伸、與所述第一導電結構交疊且位於第三層級處，所述導電結構第一集合中的每一導電結構在所述第一方向上彼此分隔開且位於所述閘極結構集合中的一對閘極之間。通孔第二集合位於所述導電結構第一集合與所述第一導電結構之間，所述通孔第二集合中的每一通孔位於所述導電結構第一集合與所述第一導電結構交疊之處，且所述通孔第二集合將所述導電結構第一集合耦合至所述第一導電結構。

一種積體電路結構，包括導電結構第一集合、導電結構第二集合、通孔第一集合、導電結構第三集合以及通孔第二集合導電結構第一集合，在第一方向上延伸、位於第一層級處，且所述導電結構第一集合中的每一導電結構在與所述第一方向不同的第二方向上彼此分隔開。導電結構第二集合在所述第二方向上延伸、與所述導電結構第一集合交疊、位於與所述第一層級不同的第二層級處，且所述導電結構第二集合中的每一導電結構在所述第一方向上彼此分隔開。通孔第一集合位於所述導電結構第二集合與所述導電結構第一集合之間，所述通孔第一集合將所述導電 結構第二集合耦合至所述導電結構第一集合，且所述通孔第一集合中的每一通孔位於所述導電結構第二集合中的每一導電結構與所述導電結構第一集合中的每一導電結構交疊之處。導電結構第三集合在所述第一方向上延伸、與所述導電結構第二集合交疊、覆蓋所述導電結構第一集合的一部分、位於與所述第一層級及所述第二層級不同的第三層級處，所述導電結構第三集合中的每一導電結構在所述第二方向上彼此分隔開。通孔第二集合位於所述導電結構第三集合與所述導電結構第二集合之間，所述通孔第二集合將所述導電結構第三集合耦合至所述導電結構第二集合，且所述通孔第二集合中的每一通孔位於所述導電結構第三集合中的每一導電結構與所述導電結構第二集合中的每一導電結構交疊之處。

一種製作積體電路結構的方法，所述方法包括：將導電結構佈局圖案第一集合放置於第一佈局層級上，所述導電結構佈局圖案第一集合對應於製作積體電路結構的導電結構第一集合，所述導電結構佈局圖案第一集合在第一方向上延伸，所述導電結構佈局圖案第一集合中的每一導電結構佈局圖案在與所述第一方向不同的第二方向上彼此分隔開；將導電結構佈局圖案第二集合放置於與所述第一佈局層級不同的第二佈局層級上，所述導電結構佈局圖案第二集合對應於製作所述積體電路結構的導電結構第二集合，所述導電結構佈局圖案第二集合在所述第二方向上延伸、與所述導電結構佈局圖案第一集合交疊，且所述導電結構佈 局圖案第二集合中的每一導電結構佈局圖案在所述第一方向上彼此分隔開；將通孔佈局圖案第一集合放置於所述導電結構佈局圖案第二集合與所述導電結構佈局圖案第一集合之間，所述通孔佈局圖案第一集合對應於製作通孔第一集合，所述通孔第一集合將所述導電結構第二集合耦合至所述導電結構第一集合，且所述通孔佈局圖案第一集合中的每一通孔佈局圖案位於所述導電結構佈局圖案第二集合中的每一導電結構佈局圖案與所述導電結構佈局圖案第一集合中的每一導電結構佈局圖案交疊之處，其中以上各所述佈局圖案中的至少一者儲存於非暫時性電腦可讀取媒體上，且以上各所述操作中的至少一者是由硬體處理器執行；以及基於所述積體電路結構的以上各所述佈局圖案中的至少一者來製造所述積體電路結構。

100、300、400、500、600、700、800、900、1000、1100、1300、1400、1500、1600、1700、1800、1900、2000A、2000B、2000C、2000D、2100A、2100B、2200、2300A、2300B、2300C、2300D、2500A、2500B、2600A、2600B、2600C、2600D、2700A、2700B、2700C、2700D‧‧‧佈局設計

101、1101‧‧‧標準胞元

102a、102b、102c、102d、102e、102f、102g、102h、102i、102j、102k、102l、...、102n‧‧‧閘極佈局圖案

104、3028‧‧‧閘極佈局圖案集合

106‧‧‧第一導電結構佈局圖案

108a、108b、708a、908b、1708a、1908b、2102a、2102b、2102c‧‧‧軌條佈局圖案

110a、110b、110c、...、110k、1101、118a、118b、124a、124b、130a、130b、318a、318b、324a、324b、330a、330b、418a、418b、418c、424a、424b、424c、430a、430b、430c、618a、624a、630a、 718a、718b、718c、724a、724b、724c、730a、730b、730c、918c、924c、930c、1018b、1018c、1024b、1024c、1030b、1030c、1118a、1118b、1118c、1118d、1124a、1124b、1124c、1124d、1130a、1130b、1130c、1130d、1318e、1318f、1324e、1324f、1330e、1330f、1418g、1418h、1424g、1424h、1430g、1430h、1518i、1518j、1524i、1524j、1530i、1530j、1618k、1618l、1624k、1624l、1630k、1630l、1718a、1718b、1718c、1718d、1718e、1718f、1724a、1724b、1724c、1724d、1724e、1724f、1730a、1730b、1730c、1730d、1730e、1730f、1918a、1918b、1918c、1918d、1924a、1924b、1924c、1924d、1930a、1930b、1930c、1930d、2004a、2004a’、2004b、2004c、2004d、2010a、2010c、2010b、2010d、2104a、2104b、2104c、2110a、2110b、2110c、2120a、2120b、2120c、2202a、2202b、2202c、2202d、2202e、2202f、2202g、2202g’、2202h、2202h’、2310a、2310b、2310c、2310d‧‧‧通孔佈局圖案

112‧‧‧通孔佈局圖案第一集合/通孔佈局圖案集合/通孔佈局圖案

114a、114b、1106a、1106b、1122a、1122b、2614e、2714a、2714b、2714c、2714d、2714e、2714f‧‧‧導電結構佈局圖案

1114a、1114b、1128a、1128b‧‧‧導電結構佈局圖案

122‧‧‧第二導電結構佈局圖案

128a、128b、140a、140b、140c、...、140k、1401、314a、314b、328a、328b、414a、414b、414c、428a、428b、428c、614a、628a、714a、714b、714c、728a、728b、728c、914c、928c、1014b、1014c、 1028b、1028c、1314c、1328c、1414d、1428d、1514e、1528e、1614f、1628f、1706a、1706b、1714a、1714b、1714c、1722a、1722b、1728a、1728b、1728c、1906a、1906b、1914a、1914b、1922a、1922b、1928a、1928b、2006a、2006b、2006c、2006d、2012a、2012b、2012c、2012d、2106a、2106b、2106c、2112a、2112b、2112c、2122a、2122b、2122c、2204a、2204b、2204d、2204g’、2210a、2210b、2210c、2210d、2210e、2514a、2514b、2514c、2514d、2614a、2614b、2614c、2614d、140‧‧‧導電結構佈局圖案集合

200、1200、2400‧‧‧積體電路結構/積體電路

202‧‧‧閘極集合

202a、202b、202c、...、202e、202f、202g‧‧‧閘極

204a、204b、204c、...、204e、204f、204g‧‧‧觸點

206‧‧‧第一導電結構

208a、208b‧‧‧軌條

212a、212b、212c、...、212e、212f、212g、218a、218b、224a、224b、230a、230b、2402d、2402d’、2404a、2404a’、2450a、2450b、2450c、2450d‧‧‧通孔

214a、214b、228a、228b、1206a、1206b、1214a、1214b、1222a、1222b、1228a、1228b‧‧‧導電結構

222‧‧‧第二導電結構

702、1702‧‧‧第一線

704a、1704a‧‧‧第一部分

704b、1704b‧‧‧第二部分

706‧‧‧第三導電結構佈局圖案

722‧‧‧第四導電結構佈局圖案

902、1902‧‧‧第二線

904c、1904c‧‧‧第三部分

906‧‧‧第五導電結構佈局圖案

922‧‧‧第六導電結構佈局圖案

1218a、1218b、1218c、1224a、1224b、1224c、1230a、1230b、1230c‧‧‧通孔結構/通孔

1940‧‧‧中心線

2002a、2002b、2002c、2002d‧‧‧胞元佈局圖案/胞元

2008a、2008b、2008c、2008d、2014a、2014b、2014c、2014d、2108a、2108b、2108c、2114a、2114b、2114c、2124a、2124b、2124c‧‧‧電源柱佈局圖案/電源柱圖案

2014a’‧‧‧電源柱佈局圖案

2103‧‧‧電源柱佈局圖案集合

2130a、2130b、2130c、2130d、2130e、2130f、2130g、2130h、2132a、2132b、2132c、2132d、2132e、2132f、2132g、2132h、2132i、2132j、2134a、2134b、2134c、2134d、2134e、2134f、2134g、2134h、2330a、2330b、2332a、2332b‧‧‧電流路徑

2201a、2201b‧‧‧胞元

2204c、2204e’‧‧‧導電結構佈局圖案/導電特徵佈局圖案/電源柱 佈局圖案/電源柱佈局圖案集合

2204c’、2204e‧‧‧導電結構佈局圖案/電源柱佈局圖案/電源柱佈局圖案集合

2204f‧‧‧導電結構佈局圖案/電源柱佈局圖案

2302、2304、2602A、2602B、2604A、2604B、2702A、2702B、2704A、2704B‧‧‧源極導電結構佈局圖案

2320a、2320b‧‧‧金屬擴散佈局圖案

2330、2332、2530、2532、2630a、2630b、2630c、2632a、2632b、2632d、2730a、2730b、2730c、2732a、2732b、2732d‧‧‧電流路徑/電流路徑集合

2340a、2340b‧‧‧氧化物界定佈局圖案

2350‧‧‧線

2402、2404‧‧‧源極導電結構

2402a、2402b‧‧‧軌條結構/軌條/導電結構

2404c、2404c’、2410d‧‧‧導電結構

2410b‧‧‧電源柱結構/導電結構

2420a、2420b‧‧‧金屬擴散區

2440a、2440b‧‧‧氧化物界定區

2502、2504、2602C、2604D、2702C、2704D‧‧‧源極導電結構佈局圖案

2800、2900‧‧‧方法

2802、2804、2806、2808、2810、2812、2814、2816、2902、 2904、2906、2908、2910、2912、2914、2916、2918、2920、2922、2924‧‧‧操作

3000‧‧‧系統

3002‧‧‧處理器

3004‧‧‧非暫時性電腦可讀取儲存媒體/電腦可讀取儲存媒體/儲存媒體/電腦可讀取媒體/電腦媒體

3006‧‧‧電腦程式碼

3007‧‧‧指令

3008‧‧‧匯流排

3010‧‧‧輸入/輸出介面

3012‧‧‧網路介面

3014‧‧‧網路

3016‧‧‧佈局設計

3018‧‧‧導電結構佈局圖案第一集合

3020‧‧‧導電結構佈局圖案第二集合

3022‧‧‧導電結構佈局圖案第三集合

3024‧‧‧導電結構佈局圖案第四集合

3026‧‧‧導電結構佈局圖案第五集合

3030‧‧‧至少一個通孔佈局圖案集合

3032‧‧‧軌條佈局圖案集合

3034‧‧‧使用者介面

A-A’、B-B’、C-C’、D-D’、E-E’‧‧‧平面

H1、H2、H3‧‧‧高度

M0‧‧‧金屬0層級

M1‧‧‧金屬1層級

M2‧‧‧金屬2層級

M3‧‧‧金屬3層級

MD‧‧‧金屬擴散層級

MP‧‧‧多晶體上金屬層級

OD‧‧‧氧化物界定層級

P1‧‧‧間距

V0‧‧‧通孔0層級

V1‧‧‧通孔1層級

V2‧‧‧通孔2層級

VC‧‧‧通孔觸點層級

VDD‧‧‧第一供電電壓

VSS‧‧‧第二供電電壓

X‧‧‧第一方向

Y‧‧‧第二方向

結合附圖閱讀以下詳細說明，會最佳地理解本發明的各態樣。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。

圖1是根據一些實施例的積體電路結構的佈局設計的圖。

圖2A及圖2B是根據一些實施例的積體電路結構的圖。

圖3是根據一些實施例的佈局設計的圖。

圖4是根據一些實施例的積體電路結構的佈局設計的圖。

圖5是根據一些實施例的積體電路結構的佈局設計的圖。

圖6是根據一些實施例的積體電路結構的佈局設計的圖。

圖7是根據一些實施例的積體電路結構的佈局設計的圖。

圖8是根據一些實施例的積體電路結構的佈局設計的圖。

圖9是根據一些實施例的積體電路結構的佈局設計的圖。

圖10是根據一些實施例的積體電路結構的佈局設計的圖。

圖11是根據一些實施例的積體電路結構的佈局設計的圖。

圖12A及圖12B是根據一些實施例的積體電路結構的圖。

圖13是根據一些實施例的積體電路結構的佈局設計的圖。

圖14是根據一些實施例的積體電路結構的佈局設計的圖。

圖15是根據一些實施例的積體電路結構的佈局設計的圖。

圖16是根據一些實施例的積體電路結構的佈局設計的圖。

圖17是根據一些實施例的積體電路結構的佈局設計的圖。

圖18是根據一些實施例的積體電路結構的佈局設計的圖。

圖19是根據一些實施例的積體電路結構的佈局設計的圖。

圖20A至圖20D是根據一些實施例的積體電路結構的佈局設計的圖。

圖21A是根據一些實施例的積體電路結構的佈局設計的圖。

圖21B是根據一些實施例的積體電路結構的佈局設計的圖。

圖22是根據一些實施例的積體電路結構的佈局設計的圖。

圖23A是根據一些實施例的積體電路結構的佈局設計的圖。

圖23B是根據一些實施例的積體電路結構的佈局設計的圖。

圖23C是根據一些實施例的積體電路結構的佈局設計的圖。

圖23D是根據一些實施例的積體電路結構的佈局設計的圖。

圖24是根據一些實施例的積體電路結構的圖。

圖25A是根據一些實施例的積體電路結構的佈局設計的圖。

圖25B是根據一些實施例的積體電路結構的佈局設計的圖。

圖26A是根據一些實施例的積體電路結構的佈局設計的圖。

圖26B是根據一些實施例的積體電路結構的佈局設計的圖。

圖26C是根據一些實施例的積體電路結構的佈局設計的圖。

圖26D是根據一些實施例的積體電路結構的佈局設計的圖。

圖27A是根據一些實施例的積體電路結構的佈局設計的圖。

圖27B是根據一些實施例的積體電路結構的佈局設計的圖。

圖27C是根據一些實施例的積體電路結構的佈局設計的圖。

圖27D是根據一些實施例的積體電路結構的佈局設計的圖。

圖28是根據一些實施例形成積體電路結構的方法的流程圖。

圖29是根據一些實施例製造積體電路的方法的流程圖。

圖30是根據一些實施例用於設計積體電路佈局設計的系統的方塊圖。

以下揭露內容提供用於實作所提供標的物的特徵的不同的實施例或實例。以下闡述組件、材料、值、步驟、構造等的具體實例以簡化本發明。當然，該些僅為實例且並非旨在進行限制。 能設想出其他組件、材料、值、步驟、構造等。舉例而言，以下說明中將第一特徵形成於第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且亦可包括其中第一特徵與第二特徵之間可形成有附加特徵、進而使得所述第一特徵與所述第二特徵可能不直接接觸的實施例。另外，本發明可能在各種實例中重複使用參考編號及/或字母。此種重複使用是出於簡單及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關係。

此外，為易於說明，本文中可能使用例如「在...下方(beneath)」、「在...下面(below)」、「下部的(lower)」、「上方(above)」、「上部的(upper)」等空間相對性用語來闡述圖中所說明的一個元件或特徵與另一(些)元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的定向外亦囊括裝置在使用或操作中的不同定向。設備可具有其他定向(旋轉90度或其他定向)，且本文中所用的空間相對性描述語可同樣相應地進行解釋。

根據一些實施例，一種積體電路結構包括閘極結構集合、第一導電結構、通孔第一集合及通孔第二集合以及導電結構第一集合。所述閘極結構集合位於第一層級處。所述第一導電結構在第一方向上延伸、與所述閘極結構集合交疊且位於第二層級處。所述通孔第一集合位於所述閘極結構集合與所述第一導電結構之間。所述通孔第一集合將所述閘極結構集合耦合至所述第一導電結構。所述導電結構第一集合在第二方向上延伸、與所述第 一導電結構交疊且位於第三層級處。所述通孔第二集合將所述導電結構第一集合耦合至所述第一導電結構，且位於所述導電結構第一集合與所述第一導電結構之間。在一些實施例中，所述積體電路結構是輸入接腳的或輸出接腳的一部分。在一些實施例中，所述第一導電結構位於第一金屬層級(例如，金屬0(metal zero，M0))上。在一些實施例中，所述導電結構第一集合位於第二金屬層級(例如，金屬1(metal one，M1))上。

在一些實施例中，所述通孔第一集合中的通孔的中心在第一方向X及第二方向Y上與所述通孔第二集合中的通孔的中心對準，且被稱為堆疊式配置(stacked configuration)。在一些實施例中，排列成堆疊式配置的通孔相較於其他方法具有更低的電阻。

圖1是根據一些實施例的積體電路結構的佈局設計100的圖。在一些實施例中，佈局設計100對應於雙輸入接腳(dual-input pin)的佈局設計，所述雙輸入接腳具有第一接腳(例如，導電結構佈局圖案114a、128a)及第二接腳(例如，導電結構佈局圖案114b、128b)。在本發明的範圍內，圖1所示佈局設計100中的元件具有其他配置、位點或數目。

佈局設計100包括在第一方向X上彼此分隔開的一或多個閘極佈局圖案102a、102b、...、102n(被統稱為「閘極佈局圖案集合104」)。閘極佈局圖案集合104在第二方向Y上延伸，且位於主動區佈局圖案(圖中未示出)之上。第二方向Y不同於第一方向X。閘極佈局圖案集合104中的佈局圖案中的每一者在第 一方向X上與閘極佈局圖案集合104中的相鄰佈局圖案以間距P1(圖中未示出)分隔開。閘極佈局圖案集合104可用於製造積體電路結構200的對應閘極集合202(示出於圖2A至圖2B中)。閘極佈局圖案集合104位於佈局設計100的第一佈局層級上。在本發明的範圍內，閘極佈局圖案集合104中的閘極具有其他配置或數量。

佈局設計100更包括位於由軌條佈局圖案108a、108b形成的集合之間的第一導電結構佈局圖案106。第一導電結構佈局圖案106及由軌條佈局圖案108a、108b形成的集合中的每一者在第一方向X上延伸，且在第二方向Y上彼此分隔開。第一導電結構佈局圖案106可用於製造積體電路結構200的對應的第一導電結構206(示出於圖2A至圖2B中)。由軌條佈局圖案108a、108b形成的集合可用於製造積體電路結構200的對應的由軌條208a、208b(示出於圖2A至圖2B中)形成的集合。軌條208a被配置成供應第一供電電壓VDD，且軌條208b被配置成供應與第一供電電壓VDD不同的第二供電電壓VSS。在一些實施例中，軌條208a被配置成供應第二供電電壓VSS，且軌條208b被配置成供應第一供電電壓VDD。

在一些實施例中，第一導電結構佈局圖案106與軌條佈局圖案108a之間的距離D1(圖中未示出)和第一導電結構佈局圖案106與軌條佈局圖案108b之間的距離D2(圖中未示出)相同。在一些實施例中，第一導電結構佈局圖案106與軌條佈局圖 案108a之間的距離D1(圖中未示出)不同於第一導電結構佈局圖案106與軌條佈局圖案108b之間的距離D2(圖中未示出)。

第一導電結構佈局圖案106或由軌條佈局圖案108a、108b形成的集合位於佈局設計100的第二佈局層級上。佈局設計100的第二佈局層級不同於第一佈局層級。第一導電結構佈局圖案106與閘極佈局圖案集合104交疊。在一些實施例中，軌條佈局圖案108a、108b與閘極佈局圖案集合104交疊。在一些實施例中，第二佈局層級是金屬0(M0)層。第一導電結構佈局圖案106位於與由軌條佈局圖案108a、108b形成的集合中的一或多個軌條佈局圖案相同的佈局層級上。第一導電結構佈局圖案106或軌條佈局圖案108a、108b中的一或多者位於與閘極佈局圖案集合104不同的佈局層級上。在本發明的範圍內，第一導電結構佈局圖案106或由軌條佈局圖案108a、108b形成的集合中的軌條具有其他配置或數量。

佈局設計100更包括一或多個通孔佈局圖案110a、110b、...、1101(被統稱為「通孔佈局圖案第一集合112」)。通孔佈局圖案第一集合112可用於製造積體電路結構200的對應的由通孔212a、212b、212c、...、212g(示出於圖2A至圖2B中)形成的第一集合。通孔佈局圖案第一集合112中的每一通孔佈局圖案位於閘極佈局圖案集合104中的對應閘極佈局圖案之上。通孔佈局圖案第一集合112位於閘極佈局圖案集合104與第一導電結構佈局圖案106之間。在一些實施例中，通孔佈局圖案第一集合 112中的每一通孔佈局圖案位於第一導電結構佈局圖案106與閘極佈局圖案集合104中的對應閘極佈局圖案交疊之處。在一些實施例中，通孔佈局圖案第一集合112中的一或多個通孔佈局圖案的中心位於閘極佈局圖案集合104中的對應閘極佈局圖案的中心之上。在一些實施例中，通孔佈局圖案集合112中的通孔佈局圖案的中心在第一方向X上與通孔佈局圖案第一集合112中的另一通孔佈局圖案對準。通孔佈局圖案第一集合112位於佈局設計100的介於第一佈局層級與第二佈局層級之間的通孔觸點(via contact，VC)佈局層級上。在本發明的範圍內，通孔佈局圖案第一集合112具有其他配置。

佈局設計100更包括導電結構佈局圖案114a及114b(被統稱為「導電結構佈局圖案第一集合114」(圖中未示出))。導電結構佈局圖案第一集合114(圖中未示出)中的每一佈局圖案在第二方向Y上延伸，且在第一方向X上彼此分隔開。導電結構佈局圖案第一集合114(圖中未示出)與第一導電結構佈局圖案106交疊。導電結構佈局圖案114a、114b可用於製造積體電路結構200的對應導電結構214a、214b(示出於圖2A至圖2B中)。

導電結構佈局圖案114a位於閘極佈局圖案102d與102e之間。導電結構佈局圖案114b位於閘極佈局圖案102j與102k之間。導電結構佈局圖案114a不與閘極佈局圖案102d及102e交疊。導電結構佈局圖案114b不與閘極佈局圖案102j及102k交疊。在一些實施例中，導電結構佈局圖案114a與至少閘極佈局圖案102d 或102e交疊。在一些實施例中，導電結構佈局圖案114b與至少閘極佈局圖案102j或102k交疊。

在一些實施例中，導電結構佈局圖案114a及114b在第二方向Y上具有彼此相同的長度(圖中未標記)。在一些實施例中，導電結構佈局圖案114a及114b在第二方向Y上具有彼此不同的長度(圖中未示出)。在一些實施例中，導電結構佈局圖案114a及114b在第一方向X上具有彼此相同的寬度(圖中未標記)。在一些實施例中，導電結構佈局圖案114a及114b在第一方向X上具有彼此不同的寬度(圖中未示出)。

導電結構佈局圖案第一集合114(圖中未示出)位於佈局設計100的第三佈局層級上。佈局設計100的第三佈局層級不同於第一佈局層級及第二佈局層級。在一些實施例中，第三佈局層級是金屬1(M1)層。導電結構佈局圖案114a位於與導電結構佈局圖案114b相同的佈局層級上。在本發明的範圍內，導電結構佈局圖案第一集合114具有其他配置或數量。

佈局設計100更包括導電結構佈局圖案集合140。導電結構佈局圖案集合140中的每一佈局圖案在第二方向Y上延伸，且在第一方向X上彼此分隔開。導電結構佈局圖案集合140位於通孔佈局圖案第一集合112與閘極佈局圖案集合104之間。在一些實施例中，導電結構佈局圖案集合140中的每一導電結構佈局圖案位於通孔佈局圖案第一集合112中的對應通孔佈局圖案與閘極佈局圖案集合104中的對應閘極佈局圖案之間。

導電結構佈局圖案集合140被放置於多晶體上金屬(metal over poly，MP)佈局層級上。導電結構佈局圖案集合140包括導電結構佈局圖案140a、140b、...、140g中的一或多者。導電結構佈局圖案集合140可用於製造積體電路結構200的對應的由觸點204a、204b、...、204g(示出於圖2A至圖2B中)形成的集合。

導電結構佈局圖案集合140與閘極佈局圖案集合104交疊。在一些實施例中，佈局設計100中不包括導電結構佈局圖案集合140。在本發明的範圍內，導電結構佈局圖案集合140具有其他配置或數量。

佈局設計100更包括一或多個通孔佈局圖案118a、118b(被統稱為「通孔佈局圖案第二集合118」(圖中未示出))。通孔佈局圖案第二集合118可用於製造積體電路結構200的對應的由通孔218a及218b(示出於圖2A至圖2B中)形成的第二集合。通孔佈局圖案第二集合118(圖中未示出)位於導電結構佈局圖案第一集合114與第一導電結構佈局圖案106之間。通孔佈局圖案第二集合118(圖中未示出)中的每一通孔佈局圖案118a、118b位於導電結構佈局圖案第一集合114(圖中未示出)中的對應佈局圖案114a、114b之上。在一些實施例中，通孔佈局圖案第二集合118中的每一通孔佈局圖案118a、118b位於導電結構佈局圖案第一集合114(圖中未示出)中的對應佈局圖案114a、114b與導電結構佈局圖案106交疊之處。

在一些實施例中，通孔佈局圖案第二集合118中的一或多個通孔佈局圖案118a、118b的中心位於導電結構佈局圖案第一集合114(圖中未示出)中的對應佈局圖案114a、114b的中心之上。在一些實施例中，通孔佈局圖案第二集合118(圖中未示出)中的通孔佈局圖案的中心在第一方向X或第二方向Y上與導電結構佈局圖案第一集合114(圖中未示出)中的佈局圖案的中心對準。通孔佈局圖案第二集合118(圖中未示出)位於佈局設計100的介於第二佈局層級與第三佈局層級之間的佈局層級(V0)上。在本發明的範圍內，通孔佈局圖案第二集合118(圖中未示出)具有其他配置。

佈局設計100更包括第二導電結構佈局圖案122。第二導電結構佈局圖案122在第一方向X上延伸，且位於由軌條佈局圖案108a、108b形成的集合之間。第二導電結構佈局圖案122可用於製造積體電路結構200的對應的第二導電結構222(示出於圖2A至圖2B中)。在一些實施例中，第二導電結構佈局圖案122與軌條佈局圖案108a之間的距離D1’(圖中未示出)和第二導電結構佈局圖案122與軌條佈局圖案108b之間的距離D2’(圖中未示出)相同。在一些實施例中，第二導電結構佈局圖案122與軌條佈局圖案108a之間的距離D1’(圖中未示出)不同於第二導電結構佈局圖案122與軌條佈局圖案108b之間的距離D2’(圖中未示出)。

在一些實施例中，第一導電結構佈局圖案106及第二導 電結構佈局圖案122中的每一者在第一方向X上具有彼此不同的長度(圖中未示出)。在一些實施例中，第一導電結構佈局圖案106及第二導電結構佈局圖案122中的每一者在第一方向X上具有彼此相同的長度(圖中未示出)。

在一些實施例中，第一導電結構佈局圖案106及第二導電結構佈局圖案122中的每一者在第二方向Y上具有彼此不同的寬度(圖中未示出)。在一些實施例中，第一導電結構佈局圖案106及第二導電結構佈局圖案122中的每一者在第二方向Y上具有彼此相同的寬度(圖中未示出)。

第二導電結構佈局圖案122位於佈局設計100的第四佈局層級上。佈局設計100的第四佈局層級不同於第一佈局層級、第二佈局層級及第三佈局層級。在一些實施例中，第四佈局層級是金屬2(M2)層。第二導電結構佈局圖案122與閘極佈局圖案集合104及導電結構佈局圖案第一集合114(圖中未示出)交疊。在本發明的範圍內，第二導電結構佈局圖案122具有其他配置或數量。

佈局設計100更包括一或多個通孔佈局圖案124a、124b(被統稱為「通孔佈局圖案第三集合124」(圖中未示出))。通孔佈局圖案第三集合124可用於製造積體電路結構200的對應的由通孔224a及224b(示出於圖2A至圖2B中)形成的第三集合。通孔佈局圖案第三集合124(圖中未示出)位於導電結構佈局圖案第一集合114與第二導電結構佈局圖案122之間。通孔佈局圖案 第三集合124(圖中未示出)中的每一通孔佈局圖案124a、124b位於導電結構佈局圖案第一集合114(圖中未示出)中的對應佈局圖案114a、114b之上。在一些實施例中，通孔佈局圖案第三集合124中的每一通孔佈局圖案124a、124b位於第二導電結構佈局圖案122與導電結構佈局圖案第一集合114(圖中未示出)中的對應佈局圖案114a、114b交疊之處。

在一些實施例中，通孔佈局圖案第三集合124中的一或多個通孔佈局圖案124a、124b的中心位於導電結構佈局圖案第一集合114(圖中未示出)中的對應佈局圖案114a、114b的中心之上。在一些實施例中，通孔佈局圖案第三集合124中的通孔佈局圖案124a、124b的中心在第一方向X或第二方向Y上與通孔佈局圖案第二集合118(圖中未示出)中的對應通孔佈局圖案118a、118b的中心對準。通孔佈局圖案第三集合124(圖中未示出)位於佈局設計100的介於第三佈局層級與第四佈局層級之間的佈局層級(V1)上。在本發明的範圍內，通孔佈局圖案第三集合124(圖中未示出)具有其他配置。

佈局設計100更包括導電結構佈局圖案128a及128b(被統稱為「導電結構佈局圖案第二集合128」(圖中未示出))。導電結構佈局圖案第二集合128(圖中未示出)中的每一佈局圖案在第二方向Y上延伸，且在第一方向X上彼此分隔開。導電結構佈局圖案第二集合128(圖中未示出)與第二導電結構佈局圖案122交疊。導電結構佈局圖案128a、128b可用於製造積體電路結構200 的對應導電結構228a、228b(示出於圖2A至圖2B中)。

導電結構佈局圖案128a位於閘極佈局圖案102d與102e之間。導電結構佈局圖案128b位於閘極佈局圖案102j與102k之間。導電結構佈局圖案128a不與閘極佈局圖案102d及102e交疊。導電結構佈局圖案128b不與閘極佈局圖案102j及102k交疊。在一些實施例中，導電結構佈局圖案128a與至少閘極佈局圖案102d或102e交疊。在一些實施例中，導電結構佈局圖案128b與至少閘極佈局圖案102j或102k交疊。

在一些實施例中，導電結構佈局圖案114a、114b、128a及128b中的至少兩者在第二方向Y上具有相同的長度(圖中未示出)。在一些實施例中，導電結構佈局圖案114a、114b、128a及128b中的至少兩者在第二方向Y上具有不同的長度(圖中未示出)。在一些實施例中，導電結構佈局圖案114a、114b、128a及128b中的至少兩者在第一方向X上具有相同的寬度(圖中未示出)。在一些實施例中，導電結構佈局圖案114a、114b、128a及128b中的至少兩者在第一方向X上具有不同的寬度(圖中未示出)。

導電結構佈局圖案第二集合128(圖中未示出)位於佈局設計100的第五佈局層級上。佈局設計100的第五佈局層級不同於第一佈局層級、第二佈局層級、第三佈局層級及第四佈局層級。在一些實施例中，第五佈局層級是金屬3(M3)層。導電結構佈局圖案128a位於與導電結構佈局圖案128b相同的佈局層級上。 在本發明的範圍內，導電結構佈局圖案第二集合128具有其他配置或數量。

佈局設計100更包括一或多個通孔佈局圖案130a、130b(被統稱為「通孔佈局圖案第四集合130」(圖中未示出))。通孔佈局圖案第四集合130可用於製造積體電路結構200的對應的由通孔230a及230b(示出於圖2A至圖2B中)形成的第四集合。通孔佈局圖案第四集合130(圖中未示出)位於第二導電結構佈局圖案122與導電結構佈局圖案第二集合128之間。

通孔佈局圖案第四集合130(圖中未示出)中的每一通孔佈局圖案130a、130b位於導電結構佈局圖案第二集合128(圖中未示出)中的對應佈局圖案128a、128b下面。通孔佈局圖案第四集合130(圖中未示出)中的每一通孔佈局圖案130a、130b位於導電結構佈局圖案第一集合114(圖中未示出)中的對應佈局圖案114a、114b之上。在一些實施例中，通孔佈局圖案第四集合130中的每一通孔佈局圖案130a、130b位於導電結構佈局圖案第二集合128(圖中未示出)中的對應佈局圖案128a、128b與第二導電結構佈局圖案122交疊之處。

在一些實施例中，通孔佈局圖案130a的中心在第一方向X上與通孔佈局圖案130b的中心對準。在一些實施例中，通孔佈局圖案第四集合130中的通孔佈局圖案130a、130b的中心在第一方向X或第二方向Y上與通孔佈局圖案第二集合118(圖中未示出)中的對應通孔佈局圖案118a、118b的中心或通孔佈局圖案第 三集合124(圖中未示出)中的對應通孔佈局圖案124a、124b的中心對準。通孔佈局圖案第四集合130(圖中未示出)位於佈局設計100的介於第四佈局層級與第五佈局層級之間的佈局層級(V2)上。在本發明的範圍內，通孔佈局圖案第四集合130(圖中未示出)具有其他配置。

在一些實施例中，通孔佈局圖案集合118、124或130中的一或多個通孔佈局圖案的中心在第一方向X及第二方向Y上與通孔佈局圖案集合118、124或130中的另一佈局圖案的中心對準。在一些實施例中，通孔佈局圖案集合118、124、130被稱為堆疊式通孔配置(stacked via configuration)，乃因每一通孔的中心在第一方向X及第二方向Y上與通孔佈局圖案集合118、124、130中位於另一層上的至少另一通孔佈局圖案的中心對準。在一些實施例中，藉由使用堆疊式通孔配置，與其他方法相較，使用佈局設計100製造的積體電路結構(例如，積體電路結構200)的電阻得以減小。

在一些實施例中，藉由利用至少導電結構佈局圖案106、114a、114b、122、128a或128b及通孔佈局圖案112、118a、118b、124a、124b、130a、130b，會產生被配置為雙輸入接腳的金屬網格(mesh)結構(例如，積體電路200)。在一些實施例中，M0層的第一導電結構佈局圖案106佔據一個M0佈線軌道，且M2層的第二導電結構佈局圖案122佔據一個M2佈線軌道。

在一些實施例中，藉由利用佈局設計100，通孔佈局圖案 (例如，通孔佈局圖案集合112、118、124及130)的數目得以增加，進而在下伏導電特徵佈局圖案與上覆導電特徵佈局圖案(例如，金屬層M0、M1、M2、M3等)之間得到更多的連接，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案第二集合118、通孔佈局圖案第三集合124及通孔佈局圖案第四集合130以堆疊式通孔配置而對準，進而產生更低的電阻。在一些實施例中，通孔佈局圖案第二集合118、通孔佈局圖案第三集合124及通孔佈局圖案第四集合130中的每一者具有2個正方形通孔佈局圖案。

在一些實施例中，M1層的導電結構佈局圖案第一集合114與M3層的導電結構佈局圖案第二集合128對準，進而相較於其他方法產生更低的電阻。在一些實施例中，M1層的導電結構佈局圖案第一集合114及M3層的導電結構佈局圖案第二集合128使用二或更多個單寬度(one width，1W)M1佈線軌道或者二個M3佈線軌道，進而相較於其他方法產生更低的電阻。在一些實施例中，由於通孔佈局圖案第二集合118、通孔佈局圖案第三集合124及通孔佈局圖案第四集合130中的每一者中通孔佈局圖案的數目增加且導電結構佈局圖案第一集合114及導電結構佈局圖案第二集合128中導電結構佈局圖案的數目增加，因而在佈局設計100中設置有更多的輸入接腳，進而在下伏導電特徵佈局圖案與上覆導電特徵佈局圖案(例如，金屬層M0、M1、M2、M3等)之間得到更多的電流路徑。在一些實施例中，由於電流路徑的數目 增加，因而每一對應電流路徑的距離得以減小，進而使得佈局設計100相較於其他方法具有更佳的速度效能。

在一些實施例中，由於通孔佈局圖案第二集合118、通孔佈局圖案第三集合124及通孔佈局圖案第四集合130中的每一者中通孔佈局圖案的數目增加，因而對應佈局設計的電阻進一步減小。在一些實施例中，圖1、圖3至圖11、圖13至圖19、圖23A至圖23D或圖25A至圖27D所示佈局設計100、300至1100、1300至1900、2300A至2300D或2500A至2700D中的一或多者具有與其他方法至少相同的直流(direct current，DC)電遷移(electromigration，EM)效能、均方根(root mean square，RMS)電遷移效能或峰值電遷移效能。在一些實施例中，圖1、圖3至圖11、圖13至圖19、圖23A至圖23D或圖25A至圖27D所示佈局設計100、300至1100、1300至1900、2300A至2300D或2500A至2700D中的一或多者與其他方法相較得到87.5%的時序改良。在一些實施例中，圖1、圖3至圖11、圖13至圖19、圖23A至圖23D或圖25A至圖27D所示佈局設計100、300至1100、1300至1900、2300A至2300D或2500A至2700D中的一或多者被構造於胞元邊界之內，且與其他方法相較不會使得對應佈局設計的面積增加。

在一些實施例中，佈局設計100是積體電路結構的標準胞元101。標準胞元101或標準胞元1101(示出於圖11中)在第一方向X上具有寬度(圖中未示出)且在第二方向Y上具有高度 H1。在一些實施例中，標準胞元101或標準胞元1101(示出於圖11中)是邏輯閘胞元。在一些實施例中，邏輯閘胞元包括及(AND)胞元、或(OR)胞元、反及(NAND)胞元、反或(NOR)胞元、互斥或(XOR)胞元、反相(INV)胞元、及或反相(AND-OR-Invert，AOI)胞元、或及反相(OR-AND-Invert，OAI)胞元、多工器(MUX)胞元、正反器(Flip-flop)胞元、緩衝器(BUFF)胞元、鎖存器(Latch)胞元、延遲(delay)胞元、時脈胞元等。在一些實施例中，標準胞元是記憶體胞元。在一些實施例中，記憶體胞元包括靜態隨機存取記憶體(static random access memory，SRAM)、動態隨機存取記憶體(dynamic RAM，DRAM)、電阻性隨機存取記憶體(resistive RAM，RRAM)、磁阻性隨機存取記憶體(magnetoresistive RAM，MRAM)、唯讀記憶體(read only memory，ROM)等。在一些實施例中，標準胞元包括一或多個主動元件或被動元件。主動元件的實例包括但不限於電晶體及二極體。電晶體的實例包括但不限於：金屬氧化物半導體場效電晶體(metal oxide semiconductor field effect transistor，MOSFET)、互補金屬氧化物半導體(complementary metal oxide semiconductor，CMOS)電晶體、雙極接面電晶體(bipolar junction transistor，BJT)、高電壓電晶體、高頻率電晶體、p通道場效電晶體及/或n通道場效電晶體(p-channel and/or n-channel field effect transistor，PFET/NFET)、鰭式場效電晶體(FinFET)、具有凸起源極/汲極的平面金屬氧化物半導體電晶體等。被動元件的實例包 括但不限於電容器、電感器、熔絲、電阻器等。標準胞元101或標準胞元1101(示出於圖11中)包括為易於說明而未示出的其他特徵。

圖2A及圖2B是根據一些實施例的積體電路結構200的圖。根據一些實施例，圖2A是與佈局設計100對應的積體電路結構200的由平面A-A’橫切出的剖視圖，且圖2B是與佈局設計100對應的積體電路結構200的由平面B-B’橫切出的剖視圖。積體電路結構200是藉由佈局設計100製造而成。

積體電路結構200的結構性關係(包括對準、長度及寬度)以及配置與圖1所示佈局設計100的結構性關係及配置相似，且為簡潔起見將不在圖2A至圖2B中予以闡述。

積體電路結構200包括位於積體電路結構200的第一層級上的閘極集合202。閘極集合202中的每一閘極在第一方向X上彼此分隔開，且在第二方向Y上延伸。在一些實施例中，閘極集合202中的一或多個閘極是一或多個電晶體裝置(圖中未示出)的一部分。

在本發明的範圍內，閘極集合202具有其他閘極數量或其他配置。

積體電路結構200更包括在第一方向X上延伸且與閘極集合202交疊的第一導電結構206。

積體電路結構200更包括在第一方向X上延伸且與閘極集合202交疊的由軌條208a、208b形成的集合。第一導電結構206 位於由軌條208a、208b形成的集合之間。第一導電結構206及由軌條208a、208b形成的集合位於積體電路結構200的第二層級上。第一導電結構206或由軌條208a、208b形成的集合中的一或多者位於積體電路結構200的第二層級(M0)上。積體電路結構200的第二層級位於積體電路結構200的第一層級上方。在本發明的範圍內，第一導電結構206或由軌條208a、208b形成的集合具有其他閘極數量或其他配置。

在一些實施例中，由軌條208a、208b形成的集合被配置成將第一供電電壓VDD或第二供電電壓VSS提供至積體電路結構200。在一些實施例中，由軌條208a、208b形成的集合電性耦合至第一導電結構206(圖中未示出)。

積體電路結構200更包括一或多個觸點204a、204b、204c、204d、204e、204f、204g(被統稱為「觸點集合204」)。觸點集合204中的每一觸點位於閘極集合202中的對應閘極之上。觸點集合204中的每一觸點電性耦合至閘極集合202中的對應閘極。在一些實施例中，積體電路結構200不包括觸點集合204。觸點集合204中的一或多個觸點位於積體電路結構200的多晶體上金屬層級(MP)上。積體電路結構200的多晶體上金屬層級位於積體電路結構200的第一層級上方。在一些實施例中，積體電路結構200中不包括觸點集合204，且通孔第一集合212耦合至閘極集合202。在本發明的範圍內，觸點集合204具有其他觸點數量或其他配置。

積體電路結構200更包括位於閘極結構集合202與第一導電結構206之間的一或多個通孔212a、212b、...、212g(被統稱為「通孔第一集合212」)。通孔第一集合212中的每一通孔位於閘極集合202中的對應閘極之上。通孔第一集合212中的每一通孔位於第一導電結構206與閘極集合202中的每一閘極交疊之處。通孔第一集合212將閘極集合202電性耦合至第一導電結構206。通孔集合212中的每一通孔電性耦合至閘極集合202中的對應閘極。

通孔集合212中的一或多個通孔位於積體電路結構200的通孔觸點(Via contact，VC)層級上。積體電路結構200的通孔觸點層級位於積體電路結構200的第一層級上方。在本發明的範圍內，通孔第一集合212具有其他通孔數量或其他配置。

積體電路結構200更包括在第二方向Y上延伸且與第一導電結構206交疊的導電結構第一集合214。導電結構第一集合包括導電結構214a及214b。導電結構第一集合中的每一導電結構214a、214b在第一方向X上彼此分隔開，且位於閘極集合202中的一對閘極之間。舉例而言，導電結構214a位於閘極202b與202c之間。相似地，導電結構214b位於閘極202e與202f之間。

由導電結構214a、214b形成的第一集合中的導電結構中的一或多者位於積體電路結構200的第三層級(M1)上。積體電路結構200的第三層級位於積體電路結構200的第一層級及第二層級上方。在本發明的範圍內，由導電結構214a、214b形成的第 一集合具有其他導電結構數量或其他配置。

積體電路結構200更包括位於由導電結構214a、214b形成的第一集合與第一導電結構206之間的由通孔218a及218b形成的第二集合。由通孔218a、218b形成的第二集合中的每一通孔位於由導電結構214a、214b形成的第一集合中的對應導電結構下面。由通孔218a、218b形成的第二集合中的每一通孔位於由導電結構214a、214b形成的第一集合與第一導電結構206交疊之處。由通孔218a、218b形成的第二集合將由導電結構214a、214b形成的第一集合電性耦合至第一導電結構206。

由導電結構214a、214b形成的第一集合藉由由通孔218a、218b形成的集合中的至少一或多個通孔電性耦合至閘極集合202中的一或多個閘極。由通孔218a、218b形成的第二集合中的一或多個通孔位於積體電路結構200的V0層級上。積體電路結構200的V0層級位於積體電路結構200的第一層級及第二層級上方。在本發明的範圍內，由通孔218a、218b形成的第二集合具有其他通孔數量或其他配置。

積體電路結構200更包括在第一方向X上延伸且與由導電結構214a、214b形成的第一集合交疊的第二導電結構222。第二導電結構222位於由軌條208a、208b形成的集合之間。在一些實施例中，第二導電結構222覆蓋第一導電結構206。在一些實施例中，第二導電結構222的一側在至少第一方向X或第二方向Y上與第一導電結構206的一側對準。

第二導電結構222位於積體電路結構200的第四層級(M2)上。積體電路結構200的第四層級位於積體電路結構200的第一層級、第二層級及第三層級上方。在本發明的範圍內，第二導電結構222具有其他數量或配置。

積體電路結構200更包括位於第二導電結構222與由導電結構214a、214b形成的第一集合之間的由通孔224a及224b形成的第三集合。由通孔224a、224b形成的第三集合中的每一通孔位於由導電結構214a、214b形成的第一集合中的對應導電結構上方。

由通孔224a、224b形成的第三集合中的每一通孔位於第二導電結構222與由導電結構214a、214b形成的第一集合交疊之處。由通孔224a、224b形成的第三集合將第二導電結構222電性耦合至由導電結構214a、214b形成的第一集合。由通孔224a、224b形成的第三集合中的一或多個通孔位於積體電路結構200的V1層級上。積體電路結構200的V1層級位於積體電路結構200的第一層級、第二層級及第三層級上方。在本發明的範圍內，由通孔224a、224b形成的第三集合具有其他通孔數量或其他配置。

積體電路結構200更包括在第二方向Y上延伸且與第二導電結構222及第一導電結構206交疊的導電結構第二集合228。導電結構第二集合包括導電結構228a及228b。

導電結構第二集合中的每一導電結構228a、228b在第一方向X上彼此分隔開，且位於閘極集合202中的一對閘極之間。 舉例而言，導電結構228a位於閘極202b與202c之間。相似地，導電結構228b位於閘極202e與202f之間。

在一些實施例中，導電結構第二集合228中的導電結構228a、228b覆蓋導電結構第一集合214中的對應導電結構214a、214b。在一些實施例中，導電結構第二集合228中的導電結構228a、228b的一側在至少第一方向X或第二方向Y上與導電結構第一集合214中的對應導電結構214a、214b的一側對準。

在一些實施例中，導電結構214a、214b、228a及228b中的至少兩者在第二方向Y上具有相同的長度(圖中未示出)。在一些實施例中，導電結構214a、214b、228a及228b中的至少兩者在第二方向Y上具有不同的長度(圖中未示出)。在一些實施例中，導電結構214a、214b、228a及228b中的至少兩者在第一方向X上具有相同的寬度(圖中未示出)。在一些實施例中，導電結構214a、214b、228a及228b中的至少兩者在第一方向X上具有不同的寬度(圖中未示出)。

由導電結構228a、228b形成的第二集合中的一或多個導電結構位於積體電路結構200的第五層級(M3)上。積體電路結構200的第五層級位於積體電路結構200的第一層級、第二層級、第三層級及第四層級上方。在本發明的範圍內，由導電結構228a、228b形成的第二集合具有其他導電結構數量或其他配置。

積體電路結構200更包括位於由導電結構228a、228b形成的第二集合與第二導電結構222之間的由通孔230a及230b形 成的第四集合。由通孔230a、230b形成的第四集合中的每一通孔位於由導電結構228a、228b形成的第二集合中的對應導電結構下面。由通孔230a、230b形成的第四集合中的每一通孔位於由導電結構228a、228b形成的第二集合與第二導電結構222交疊之處。由通孔230a、230b形成的第四集合將由導電結構228a、228b形成的第二集合電性耦合至第二導電結構222。

由通孔230a、230b形成的第四集合中的一或多個通孔位於積體電路結構200的V2層級上。積體電路結構200的V2層級位於積體電路結構200的第一層級、第二層級、第三層級及第四層級上方。在本發明的範圍內，由通孔230a、230b形成的第四集合具有其他通孔數量或其他配置。

M0藉由VC與閘極集合202分隔開。在一些實施例中，M0藉由VC及MP與閘極集合202分隔開。在一些實施例中，一或多個金屬層(圖中未示出)將閘極集合202、VC、MP或M0分隔開。M1藉由V0與M0分隔開。在一些實施例中，一或多個金屬層(圖中未示出)將M0與M1分隔開。M2藉由V1與M1分隔開。在一些實施例中，一或多個金屬層(圖中未示出)將M1與M2分隔開。M3藉由V2與M2分隔開。在一些實施例中，一或多個金屬層(圖中未示出)將M2與M3分隔開。在一些實施例中，積體電路結構200、1200的位於M0或M3中的導電結構中的每一者在相同方向上延伸。在一些實施例中，積體電路結構200、1200的位於M1或M2中的導電結構中的每一者在相同方向上延伸。在 本發明的範圍內，通孔層或金屬層具有其他配置。

在一些實施例中，第一導電結構206、通孔第一集合212、導電結構第一集合214、通孔第二集合218、第二導電結構222、通孔第三集合224、導電結構第二集合228及通孔第四集合230中的一或多者被稱為輸入接腳。在一些實施例中，所述輸入接腳電性耦合至一或多個電晶體裝置(圖中未示出)的輸入側。在一些實施例中，閘極集合202中的一或多個閘極對應於所述一或多個電晶體裝置(圖中未示出)的輸入側。在一些實施例中，所述輸入接腳亦被稱為金屬網格結構。在一些實施例中，所述輸入接腳被配置成將第一供電電壓VDD或第二供電電壓VSS提供至閘極集合202。在一些實施例中，積體電路結構200的輸入接腳被稱為雙輸入接腳，乃因導電結構第一集合114或導電結構第二集合228具有兩個導電結構(例如，導電結構214a、214b或導電結構228a、228b)。在一些實施例中，積體電路結構200中的元件的位點可調整成處於其他位置，且積體電路結構200中的元件的數目可調整成其他數目。在本發明的範圍內，圖2所示積體電路結構200的元件具有其他配置、位點或數目。

在一些實施例中，通孔集合218、224或230中的一或多個通孔的中心在第一方向X及第二方向Y上與通孔集合218、224或230中的通孔的中心對準。在一些實施例中，藉由使用堆疊式通孔配置，與其他方法相較，使用佈局設計100製造的積體電路結構(例如，積體電路結構200)的電阻得以減小。

在一些實施例中，藉由利用至少導電結構206、214a、214b、222、228a或228b及通孔218a、218b、224a、224b、230a、230b，會產生被配置為雙輸入接腳的金屬網格結構(例如，積體電路200)。在一些實施例中，M0層的第一導電結構206佔據一個M0佈線軌道，且M2層的第二導電結構222佔據一個M2佈線軌道。

在一些實施例中，藉由利用積體電路200，通孔(例如，通孔212a、...、212g、218a、218b、224a、224b、230a及230b)的數目得以增加，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔218a、224a、230a、以及通孔218b、224b及230b以單獨的堆疊式通孔配置而堆疊，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔218a、224a、230a以及通孔218b、224b及230b中的每一者是正方形通孔。

在一些實施例中，M1層的導電結構214a、214b與M3層的對應導電結構228a、228b對準，進而相較於其他方法產生更低的電阻。在一些實施例中，M1層的導電結構214a、214b使用二或更多個單寬度M1佈線軌道，且M3層的導電結構228a、228b使用兩個M3佈線軌道，進而相較於其他方法產生更低的電阻。在一些實施例中，由於通孔218a、218b、224a、224b、230a及230b的數目增加且導電結構214a、214b、222、228a及228b的數目增加，因而在積體電路200中設置有更多的輸入接腳，進而在下伏導電結構與上覆導電結構(例如，金屬層M0、M1、M2、M3等) 之間得到更多的電流路徑。在一些實施例中，由於電流路徑的數目增加，因而每一對應電流路徑的距離得以減小，進而使得積體電路200相較於其他方法具有更佳的速度效能。

在一些實施例中，由於通孔218a、218b、224a、224b、230a及230b的數目增加，因而對應積體電路的電阻進一步減小。在一些實施例中，圖2、圖12或圖24所示積體電路200、1200或2400中的一或多者具有與其他方法至少相同的直流電遷移效能、均方根電遷移效能或峰值電遷移效能。在一些實施例中，圖2、圖12或圖24所示積體電路200、1200或2400中的一或多者與其他方法相較得到87.5%的時序改良。

圖3是根據一些實施例的積體電路結構的佈局設計300的圖。與圖1、圖3至圖10(以下示出)、圖11至圖19(以下示出)及圖20A至圖30(以下示出)中的一或多者所示組件相同或相似的組件被賦予相同的參考編號，且因此不再對其進行詳細說明。

佈局設計300是圖1所示佈局設計100的變型。在一些實施例中，佈局設計300對應於雙輸入接腳的佈局設計，所述雙輸入接腳具有第一接腳(例如，導電結構佈局圖案314a、328a)及第二接腳(例如，導電結構佈局圖案314b、328b)。在一些實施例中，佈局設計300說明：雙輸入接腳中的元件的位點可調整成處於其他位置，且雙輸入接腳中的元件的數目可調整成其他數目。在本發明的範圍內，圖3所示佈局設計300中的元件具有其 他配置、位點或數目。

與圖1所示佈局設計100相較，佈局設計300的導電結構佈局圖案314a、328a、314b、328b替換對應導電結構佈局圖案114a、128a、114b及128b。與圖1所示佈局設計100相較，佈局設計300的通孔佈局圖案318a、324a、330a、318b、324b及330b替換對應通孔佈局圖案118a、124a、130a、118b、124b及130b。

導電結構佈局圖案314a、328a、314b、328b與對應導電結構佈局圖案114a、128a、114b及128b相似，且因此不再對該些佈局圖案進行相似的詳細說明。通孔佈局圖案318a、324a、330a、318b、324b及330b與對應通孔佈局圖案118a、124a、130a、118b、124b及130b相似，且因此不再對該些佈局圖案進行相似的詳細說明。

導電結構佈局圖案314a及328a以及通孔佈局圖案318a、324a及330a位於閘極佈局圖案102e與102f之間。導電結構佈局圖案314b及328b以及通孔佈局圖案318b、324b及330b位於閘極佈局圖案102i與102j之間。在本發明的範圍內，圖3至圖10所示通孔佈局圖案或導電結構佈局圖案具有其他配置。

在一些實施例中，藉由利用佈局設計300，會產生被配置為雙輸入接腳的金屬網格結構。在一些實施例中，藉由利用佈局設計300，通孔佈局圖案(例如，通孔佈局圖案112、318a、318b、324a、324b、330a及330b)的數目得以增加，進而在下伏導電特徵佈局圖案與上覆導電特徵佈局圖案(例如，金屬層M0、M1、 M2、M3等)之間得到更多的連接，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案318a、324a及330a以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案318b、324b及330b以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案112、318a、318b、324a、324b、330a及330b中的一或多者是正方形通孔佈局圖案。在一些實施例中，M1層的導電結構佈局圖案314a、314b與M3層的對應導電結構佈局圖案328a、328b對準，進而相較於其他方法產生更低的電阻。在一些實施例中，M1層的導電結構佈局圖案314a、314b各自使用單寬度佈線軌道，且M3層的導電結構佈局圖案328a、328b各自使用一個M3佈線軌道，進而相較於其他方法產生更低的電阻。在一些實施例中，由於通孔佈局圖案318a、318b、324a、324b、330a及330b的數目增加且導電結構佈局圖案314a、314b、328a、328b的數目增加，因而佈局設計300中設置有更多的輸入接腳，進而在下伏導電特徵佈局圖案與上覆導電特徵佈局圖案(例如，金屬層M0、M1、M2、M3等)之間得到更多的電流路徑。在一些實施例中，由於電流路徑的數目增加，因而每一對應電流路徑的距離得以減小，進而使得佈局設計300相較於其他方法具有更佳的速度效能。

圖4是根據一些實施例的積體電路結構的佈局設計400的圖。

佈局設計400是圖1所示佈局設計100的變型。在一些實施例中，佈局設計400對應於三輸入接腳的佈局設計，所述三輸入接腳具有第一接腳(例如，導電結構佈局圖案414a、428a)、第二接腳(例如，導電結構佈局圖案414b、428b)及第三接腳(例如，導電結構佈局圖案414c、428c)。在一些實施例中，佈局設計400說明：三輸入接腳中的元件的位點可調整成處於其他位置，且三輸入接腳中的元件的數目可調整成其他數目。在本發明的範圍內，圖4所示佈局設計400中的元件具有其他配置、位點或數目。

與圖1所示佈局設計100相較，佈局設計400的導電結構佈局圖案414a、428a、414b、428b替換對應導電結構佈局圖案114a、128a、114b及128b。與圖1所示佈局設計100相較，佈局設計400的通孔佈局圖案418a、424a、430a、418b、424b及430b替換對應通孔佈局圖案118a、124a、130a、118b、124b及130b。與圖1所示佈局設計100相較，圖4所示佈局設計400更包括導電結構佈局圖案414c及428c、以及通孔佈局圖案418c、424c及430c。

導電結構佈局圖案414a、428a、414b、428b與對應導電結構佈局圖案114a、128a、114b及128b相似，且因此不再對該些佈局圖案進行相似的詳細說明。通孔佈局圖案418a、424a、430a、418b、424b及430b與對應通孔佈局圖案118a、124a、130a、118b、124b及130b相似，且因此不再對該些佈局圖案進行相似的詳細說明。導電結構佈局圖案414c及428c與對應導電結構佈局圖案114a 及128a相似，且因此不再對該些佈局圖案進行相似的詳細說明。通孔佈局圖案418c、424c及430c與對應通孔佈局圖案118a、124a及130a相似，且因此不再對該些佈局圖案進行相似的詳細說明。

導電結構佈局圖案414a及428a以及通孔佈局圖案418a、424a及430a位於閘極佈局圖案102c與102d之間。導電結構佈局圖案414b及428b、以及通孔佈局圖案418b、424b及430b位於閘極佈局圖案102k與102l之間。導電結構佈局圖案414c及428c、以及通孔佈局圖案418c、424c及430c位於閘極佈局圖案102g與102h之間。

在一些實施例中，藉由利用佈局設計400，會產生被配置為三輸入接腳的金屬網格結構。在一些實施例中，藉由利用佈局設計400，通孔佈局圖案(例如，通孔佈局圖案112、418a、418b、418c、424a、424b、424c、430a、430b及430c)的數目得以增加，進而在下伏導電特徵佈局圖案與上覆導電特徵佈局圖案(例如，金屬層M0、M1、M2、M3等)之間得到更多的連接，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案418a、424a及430a以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案418b、424b及430b以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案418c、424c及430c以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案112、418a、418b、418c、424a、 424b、424c、430a、430b及430c中的一或多者是正方形通孔佈局圖案。在一些實施例中，M1層的導電結構佈局圖案414a、414b、414c與M3層的對應導電結構佈局圖案428a、428b、428c對準，進而相較於其他方法產生更低的電阻。在一些實施例中，M1層的導電結構佈局圖案414a、414b、414c各自使用單寬度佈線軌道，且M3層的導電結構佈局圖案428a、428b、428c各自使用一個M3佈線軌道，進而相較於其他方法產生更低的電阻。在一些實施例中，由於通孔佈局圖案418a、418b、418c、424a、424b、424c、430a、430b、430c的數目增加且導電結構佈局圖案414a、414b、414c、428a、428b、428c的數目增加，因而佈局設計400中設置有更多的輸入接腳，進而在下伏導電特徵佈局圖案與上覆導電特徵佈局圖案(例如，金屬層M0、M1、M2、M3等)之間得到更多的電流路徑。在一些實施例中，由於電流路徑的數目增加，因而每一對應電流路徑的距離得以減小，進而使得佈局設計400相較於其他方法具有更佳的速度效能。

圖5是根據一些實施例的積體電路結構的佈局設計500的圖。

佈局設計500是圖3所示佈局設計300及圖4所示佈局設計400的變型。在一些實施例中，佈局設計500對應於五輸入接腳的佈局設計，所述五輸入接腳具有第一接腳(例如，導電結構佈局圖案414a、428a)、第二接腳(例如，導電結構佈局圖案414b、428b)、第三接腳(例如，導電結構佈局圖案414c、428c)、 第四接腳(例如，導電結構佈局圖案314a、328a)及第五接腳(例如，導電結構佈局圖案314b、328b)。在一些實施例中，佈局設計500說明：五輸入接腳中的元件的位點可調整成處於其他位置，且五輸入接腳中的元件的數目可調整成其他數目。在本發明的範圍內，圖5所示佈局設計500中的元件具有其他配置、位點或數目。

佈局設計500將佈局設計300與佈局設計400組合。舉例而言，佈局設計500包括五個M1導電結構佈局圖案(例如，導電結構佈局圖案314a、314b、414a、414b及414c)、五個M3導電結構佈局圖案(例如，導電結構佈局圖案328a、328b、428a、428b及428c)、五個V0通孔佈局圖案(例如，通孔佈局圖案318a、318b、418a、418b及418c)、五個V1通孔佈局圖案(例如，通孔佈局圖案324a、324b、424a、424b及424c)及五個V2通孔佈局圖案(例如，通孔佈局圖案330a、330b、430a、430b及430c)。

在一些實施例中，藉由利用佈局設計500，會產生被配置為五輸入接腳的金屬網格結構。在一些實施例中，藉由利用佈局設計500，通孔佈局圖案(例如，通孔佈局圖案112、318a、318b、418a、418b、418c、324a、324b、424a、424b、424c、330a、330b、430a、430b及430c)的數目得以增加，進而在下伏導電特徵佈局圖案與上覆導電特徵佈局圖案(例如，金屬層M0、M1、M2、M3等)之間得到更多的連接，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案318a、324a及330a以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實 施例中，通孔佈局圖案318b、324b及330b以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案418a、424a及430a以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案418b、424b及430b以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案418c、424c及430c以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，M1層的導電結構佈局圖案314a、314b、414a、414b、414c與M3層的對應導電結構佈局圖案328a、328b、428a、428b、428c對準，進而相較於其他方法產生更低的電阻。在一些實施例中，M1層的導電結構佈局圖案314a、314b、414a、414b、414c各自使用單寬度佈線軌道，且M3層的導電結構佈局圖案328a、328b、428a、428b、428c各自使用一個M3佈線軌道，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案112、318a、318b、418a、418b、418c、324a、324b、424a、424b、424c、330a、330b、430a、430b及430c中的一或多者是正方形通孔佈局圖案。在一些實施例中，由於通孔佈局圖案318a、318b、418a、418b、418c、324a、324b、424a、424b、424c、330a、330b、430a、430b、430c的數目增加且導電結構佈局圖案314a、314b、414a、414b、414c、328a、328b、428a、428b、428c的數目增加，因而在佈局設計500中設置有更多的輸入接腳，進而在下伏導電特徵佈局圖案與上覆導電特徵佈局圖案(例如，金 屬層M0、M1、M2、M3等)之間得到更多的電流路徑。在一些實施例中，由於電流路徑的數目增加，因而每一對應電流路徑的距離得以減小，進而使得佈局設計500相較於其他方法具有更佳的速度效能。

圖6是根據一些實施例的積體電路結構的佈局設計600的圖。

佈局設計600是圖5所示佈局設計500的變型。在一些實施例中，佈局設計600對應於四輸入接腳的佈局設計，所述四輸入接腳具有第一接腳(例如，導電結構佈局圖案414a、428a)、第二接腳(例如，導電結構佈局圖案414b、428b)、第三接腳(例如，導電結構佈局圖案314b、328b)及第四接腳(例如，導電結構佈局圖案614a、628a)。在一些實施例中，佈局設計600說明：四輸入接腳中的元件的位點可調整成處於其他位置，且四輸入接腳中的元件的數目可調整成其他數目。在本發明的範圍內，圖6所示佈局設計600中的元件具有其他配置、位點或數目。

與圖5所示佈局設計500相較，圖6所示佈局設計600不包括導電結構佈局圖案414c及428c、以及通孔佈局圖案418c、424c及430c。

與圖5所示佈局設計500相較，佈局設計600的導電結構佈局圖案614a及628a替換對應導電結構佈局圖案314a及328a，且佈局設計600的通孔佈局圖案618a、624a及630a替換對應通孔佈局圖案318a、324a及330a。

導電結構佈局圖案614a及628a、以及通孔佈局圖案618a、624a及630a位於閘極佈局圖案102f與102g之間。導電結構佈局圖案614a及628a與對應導電結構佈局圖案314a及328a相似，且因此不再對該些佈局圖案進行相似的詳細說明。通孔佈局圖案618a、624a及630a與對應通孔佈局圖案318a、324a及330a相似，且因此不再對該些佈局圖案進行相似的詳細說明。

在一些實施例中，佈局設計600包括四個M1導電結構佈局圖案(例如，導電結構佈局圖案314b、414a、414b及614a)、四個M3導電結構佈局圖案(例如，導電結構佈局圖案328b、428a、428b及628a)、四個V0通孔佈局圖案(例如，通孔佈局圖案318b、418a、418b及618a)、四個V1通孔佈局圖案(例如，通孔佈局圖案324b、424a、424b及624a)及四個V2通孔佈局圖案(例如，通孔佈局圖案330b、430a、430b及630a)。

在一些實施例中，藉由利用佈局設計600，會產生被配置為四輸入接腳的金屬網格結構。在一些實施例中，藉由利用佈局設計600，通孔佈局圖案(例如，通孔佈局圖案112、318b、324b、330b、418a、418b、424a、424b、430a、430b、618a、624a及630a)的數目得以增加，進而在下伏導電特徵佈局圖案與上覆導電特徵佈局圖案(例如，金屬層M0、M1、M2、M3等)之間得到更多的連接，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案318b、324b及330b以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局 圖案418a、424a及430a以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案418b、424b及430b以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案618a、624a及630a以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，M1層的導電結構佈局圖案314b、414a、414b、614a與M3層的對應導電結構佈局圖案328b、428a、428b、628a對準，進而相較於其他方法產生更低的電阻。在一些實施例中，M1層的導電結構佈局圖案314b、414a、414b、614a各自使用單寬度佈線軌道，且M3層的導電結構佈局圖案328b、428a、428b、628a各自使用一個M3佈線軌道，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案112、318b、324b、330b、418a、418b、424a、424b、430a、430b、618a、624a及630a中的一或多者是正方形通孔佈局圖案。在一些實施例中，由於通孔佈局圖案318b、324b、330b、418a、418b、424a、424b、430a、430b、618a、624a、630a的數目增加且導電結構佈局圖案314b、414a、414b、614a、328b、428a、428b、628a的數目增加，因而在佈局設計600中設置有更多的輸入接腳，進而在下伏導電特徵佈局圖案與上覆導電特徵佈局圖案(例如，金屬層M0、M1、M2、M3等)之間得到更多的電流路徑。在一些實施例中，由於電流路徑的數目增加，因而每一對應電流路徑的距離得以減小，進而使得佈局設計600相較於其他方法具有更佳的速度效能。

圖7是根據一些實施例的積體電路結構的佈局設計700的圖。

佈局設計700是圖5所示佈局設計500的變型。在一些實施例中，佈局設計700對應於兩倍高度三輸入接腳(double height,triple-input pin)的佈局設計，所述兩倍高度三輸入接腳具有第一接腳(例如，導電結構佈局圖案714a、728a)、第二接腳(例如，導電結構佈局圖案714b、728b)及第三接腳(例如，導電結構佈局圖案714c、728c)。在一些實施例中，佈局設計700說明：三輸入接腳中的元件的位點可調整成處於其他位置，且三輸入接腳中的元件的數目可調整成其他數目。在本發明的範圍內，圖7所示佈局設計700中的元件具有其他配置、位點或數目。

佈局設計700示出佈局設計500的自閘極佈局圖案102d延伸至閘極佈局圖案102k的被放大部分。

佈局設計700具有高度H2，高度H2為佈局設計100及300至600中的一或多者的高度H1的兩倍。

與圖5所示佈局設計500相較，佈局設計700包括第一部分704a及第二部分704b。第一部分704a是第二部分704b相對於第一線702的鏡像。在一些實施例中，第一部分704a並非是第二部分704b相對於第一線702的鏡像。佈局設計700相對於第一線702是對稱的。

第一部分704a包括如在圖5所示佈局圖案500中所述的佈局圖案，且因此不再對該些佈局圖案進行相似的詳細說明。

第二部分704b包括第三導電結構佈局圖案706、軌條佈局圖案708a、第四導電結構佈局圖案722、以及通孔佈局圖案718a、724a、730a、718b、724b、730b、718c、724c及730c。

與圖5所示佈局設計500相較，佈局設計700的導電結構佈局圖案714a、728a、714b、728b、714c及728c替換對應導電結構佈局圖案314a、328a、314b、328b、414c及428c。導電結構佈局圖案714a、728a、714b、728b、714c及728c與對應導電結構佈局圖案314a、328a、314b、328b、414c及428c相似，且因此不再對該些佈局圖案進行相似的詳細說明。

導電結構佈局圖案714a、728a、714b、728b、714c及728c在第二方向Y上延伸，以與第一線702交疊而進入佈局設計700的第二部分704b中。

第二部分704b中的佈局圖案與第一部分704a中的對應佈局圖案相似，且因此不再對該些佈局圖案進行相似的詳細說明。

通孔佈局圖案718a、724a及730a與通孔佈局圖案318a、324a及330a相似，且因此不再對該些佈局圖案進行相似的詳細說明。

通孔佈局圖案718b、724b及730b與通孔佈局圖案318b、324b及330b相似，且因此不再對該些佈局圖案進行相似的詳細說明。

通孔佈局圖案718c、724c及730c與通孔佈局圖案418a、424a及430a相似，且因此不再對該些佈局圖案進行相似的詳細說 明。

第三導電結構佈局圖案706與第一導電結構佈局圖案106相似，且因此不再對該些佈局圖案進行相似的詳細說明。

第四導電結構佈局圖案722與第二導電結構佈局圖案122相似，且因此不再對該些佈局圖案進行相似的詳細說明。

軌條佈局圖案708a與軌條佈局圖案108a相似，且因此不再對該些佈局圖案進行相似的詳細說明。

在一些實施例中，佈局設計700包括三個M1導電結構佈局圖案(例如，導電結構佈局圖案714a、714b及714c)、三個M3導電結構佈局圖案(例如，導電結構佈局圖案728a、728b及728c)、六個V0通孔佈局圖案(例如，通孔佈局圖案318a、318b、418c、718a、718b及718c)、六個V1通孔佈局圖案(例如，通孔佈局圖案324a、324b、424c、724a、724b及724c)及六個V2通孔佈局圖案(例如，通孔佈局圖案330a、330b、430c、730a、730b及730c)。在一些實施例中，佈局設計700包括兩個M2導電結構佈局圖案(例如，導電結構佈局圖案122及722)及兩個M0導電結構佈局圖案(例如，導電結構佈局圖案106及706)。

在一些實施例中，藉由利用佈局設計700，會產生被配置為雙倍高度三輸入接腳的金屬網格結構。在一些實施例中，藉由利用佈局設計700，通孔佈局圖案(例如，通孔佈局圖案112、318a、318b、324a、324b、330a、330b、418c、424c、430c、718a、718b、718c、724a、724b、724c、730a、730b及730c)的數目得以增加， 進而在下伏導電特徵佈局圖案與上覆導電特徵佈局圖案(例如，金屬層M0、M1、M2、M3等)之間得到更多的連接，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案318a、324a及330a以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案318b、324b及330b以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案418c、424c及430c以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案718a、724a及730a以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案718b、724b及730b以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案718c、724c及730c以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，M1層的導電結構佈局圖案714a、714b、714c與M3層的對應導電結構佈局圖案728a、728b、728c對準，進而相較於其他方法產生更低的電阻。在一些實施例中，M1層的導電結構佈局圖案714a、714b、714c各自使用單寬度佈線軌道，且M3層的導電結構佈局圖案728a、728b、728c各自使用一個M3佈線軌道，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案112、318a、318b、324a、324b、330a、330b、418c、424c、430c、718a、718b、718c、724a、724b、724c、730a、730b及730c中的一或多者是正方形通 孔佈局圖案。在一些實施例中，由於通孔佈局圖案318a、318b、324a、324b、330a、330b、418c、424c、430c、718a、718b、718c、724a、724b、724c、730a、730b、730c的數目增加且導電結構佈局圖案714a、714b、714c、728a、728b、728c的數目增加，因而在佈局設計700中設置有更多的輸入接腳，進而在下伏導電特徵佈局圖案與上覆導電特徵佈局圖案(例如，金屬層M0、M1、M2、M3等)之間得到更多的電流路徑。在一些實施例中，由於電流路徑的數目增加，因而每一對應電流路徑的距離得以減小，進而使得佈局設計700相較於其他方法具有更佳的速度效能。

圖8是根據一些實施例的積體電路結構的佈局設計800的圖。

佈局設計800是圖7所示佈局設計700的變型。在一些實施例中，佈局設計800對應於雙倍高度雙輸入接腳的佈局設計，所述雙倍高度雙輸入接腳具有第一接腳(例如，導電結構佈局圖案714a、728a)及第二接腳(例如，導電結構佈局圖案714c、728c)。在一些實施例中，佈局設計800說明：雙輸入接腳中的元件的位點可調整成處於其他位置，且雙輸入接腳中的元件的數目可調整成其他數目。在本發明的範圍內，圖8所示佈局設計800中的元件具有其他配置、位點或數目。

與圖7所示佈局設計700相較，圖8所示佈局設計800不包括導電結構佈局圖案714b及728b、以及通孔佈局圖案718b、724b、730b、318b、324b及330b。

佈局設計800示出佈局設計500的自閘極佈局圖案102c延伸至閘極佈局圖案102j的被放大部分。與圖7所示佈局設計700相較，圖8所示佈局設計800在第一方向X上移位單多晶體間距(one poly pitch，P1)，且因此自閘極佈局圖案102c延伸至閘極佈局圖案102j。

在一些實施例中，藉由利用佈局設計800，會產生被配置為雙倍高度雙輸入接腳的金屬網格結構。在一些實施例中，藉由利用佈局設計800，通孔佈局圖案(例如，通孔佈局圖案112、318a、324a、330a、418c、424c、430c、718a、718c、724a、724c、730a及730c)的數目得以增加，進而在下伏導電特徵佈局圖案與上覆導電特徵佈局圖案(例如，金屬層M0、M1、M2、M3等)之間得到更多的連接，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案318a、324a及330a以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案418c、424c及430c以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案718a、724a及730a以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案718c、724c及730c以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，M1層的導電結構佈局圖案714a、714c與M3層的對應導電結構佈局圖案728a、728c對準，進而相較於其他方法產生更低的電阻。在一些實施例中，M1層的導電結 構佈局圖案714a、714c各自使用單寬度佈線軌道，且M3層的導電結構佈局圖案728a、728c各自使用一個M3佈線軌道，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案112、318a、324a、330a、418c、424c、430c、718a、718c、724a、724c、730a及730c中的一或多者是正方形通孔佈局圖案。在一些實施例中，由於通孔佈局圖案318a、324a、330a、418c、424c、430c、718a、718c、724a、724c、730a、730c的數目增加且導電結構佈局圖案714a、714c、728a、728c的數目增加，因而在佈局設計800中設置有更多的輸入接腳，進而在下伏導電特徵佈局圖案與上覆導電特徵佈局圖案(例如，金屬層M0、M1、M2、M3等)之間得到更多的電流路徑。在一些實施例中，由於電流路徑的數目增加，因而每一對應電流路徑的距離得以減小，進而使得佈局設計800相較於其他方法具有更佳的速度效能。

圖9是根據一些實施例的積體電路結構的佈局設計900的圖。

佈局設計900是圖7所示佈局設計700的變型。在一些實施例中，佈局設計900對應於三倍高度單輸入接腳的佈局設計，所述三倍高度單輸入接腳具有第一接腳(例如，導電結構佈局圖案914c、928c)。在一些實施例中，佈局設計900說明：單輸入接腳中的元件的位點可調整成處於其他位置，且輸入接腳中的元件的數目可調整成其他數目。在本發明的範圍內，圖9所示佈局設計900中的元件具有其他配置、位點或數目。

佈局設計900示出佈局設計700的自閘極佈局圖案102e延伸至閘極佈局圖案102j的被放大部分。

佈局設計900具有高度H3，高度H3為佈局設計100及300至600中的一或多者的高度H1的三倍。

與圖7所示佈局設計700相較，佈局設計900更包括第三部分904c。第三部分904c是第二部分704b相對於第二線902的鏡像。在一些實施例中，第三部分904c並非是第二部分704b相對於第二線902的鏡像。

第三部分904c包括第五導電結構佈局圖案906、軌條佈局圖案908b、第六導電結構佈局圖案922、以及通孔佈局圖案918c、924c及930c。

與圖7所示佈局設計700相較，佈局設計900不包括導電結構佈局圖案714a、728a、714b、728b、以及通孔佈局圖案718a、724a、730a、718b、724b及730b。

與圖7所示佈局設計700相較，佈局設計900的導電結構佈局圖案914c及928c替換對應導電結構佈局圖案714c及728c。導電結構佈局圖案914c及928c與對應導電結構佈局圖案714c及728c相似，且因此不再對該些佈局圖案進行相似的詳細說明。導電結構佈局圖案914c及928c在第二方向Y上延伸，以與第一線702及第二線902交疊而進入佈局設計900的第三部分904c中。

第三部分904c中的佈局圖案與第一部分704a中或第二 部分704b中的對應佈局圖案相似，且因此不再對該些佈局圖案進行相似的詳細說明。

通孔佈局圖案918c、924c及930c與通孔佈局圖案318a、324a及330a或通孔佈局圖案718c、724c及730c相似，且因此不再對該些佈局圖案進行相似的詳細說明。

第五導電結構佈局圖案906與第一導電結構佈局圖案106或第三導電結構佈局圖案706相似，且因此不再對該些佈局圖案進行相似的詳細說明。

第六導電結構佈局圖案922與第二導電結構佈局圖案122或第四導電結構佈局圖案722相似，且因此不再對該些佈局圖案進行相似的詳細說明。

軌條佈局圖案908b與軌條佈局圖案108b相似，且因此不再對該些佈局圖案進行相似的詳細說明。

在一些實施例中，藉由利用佈局設計900，會產生被配置為三倍高度單輸入接腳的金屬網格結構。在一些實施例中，藉由利用佈局設計900，通孔佈局圖案(例如，通孔佈局圖案112、418c、424c、430c、718c、724c、730c、918c、924c及930c)的數目得以增加，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案418c、424c及430c以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案718c、724c及730c以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案918c、 924c及930c以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，M1層的導電結構佈局圖案914c與M3層的對應導電結構佈局圖案928c對準，進而相較於其他方法產生更低的電阻。在一些實施例中，M1層的導電結構佈局圖案914c各自使用單寬度佈線軌道，且M3層的導電結構佈局圖案928c各自使用一個M3佈線軌道，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案112、418c、424c、430c、718c、724c、730c、918c、924c及930c中的一或多者是正方形通孔佈局圖案。在一些實施例中，由於通孔佈局圖案418c、424c、430c、718c、724c、730c、918c、924c、930c的數目增加且導電結構佈局圖案914a、914c的數目增加，因而在佈局設計900中設置有更多的輸入接腳，進而在下伏導電特徵佈局圖案與上覆導電特徵佈局圖案(例如，金屬層M0、M1、M2、M3等)之間得到更多的電流路徑。在一些實施例中，由於電流路徑的數目增加，因而每一對應電流路徑的距離得以減小，進而使得佈局設計900相較於其他方法具有更佳的速度效能。

圖10是根據一些實施例的積體電路結構的佈局設計1000的圖。

佈局設計1000是圖8所示佈局設計800及圖9所示佈局設計900的變型。在一些實施例中，佈局設計1000對應於三倍高度雙輸入接腳的佈局設計，所述三倍高度雙輸入接腳具有第一接腳(例如，導電結構佈局圖案1014b、1028b)及第二接腳(例如， 導電結構佈局圖案1014c、1028c)。在一些實施例中，佈局設計1000說明：三倍高度雙輸入接腳中的元件的位點可調整成處於其他位置，且三倍高度雙輸入接腳中的元件的數目可調整成其他數目。在本發明的範圍內，圖10所示佈局設計1000中的元件具有其他配置、位點或數目。

佈局設計1000將來自佈局設計800的與來自佈局設計900的特徵組合。舉例而言，佈局設計1000將佈局設計800的特徵中的某些特徵與和佈局設計900相似的高度H3結合。佈局設計1000具有高度H3，高度H3為佈局設計100及300至600中的一或多者的高度H1的三倍。

佈局設計1000示出佈局設計900的自閘極佈局圖案102d延伸至閘極佈局圖案102i的被放大部分。

與圖8所示佈局設計800相較，佈局設計1000的導電結構佈局圖案1014c、1028c、1014b及1028b替換對應導電結構佈局圖案714a、728a、714c及728c。導電結構佈局圖案1014c、1028c、1014b及1028b與對應導電結構佈局圖案714a、728a、714c及728c相似，且因此不再對該些佈局圖案進行相似的詳細說明。導電結構佈局圖案1014c、1028c、1014b及1028b在第二方向Y上延伸，以與第一線702及第二線902交疊而進入佈局設計1000的第三部分904c中。

與佈局設計900相似，佈局設計1000亦包括第三部分904c。

佈局設計1000的第三部分904c包括第五導電結構佈局圖案906、軌條佈局圖案908b、第六導電結構佈局圖案922、以及通孔佈局圖案1018b、1024b、1030b、1018c、1024c及1030c。

通孔佈局圖案1018b、1024b及1030b與通孔佈局圖案318a、324a及330a或通孔佈局圖案718a、724a及730a相似，且因此不再對該些佈局圖案進行相似的詳細說明。通孔佈局圖案1018c、1024c及1030c與通孔佈局圖案418c、424c及430c或通孔佈局圖案718c、724c及730c相似，且因此不再對該些佈局圖案進行相似的詳細說明。

在一些實施例中，藉由利用佈局設計1000，會產生被配置為三倍高度雙輸入接腳的金屬網格結構。在一些實施例中，藉由利用佈局設計1000，通孔佈局圖案(例如，通孔佈局圖案112、418c、424c、430c、718c、724c、730c、918c、924c、930c、1018b、1024b、1030b、1018c、1024c及1030c)的數目得以增加，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案418c、424c及430c以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案718c、724c及730c以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案918c、924c及930c以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案1018b、1024b及1030b以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在 一些實施例中，通孔佈局圖案1018c、1024c及1030c以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，M1層的導電結構佈局圖案1014b、1014c與M3層的導電結構佈局圖案1014b、1028c對準，進而相較於其他方法產生更低的電阻。在一些實施例中，M1層的導電結構佈局圖案1014b、1014c各自使用單寬度佈線軌道，且M3層的導電結構佈局圖案1028b、1028c各自使用一個M3佈線軌道，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案112、418c、424c、430c、718c、724c、730c、918c、924c及930c中的一或多者是正方形通孔佈局圖案。在一些實施例中，由於通孔佈局圖案418c、424c、430c、718c、724c、730c、918c、924c、930c、1018b、1024b、1030b、1018c、1024c、1030c的數目增加且導電結構佈局圖案1014c、1028c、1014b及1028b的數目增加，因而在佈局設計1000中設置有更多的輸入接腳，進而在下伏導電特徵佈局圖案與上覆導電特徵佈局圖案(例如，金屬層M0、M1、M2、M3等)之間得到更多的電流路徑。在一些實施例中，由於電流路徑的數目增加，因而每一對應電流路徑的距離得以減小，進而使得佈局設計1000相較於其他方法具有更佳的速度效能。

圖11是根據一些實施例的積體電路結構的佈局設計1100的圖。

在一些實施例中，佈局設計1100對應於雙輸出接腳的佈局設計，所述雙輸出接腳具有第一接腳(例如，導電結構佈局圖 案1114a、1128a)及第二接腳(例如，導電結構佈局圖案1114b、1128b)。在本發明的範圍內，圖11所示佈局設計1100中的元件具有其他配置、位點或數目。

佈局設計1100包括為易於說明而未示出的其他特徵。舉例而言，包括位於第一佈局層級(例如，多晶體)上的閘極佈局圖案集合104。

佈局設計1100在第一方向X上具有寬度(圖中未示出)且在第二方向Y上具有高度H1。佈局設計1100是標準胞元1101。在一些實施例中，標準胞元1101是邏輯閘胞元。

佈局設計1100包括位於由軌條佈局圖案108a、108b形成的集合之間的導電結構佈局圖案1106a及導電結構佈局圖案1106b。導電結構佈局圖案1106a、1106b(被統稱為「導電結構佈局圖案集合1106」(圖中未示出))在第一方向X上延伸，且位於第二佈局層級(例如，M0)處。導電結構佈局圖案集合1106中的每一導電結構佈局圖案1106a、1106b在第二方向Y上彼此分隔開。導電結構佈局圖案1106a、1106b可用於製造積體電路結構1200的對應導電結構1206a、1206b(示出於圖12A至圖12B中)。導電結構佈局圖案1106a、1106b中或由軌條佈局圖案108a、108b形成的集合中的一或多個佈局圖案位於與導電結構佈局圖案1106a、1106b中或由軌條佈局圖案108a、108b形成的集合中的一或多個其他佈局圖案相同的佈局層級上。

導電結構佈局圖案1106a與導電結構佈局圖案1106b分 隔開距離D3(圖中未示出)。導電結構佈局圖案1106a與軌條佈局圖案108a分隔開距離D4(圖中未示出)。導電結構佈局圖案1106b與軌條佈局圖案108b分隔開距離D5(圖中未示出)。

在本發明的範圍內，導電結構佈局圖案1106a、1106b、或由軌條佈局圖案108a、108b形成的集合中的軌條具有其他配置或數量。

佈局設計1100更包括在第二方向Y上延伸且與導電結構集合1106交疊的導電結構佈局圖案1114a、1114b(被統稱為「導電結構佈局圖案集合1114」(圖中未示出))。導電結構佈局圖案1114a、1114b可用於製造積體電路結構1200的對應導電結構1214a、1214b(示出於圖12A至圖12B中)。導電結構佈局圖案集合1114位於第三佈局層級(M1)處。導電結構佈局圖案集合1114中的每一導電結構佈局圖案1114a、1114b在第一方向X上彼此分隔開。導電結構佈局圖案1114a與導電結構佈局圖案1114b分隔開距離D6(圖中未示出)。在本發明的範圍內，導電結構佈局圖案1114a、1114b具有其他配置或數量。

佈局設計1100更包括通孔佈局圖案1118a、1118b、1118c、1118d(被統稱為「通孔佈局圖案集合1118」(圖中未示出))。通孔佈局圖案1118a、1118b、1118c、1118d可用於製造積體電路結構1200的對應通孔結構1218a、1218b、1218c、1218d(示出於圖12A至圖12B中)。通孔佈局圖案集合1118位於導電結構佈局圖案集合1114與導電結構佈局圖案集合1106之間。通 孔佈局圖案集合1118中的通孔佈局圖案1118a、1118b位於導電結構佈局圖案集合1106中的佈局圖案1106a之上。通孔佈局圖案集合1118中的通孔佈局圖案1118c、1118d位於導電結構佈局圖案集合1106中的佈局圖案1106b之上。在一些實施例中，通孔佈局圖案集合1118中的每一通孔佈局圖案1118a、1118b、1118c、1118d位於導電結構佈局圖案集合1114中的每一導電結構佈局圖案1114a、1114b與導電結構佈局圖案集合1106中的每一導電結構佈局圖案1106a、1106b交疊之處。

在一些實施例中，通孔佈局圖案集合1118中的一或多個通孔佈局圖案1118a、1118b的中心位於導電結構佈局圖案集合1106中的佈局圖案1106a的中心之上。在一些實施例中，通孔佈局圖案集合1118中的一或多個通孔佈局圖案1118c、1118d的中心位於導電結構佈局圖案集合1106中的佈局圖案1106b的中心之上。在一些實施例中，通孔佈局圖案集合1118中的通孔佈局圖案的中心在第一方向X或第二方向Y上與導電結構佈局圖案集合1106中的佈局圖案的中心對準。通孔佈局圖案集合1118位於佈局設計1100的介於第二佈局層級與第三佈局層級之間的V0佈局層級上。在本發明的範圍內，通孔佈局圖案集合1118具有其他配置。

佈局設計1100更包括位於由軌條佈局圖案108a、108b形成的集合之間的導電結構佈局圖案1122a、1122b。導電結構佈局圖案1106a、1106b(被統稱為「導電結構佈局圖案集合1122」(圖中未示出))在第一方向X上延伸，且位於第四佈局層級(例 如，M2)處。導電結構佈局圖案集合1122中的每一導電結構佈局圖案1122a、1122b在第二方向Y上彼此分隔開。導電結構佈局圖案1122a、1122b可用於製造積體電路結構1200的對應導電結構1222a、1222b(示出於圖12A至圖12B中)。導電結構佈局圖案集合1122與導電結構佈局圖案集合1114交疊。在一些實施例中，導電結構集合1122中的導電結構1122a、1122b覆蓋導電結構集合1106中的對應導電結構1106a、1106b的至少一部分。在一些實施例中，導電結構集合1122中的導電結構1122a、1122b的一側在至少第一方向X或第二方向Y上與導電結構集合1106中的對應導電結構1106a、1106b的對應一側對準。

導電結構佈局圖案1122a與導電結構佈局圖案1122b分隔開距離D3’(圖中未示出)。導電結構佈局圖案1122a與軌條佈局圖案108a分隔開距離D4’(圖中未示出)。導電結構佈局圖案1122b與軌條佈局圖案108b分隔開距離D5’(圖中未示出)。

在一些實施例中，導電結構佈局圖案集合1106、1122中的一或多個佈局圖案在第一方向X上具有與導電結構佈局圖案集合1106、1122中的另一佈局圖案不同的長度(圖中未示出)。在一些實施例中，導電結構佈局圖案集合1106、1122中的一或多個佈局圖案在第一方向X上具有與導電結構佈局圖案集合1106、1122中的另一佈局圖案相同的長度(圖中未示出)。

在一些實施例中，導電結構佈局圖案集合1106、1122中的一或多個佈局圖案在第二方向Y上具有與導電結構佈局圖案集 合1106、1122中的另一佈局圖案不同的寬度(圖中未示出)。在一些實施例中，導電結構佈局圖案集合1106、1122中的一或多個佈局圖案在第二方向Y上具有與導電結構佈局圖案集合1106、1122中的另一佈局圖案相同的寬度(圖中未示出)。

在本發明的範圍內，導電結構佈局圖案1122a、1122b具有其他配置或數量。

佈局設計1100更包括通孔佈局圖案1124a、1124b、1124c、1124d(被統稱為「通孔佈局圖案集合1124」(圖中未示出))。通孔佈局圖案1124a、1124b、1124c、1124d可用於製造積體電路結構1200的對應通孔結構1224a、1224b、1224c、1224d(示出於圖12A至圖12B中)。通孔佈局圖案集合1124位於導電結構佈局圖案集合1122與導電結構佈局圖案集合1114之間。通孔佈局圖案集合1124位於導電結構佈局圖案集合1114之上。在一些實施例中，通孔佈局圖案集合1124中的每一通孔佈局圖案1124a、1124b、1124c、1124d位於導電結構佈局圖案集合1122中的每一導電結構佈局圖案1122a、1122b與導電結構佈局圖案集合1114中的每一導電結構佈局圖案1114a、1114b交疊之處。

在一些實施例中，通孔佈局圖案集合1124中的一或多個通孔佈局圖案1124a、1124c的中心位於導電結構佈局圖案集合1114中的佈局圖案1114a的中心之上。在一些實施例中，通孔佈局圖案集合1124中的一或多個通孔佈局圖案1124b、1124d的中心位於導電結構佈局圖案集合1114中的佈局圖案1114b的中心之 上。在一些實施例中，通孔佈局圖案集合1124中的通孔佈局圖案的中心在第一方向X或第二方向Y上與導電結構佈局圖案集合1114中的佈局圖案的中心對準。通孔佈局圖案集合1124位於佈局設計1100的介於第三佈局層級與第四佈局層級之間的V1佈局層級上。在本發明的範圍內，通孔佈局圖案集合1124具有其他配置。

佈局設計1100更包括在第二方向Y上延伸且位於第五佈局層級(例如，M3)處的導電結構佈局圖案1128a、1128b(被統稱為「導電結構佈局圖案集合1128」(圖中未示出))。導電結構佈局圖案集合1128中的每一導電結構佈局圖案1128a、1128b在第一方向X上彼此分隔開。導電結構佈局圖案1128a、1128b可用於製造積體電路結構1200的對應導電結構1228a、1228b(示出於圖12A至圖12B中)。導電結構佈局圖案集合1128與導電結構佈局圖案集合1106及1122交疊。在一些實施例中，導電結構集合1128中的導電結構1128a、1128b覆蓋導電結構集合1114中的對應導電結構1114a、1114b的至少一部分。在一些實施例中，導電結構集合1128中的導電結構1128a、1128b的一側在至少第一方向X或第二方向Y上與導電結構集合1114中的對應導電結構1114a、1114b的對應一側對準。

導電結構佈局圖案1128a與導電結構佈局圖案1128b以距離D6’(圖中未示出)分隔開。

在一些實施例中，導電結構佈局圖案集合1114、1128中的一或多個佈局圖案在第一方向X上具有與導電結構佈局圖案集 合1114、1128中的另一佈局圖案不同的長度(圖中未示出)。在一些實施例中，導電結構佈局圖案集合1114、1128中的一或多個佈局圖案在第一方向X上具有與導電結構佈局圖案集合1114、1128中的另一佈局圖案相同的長度(圖中未示出)。

在一些實施例中，導電結構佈局圖案集合1114、1128中的一或多個佈局圖案在第二方向Y上具有與導電結構佈局圖案集合1114、1128中的另一佈局圖案不同的寬度(圖中未示出)。在一些實施例中，導電結構佈局圖案集合1114、1128中的一或多個佈局圖案在第二方向Y上具有與導電結構佈局圖案集合1114、1128中的另一佈局圖案相同的寬度(圖中未示出)。

在本發明的範圍內，導電結構佈局圖案1128a、1128b具有其他配置或數量。

佈局設計1100更包括通孔佈局圖案1130a、1130b、1130c、1130d(被統稱為「通孔佈局圖案集合1130」(圖中未示出))。通孔佈局圖案1130a、1130b、1130c、1130d可用於製造積體電路結構1200的對應通孔結構1230a、1230b、1230c、1230d(示出於圖12A至圖12B中)。通孔佈局圖案集合1130位於導電結構佈局圖案集合1128與導電結構佈局圖案集合1122之間。通孔佈局圖案集合1130中的通孔佈局圖案1130a、1130b位於導電結構佈局圖案集合1122中的佈局圖案1122a之上。通孔佈局圖案集合1130中的通孔佈局圖案1130c、1130d位於導電結構佈局圖案集合1122中的佈局圖案1122b之上。在一些實施例中，通孔佈 局圖案集合1130中的每一通孔佈局圖案1130a、1130b、1130c、1130d位於導電結構佈局圖案集合1128中的每一導電結構佈局圖案1128a、1128b與導電結構佈局圖案集合1122中的每一導電結構佈局圖案1122a、1122b交疊之處。

在一些實施例中，通孔佈局圖案集合1130中的一或多個通孔佈局圖案1130a、1130b的中心位於導電結構佈局圖案集合1106中的佈局圖案1106a的中心或導電結構佈局圖案集合1122中的佈局圖案1122a的中心之上。在一些實施例中，通孔佈局圖案集合1130中的一或多個通孔佈局圖案1130c、1130d的中心位於導電結構佈局圖案集合1106中的佈局圖案1106b的中心或導電結構佈局圖案集合1122中的佈局圖案1122b的中心之上。在一些實施例中，通孔佈局圖案集合1130中的通孔佈局圖案的中心在第一方向X或第二方向Y上與導電結構佈局圖案集合1106或1122中的佈局圖案的中心對準。通孔佈局圖案集合1130位於佈局設計1100的介於第四佈局層級與第五佈局層級之間的V2佈局層級上。在本發明的範圍內，通孔佈局圖案集合1130具有其他配置。

在一些實施例中，通孔佈局圖案集合1118、1124、1130中的至少一個通孔佈局圖案的中心在第一方向X或第二方向Y上與通孔佈局圖案集合1118、1124、1130中的至少另一通孔佈局圖案的中心對準。在一些實施例中，通孔佈局圖案集合1118、1124、1130被稱為堆疊式通孔配置，乃因每一通孔的中心在第一方向X及第二方向Y上與通孔佈局圖案集合1118、1124、1130中位於另 一層上的至少另一通孔佈局圖案的中心對準。在一些實施例中，藉由使用堆疊式通孔配置，與其他方法相較，電阻得以減小。

在一些實施例中，由於佈局設計1100佔據2個M2佈線軌道(例如，導電結構佈局圖案1128a及1128b)，因而其相較於其他方法提供更多的通向上部金屬層(例如，金屬3、金屬4等)的佈線資源。在一些實施例中，藉由至少利用導電結構佈局圖案1106a、1106b、1114a、1114b、1122a、1122b、1128a或1128b、以及通孔佈局圖案1118a、1118b、1124a、1124b、1130a、1130b，會產生被配置為雙輸出接腳的金屬網格結構(例如，積體電路1200)。在一些實施例中，M0層的導電結構佈局圖案集合1106佔據兩個M0佈線軌道，且M2層的導電結構佈局圖案集合1122佔據兩個M2佈線軌道。

在一些實施例中，藉由利用佈局設計1100，通孔佈局圖案(例如，通孔佈局圖案集合1118、1124及1130)的數目得以增加，進而在下伏導電特徵佈局圖案與上覆導電特徵佈局圖案(例如，金屬層M0、M1、M2、M3等)之間得到更多的連接，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案集合1118、通孔佈局圖案集合1124及通孔佈局圖案集合1130以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案集合1118中、通孔佈局圖案集合1124中及通孔佈局圖案集合1130中的每一佈局圖案具有4個正方形通孔佈局圖案。

在一些實施例中，M1層的導電結構佈局圖案集合1114與M3層的導電結構佈局圖案集合1128對準，進而相較於其他方法產生更低的電阻。在一些實施例中，M1層的導電結構佈局圖案集合1114及M3層的導電結構佈局圖案集合1128使用二或更多個單寬度M1佈線軌道或者兩個M3佈線軌道，進而相較於其他方法產生更低的電阻。在一些實施例中，由於通孔佈局圖案集合1118、通孔佈局圖案集合1124及通孔佈局圖案集合1130中的每一者中通孔佈局圖案的數目增加且導電結構佈局圖案集合1114及導電結構佈局圖案集合1128中導電結構佈局圖案的數目增加，因而在佈局設計1100中設置有更多的輸出接腳，進而在下伏導電特徵佈局圖案與上覆導電特徵佈局圖案(例如，金屬層M0、M1、M2、M3等)之間得到更多的電流路徑。在一些實施例中，由於電流路徑的數目增加，因而每一對應電流路徑的距離得以減小，進而使得佈局設計1100相較於其他方法具有更佳的速度效能。

圖12A及圖12B是根據一些實施例的積體電路結構1200的圖。根據一些實施例，圖12A是與佈局設計1100對應的積體電路結構1200的由平面C-C’橫切出的剖視圖，且圖12B是與佈局設計1100對應的積體電路結構1200的由平面D-D’橫切出的剖視圖。積體電路結構1200是藉由佈局設計1100製造而成。

積體電路結構1200的結構性關係(包括對準、長度及寬度)以及配置與圖11所示佈局設計1100的結構性關係及配置相似，且為簡潔起見將不在圖12A至圖12B中予以闡述。

積體電路結構1200包括為易於說明而未示出的其他特徵。舉例而言，與閘極集合204相似的閘極集合位於積體電路結構200的第一層級上。

積體電路結構1200包括在第一方向X上延伸且在第二方向Y上彼此分隔開的導電結構1206a、1206b(被統稱為「導電結構集合1206」(圖中未示出))。

積體電路結構1200更包括在第一方向X上延伸的由軌條208a、208b形成的集合。導電結構集合1206位於由軌條208a、208b形成的集合之間。導電結構集合1206及由軌條208a、208b形成的集合位於積體電路結構1200的第二層級上。導電結構1206a、1206b或由軌條208a、208b形成的集合中的一或多者位於積體電路結構1200的第二層級(M0)上。積體電路結構1200的第二層級位於積體電路結構1200的第一層級上方。在本發明的範圍內，導電結構1206a、1206b或由軌條208a、208b形成的集合具有其他數量。

在一些實施例中，由軌條208a、208b形成的集合被配置成將第一供電電壓VDD或第二供電電壓VSS提供至積體電路結構1200。在一些實施例中，由軌條208a、208b形成的集合電性耦合至導電結構1206a、1206b(圖中未示出)。

在一些實施例中，導電結構集合1206電性耦合至電晶體裝置(圖中未示出)的一或多個汲極或源極。

積體電路結構1200更包括在第二方向Y上延伸且與導電 結構集合1206交疊的導電結構集合1214。導電結構集合1214包括導電結構1214a及1214b。所述導電結構集合中的每一導電結構1214a、1214b在第一方向X上彼此分隔開。

導電結構1214a、1214b位於積體電路結構1200的第三層級(M1)上。積體電路結構1200的第三層級位於積體電路結構1200的第一層級及第二層級上方。在本發明的範圍內，導電結構1214a、1214b具有其他導電結構數量或其他配置。

積體電路結構1200更包括位於導電結構1214a、1214b與導電結構1206a、1206b之間的通孔集合1218。通孔集合1218包括通孔1218a、1218b、1218c、1218d中的一或多者。通孔集合1218中的每一通孔1218a、1218b、1218c、1218d位於導電結構集合1214中的導電結構1214a、1214b下面。

通孔集合1218中的每一通孔1218a、1218b、1218c、1218d位於導電結構集合1214與導電結構集合1206交疊之處。通孔集合1218將導電結構集合1214電性耦合至導電結構集合1206。通孔集合1218中的一或多個通孔1218a、1218b、1218c、1218d位於積體電路結構1200的V0層級上。積體電路結構1200的V0層級位於積體電路結構1200的第一層級及第二層級上方。在本發明的範圍內，通孔集合1218具有其他通孔數量或其他配置。

積體電路結構1200更包括在第一方向X上延伸且與導電結構集合1214交疊的導電結構1222a、1222b(被統稱為「導電結構集合1222」(圖中未示出))。導電結構集合1222中的每一導電 結構1222a、1222b在第二方向Y上彼此分隔開。

導電結構集合1222位於由軌條208a、208b形成的集合之間。在一些實施例中，導電結構集合1222中的導電結構1222a、1222b覆蓋導電結構集合1206中的對應導電結構1206a、1206b的至少一部分。在一些實施例中，導電結構集合1222中的導電結構1222a、1222b的一側在至少第一方向X或第二方向Y上與導電結構集合1206中的對應導電結構1206a、1206b的一側對準。導電結構集合1222位於積體電路結構1200的第四層級(M2)上。積體電路結構1200的第四層級位於積體電路結構1200的第一層級、第二層級及第三層級上方。在本發明的範圍內，導電結構集合1222具有其他數量或配置。

積體電路結構1200更包括位於導電結構集合1222與導電結構集合1214之間的通孔集合1224。通孔集合1224包括通孔1224a、1224b、1224c、1224d中的一或多者。

通孔集合1224中的通孔1224a、1224c位於導電結構集合1214中的導電結構1214a上方。通孔集合1224中的通孔1224b、1224d位於導電結構集合1214中的導電結構1214b上方。通孔集合1224中的每一通孔1224a、1224b、1224c、1224d位於導電結構集合1222與導電結構集合1214交疊之處。通孔集合1224將導電結構集合1222電性耦合至導電結構集合1214。通孔集合1224中的一或多個通孔1224a、1224b、1224c、1224d位於積體電路結構1200的V1層級上。積體電路結構1200的V1層級位於積體電 路結構1200的第一層級、第二層級及第三層級上方。在本發明的範圍內，通孔集合1224具有其他通孔數量或其他配置。

積體電路結構1200更包括在第二方向Y上延伸且與導電結構集合1222及導電結構集合1206交疊的導電結構集合1228。導電結構集合1228包括導電結構1228a及1228b。導電結構集合1228中的每一導電結構1228a、1228b在第一方向X上彼此分隔開。

導電結構集合1228位於由軌條208a、208b形成的集合之間。在一些實施例中，導電結構集合1228中的導電結構1228a、1228b覆蓋導電結構集合1214中的對應導電結構1214a、1214b的至少一部分。在一些實施例中，導電結構集合1228中的導電結構1228a、1228b的至少一側在至少第一方向X或第二方向Y上與導電結構集合1214中的對應導電結構1214a、1214b的一側對準。導電結構集合1228位於積體電路結構1200的第五層級(M3)上。積體電路結構1200的第五層級位於積體電路結構1200的第一層級、第二層級、第三層級及第四層級上方。

在一些實施例中，導電結構1214a、1214b、1228a及1228b中的至少兩者在第二方向Y上具有相同的長度(圖中未示出)。在一些實施例中，導電結構1214a、1214b、1228a及1228b中的至少兩者在第二方向Y上具有不同的長度(圖中未示出)。在一些實施例中，導電結構1214a、1214b、1228a及1228b中的至少兩者在第一方向X上具有相同的寬度(圖中未示出)。在一些實施例 中，導電結構1214a、1214b、1228a及1228b中的至少兩者在第一方向X上具有不同的寬度(圖中未示出)。

在本發明的範圍內，導電結構集合1228具有其他導電結構數量或其他配置。

積體電路結構1200更包括位於導電結構集合1228與導電結構集合1222之間的通孔集合1230。通孔集合1224包括通孔1230a、1230b、1230c、1230d中的一或多者。

通孔集合1230中的通孔1230a、1230b位於導電結構集合1222中的導電結構1222a上方。通孔集合1230中的通孔1230c、1230d位於導電結構集合1222中的導電結構1222b上方。通孔集合1230中的每一通孔1230a、1230b、1230c、1230d位於導電結構集合1228與導電結構集合1222交疊之處。通孔集合1230將導電結構集合1228電性耦合至導電結構集合1222。通孔集合1230中的一或多個通孔1230a、1230b、1230c、1230d位於積體電路結構1200的V2層級上。積體電路結構1200的V2層級位於積體電路結構1200的第一層級、第二層級、第三層級及第四層級上方。在本發明的範圍內，通孔集合1230具有其他通孔數量或其他配置。

在一些實施例中，導電結構集合1206、通孔集合1218、導電結構集合1214、通孔集合1224、導電結構集合1222、通孔集合1230及導電結構集合1228中的一或多者被稱為輸出接腳。在一些實施例中，所述輸出接腳電性耦合至一或多個電晶體裝置(圖中未示出)的輸出側(例如，汲極或源極)。在一些實施例中，所 述輸出接腳亦被稱為金屬網格結構。在一些實施例中，積體電路結構1200的輸出接腳被稱為雙輸出接腳，乃因導電結構集合1214或導電結構集合1228具有兩個導電結構(例如，導電結構1214a、1214b或導電結構1228a、1228b)。在一些實施例中，積體電路結構1200中的元件的位點可調整成處於其他位置，且積體電路結構1200中的元件的數目可調整成其他數目。在本發明的範圍內，圖12所示積體電路結構1200中的元件具有其他配置、位點或數目。

在一些實施例中，通孔集合1218、1224、1230被稱為堆疊式通孔配置，乃因每一通孔的中心在第一方向X或第二方向Y上與通孔集合1218、1224、1230中位於另一層上的至少另一通孔的中心對準。在一些實施例中，因堆疊式通孔配置，積體電路結構1200與其他方法相較具有更低的電阻。在一些實施例中，由於通孔1218a、1218b、1224a、1224b、1230a及1230b的數目增加且導電結構1214a、1214b、1222a、1222b、1228a及1228b的數目增加，因而在積體電路1200中設置有更多的輸出接腳，進而在下伏導電結構與上覆導電結構(例如，金屬層M0、M1、M2、M3等)之間得到更多的電流路徑。在一些實施例中，由於電流路徑的數目增加，因而每一對應電流路徑的距離得以減小，進而使得積體電路1200相較於其他方法具有更佳的速度效能。

圖13是根據一些實施例的積體電路結構的佈局設計1300的圖。與圖1、圖3至圖10、圖11至圖19(以下示出)及圖20A至圖30(以下示出)中的一或多者所示組件相同或相似的 組件被賦予相同的參考編號，且因此不再對其進行詳細說明。在本發明的範圍內，圖11及圖13至圖19所示通孔佈局圖案或導電結構佈局圖案具有其他配置。

佈局設計1300是圖11所示佈局設計1100的變型。在一些實施例中，佈局設計1300對應於三輸出接腳的佈局設計，所述三輸出接腳具有第一接腳(例如，導電結構佈局圖案1114a、1128a)、第二接腳(例如，導電結構佈局圖案1114b、1128b)及第三接腳(例如，導電結構佈局圖案1314c、1328c)。在一些實施例中，佈局設計1300說明：三輸出接腳中的元件的位點可調整成處於其他位置，且三輸出接腳中的元件的數目可調整成其他數目。在本發明的範圍內，圖13所示佈局設計1300中的元件具有其他配置、位點或數目。

與圖11所示佈局設計1100相較，佈局設計1300更包括位於導電結構佈局圖案1114a與1114b之間的導電結構佈局圖案1314c及位於導電結構佈局圖案1128a與1128b之間的導電結構佈局圖案1328c。導電結構佈局圖案1314c、1328c與對應導電結構佈局圖案1114a、1128a相似，且因此不再對該些佈局圖案進行相似的詳細說明。

與圖11所示佈局設計1100相較，佈局設計1300更包括與對應通孔佈局圖案1118a、1124a、1130a、1118c、1124c及1130c相似的通孔佈局圖案1318e、1324e、1330e、1318f、1324f及1330f，且因此不再對該些佈局圖案進行相似的詳細說明。

通孔佈局圖案1318e、1324e及1330e中的每一者位於對應通孔佈局圖案1118a、1124a、1130a與對應通孔佈局圖案1118b、1124b及1130b之間。通孔佈局圖案1318f、1324f及1330f中的每一者位於對應通孔佈局圖案1118c、1124c、1130c與對應通孔佈局圖案1118d、1124d及1130d之間。

在一些實施例中，藉由利用佈局設計1300，會產生被配置為三輸出接腳的金屬網格結構。在一些實施例中，藉由利用佈局設計1300，通孔佈局圖案(例如，通孔佈局圖案1118a、1118b、1118c、1118d、1124a、1124b、1124c、1124d、1130a、1130b、1130c、1130d、1318e、1318f、1324e、1324f、1330e及1330f)的數目得以增加，進而在下伏導電特徵佈局圖案與上覆導電特徵佈局圖案(例如，金屬層M0、M1、M2、M3等)之間得到更多的連接，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案1118a、1124a及1130a以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案1118b、1124b及1130b以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案1118c、1124c及1130c以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案1118d、1124d及1130d以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案1318e、1324e及1330e以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。 在一些實施例中，通孔佈局圖案1318f、1324f及1330f以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，M1層的導電結構佈局圖案1114a、1114b、1314c與M3層的對應導電結構佈局圖案1128a、1128b、1328c對準，進而相較於其他方法產生更低的電阻。在一些實施例中，M1層的導電結構佈局圖案1114a、1114b、1314c各自使用單寬度佈線軌道，且M3層的導電結構佈局圖案1128a、1128b、1328c各自使用一個M3佈線軌道，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案1118a、1118b、1118c、1118d、1124a、1124b、1124c、1124d、1130a、1130b、1130c、1130d、1318e、1318f、1324e、1324f、1330e及1330f中的一或多者是正方形通孔佈局圖案。在一些實施例中，由於通孔佈局圖案1118a、1118b、1118c、1118d、1124a、1124b、1124c、1124d、1130a、1130b、1130c、1130d、1318e、1318f、1324e、1324f、1330e及1330f的數目增加且導電結構佈局圖案1114a、1114b、1314c、1128a、1128b、1328c的數目增加，因而在佈局設計1300中設置有更多的輸出接腳，進而在下伏導電特徵佈局圖案與上覆導電特徵佈局圖案(例如，金屬層M0、M1、M2、M3等)之間得到更多的電流路徑。在一些實施例中，由於電流路徑的數目增加，因而每一對應電流路徑的距離得以減小，進而使得佈局設計1300相較於其他方法具有更佳的速度效能。

圖14是根據一些實施例的積體電路結構的佈局設計1400的圖。

佈局設計1400是圖13所示佈局設計1300的變型。在一些實施例中，佈局設計1400對應於四輸出接腳的佈局設計，所述四輸出接腳具有第一接腳(例如，導電結構佈局圖案1114a、1128a)、第二接腳(例如，導電結構佈局圖案1114b、1128b)、第三接腳(例如，導電結構佈局圖案1314c、1328c)及第四接腳(例如，導電結構佈局圖案1414d、1428d)。在一些實施例中，佈局設計1400說明：四輸出接腳中的元件的位點可調整成處於其他位置，且四輸出接腳中的元件的數目可調整成其他數目。在本發明的範圍內，圖14所示佈局設計1400中的元件具有其他配置、位點或數目。

與圖13所示佈局設計1300相較，佈局設計1400更包括位於導電結構佈局圖案1314c與1114b之間的導電結構佈局圖案1414d及位於導電結構佈局圖案1328c與1128b之間的導電結構佈局圖案1428d。導電結構佈局圖案1414d、1428d與對應導電結構佈局圖案1114a、1128a相似，且因此不再對該些佈局圖案進行相似的詳細說明。

與圖13所示佈局設計1300相較，佈局設計1400更包括與對應通孔佈局圖案1118a、1124a、1130a、1118c、1124c及1130c相似的通孔佈局圖案1418g、1424g、1430g、1418h、1424h及1430h，且因此不再對該些佈局圖案進行相似的詳細說明。

通孔佈局圖案1418g、1424g及1430g中的每一者位於對應通孔佈局圖案1318e、1324e及1330e與對應通孔佈局圖案 1118b、1124b及1130b之間。通孔佈局圖案1418h、1424h及1430h中的每一者位於對應通孔佈局圖案1318f、1324f及1330f與對應通孔佈局圖案1118d、1124d及1130d之間。

在一些實施例中，藉由利用佈局設計1400，會產生被配置為四輸出接腳的金屬網格結構。在一些實施例中，藉由利用佈局設計1400，通孔佈局圖案(例如，通孔佈局圖案1118a、1118b、1118c、1118d、1124a、1124b、1124c、1124d、1130a、1130b、1130c、1130d、1318e、1318f、1324e、1324f、1330e、1330f、1418g、1418h、1424g、1424h、1430g及1430h)的數目得以增加，進而在下伏導電特徵佈局圖案與上覆導電特徵佈局圖案(例如，金屬層M0、M1、M2、M3等)之間得到更多的連接，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案1118a、1124a及1130a以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案1118b、1124b及1130b以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案1118c、1124c及1130c以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案1118d、1124d及1130d以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案1318e、1324e及1330e以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案1318f、1324f及1330f以堆疊式通孔配置而對準，進 而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案1418g、1424g及1430g以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案1418h、1424h及1430h以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，M1層的導電結構佈局圖案1114a、1114b、1314c、1414d與M3層的對應導電結構佈局圖案1128a、1128b、1328c、1428d對準，進而相較於其他方法產生更低的電阻。在一些實施例中，M1層的導電結構佈局圖案1114a、1114b、1314c、1414d各自使用單寬度佈線軌道，且M3層的導電結構佈局圖案1128a、1128b、1328c、1428d各自使用一個M3佈線軌道，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案1118a、1118b、1118c、1118d、1124a、1124b、1124c、1124d、1130a、1130b、1130c、1130d、1318e、1318f、1324e、1324f、1330e、1330f、1418g、1418h、1424g、1424h、1430g及1430h中的一或多者是正方形通孔佈局圖案。在一些實施例中，由於通孔佈局圖案1118a、1118b、1118c、1118d、1124a、1124b、1124c、1124d、1130a、1130b、1130c、1130d、1318e、1318f、1324e、1324f、1330e、1330f、1418g、1418h、1424g、1424h、1430g及1430h的數目增加且導電結構佈局圖案1114a、1114b、1314c、1414d、1128a、1128b、1328c、1428d的數目增加，因而在佈局設計1400中設置有更多的輸出接腳，進而在下伏導電特徵佈局圖案與上覆導電特徵佈局圖案(例如，金屬層M0、M1、M2、M3等)之間得到更 多的電流路徑。在一些實施例中，由於電流路徑的數目增加，因而每一對應電流路徑的距離得以減小，進而使得佈局設計1400相較於其他方法具有更佳的速度效能。

圖15是根據一些實施例的積體電路結構的佈局設計1400的圖。

佈局設計1500是圖14所示佈局設計1400的變型。在一些實施例中，佈局設計1500對應於五輸出接腳的佈局設計，所述五輸出接腳具有第一接腳(例如，導電結構佈局圖案1114a、1128a)、第二接腳(例如，導電結構佈局圖案1114b、1128b)、第三接腳(例如，導電結構佈局圖案1314c、1328c)、第四接腳(例如，導電結構佈局圖案1414d、1428d)及第五接腳(例如，導電結構佈局圖案1514e、1528e)。在一些實施例中，佈局設計1500說明：五輸出接腳中的元件的位點可調整成處於其他位置，且五輸出接腳中的元件的數目可調整成其他數目。在本發明的範圍內，圖15所示佈局設計1500中的元件具有其他配置、位點或數目。

與圖14所示佈局設計1400相較，佈局設計1500更包括位於導電結構佈局圖案1314c與1414d之間的導電結構佈局圖案1514e及位於導電結構佈局圖案1328c與1428d之間的導電結構佈局圖案1528e。導電結構佈局圖案1514e、1528e與對應導電結構佈局圖案1114a、1128a相似，且因此不再對該些佈局圖案進行相似的詳細說明。

與圖14所示佈局設計1400相較，佈局設計1500更包括與對應通孔佈局圖案1118a、1124a、1130a、1118c、1124c及1130c相似的通孔佈局圖案1518i、1524i、1530i、1518j、1524j及1530j，且因此不再對該些佈局圖案進行相似的詳細說明。

通孔佈局圖案1518i、1524i及1530i中的每一者位於對應通孔佈局圖案1318e、1324e及1330e與對應通孔佈局圖案1418g、1424g及1430g之間。通孔佈局圖案1518j、1524j及1530j中的每一者位於對應通孔佈局圖案1318f、1324f及1330f與對應通孔佈局圖案1418h、1424h及1430h之間。

在一些實施例中，藉由利用佈局設計1500，會產生被配置為五輸出接腳的金屬網格結構。在一些實施例中，藉由利用佈局設計1500，通孔佈局圖案(例如，通孔佈局圖案1118a、1118b、1118c、1118d、1124a、1124b、1124c、1124d、1130a、1130b、1130c、1130d、1318e、1318f、1324e、1324f、1330e、1330f、1418g、1418h、1424g、1424h、1430g、1430h、1518i、1518j、1524i、1524j、1530i及1530j)的數目得以增加，進而在下伏導電特徵佈局圖案與上覆導電特徵佈局圖案(例如，金屬層M0、M1、M2、M3等)之間得到更多的連接，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案1118a、1124a及1130a以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案1118b、1124b及1130b以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，通 孔佈局圖案1118c、1124c及1130c以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案1118d、1124d及1130d以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案1318e、1324e及1330e以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案1318f、1324f及1330f以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案1418g、1424g及1430g以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案1418h、1424h及1430h以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案1518i、1524i及1530i以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案1518j、1524j及1530j以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，M1層的導電結構佈局圖案1114a、1114b、1314c、1414d、1514e與M3層的對應導電結構佈局圖案1128a、1128b、1328c、1428d、1528e對準，進而相較於其他方法產生更低的電阻。在一些實施例中，M1層的導電結構佈局圖案1114a、1114b、1314c、1414d、1514e各自使用單寬度佈線軌道，且M3層的導電結構佈局圖案1128a、1128b、1328c、1428d、1528e各自使用一個M3佈線軌道，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖 案1118a、1118b、1118c、1118d、1124a、1124b、1124c、1124d、1130a、1130b、1130c、1130d、1318e、1318f、1324e、1324f、1330e、1330f、1418g、1418h、1424g、1424h、1430g、1430h、1518i、1518j、1524i、1524j、1530i及1530j中的一或多者是正方形通孔佈局圖案。在一些實施例中，由於通孔佈局圖案1118a、1118b、1118c、1118d、1124a、1124b、1124c、1124d、1130a、1130b、1130c、1130d、1318e、1318f、1324e、1324f、1330e、1330f、1418g、1418h、1424g、1424h、1430g、1430h、1518i、1518j、1524i、1524j、1530i及1530j的數目增加且導電結構佈局圖案1114a、1114b、1314c、1414d、1514e、1128a、1128b、1328c、1428d、1528e的數目增加，因而在佈局設計1500中設置有更多的輸出接腳，進而在下伏導電特徵佈局圖案與上覆導電特徵佈局圖案(例如，金屬層M0、M1、M2、M3等)之間得到更多的電流路徑。在一些實施例中，由於電流路徑的數目增加，因而每一對應電流路徑的距離得以減小，進而使得佈局設計1500相較於其他方法具有更佳的速度效能。

圖16是根據一些實施例的積體電路結構的佈局設計1600的圖。

佈局設計1600是圖15所示佈局設計1500的變型。在一些實施例中，佈局設計1600對應於六輸出接腳的佈局設計，所述六輸出接腳具有第一接腳(例如，導電結構佈局圖案1114a、1128a)、第二接腳(例如，導電結構佈局圖案1114b、1128b)、第三接腳(例如，導電結構佈局圖案1314c、1328c)、第四接腳(例 如，導電結構佈局圖案1414d、1428d)、第五接腳(例如，導電結構佈局圖案1514e、1528e)及第六接腳(例如，導電結構佈局圖案1614f、1628f)。在一些實施例中，佈局設計1600說明：六輸出接腳中的元件的位點可調整成處於其他位置，且六輸出接腳中的元件的數目可調整成其他數目。在本發明的範圍內，圖16所示佈局設計1600中的元件具有其他配置、位點或數目。

與圖15所示佈局設計1500相較，佈局設計1600更包括位於導電結構佈局圖案1314c與1514e之間的導電結構佈局圖案1614f及位於導電結構佈局圖案1328c與1528e之間的導電結構佈局圖案1628f。導電結構佈局圖案1614f、1628f與對應導電結構佈局圖案1114a、1128a相似，且因此不再對該些佈局圖案進行相似的詳細說明。

與圖15所示佈局設計1500相較，佈局設計1600更包括與對應通孔佈局圖案1118a、1124a、1130a、1118c、1124c及1130c相似的通孔佈局圖案1618k、1624k、1630k、1618l、1624l及1630l，且因此不再對該些佈局圖案進行相似的詳細說明。

通孔佈局圖案1618k、1624k及1630k中的每一者位於對應通孔佈局圖案1318e、1324e及1330e與對應通孔佈局圖案1518i、1524i及1530i之間。通孔佈局圖案1618l、1624l及1630l中的每一者位於對應通孔佈局圖案1318f、1324f及1330f與對應通孔佈局圖案1518j、1524j及1530j之間。

在一些實施例中，藉由利用佈局設計1600，會產生被配 置為六輸出接腳的金屬網格結構。在一些實施例中，藉由利用佈局設計1600，通孔佈局圖案(例如，通孔佈局圖案1118a、1118b、1118c、1118d、1124a、1124b、1124c、1124d、1130a、1130b、1130c、1130d、1318e、1318f、1324e、1324f、1330e、1330f、1418g、1418h、1424g、1424h、1430g、1430h、1518i、1518j、1524i、1524j、1530i、1530j、1618k、1618l、1624k、1624l、1630k及1630l)的數目得以增加，進而在下伏導電特徵佈局圖案與上覆導電特徵佈局圖案(例如，金屬層M0、M1、M2、M3等)之間得到更多的連接，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案1618k、1564k及1630k以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案1618l、1564l及1630l以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，M1層的導電結構佈局圖案1114a、1114b、1314c、1414d、1514e、1614f與M3層的對應導電結構佈局圖案1128a、1128b、1328c、1428d、1528e、1628f對準，進而相較於其他方法產生更低的電阻。在一些實施例中，M1層的導電結構佈局圖案1114a、1114b、1314c、1414d、1514e、1614f各自使用單寬度佈線軌道，且M3層的導電結構佈局圖案1128a、1128b、1328c、1428d、1528e、1628f各自使用一個M3佈線軌道，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案1618k、1618l、1624k、1624l、1630k及1630l中的一或多者是正方形通孔佈局圖案。在一些實施例中，由於通 孔佈局圖案1118a、1118b、1118c、1118d、1124a、1124b、1124c、1124d、1130a、1130b、1130c、1130d、1318e、1318f、1324e、1324f、1330e、1330f、1418g、1418h、1424g、1424h、1430g、1430h、1518i、1518j、1524i、1524j、1530i、1530j、1618k、1618l、1624k、1624l、1630k及1630l的數目增加且導電結構佈局圖案1114a、1114b、1314c、1414d、1514e、1614f、1128a、1128b、1328c、1428d、1528e、1628f的數目增加，因而在佈局設計1600中設置有更多的輸出接腳，進而在下伏導電特徵佈局圖案與上覆導電特徵佈局圖案(例如，金屬層M0、M1、M2、M3等)之間得到更多的電流路徑。在一些實施例中，由於電流路徑的數目增加，因而每一對應電流路徑的距離得以減小，進而使得佈局設計1600相較於其他方法具有更佳的速度效能。

圖17是根據一些實施例的積體電路結構的佈局設計1700的圖。

佈局設計1700是圖13所示佈局設計1300的變型。佈局設計1700具有高度H2，高度H2為佈局設計1100及1300至1600中的一或多者的高度H1的兩倍。在一些實施例中，佈局設計1700對應於兩倍高度三輸出接腳的佈局設計，所述兩倍高度三輸出接腳具有第一接腳(例如，導電結構佈局圖案1714a、1728a)、第二接腳(例如，導電結構佈局圖案1714b、1728b)及第三接腳(例如，導電結構佈局圖案1714c、1728c)。在一些實施例中，佈局設計1700說明：兩倍高度三輸出接腳中的元件的位點可調整成處於 其他位置，且兩倍高度三輸出接腳中的元件的數目可調整成其他數目。在本發明的範圍內，圖17所示佈局設計1700中的元件具有其他配置、位點或數目。

與圖13所示佈局設計1300相較，佈局設計1700包括第一部分1704a及第二部分1704b。第一部分1704a是第二部分1704b相對於第一線1702的鏡像。在一些實施例中，第一部分1704a並非是第二部分1704b相對於第一線1702的鏡像。佈局設計1700相對於第一線1702是對稱的。

第一部分1704a包括如在圖13所示佈局圖案1300中所述的佈局圖案，且因此不再對該些佈局圖案進行相似的詳細說明。

第二部分1704b包括導電結構佈局圖案1706a、導電結構佈局圖案1706b、軌條佈局圖案1708a、導電結構佈局圖案1722a、導電結構佈局圖案1722b、以及通孔佈局圖案1718a、1724a、1730a、1718b、1724b、1730b、1718c、1724c、1730c、1718d、1724d、1730d、1718e、1724e、1730e、1718f、1724f及1730f。

與圖13所示佈局設計1300相較，佈局設計1700的導電結構佈局圖案1714a、1728a、1714b、1728b、1714c及1728c替換對應導電結構佈局圖案1114a、1128a、1114b、1128b、1314c及1328c。導電結構佈局圖案1714a、1728a、1714b、1728b、1714c及1728c與對應導電結構佈局圖案1114a、1128a、1114b、1128b、1314c及1328c相似，且因此不再對該些佈局圖案進行相似的詳細說明。

導電結構佈局圖案1714a、1728a、1714b、1728b、1714c及1728c在第二方向Y上延伸，以與第一線1702交疊而進入佈局設計1700的第二部分1704b中。

第二部分1704b中的佈局圖案與第一部分1704a中的對應佈局圖案相似，且因此不再對該些佈局圖案進行相似的詳細說明。

通孔佈局圖案1718a、1724a、1730a、1718b、1724b、1730b、1718c、1724c、1730c、1718d、1724d、1730d、1718e、1724e、1730e、1718f、1724f及1730f與對應通孔佈局圖案1118a、1124a、1130a、1118b、1124b、1130b、1118c、1124c、1130c、1118d、1124d、1130d、1318e、1324e、1330e、1318f、1324f及1330f相似，且因此不再對該些佈局圖案進行相似的詳細說明。

導電結構佈局圖案1706a、1706b、1722a、1722b與對應導電結構佈局圖案1106a、1106b、1122a、1122b相似，且因此不再對該些佈局圖案進行相似的詳細說明。

軌條佈局圖案1708a與軌條佈局圖案108a相似，且因此不再對該些佈局圖案進行相似的詳細說明。

在一些實施例中，藉由利用佈局設計1700，會產生被配置為雙倍高度三輸出接腳的金屬網格結構。在一些實施例中，藉由利用佈局設計1700，通孔佈局圖案(例如，通孔佈局圖案1118a、1118b、1118c、1118d、1124a、1124b、1124c、1124d、1130a、1130b、1130c、1130d、1318e、1318f、1324e、1324f、1330e及1330f、1718a、 1718b、1718c、1718d、1718e、1718f、1724a、1724b、1724c、1724d、1724e、1724f、1730a、1730b、1730c、1730d、1730e及1730f)的數目得以增加，進而在下伏導電特徵佈局圖案與上覆導電特徵佈局圖案(例如，金屬層M0、M1、M2、M3等)之間得到更多的連接，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案1718a、1724a及1730a、通孔佈局圖案1718b、1724b及1730b、通孔佈局圖案1718c、1724c及1730c、通孔佈局圖案1718d、1724d及1730d、通孔佈局圖案1718e、1724e及1730e或通孔佈局圖案1718f、1724f及1730f中的一或多者以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，M1層的導電結構佈局圖案1714a、1714b、1714c與M3層的對應導電結構佈局圖案1728a、1728b、1728c對準，進而相較於其他方法產生更低的電阻。在一些實施例中，M1層的導電結構佈局圖案1714a、1714b、1714c各自使用單寬度佈線軌道，且M3層的導電結構佈局圖案1728a、1728b、1728c各自使用一個M3佈線軌道，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案1718a、1718b、1718c、1718d、1718e、1718f、1724a、1724b、1724c、1724d、1724e、1724f、1730a、1730b、1730c、1730d、1730e及1730f中的一或多者是正方形通孔佈局圖案。在一些實施例中，由於通孔佈局圖案1718a、1718b、1718c、1718d、1718e、1718f、1724a、1724b、1724c、1724d、1724e、1724f、1730a、1730b、1730c、1730d、1730e及1730f的數目增加且導電結構佈 局圖案1714a、1714b、1714c、1728a、1728b、1728c的數目增加，因而在佈局設計1700中設置有更多的輸出接腳，進而在下伏導電特徵佈局圖案與上覆導電特徵佈局圖案(例如，金屬層M0、M1、M2、M3等)之間得到更多的電流路徑。在一些實施例中，由於電流路徑的數目增加，因而每一對應電流路徑的距離得以減小，進而使得佈局設計1700相較於其他方法具有更佳的速度效能。

圖18是根據一些實施例的積體電路結構的佈局設計1800的圖。

佈局設計1800是圖17所示佈局設計1700的變型。在一些實施例中，佈局設計1800對應於兩倍高度雙輸出接腳的佈局設計，所述兩倍高度雙輸出接腳具有第一接腳(例如，導電結構佈局圖案1714a、1728a)及第二接腳(例如，導電結構佈局圖案1714b、1728b)。在一些實施例中，佈局設計1800說明：兩倍高度雙輸出接腳中的元件的位點可調整成處於其他位置，且兩倍高度雙輸出接腳中的元件的數目可調整成其他數目。在本發明的範圍內，圖18所示佈局設計1800中的元件具有其他配置、位點或數目。

與圖17所示佈局設計1700相較，圖18所示佈局設計1800不包括導電結構佈局圖案1714c及1728c、以及通孔佈局圖案1318e、1324e、1330e、1318f、1324f、1330f、1718e、1724e、1730e、1718f、1724f及1730f。佈局設計1800具有高度H2，高度H2為佈局設計1100及1300至1600中的一或多者的高度H1 的兩倍。

在一些實施例中，藉由利用佈局設計1800，會產生被配置為雙倍高度雙輸出接腳的金屬網格結構。在一些實施例中，藉由利用佈局設計1800，通孔佈局圖案(例如，通孔佈局圖案1118a、1118b、1118c、1118d、1124a、1124b、1124c、1124d、1130a、1130b、1130c、1130d、1718a、1718b、1718c、1718d、1724a、1724b、1724c、1724d、1730a、1730b、1730c及1730d)的數目得以增加，進而在下伏導電特徵佈局圖案與上覆導電特徵佈局圖案(例如，金屬層M0、M1、M2、M3等)之間得到更多的連接，進而相較於其他方法產生更低的電阻。在一些實施例中，佈局設計1800中位於V0層級、V1層級及V2層級上的通孔佈局圖案中的一或多者呈堆疊式通孔配置，進而相較於其他方法產生更低的電阻。在一些實施例中，M1層的導電結構佈局圖案1714a、1714b與M3層的對應導電結構佈局圖案1728a、1728b對準，進而相較於其他方法產生更低的電阻。在一些實施例中，M1層的導電結構佈局圖案1714a、1714b各自使用單寬度佈線軌道，且M3層的導電結構佈局圖案1728a、1728b各自使用一個M3佈線軌道，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案1118a、1118b、1118c、1118d、1124a、1124b、1124c、1124d、1130a、1130b、1130c、1130d、1718a、1718b、1718c、1718d、1724a、1724b、1724c、1724d、1730a、1730b、1730c及1730d中的一或多者是正方形通孔佈局圖案。在一些實施例中，由於通孔佈局圖案1118a、1118b、 1118c、1118d、1124a、1124b、1124c、1124d、1130a、1130b、1130c、1130d、1718a、1718b、1718c、1718d、1724a、1724b、1724c、1724d、1730a、1730b、1730c及1730d的數目增加且導電結構佈局圖案1714a、1714b、1728a、1728b的數目增加，因而在佈局設計1800中設置有更多的輸出接腳，進而在下伏導電特徵佈局圖案與上覆導電特徵佈局圖案(例如，金屬層M0、M1、M2、M3等)之間得到更多的電流路徑。在一些實施例中，由於電流路徑的數目增加，因而每一對應電流路徑的距離得以減小，進而使得佈局設計1800相較於其他方法具有更佳的速度效能。

圖19是根據一些實施例的積體電路結構的佈局設計1900的圖。

佈局設計1900是圖18所示佈局設計1800的變型。佈局設計1900具有高度H3，高度H3為佈局設計1100及1300至1600中的一或多者的高度H1的三倍。在一些實施例中，佈局設計1900對應於三倍高度雙輸出接腳的佈局設計，所述三倍高度雙輸出接腳具有第一接腳(例如，導電結構佈局圖案1914a、1928a)及第二接腳(例如，導電結構佈局圖案1914b、1928b)。在一些實施例中，佈局設計1900說明：三倍高度雙輸出接腳中的元件的位點可調整成處於其他位置，且三倍高度雙輸出接腳中的元件的數目可調整成其他數目。在本發明的範圍內，圖19所示佈局設計1900中的元件具有其他配置、位點或數目。

與圖18所示佈局設計1800相較，佈局設計1900更包括 第三部分1904c。第三部分1904c是第二部分1704b相對於第二線1902的鏡像。在一些實施例中，第三部分1904c並非是第二部分1704b相對於第二線1902的鏡像。佈局設計1900相對於中心線1940是對稱的。

第一部分1704a包括如在圖13所示佈局圖案1300中所述的佈局圖案，第二部分1704b包括如在圖17所示佈局圖案1700中所述的佈局圖案，且因此不再對該些佈局圖案進行相似的詳細說明。

第三部分1904c包括導電結構佈局圖案1906a、導電結構佈局圖案1906b、軌條佈局圖案1908b、導電結構佈局圖案1922a、導電結構佈局圖案1922b、以及通孔佈局圖案1918a、1924a、1930a、1918b、1924b、1930b、1918c、1924c、1930c、1918d、1924d及1930d。

與圖18所示佈局設計1800相較，佈局設計1900的導電結構佈局圖案1914a、1928a、1914b及1928b替換對應導電結構佈局圖案1714a、1728a、1714b及1728b。導電結構佈局圖案1914a、1928a、1914b及1928b與對應導電結構佈局圖案1714a、1728a、1714b及1728b相似，且因此不再對該些佈局圖案進行相似的詳細說明。

導電結構佈局圖案1914a、1928a、1914b及1928b在第二方向Y上延伸以與佈局設計1900的第一線1702及第二線1902交疊，且延伸至第三部分1904c中。

第三部分1904c中的佈局圖案與第一部分1704a中或第二部分1704b中的對應佈局圖案相似，且因此不再對該些佈局圖案進行相似的詳細說明。

通孔佈局圖案1918a、1924a、1930a、1918b、1924b、1930b、1918c、1924c、1930c、1918d、1924d及1930d與對應通孔佈局圖案1118a、1124a、1130a、1118b、1124b、1130b、1118c、1124c、1130c、1118d、1124d及1130d或對應通孔佈局圖案1718a、1724a、1730a、1718b、1724b、1730b、1718c、1724c、1730c、1718d、1724d及1730d相似，且因此不再對該些佈局圖案進行相似的詳細說明。

導電結構佈局圖案1906a、1906b、1922a、1922b與對應導電結構佈局圖案1106a、1106b、1122a、1122b或對應導電結構佈局圖案1706a、1706b、1722a、1722b相似，且因此不再對該些佈局圖案進行相似的詳細說明。

軌條佈局圖案1908b與軌條佈局圖案108b相似，且因此不再對該些佈局圖案進行相似的詳細說明。

在一些實施例中，藉由利用佈局設計1900，會產生被配置為三倍高度雙輸出接腳的金屬網格結構。在一些實施例中，藉由利用佈局設計1900，通孔佈局圖案(例如，通孔佈局圖案1118a、1118b、1118c、1118d、1124a、1124b、1124c、1124d、1130a、1130b、1130c、1130d、1718a、1718b、1718c、1718d、1724a、1724b、1724c、1724d、1730a、1730b、1730c、1730d、1918a、1918b、1918c、1918d、 1924a、1924b、1924c、1924d、1930a、1930b、1930c及1930d)的數目得以增加，進而在下伏導電特徵佈局圖案與上覆導電特徵佈局圖案(例如，金屬層M0、M1、M2、M3等)之間得到更多的連接，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案1918a、1924a及1930a、通孔佈局圖案1918b、1924b及1930b、通孔佈局圖案1918c、1924c及1930c或通孔佈局圖案1918d、1924d及1930d中的一或多者以堆疊式通孔配置而對準，進而相較於其他方法產生更低的電阻。在一些實施例中，M1層的導電結構佈局圖案1914a、1914b與M3層的對應導電結構佈局圖案1928a、1928b對準，進而相較於其他方法產生更低的電阻。在一些實施例中，M1層的導電結構佈局圖案1914a、1914b各自使用單寬度佈線軌道，且M3層的導電結構佈局圖案1928a、1928b各自使用一個M3佈線軌道，進而相較於其他方法產生更低的電阻。在一些實施例中，通孔佈局圖案1118a、1118b、1118c、1118d、1124a、1124b、1124c、1124d、1130a、1130b、1130c、1130d、1718a、1718b、1718c、1718d、1724a、1724b、1724c、1724d、1730a、1730b、1730c、1730d、1918a、1918b、1918c、1918d、1924a、1924b、1924c、1924d、1930a、1930b、1930c及1930d中的一或多者是正方形通孔佈局圖案。在一些實施例中，由於通孔佈局圖案1118a、1118b、1118c、1118d、1124a、1124b、1124c、1124d、1130a、1130b、1130c、1130d、1718a、1718b、1718c、1718d、1724a、1724b、1724c、1724d、1730a、1730b、1730c、1730d、1918a、1918b、1918c、1918d、1924a、 1924b、1924c、1924d、1930a、1930b、1930c及1930d的數目增加且導電結構佈局圖案1914a、1914b、1928a、1928b的數目增加，因而在佈局設計1900中設置有更多的輸出接腳，進而在下伏導電特徵佈局圖案與上覆導電特徵佈局圖案(例如，金屬層M0、M1、M2、M3等)之間得到更多的電流路徑。在一些實施例中，由於電流路徑的數目增加，因而每一對應電流路徑的距離得以減小，進而使得佈局設計1900相較於其他方法具有更佳的速度效能。

圖20A至圖20D是根據一些實施例的積體電路結構的佈局設計2000A至2000D的圖。

佈局設計2000A包括胞元佈局圖案2002a以及電源柱佈局圖案2008a及2014a。

胞元佈局圖案2002a、2002b(以下闡述)、2002c(以下闡述)或2002d(以下闡述)對應於佈局設計100、300至1000、1300至1900及2100至2400(以下闡述)，且不再進行相似的詳細說明。胞元佈局圖案2002a、2002b、2002c或2002d中的每一者是標準胞元的佈局設計。

電源柱佈局圖案2008a包括通孔佈局圖案2004a及導電結構佈局圖案2006a。電源柱佈局圖案2008a可用於製造對應電源柱結構2402(圖24)。

電源柱佈局圖案2014a包括通孔佈局圖案2010a及導電結構佈局圖案2012a。電源柱佈局圖案2014a可用於製造對應電源柱結構2404(圖24)。

在一些實施例中，電源柱佈局圖案2008a、...、2008d及對應電源柱佈局圖案2014a、...、2014d被嵌入至對應胞元佈局圖案2002a、2002b、2002c、2002d中。

電源柱佈局圖案2008a、...、2008d及2014a、...、2014d中的一或多者為佈局設計2000A、2000B、2000C及2000D的一或多個胞元提供附加電源柱佈局圖案。

通孔佈局圖案2004a、2010a在第二佈局層級(例如，M0)與第三佈局層級(例如，M1)之間位於V0佈局層級中。通孔佈局圖案2004a、2010a可用於製造對應通孔2404a、2404a’(圖24)。通孔佈局圖案2004a、2010a與對應通孔佈局圖案1118a、1118b相似，且不再進行相似的詳細說明。

導電結構佈局圖案2006a、2012a位於第二佈局層級(例如，M0)上。導電結構佈局圖案2006a、2012a可用於製造對應導電結構2402a、2402b(圖24)。導電結構佈局圖案2006a、2012a與對應導電結構佈局圖案1114a、1114b相似，且不再進行相似的詳細說明。

佈局設計2000B、2000C或2000D與佈局設計2000A相似，且不再進行相似的詳細說明。佈局設計2000B、2000C及2000D中的每一者是佈局設計2000A的變型。舉例而言，佈局設計2000B對應於佈局設計2000A，但在第一方向X上具有不同的寬度。相似地，佈局設計2000C及2000D亦各自在第一方向X上具有與佈局設計2000A不同的寬度。在一些實施例中，佈局設計2000A、 2000B、2000C及2000D中的一或多者在第一方向X上具有與佈局設計2000A、2000B、2000C及2000D中的另一佈局設計相同的寬度。

佈局設計2000B、2000C或2000D內的各元件中的每一者與佈局設計2000A中的對應元件相似，且因此不再對該些佈局圖案進行相似的詳細說明。

與圖20A所示佈局設計2000A相較，佈局設計2000B的電源柱佈局圖案2008b、2014b替換對應電源柱佈局圖案2008a、2014a，佈局設計2000B的胞元佈局圖案2002b替換胞元佈局圖案2002a，佈局設計2000B的導電結構佈局圖案2006b、2012b替換對應導電結構佈局圖案2006a、2012a，且佈局設計2000B的通孔佈局圖案2004b、2010b替換對應通孔佈局圖案2004a、2010a。

與圖20A所示佈局設計2000A相較，佈局設計2000C的電源柱佈局圖案2008c、2014c替換對應電源柱佈局圖案2008a、2014a，佈局設計2000C的胞元佈局圖案2002c替換胞元佈局圖案2002a，佈局設計2000C的導電結構佈局圖案2006c、2012c替換對應導電結構佈局圖案2006a、2012a，且佈局設計2000C的通孔佈局圖案2004c、2010c替換對應通孔佈局圖案2004a、2010a。

與圖20A所示佈局設計2000A相較，佈局設計2000D的電源柱佈局圖案2008d、2014d替換對應電源柱佈局圖案2008a、2014a，佈局設計2000D的胞元佈局圖案2002d替換胞元佈局圖案2002a，佈局設計2000D的導電結構佈局圖案2006d、2012d替換 對應導電結構佈局圖案2006a、2012a，且佈局設計2000D的通孔佈局圖案2004d、2010d替換對應通孔佈局圖案2004a、2010a。

胞元佈局圖案2002b、2002c或2002d對應於佈局設計100、300至1000、1300至1900、及2100至2400(以下闡述)，且不再進行相似的詳細說明。胞元佈局圖案2002b、2002c或2002d是標準胞元的佈局設計。

圖21A是根據一些實施例的積體電路結構的佈局設計2100A的圖。

佈局設計2100A包括各自在第一方向X上延伸且在第二方向Y上彼此分隔開的軌條佈局圖案2102a、2102b、2102c(被統稱為「軌條佈局圖案集合2102」)。軌條佈局圖案集合2102位於第二佈局層級(例如，M0)上。軌條佈局圖案集合2102可用於製造軌條結構2402a、2402b(圖24)。軌條佈局圖案集合2102與由軌條佈局圖案108a、108b形成的集合相似，且不再進行詳細說明。

佈局設計2100A更包括排列成列及行的電源柱佈局圖案集合2103。為易於說明，識別電源柱佈局圖案集合2103的箭頭指向電源柱佈局圖案2108c、2114c、2124c。然而，電源柱佈局圖案集合2103亦指代未在圖21A中識別的一或多個成員(例如，電源柱佈局圖案2108a、2108b、2108c、2114a、...、2114c或2124a、...、2124c中的一或多者)。在本發明的範圍內，電源柱佈局圖案、通孔佈局圖案或導電結構佈局圖案具有其他配置。

電源柱佈局圖案集合2103包括電源柱佈局圖案2108a、 2108b、2108c、2114a、2114b、2114c、2124a、2124b及2124c中的一或多者。

電源柱佈局圖案2108a、2108b、2108c、2124a、2124b及2124c中的一或多者可用於製造耦合至第一供電電壓VDD的電源柱結構(例如，圖24所示源極導電結構2402)。電源柱佈局圖案2114a、2114b及2114c中的一或多者可用於製造耦合至第二供電電壓VSS的電源柱結構(例如，圖24所示源極導電結構2404)。

電源柱佈局圖案2108a、2108b、2108c中的每一者包括對應通孔佈局圖案2104a、2104b、2104c及對應導電結構佈局圖案2106a、2106b、2106c。電源柱佈局圖案2114a、2114b、2114c中的每一者包括對應通孔佈局圖案2110a、2110b、2110c及對應導電結構佈局圖案2112a、2112b、2112c。電源柱佈局圖案2124a、2124b、2124c中的每一者包括對應通孔佈局圖案2120a、2120b、2120c及對應導電結構佈局圖案2122a、2122b、2122c。

通孔佈局圖案2104a、...、2104c中的每一者位於對應導電結構佈局圖案2106a、...、2106c與軌條佈局圖案2102a交疊之處。相似地，通孔佈局圖案2110a、...、2110c及2120a、...、2120c中的每一者位於對應導電結構佈局圖案2112a、...、2112c及2122a、...、2122c與對應的軌條佈局圖案2102b及2102c交疊之處。

在一些實施例中，圖21A所示電源柱圖案2108a、2108b、2108c、2114a、2114b、2114c、2124a、2124b及2124c被稱為晶 片級設計(chip level design)的一部分，且圖20A至圖20D所示電源柱圖案2008a、2008b、2008c、2008d、2014a、2014b、2014c及2014d被稱為胞元級設計(cell level design)的一部分。

圖21B是根據一些實施例的積體電路結構的佈局設計2100B的圖。

佈局設計2100B是圖21A所示佈局設計2100A及圖20所示佈局設計2000的變型。佈局設計2100B將圖21A所示佈局設計2100A與圖20所示佈局設計2000組合。

胞元佈局圖案2002a及2002b被彼此直接緊挨地放置。在一些實施例中，對胞元佈局圖案2002a及2002b的放置對應於操作2806(圖28)。

胞元佈局圖案2002a及2002b中的每一者被放置於軌條佈局圖案2102a及2102b之上。

胞元佈局圖案2002c及2002d被彼此直接緊挨地放置。胞元佈局圖案2002c及2002d中的每一者被放置於軌條佈局圖案2102b及2102c之上。在一些實施例中，對胞元佈局圖案2002c及2002d的放置對應於操作2806(圖28)。

在一些實施例中，佈局設計2100B是在圖28所示方法2800的操作2802至2814中的一或多者之後所得的示例性佈局設計，且以下在圖28中更詳細地闡述佈局設計的放置細節。

電源柱佈局圖案2108a提供通向胞元佈局圖案2002a的電流路徑2130a。電源柱佈局圖案2108b提供通向胞元佈局圖案 2002a的電流路徑2130d及通向胞元佈局圖案2002b的電流路徑2130e。電源柱佈局圖案2108c提供通向胞元佈局圖案2002b的電流路徑2134h。在一些實施例中，如圖21B中所示，自電源柱佈局圖案(例如，電源柱佈局圖案2108a或2124a)至胞元佈局圖案(例如，胞元佈局圖案2002a或2002c)所提供的電流路徑是以在所述胞元佈局圖案的方向上的曲線(例如，電流路徑2130a或2134a)示出。舉例而言，自電源柱佈局圖案2108a至胞元佈局圖案2002a提供電流路徑2130a，且電流路徑2130a朝向胞元佈局圖案2002a彎曲。相似地，自電源柱佈局圖案2124a至胞元佈局圖案2002c提供電流路徑2134a，且電流路徑2134a朝向胞元佈局圖案2002c彎曲。在一些實施例中，如圖21B中所示，自胞元佈局圖案(例如，胞元佈局圖案2002a或2002c)至電源柱佈局圖案(例如，電源柱佈局圖案2114a或2014a’)所提供的電流路徑是以在所述電源柱佈局圖案的方向上的直線(例如，電流路徑2132a或2132b)示出。舉例而言，自胞元佈局圖案2002a至電源柱佈局圖案2114a提供電流路徑2132a，且電流路徑2132a是在電源柱佈局圖案2114a的方向上的直線。相似地，自胞元佈局圖案2002c至電源柱佈局圖案2014a’提供電流路徑2132b，且電流路徑2132b是在電源柱佈局圖案2014a’的方向上的直線。

自胞元佈局圖案2002a至電源柱佈局圖案2114a提供電流路徑2132a。自胞元佈局圖案2002a及2002c至電源柱佈局圖案2114b提供電流路徑2132d。自胞元佈局圖案2002b及2002d中的 每一者至電源柱佈局圖案2114b提供電流路徑2132e。自胞元佈局圖案2002b及2002d中的每一者至電源柱佈局圖案2114c提供電流路徑2132j。

電源柱佈局圖案2124a提供通向胞元佈局圖案2002c的電流路徑2134a。電源柱佈局圖案2124b提供通向胞元佈局圖案2002c的電流路徑2134d及通向胞元佈局圖案2002d的電流路徑2134e。電源柱佈局圖案2124c提供通向胞元佈局圖案2002d的電流路徑2134h。

電源柱佈局圖案2008a提供通向胞元佈局圖案2002a的附加電流路徑2130b、2130c。電源柱佈局圖案2008b提供通向胞元佈局圖案2002b的附加電流路徑2130f、2130g。

自胞元佈局圖案2002a或2002c至電源柱佈局圖案2014a’提供附加電流路徑2132b、2132c。自胞元佈局圖案2002b或2002d至電源柱佈局圖案2008d提供附加電流路徑2132f、2132g。自胞元佈局圖案2002b及2002d至電源柱佈局圖案2014b提供附加電流路徑2132h、2132i。

電源柱佈局圖案2014c提供通向胞元佈局圖案2002c的附加電流路徑2134b、2134c。電源柱佈局圖案2014d提供通向胞元佈局圖案2002d的附加電流路徑2134f、2134g。

在一些實施例中，電流路徑2132b、2132c、2132f、2132g、2132h、2132i、2134b、2134c、2134f、2134g中的一或多者之所以被稱為附加電流路徑是因為其所提供的使電流流動的路徑並非 是由電流路徑2130a、2130d、2130e、2130h、2132a、2132d、2132e、2132j、2134a、2134d、2134e及2134h中的一或多者提供。

藉由利用電源柱佈局圖案2008a、2008b、2014a’、2008d、2014b、2014c或2014d中的一或多者，存在於胞元2002a、2002b、2002c、2002d中的每一者中的胞元級嵌入式電源柱佈局圖案及對應電源柱的密度得以增加，進而相較於其他方法得到更低的電阻。此外，藉由增加存在於胞元2002a、2002b、2002c、2002d中的每一者中的電源柱佈局圖案及對應電源柱的密度，會提供往來於胞元2002a、2002b、2002c、2002d中的每一者及對應積體電路裝置(圖中未示出)的附加電流路徑2130b、2130c、2130f、2130g、2132b、2132c、2132f、2132g、2132i、2134b、2134c、2134f或2134g，進而相較於其他方法產生更佳的同步化時序。

圖22是根據一些實施例的積體電路結構的佈局設計2200的圖。

佈局設計2200是圖21B所示佈局設計2100B及圖20所示佈局設計2000的變型。

與圖21B所示佈局設計2100B相較，佈局設計2200不包括軌條佈局圖案2102c、胞元2002c、胞元2002d、以及電源柱佈局圖案2014c、2014d、2124a、2124b及2124c。

與圖21B所示佈局設計2100B相較，佈局設計2200的胞元2201a替換胞元2002a，且佈局設計2200的胞元2201b替換胞元2002b。

胞元2201a包括通孔佈局圖案2202a、2202b、...、2202h中的一或多者。通孔佈局圖案2202a、...、2202h與通孔佈局圖案集合1118相似，且因此不再對該些佈局圖案進行相似的詳細說明。

胞元2201a更包括在第二方向Y上延伸且位於第三佈局層級(例如，M1)上的導電結構佈局圖案2204a、...、2204f中的一或多者。導電結構佈局圖案2204a、...、2204f與導電結構佈局圖案1128a或1128b相似，且因此不再對該些佈局圖案進行相似的詳細說明。

胞元2201a更包括在第一方向X上延伸且位於第二佈局層級(例如，M0)上的一或多個導電結構佈局圖案2210a、2210b、...、2210e(被統稱為「導電結構佈局圖案集合2210」)。導電結構佈局圖案集合2210與導電結構佈局圖案集合1106相似，且因此不再對該些佈局圖案進行相似的詳細說明。

在一些實施例中，導電結構佈局圖案2204c、通孔佈局圖案2004a及2202d對應於圖10所示佈局設計1000。在一些實施例中，導電結構佈局圖案2204f、通孔佈局圖案2202h及電源柱佈局圖案2014a’對應於圖10所示佈局設計1000。

與圖20B所示佈局設計2000B相較，佈局設計2200的導電特徵佈局圖案2204c以及通孔佈局圖案2004a及2202d替換電源柱佈局圖案2008a，且佈局設計2200的導電特徵佈局圖案2204e’以及通孔佈局圖案2202g’及2202h’替換電源柱佈局圖案2114c。導電結構佈局圖案2204e與電源柱佈局圖案2114b交疊。電源柱 佈局圖案2204c’與電源柱佈局圖案2008b交疊。

胞元2201b與胞元2201a相似，且因此不再對該些佈局圖案進行相似的詳細說明。與圖21B所示佈局設計2100B相較，佈局設計2200的胞元2201b不包括電源柱佈局圖案2008d、2108c及2114c。與圖21B所示佈局設計2100B相較，胞元2201b的導電結構佈局圖案2204e’以及通孔佈局圖案2202g’及2202h’替換胞元2201a的電源柱佈局圖案2114c。導電結構佈局圖案2204c’與電源柱佈局圖案2008b交疊。電源柱佈局圖案2014b與導電結構佈局圖案2204g’交疊。

在一些實施例中，電源柱佈局圖案2204c、2204e、2204c’或2204e’與源極導電結構佈局圖案有關，所述源極導電結構佈局圖案是圖20A至圖20D中所述的電源柱佈局圖案與圖11及圖13至圖19中所述的輸出接腳佈局設計1100及1300至1900的組合。

圖23A是根據一些實施例的積體電路結構的佈局設計2300A的圖。

佈局設計2300A是圖11所示佈局設計1100、圖13至圖19所示佈局設計1300至1900或圖22所示佈局設計2200的變型。佈局設計2300A將佈局設計2200的與佈局設計1300至1900的特徵組合。佈局設計2300A是圖22所示佈局設計2200的變型。佈局設計2300A對應於圖22所示的胞元2201a或胞元2201b。與圖22所示佈局設計2200的胞元2201a相較，佈局設計2300A不包括電源柱佈局圖案2114b、通孔佈局圖案2202g或導電結構佈局圖 案2204e。

佈局設計2300A包括源極導電結構佈局圖案2302及源極導電結構佈局圖案2304。源極導電結構佈局圖案2302、2304可用於製造積體電路結構2400的對應源極導電結構2402、2404(示出於圖24中)。

源極導電結構佈局圖案2302或2304與對應電源柱佈局圖案2204c或2204f相似，且因此不再對該些佈局圖案進行相似的詳細說明。在一些實施例中，源極導電結構佈局圖案2302或2304對應於以下中的一或多者的組合：圖20A至圖20D中所述的電源柱佈局圖案(例如，電源柱佈局圖案2008a、...、2008d、2014a、...、2014d、電源柱佈局圖案集合2103或電源柱佈局圖案2204c、2204e、2204c’、2204e’)、以及圖11及圖13至圖19中所述的輸出接腳佈局設計1100及1300至1900。

在一些實施例中，源極導電結構佈局圖案2302對應於與電晶體(圖中未示出)的源極或汲極(由圖24所示金屬擴散(metal diffusion，MD)區2420a界定)耦合的輸出接腳。在一些實施例中，源極導電結構佈局圖案2304對應於與另一電晶體(圖中未示出)的源極或汲極(由圖24所示金屬擴散區2420b界定)耦合的輸出接腳。在一些實施例中，源極導電結構佈局圖案2302或2304對應於佈局設計1100及1300至1900中的一或多者。

源極導電結構佈局圖案2302位於第一供電電壓VDD側上(例如，與軌條佈局圖案2102a交疊)，且源極導電結構佈局圖 案2304位於第二供電電壓VSS側上(例如，與軌條佈局圖案2102b交疊)。源極導電結構佈局圖案2302及源極導電結構佈局圖案2304被定位成在彼此的正對面(例如，每一佈局圖案2302及2304的中心在第二方向Y上對準)。

源極導電結構佈局圖案2302包括導電結構佈局圖案2204c、通孔佈局圖案2004a及2202d、軌條佈局圖案2102a以及導電結構佈局圖案2210b。

導電結構佈局圖案2204c可用於製造積體電路結構2400的導電結構2404c(示出於圖24中)。通孔佈局圖案2004a、2202d可用於製造積體電路結構2400的對應通孔2404a、2402d(示出於圖24中)。軌條佈局圖案2102a可用於製造積體電路結構2400的軌條2402a(示出於圖24中)。導電結構佈局圖案2210b可用於製造積體電路結構2400的導電結構2410b(示出於圖24中)。

源極導電結構佈局圖案2304是源極導電結構佈局圖案2302相對於線2350的鏡像，且不再進行相似的詳細說明。源極導電結構佈局圖案2304包括導電結構佈局圖案2204c’、通孔佈局圖案2004a’及2202h、軌條佈局圖案2102b以及導電結構佈局圖案2210d。

導電結構佈局圖案2204c’可用於製造積體電路結構2400的導電結構2404c’(示出於圖24中)。通孔佈局圖案2004a’、2202h可用於製造積體電路結構2400的對應通孔2404a’、2402d’(示出於圖24中)。軌條佈局圖案2102b可用於製造積體電路結構2400 的軌條2402b(示出於圖24中)。導電結構佈局圖案2210d可用於製造積體電路結構2400的導電結構2410d(示出於圖24中)。

佈局設計2300A更包括氧化物界定(oxide definition，OD)佈局圖案2340a、金屬擴散(MD)佈局圖案2320a以及通孔佈局圖案2310a、2310b。

氧化物界定佈局圖案2340a在第一方向X上延伸，且位於佈局設計2300A的氧化物界定層級上。氧化物界定佈局圖案2340a可用於製造積體電路結構2400的氧化物界定區2440a(示出於圖24中)。在一些實施例中，氧化物界定佈局圖案2340a界定積體電路結構2400的電晶體(圖中未示出)的主動區或源極擴散區。

金屬擴散(MD)佈局圖案2320a在第二方向Y上延伸，且位於佈局設計2300A的金屬擴散層級上。金屬擴散佈局圖案2320a可用於製造積體電路結構2400的金屬擴散區2420(示出於圖24中)。

通孔佈局圖案2310a位於金屬擴散佈局圖案2320a下面以及軌條佈局圖案2102a上方。

通孔佈局圖案2310b位於金屬擴散佈局圖案2320a下面以及導電結構佈局圖案2210b上方。在一些實施例中，通孔佈局圖案2310a及2310b位於通孔觸點層級上。通孔佈局圖案2310a、2310b可用於製造積體電路結構2400的對應通孔2450a及2450b(示出於圖24)中。

在一些實施例中，氧化物界定層級位於金屬擴散層級下面。在一些實施例中，金屬擴散層級位於通孔觸點層級下面。在一些實施例中，通孔觸點層級位於M0層級下面。

佈局設計2300A更包括氧化物界定佈局圖案2340b、金屬擴散佈局圖案2320b及通孔佈局圖案2310c、2310d。

氧化物界定佈局圖案2340b在第一方向X上延伸，且位於佈局設計2300A的氧化物界定層級上。氧化物界定佈局圖案2340b可用於製造積體電路結構2400的氧化物界定區2440b(示出於圖24中)。在一些實施例中，氧化物界定佈局圖案2340b界定積體電路結構2400的電晶體(圖中未示出)的主動區或源極擴散區。

金屬擴散佈局圖案2320b在第二方向Y上延伸，且位於佈局設計2300A的金屬擴散層級上。金屬擴散佈局圖案2320b可用於製造積體電路結構2400的金屬擴散區2420(示出於圖24中)。

通孔佈局圖案2310c位於金屬擴散佈局圖案2320a下面以及軌條佈局圖案2102b上方。

通孔佈局圖案2310d位於金屬擴散佈局圖案2320b下面以及導電結構佈局圖案2210d上方。在一些實施例中，通孔佈局圖案2310d及2310c位於通孔觸點層級上。通孔佈局圖案2310c、2310d可用於製造積體電路結構2400的對應通孔2450c及2450d(示出於圖24中)。

示出自軌條佈局圖案2102a至氧化物界定佈局圖案2340a 的電流路徑集合2330。電流路徑集合2330包括二或更多個電流路徑。在一些實施例中，源極導電結構佈局圖案2302相較於其他方法提供電流路徑集合2330中的至少一附加電流路徑。

示出自氧化物界定佈局圖案2340b至軌條佈局圖案2102b的電流路徑集合2332。電流路徑集合2332包括二或更多個電流路徑。在一些實施例中，源極導電結構佈局圖案2304相較於其他方法提供電流路徑集合2332中的至少一附加電流路徑。

藉由利用源極導電結構佈局圖案2302或2304(及使用相似的源極導電結構佈局圖案2302或2304製造的對應積體電路結構2402、2404)，存在於佈局設計2300A中的胞元級嵌入式電源柱佈局圖案及對應電源柱的密度得以增加，進而相較於其他方法得到更低的電阻。此外，源極導電結構佈局圖案2302或2304中的每一者在軌條佈局圖案2102a或2102b與氧化物界定佈局圖案2340a或2340b之間提供至少兩個電流路徑(例如，電流路徑2330或2332)，進而相較於其他方法得到更佳的同步化時序操作。

圖23B是根據一些實施例的積體電路結構的佈局設計2300B的圖。

佈局設計2300B是圖23A所示佈局設計2300A的被放大部分，且為簡單起見未包括其他層(例如，氧化物界定層、PO等)。舉例而言，佈局設計2300B說明佈局設計2300A的自M1佈局層級至MD佈局層級的位於線2350與軌條佈局圖案2102a之間的一部分。為簡單起見，佈局設計2300B未包括其他層。

圖23C是根據一些實施例的積體電路結構的佈局設計2300C的圖。

佈局設計2300C是圖23A所示佈局設計2300A的被放大部分，且為簡單起見未包括其他層(例如，氧化物界定層、PO等)。舉例而言，佈局設計2300C說明佈局設計2300A的自M1佈局層級至M0佈局層級再至金屬擴散佈局層級的位於線2350與軌條佈局圖案2102b之間的一部分。為簡單起見，佈局設計2300C未包括其他層。

圖23D是根據一些實施例的積體電路結構的佈局設計2300D的圖。

佈局設計2300D是圖23A所示佈局設計2300A的變型。與圖23A所示佈局設計2300A相較，佈局設計2300D包括M0層級、M1層級及V0層級。為簡單起見，佈局設計2300C未包括氧化物界定層級、PO層級、金屬擴散層級及通孔觸點層級。

圖24是根據一些實施例的積體電路結構2400的圖。圖24是根據一些實施例與佈局設計2300A、2300B或2300C對應的積體電路結構2400的由平面E-E’橫切出的剖視圖。積體電路結構2400是藉由佈局設計2300A、2300B或2300C製造而成。在一些實施例中，M0層級、M1層級及V0層級是藉由佈局設計2300D製造而成。

積體電路結構2400的結構性關係(包括對準、長度及寬度)以及配置與圖23A至圖23C所示佈局設計2300A至2300C的 結構性關係及配置相似，且為簡潔起見將不在圖24中予以闡述。

積體電路結構2400包括在第一方向X上延伸且在第二方向Y上彼此分隔開的氧化物界定區2440a及氧化物界定區2440b。在一些實施例中，氧化物界定區2440a界定積體電路結構2400的第一電晶體(圖中未示出)的主動區或源極擴散區。在一些實施例中，氧化物界定區2440b界定積體電路結構2400的第二電晶體(圖中未示出)的主動區或源極擴散區。在一些實施例中，第一電晶體與第二電晶體被整合於一起而形成電晶體。在一些實施例中，第一電晶體不同於第二電晶體。在一些實施例中，第一電晶體與第二電晶體相同。

積體電路結構2400更包括在第二方向Y上延伸且在第一方向X上彼此分隔開的金屬擴散區2420a及金屬擴散區2420b。金屬擴散區2420a、2420b位於積體電路結構2400的金屬擴散層級上。

積體電路結構2400更包括位於金屬擴散區2420a、2420b上方的通孔2450a、2450b、2450c、2450d。通孔2450a、2450b、2450c、2450d位於通孔觸點層級上。通孔2450a、2450b在M0層級與金屬擴散層級之間提供電性連接。通孔2450a將導電結構2402a電性耦合至金屬擴散區2420a。通孔2450b將導電結構2410b電性耦合至金屬擴散區2420a。

通孔2450c、2450d在M0層級與金屬擴散層級之間提供電性連接。通孔2450c將導電結構2402b電性耦合至金屬擴散區 2420b。通孔2450d將導電結構2410d電性耦合至金屬擴散區2420b。

積體電路結構2400更包括位於M0層級上的軌條2402a、2402b及導電結構2410b、2410d。軌條2402a、2402b中的每一軌條或導電結構2410b、2410d中的每一導電結構在第一方向X上延伸，且在第二方向Y上彼此間隔開。軌條2402a被配置成提供第一供電電壓VDD。軌條2402b被配置成提供第二供電電壓VSS。

積體電路結構2400更包括位於M0層級上方的通孔2404a、2402d、2404a’、2402d’。

通孔2404a、2402d、2404a’、2402d’位於V0層級上。通孔2404a、2402d在M1層級與M0層級之間提供電性連接。通孔2404a將導電結構2402a電性耦合至導電結構2404c。通孔2402d將導電結構2410b電性耦合至導電結構2404c。

通孔2404a’、2402d’在M1層級與M0層級之間提供電性連接。通孔2404a’將導電結構2402b電性耦合至導電結構2404c’。通孔2402d’將導電結構2410d電性耦合至導電結構2404c’。

積體電路結構2400更包括位於M1層級上的導電結構2404c、2404c’。導電結構2404c、2404c’中的每一導電結構在第二方向Y上延伸，且在第一方向X上彼此間隔開。

軌條2402a、導電結構2410b、2404c及通孔2404a、2402d被一起分組為源極導電結構2402。在一些實施例中，源極導電結 構2402、2404被稱為電源柱結構。在一些實施例中，源極導電結構2402對應於與第一電晶體(圖中未示出)的源極(由圖24所示金屬擴散區2420a界定)耦合的輸出接腳。

軌條2402b、導電結構2410d、2404c’及通孔2404a’、2402d’被一起分組為源極導電結構2404。在一些實施例中，源極導電結構2404對應於與第二電晶體(圖中未示出)的源極(由圖24所示金屬擴散區2420b界定)耦合的輸出接腳。在一些實施例中，源極導電結構2402或2404是藉由佈局設計1100及1300至1900、2300A、2300B、2500A、2500B、2600A至2600D、2700A至2700D中的一或多者製造而成。源極導電結構2402或2404與圖12所示積體電路結構1200相似。在一些實施例中，源極導電結構2402或2404對應於源極金屬網格結構。

源極導電結構2402自軌條2402a至氧化物界定區2440a提供至少兩個電流路徑(電流路徑2330a及2330b)。在一些實施例中，電流路徑2330a自積體電路結構2400的軌條2402a(M0層級)流動至通孔2450a(通孔觸點層級)、流動至金屬擴散區2420a(金屬擴散層級)、流動至氧化物界定區2440a(氧化物界定層級)。在一些實施例中，電流路徑2330b自軌條2402a(M0)流動至通孔2404a(V0層級)、流動至導電結構2404c(M1層級)、流動至通孔2402d(V0層級)、流動至導電結構2410b(M0層級)、流動至通孔2450b(通孔觸點層級)、流動至金屬擴散區2420a(金屬擴散層級)、流動至氧化物界定區2440a(氧化物界定層級)。源 極導電結構2402在軌條2402a與氧化物界定區2440a之間提供二或更多個電流路徑(例如，電流路徑2330a及2330b)，進而相較於其他方法得到更佳的同步化時序操作。

源極導電結構2404自氧化物界定區2440b至軌條2402b提供至少兩個電流路徑(電流路徑2332a及2332b)。在一些實施例中，電流路徑2332a自氧化物界定區2440b(氧化物界定層級)流動至金屬擴散區2420b(金屬擴散層級)、流動至通孔2450d(通孔觸點層級)、流動至導電結構2410d(M0層級)、流動至通孔2402d’(V0層級)、流動至導電結構2404c’(M1層級)、流動至通孔2404a’(V0層級)、流動至軌條2402b(M0層級)。在一些實施例中，電流路徑2332b自氧化物界定區2440b(氧化物界定層級)流動至金屬擴散區2420b(金屬擴散層級)、流動至通孔2450c(通孔觸點層級)、流動至軌條2402b(M0層級)。源極導電結構2404在氧化物界定區2440b與軌條2402b之間提供二或更多個電流路徑(例如，電流路徑2332a及2332b)，進而相較於其他方法得到更佳的同步化時序操作。

藉由利用源極導電結構2402、2404，存在於積體電路2400中的嵌入式電源柱的密度得以增加，進而相較於其他方法得到更低的電阻。此外，源極導電結構2402在軌條2402a與氧化物界定區2440a之間提供附加電流路徑(例如，電流路徑2330b)，進而相較於其他方法得到更佳的同步化時序操作。相似地，源極導電結構2404在軌條2402b與氧化物界定區2440b之間提供附加電流 路徑(例如，電流路徑2332b)，進而相較於其他方法得到更佳的同步化時序操作。

圖25A及圖25B是根據一些實施例的積體電路結構的對應佈局設計2500A及2500B的圖。

佈局設計2500A及2500B是圖23A所示佈局設計2300A的變型。

與圖23A所示佈局設計2300A相較，佈局設計2500A及2500B中的每一者的四個M0導電結構佈局圖案(例如，導電結構佈局圖案2514a至2514d)替換五個M0導電結構佈局圖案(例如，導電結構佈局圖案2210a至2210e)。導電結構佈局圖案2514a至2514d與佈局設計2300A的導電結構佈局圖案2210a至2210e相似，且因此不再對該些佈局圖案進行相似的詳細說明。

與圖23所示佈局設計2300相較，每一對應佈局設計2500A、2500B的電流路徑2530、2532替換對應電流路徑2330、2332。電流路徑2530、2532與佈局設計2300A的電流路徑2330、2332相似，且因此不再對該些電流路徑進行相似的詳細說明。

與圖23A所示佈局設計2300A相較，對應佈局設計2500A、2500B的源極導電結構佈局圖案2502、2504替換對應源極導電結構佈局圖案2302、2304。導電結構佈局圖案2502、2504與佈局設計2300A的對應源極導電結構佈局圖案2302、2304相似，且因此不再對該些佈局圖案進行相似的詳細說明。

圖25A所示佈局設計2500A說明源極導電結構佈局圖案 2502位於第一供電電壓VDD側上(例如，與軌條佈局圖案2102a交疊)。藉由利用四個M0導電結構佈局圖案(例如，導電結構佈局圖案2514a至2514d)及位於電源軌條佈局圖案2102a的VDD側上的源極金屬網格(例如，源極導電結構佈局圖案2502)，存在於佈局設計2500A中的胞元級嵌入式電源柱佈局圖案的密度得以增加，進而相較於其他方法得到更低的電阻。此外，源極導電結構佈局圖案2502在軌條佈局圖案2102a與氧化物界定佈局圖案2340a之間提供至少兩個電流路徑(例如，電流路徑集合2530)，進而相較於其他方法得到更佳的同步化時序操作。

圖25B所示佈局設計2500B說明源極導電結構佈局圖案2504位於第二供電電壓VSS側上(例如，與軌條佈局圖案2102b交疊)。藉由利用四個M0導電結構佈局圖案(例如，導電結構佈局圖案2514a至2514d)及位於電源軌條佈局圖案2102b的VSS側上的源極金屬網格(例如，源極導電結構佈局圖案2504)，存在於佈局設計2500B中的胞元級嵌入式電源柱佈局圖案的密度得以增加，進而相較於其他方法得到更低的電阻。此外，源極導電結構佈局圖案2504在軌條佈局圖案2102b與氧化物界定佈局圖案2340b之間提供至少兩個電流路徑(例如，電流路徑集合2532)，進而相較於其他方法得到更佳的同步化時序操作。

圖26A、圖26B、圖26C及圖26D是根據一些實施例的積體電路結構的對應佈局設計2600A、2600B、2600C及2600D的圖。

佈局設計2600A、2600B、2600C及2600D是對應的圖25A所示佈局設計2500A或圖25B所示佈局設計2500B的變型。

與圖25A所示佈局設計2500A或圖25B所示佈局設計2500B相較，佈局設計2600A、2600B、2600C及2600D中的每一者的五個M0導電結構佈局圖案(例如，導電結構佈局圖案2614a至2614e)替換四個M0導電結構佈局圖案(例如，導電結構佈局圖案2514a至2514d)。導電結構佈局圖案2614a至2614e與佈局設計2500A、2500B的導電結構佈局圖案2514a至2514d相似，且因此不再對該些佈局圖案進行相似的詳細說明。

與圖25A所示佈局設計2500A或圖25B所示佈局設計2500B相較，每一對應佈局設計2600A、2600B、2600C及2600D的電流路徑2630a至2630d、2632a至2632d替換對應電流路徑2530、2532。電流路徑2630a至2630d、2632a至2632d與佈局設計2500的電流路徑2530、2532相似，且因此不再對該些電流路徑進行相似的詳細說明。

圖26A所示佈局設計2600A說明源極導電結構佈局圖案2602A及源極導電結構佈局圖案2604A在第一供電電壓VDD及第二供電電壓VSS之上被定位成在彼此的正對面(例如，每一佈局圖案2602A及2604A的中心在第二方向Y上對準)。藉由利用五個M0導電結構佈局圖案(例如，導電結構佈局圖案2614a至2614e)、位於電源軌條佈局圖案2102a的VDD側上的源極金屬網格(例如，源極導電結構佈局圖案2602A)以及位於電源軌條佈 局圖案2102b的VSS側上的源極金屬網格(例如，源極導電結構佈局圖案2604A)，存在於佈局設計2600A中的胞元級嵌入式電源柱佈局圖案的密度得以增加，進而相較於其他方法得到更低的電阻。此外，源極導電結構佈局圖案2602A在軌條佈局圖案2102a與氧化物界定佈局圖案2340a之間提供至少兩個電流路徑(例如，電流路徑集合2630a)，且源極導電結構佈局圖案2604A在軌條佈局圖案2102b與氧化物界定佈局圖案2340b之間提供至少兩個電流路徑(例如，電流路徑集合2632a)，進而相較於其他方法得到更佳的同步化時序操作。

圖26B所示佈局設計2600B說明源極導電結構佈局圖案2602B及源極導電結構佈局圖案2604B相對於彼此交錯。(例如，每一佈局圖案2602B及2604B的中心在第一方向X及第二方向Y上不對準)。藉由利用五個M0導電結構佈局圖案(例如，導電結構佈局圖案2614a至2614e)、位於電源軌條佈局圖案2102a的VDD側上的源極金屬網格(例如，源極導電結構佈局圖案2602B)以及位於電源軌條佈局圖案2102b的VSS側上的交錯式源極金屬網格(例如，源極導電結構佈局圖案2604B)，存在於佈局設計2600B中的胞元級嵌入式電源柱佈局圖案的密度得以增加，進而相較於其他方法得到更低的電阻。此外，源極導電結構佈局圖案2602B在軌條佈局圖案2102a與氧化物界定佈局圖案2340a之間提供至少兩個電流路徑(例如，電流路徑集合2630b)，且源極導電結構佈局圖案2604B在軌條佈局圖案2102b與氧化物界定佈局圖案 2340b之間提供至少兩個電流路徑(例如，電流路徑集合2632b)，進而相較於其他方法得到更佳的同步化時序操作。

圖26C所示佈局設計2600C說明源極導電結構佈局圖案2602C位於第一供電電壓VDD側上(例如，與軌條佈局圖案2102a交疊)。藉由利用五個M0導電結構佈局圖案(例如，導電結構佈局圖案2614a至2614e)及位於電源軌條佈局圖案2102a的VDD側上的源極金屬網格(例如，源極導電結構佈局圖案2602C)，存在於佈局設計2600C中的胞元級嵌入式電源柱佈局圖案的密度得以增加，進而相較於其他方法得到更低的電阻。此外，源極導電結構佈局圖案2602C在軌條佈局圖案2102a與氧化物界定佈局圖案2340a之間提供至少兩個電流路徑(例如，電流路徑集合2630c)，進而相較於其他方法得到更佳的同步化時序操作。

圖26D所示佈局設計2600D說明源極導電結構佈局圖案2604D位於第二供電電壓VSS側上(例如，與軌條佈局圖案2102b交疊)。藉由利用五個M0導電結構佈局圖案(例如，導電結構佈局圖案2614a至2614e)及位於電源軌條佈局圖案2102b的VSS側上的源極金屬網格(例如，源極導電結構佈局圖案2604D)，存在於佈局設計2600D中的胞元級嵌入式電源柱佈局圖案的密度得以增加，進而相較於其他方法得到更低的電阻。此外，源極導電結構佈局圖案2604D在軌條佈局圖案2102b與氧化物界定佈局圖案2340b之間提供至少兩個電流路徑(例如，電流路徑集合2632d)，進而相較於其他方法得到更佳的同步化時序操作。

圖27A、圖27B、圖27C及圖27D是根據一些實施例的積體電路結構的對應佈局設計2700A、2700B、2700C及2700D的圖。

佈局設計2700A、2700B、2700C及2700D是對應的圖26A、圖26B、圖26C及圖26D所示的對應的佈局設計2600A、2600B、2600C及2600D的變型。

舉例而言，佈局設計2700A、2700B、2700C及2700D中的每一者包括六個M0導電結構佈局圖案(例如，導電結構佈局圖案2714a至2714f)。六個M0導電結構佈局圖案2714a至2714f替換對應的圖26A、圖26B、圖26C及圖26D所示的五個M0導電結構佈局圖案(例如，導電結構佈局圖案2614a至2614e)。導電結構佈局圖案2714a至2714f與佈局設計2600A、2600B、2600C及2600D的導電結構佈局圖案2614a至2614e相似，且因此不再對該些佈局圖案進行相似的詳細說明。

與圖26A所示佈局設計2600A、圖26B所示佈局設計2600B、圖26C所示佈局設計2600C或圖26D所示佈局設計2600D相較，每一對應佈局設計2700A、2700B、2700C及2700D的電流路徑2730a至2730d、2732a至2732d替換對應電流路徑2630a至2630d、2632a至2632d，且因此不再進行相似的詳細說明。

圖27A所示佈局設計2700A說明源極導電結構佈局圖案2702A及源極導電結構佈局圖案2704A在第一供電電壓VDD及第二供電電壓VSS之上被定位成在彼此的正對面(例如，每一佈局 圖案2702A及2704A的中心在第二方向Y上對準)。藉由利用六個M0導電結構佈局圖案(例如，導電結構佈局圖案2714a至2714f)、位於電源軌條佈局圖案2102a的VDD側上的源極金屬網格(例如，源極導電結構佈局圖案2702A)以及位於電源軌條佈局圖案2102b的VSS側上的源極金屬網格(例如，源極導電結構佈局圖案2704A)，存在於佈局設計2700A中的胞元級嵌入式電源柱佈局圖案的密度得以增加，進而相較於其他方法得到更低的電阻。此外，源極導電結構佈局圖案2702A在軌條佈局圖案2102a與氧化物界定佈局圖案2340a之間提供至少兩個電流路徑(例如，電流路徑集合2730a)，且源極導電結構佈局圖案2704A在軌條佈局圖案2102b與氧化物界定佈局圖案2340b之間提供至少兩個電流路徑(例如，電流路徑集合2732a)，進而相較於其他方法得到更佳的同步化時序操作。

圖27B所示佈局設計2700B說明源極導電結構佈局圖案2702B及源極導電結構佈局圖案2704B相對於彼此交錯。(例如，每一佈局圖案2702B及2704B的中心在第一方向X及第二方向Y上不對準)。藉由利用六個M0導電結構佈局圖案(例如，導電結構佈局圖案2714a至2714f)、位於電源軌條佈局圖案2102a的VDD側上的源極金屬網格(例如，源極導電結構佈局圖案2702B)以及位於電源軌條佈局圖案2102b的VSS側上的交錯式源極金屬網格(例如，源極導電結構佈局圖案2704B)，存在於佈局設計2700B中的胞元級嵌入式電源柱佈局圖案的密度得以增加，進而相較於 其他方法得到更低的電阻。此外，源極導電結構佈局圖案2702B在軌條佈局圖案2102a與氧化物界定佈局圖案2340a之間提供至少兩個電流路徑(例如，電流路徑集合2730b)，且源極導電結構佈局圖案2704B在軌條佈局圖案2102b與氧化物界定佈局圖案2340b之間提供至少兩個電流路徑(例如，電流路徑集合2732b)，進而相較於其他方法得到更佳的同步化時序操作。

圖27C所示佈局設計2700C說明源極導電結構佈局圖案2602C位於第一供電電壓VDD側上(例如，與軌條佈局圖案2102a交疊)。藉由利用六個M0導電結構佈局圖案(例如，導電結構佈局圖案2714a至2714f)及位於電源軌條佈局圖案2102a的VDD側上的源極金屬網格(例如，源極導電結構佈局圖案2702C)，存在於佈局設計2700C中的胞元級嵌入式電源柱佈局圖案的密度得以增加，進而相較於其他方法得到更低的電阻。此外，源極導電結構佈局圖案2702C在軌條佈局圖案2102a與氧化物界定佈局圖案2340a之間提供至少兩個電流路徑(例如，電流路徑集合2730c)，進而相較於其他方法得到更佳的同步化時序操作。

圖27D所示佈局設計2700D說明源極導電結構佈局圖案2704D位於第二供電電壓VSS側上(例如，與軌條佈局圖案2102b交疊)。藉由利用六個M0導電結構佈局圖案(例如，導電結構佈局圖案2714a至2714f)及位於電源軌條佈局圖案2102b的VSS側上的源極金屬網格(例如，源極導電結構佈局圖案2704D)，存在於佈局設計2700D中的胞元級嵌入式電源柱佈局圖案的密度得 以增加，進而相較於其他方法得到更低的電阻。此外，源極導電結構佈局圖案2704D在軌條佈局圖案2102b與氧化物界定佈局圖案2340b之間提供至少兩個電流路徑(例如，電流路徑集合2732d)，進而相較於其他方法得到更佳的同步化時序操作。

圖28是根據一些實施例形成或製造積體電路的方法2800的流程圖。應理解，可在圖28所示方法2800之前、期間及/或之後執行附加操作，且本文中可僅簡要地闡述某些其他製程。在一些實施例中，方法2800可用於形成積體電路，例如積體電路結構200、1200或2400(圖2A至圖2B、圖12A至圖12B或圖24)。在一些實施例中，方法2800可用於形成具有與佈局設計100、300至1100、1300至2300、或2500至2700D(圖1、圖3至圖11、圖13至圖23、或圖25至圖27D)中的一或多者相似的結構性關係的積體電路。

在方法2800的操作2802中，將第一胞元(例如，佈局設計2100A的特徵)的第一佈局設計(例如，佈局設計2100A)放置於佈局上。在一些實施例中，操作2802更包括產生第一胞元的第一佈局設計(例如，佈局設計2100A)。

在操作2804中，將第二胞元(例如，胞元佈局圖案2002a至2002d)的第二佈局設計(例如，佈局設計2000A至2000D)與第一胞元放置於一起。在一些實施例中，操作2804更包括產生第二胞元的第二佈局設計。

在操作2806中，將第三胞元(例如，胞元佈局圖案2002a 至2002d)的第三佈局設計(例如，佈局設計2000A至2000D)與第一胞元(例如，胞元佈局圖案2002a至2002d)放置於一起。在一些實施例中，第三胞元不同於第二胞元。在一些實施例中，操作2806更包括產生第三胞元的第三佈局設計。

在操作2808中，若第三佈局設計(例如，佈局設計2000A至2000D)與第二佈局設計(例如，佈局設計2000A至2000D)交疊，則使至少第三佈局設計(例如，佈局設計2000A至2000D)移動。在一些實施例中，若第三佈局設計(例如，佈局設計2000A至2000D)不與第二佈局設計(例如，佈局設計2000A至2000D)交疊，則不執行操作2808。在一些實施例中，操作2808包括使第三佈局設計(例如，佈局設計2000A至2000D)在第一方向X上移動，直至第三佈局設計(例如，佈局設計2000A至2000D)不與第二佈局設計(例如，佈局設計2000A至2000D)交疊為止。在一些實施例中，操作2808包括使第三佈局設計(例如，佈局設計2000A至2000D)在第二方向Y上移動，直至第三佈局設計(例如，佈局設計2000A至2000D)不與第二佈局設計(例如，佈局設計2000A至2000D)交疊為止。

在操作2810中，判斷佈線資源是否可用。在一些實施例中，操作2810由系統3000執行。在一些實施例中，佈線資源指代供附加導電結構佈局圖案(或對應導電結構)或者通孔佈局圖案(或對應通孔)提供通向下伏層或上覆層的內連線的空間。若確定佈線資源為可用的，則操作2810繼續進行至操作2814。若確 定佈線資源為不可用的，則操作2810繼續進行至操作2812。

在操作2812中，使第二胞元(例如，胞元佈局圖案2002a)或第三胞元(例如，胞元佈局圖案2002c)移動，直至第二胞元(例如，胞元佈局圖案2002a)的對應第二電源柱佈局圖案(例如，電源柱佈局圖案2014a)或第三胞元(例如，胞元佈局圖案2002c)的第三電源柱佈局圖案(例如，電源柱佈局圖案2008c)與第一胞元的第一電源柱佈局圖案(例如，電源柱佈局圖案2008c)交疊為止。在一些實施例中，操作2812包括移除被交疊的第一電源柱佈局圖案(例如，電源柱佈局圖案2008c)。

在一些實施例中，操作2812包括移除交疊的第二電源柱佈局圖案(例如，電源柱佈局圖案2014a)或第三電源柱佈局圖案(例如，電源柱佈局圖案2008c)。

在一些實施例中，操作2812包括以新的電源柱佈局圖案(例如，電源柱佈局圖案2014a’)替換第三電源柱佈局圖案(例如，電源柱佈局圖案2014a)及第一電源柱佈局圖案(例如，電源柱佈局圖案2114b)。在一些實施例中，操作2812包括將第二電源柱佈局圖案或第三電源柱佈局圖案與第一電源柱佈局圖案合併，以放置新的電源柱佈局圖案(例如，電源柱佈局圖案2014a’)。

在一些實施例中，圖22所示佈局設計2200說明操作2812的結果。舉例而言，在該些實施例中，第一胞元(例如，佈局設計2100A)的第一電源柱佈局圖案(例如，電源柱佈局圖案2114b)與第二胞元(例如，胞元佈局圖案2002a)的第二電源柱佈局圖案 (例如，電源柱佈局圖案2014a)交疊或共用相同的位置，且被合併以將電源柱佈局圖案(例如，電源柱佈局圖案2014a’)放置於佈局上。

在操作2814中，若第二胞元(例如，胞元佈局圖案2002a)的第二電源柱佈局圖案(例如，電源柱佈局圖案2014a)或第三胞元(例如，胞元佈局圖案2002c)的第三電源柱佈局圖案(例如，電源柱佈局圖案2008c)與第一胞元的第一電源柱佈局圖案(例如，電源柱佈局圖案2014a)交疊，則使第二胞元(例如，胞元佈局圖案2002a)或第三胞元(例如，胞元佈局圖案2002c)移動。

在一些實施例中，若第二胞元(例如，胞元佈局圖案2002a)的第二電源柱佈局圖案(例如，電源柱佈局圖案2014a)或第三胞元(例如，胞元佈局圖案2002c)的第三電源柱佈局圖案(例如，電源柱佈局圖案2008c)不與第一胞元的第一電源柱佈局圖案(例如，電源柱佈局圖案2014a)交疊，則在操作2814中，不使第二胞元(例如，胞元佈局圖案2002a)或第三胞元(例如，胞元佈局圖案2002c)移動。

在一些實施例中，在操作2814中，即使佈線資源為可用的，若第二胞元(例如，胞元佈局圖案2002a)的第二電源柱佈局圖案(例如，電源柱佈局圖案2014a)或第三胞元(例如，胞元佈局圖案2002c)的第三電源柱佈局圖案(例如，電源柱佈局圖案2008c)與第一胞元的第一電源柱佈局圖案(例如，電源柱佈局圖案2014a)交疊，則亦與操作2812相似，將第二電源柱佈局圖案 (例如，電源柱佈局圖案2014a)或第三電源柱佈局圖案(例如，電源柱佈局圖案2008c)合併以形成電源柱佈局圖案(例如，電源柱佈局圖案2014a’)。

在一些實施例中，當放置與第三胞元位於不同列上的第二胞元時，操作2814更包括操作2814a(圖中未示出)。在一些實施例中，操作2814a(圖中未示出)包括將第二胞元(例如，胞元佈局圖案2002a)的第二電源柱佈局圖案(例如，電源柱佈局圖案2014a)與第三胞元(例如，胞元佈局圖案2002c)的第三電源柱佈局圖案(例如，電源柱佈局圖案2008c)合併，以形成第二胞元(例如，胞元佈局圖案2002a)的或第三胞元(例如，胞元佈局圖案2002c)的新的電源柱佈局圖案(例如，電源柱佈局圖案2014a’)，所述新的電源柱佈局圖案的結果被示出為圖21B所示佈局設計2100B。

在操作2816中，至少基於第一胞元佈局圖案(例如，佈局設計2100A)的第一佈局設計(例如，佈局設計2100A)、第二胞元佈局圖案(例如，胞元佈局圖案2002a至2002d)的第二佈局設計(例如，佈局設計2000A至2000D)或第三胞元(例如，胞元佈局圖案2002a至2002d)的第三佈局設計(例如，佈局設計2000A至2000D)來製造積體電路結構200、1200或2400。

在一些實施例中，方法2800的第一電源柱佈局圖案包括電源柱佈局圖案集合2103、2204c、2204e、2204c’或2204e’(圖22)中的至少一或多個電源柱佈局圖案、或者源極導電結構佈局 圖案2302、2304、2502、2404、2602A、2602B、2602C、2604A、2604A、2604A、2702A、2702B、2702C、2704A、2704B及2704D。在一些實施例中，方法2800的第二電源柱佈局圖案或第三電源柱佈局圖案包括至少一或多個電源柱佈局圖案2008a、2008b、2008c、2008d、2014a、2014b、2014c、2014d、2204c、2204e、2204c’或2204e’(圖22)、或者源極導電結構佈局圖案2302、2304、2502、2404、2602A、2602B、2602C、2604A、2604A、2604A、2702A、2702B、2702C、2704A、2704B及2704D。

在一些實施例中，方法2800的第一佈局設計包括佈局設計100、300至1100、1300至2300或2500至2700D(圖1、圖3至圖11、圖13至圖23或圖25至圖27D)中的一或多者。在一些實施例中，方法2800的第二佈局設計包括佈局設計100、300至1100、1300至2300、或2500至2700D(圖1、圖3至圖11、圖13至圖23、或圖25至圖27D)中的一或多者。在一些實施例中，方法2800的第三佈局設計包括佈局設計100、300至1100、1300至2300、或2500至2700D(圖1、圖3至圖11、圖13至圖23、或圖25至圖27D)中的一或多者。

在一些實施例中，不執行操作2808、2810、2812及2814中的一或多者。

圖29是根據一些實施例形成或製造積體電路的方法2900的流程圖。應理解，可在圖29所示方法2900之前、期間及/或之後執行附加操作，且本文中可僅簡要地闡述某些其他製程。 在一些實施例中，方法2900可用於形成積體電路，例如積體電路結構200、1200或2400(圖2A至圖2B、圖12A至圖12B或圖24)。在一些實施例中，方法2900可用於形成具有與佈局設計100、300至1100、1300至2300、或2500至2700D(圖1、圖3至圖11、圖13至圖23、或圖25至圖27D)中的一或多者相似的結構性關係的積體電路。

在方法2900的操作2902中，將導電結構佈局圖案第一集合(例如，第一導電結構佈局圖案106、導電結構佈局圖案集合1106)放置於第一佈局層級(例如，M0)上。在一些實施例中，導電結構佈局圖案第一集合對應於製作積體電路結構200、1200、2400的導電結構第一集合(例如，第一導電結構206、導電結構集合1214)。在一些實施例中，導電結構佈局圖案第一集合在第一方向X上延伸。在一些實施例中，導電結構佈局圖案第一集合中的每一導電結構佈局圖案在第二方向Y上彼此分隔開。在一些實施例中，操作2902包括產生導電結構佈局圖案第一集合。

在操作2904中，將導電結構佈局圖案第二集合(例如，導電結構佈局圖案第一集合114、導電結構佈局圖案集合1114)放置於與第一佈局層級不同的第二佈局層級(例如，M1)上。在一些實施例中，導電結構佈局圖案第二集合對應於製作積體電路結構200、1200、2400的導電結構第二集合(例如，導電結構214a、214b、1214a、1214b)。在一些實施例中，導電結構佈局圖案第二集合在第二方向Y上延伸，且與導電結構佈局圖案第一集合交 疊。在一些實施例中，導電結構佈局圖案第二集合中的每一導電結構佈局圖案在第一方向X上彼此分隔開。在一些實施例中，操作2904包括產生導電結構佈局圖案第二集合。

在操作2906中，將通孔佈局圖案第一集合(例如，通孔佈局圖案第二集合118、通孔佈局圖案集合1118)放置於導電結構佈局圖案第二集合與導電結構佈局圖案第一集合之間。在一些實施例中，通孔佈局圖案第一集合位於V0處。在一些實施例中，通孔佈局圖案第一集合對應於製作積體電路結構200、1200、2400的通孔第一集合(例如，由通孔218a及218b形成的第二集合、通孔結構1218a、1218b、1218c、1218d)。在一些實施例中，通孔第一集合將導電結構第二集合電性耦合至導電結構第一集合。在一些實施例中，通孔佈局圖案第一集合中的每一通孔佈局圖案位於導電結構佈局圖案第二集合中的每一導電結構佈局圖案與導電結構佈局圖案第一集合中的每一導電結構佈局圖案交疊之處。在一些實施例中，操作2906包括產生通孔佈局圖案第一集合。

在操作2908中，將導電結構佈局圖案第三集合(例如，第二導電結構佈局圖案122、導電結構佈局圖案集合1122)放置於與第一佈局層級及第二佈局層級不同的第三佈局層級(例如，M2)處。在一些實施例中，導電結構佈局圖案第三集合對應於製作積體電路結構200、1200、2400的導電結構第三集合(例如，第二導電結構222、導電結構1222a、1222b)。在一些實施例中，導電結構佈局圖案第三集合在第一方向X上延伸、與導電結構佈 局圖案第二集合交疊且覆蓋導電結構佈局圖案第一集合的一部分。在一些實施例中，導電結構佈局圖案第三集合中的每一導電結構佈局圖案在第二方向Y上彼此分隔開。在一些實施例中，操作2908包括產生導電結構佈局圖案第三集合。

在操作2910中，將通孔佈局圖案第二集合(例如，通孔佈局圖案第三集合124、通孔佈局圖案集合1124)放置於導電結構佈局圖案第三集合與導電結構佈局圖案第二集合之間。在一些實施例中，通孔佈局圖案第二集合位於V1處。在一些實施例中，通孔佈局圖案第二集合對應於製作積體電路結構200、1200、2400的通孔第二集合(例如，由通孔224a及224b形成的第三集合、通孔結構1224a、1224b、1224c、1224d)。在一些實施例中，通孔第二集合將積體電路結構200、1200、2400的導電結構第三集合電性耦合至導電結構第二集合。在一些實施例中，通孔佈局圖案第二集合中的每一通孔佈局圖案位於導電結構佈局圖案第三集合中的每一導電結構佈局圖案與導電結構佈局圖案第二集合中的每一導電結構佈局圖案交疊之處。在一些實施例中，操作2910包括產生通孔佈局圖案第二集合。

在操作2912中，將導電結構佈局圖案第四集合(例如，導電結構佈局圖案第二集合128、導電結構佈局圖案集合1128)放置於與第一佈局層級、第二佈局層級及第三佈局層級不同的第四佈局層級(例如，M3)上。在一些實施例中，導電結構佈局圖案第四集合對應於製作積體電路結構200、1200、2400的導電結 構第四集合(例如，導電結構228a、228b、1228a、1228b)。在一些實施例中，導電結構佈局圖案第四集合在第二方向上延伸、與導電結構佈局圖案第三集合及導電結構佈局圖案第一集合交疊且覆蓋導電結構佈局圖案第二集合的一部分。在一些實施例中，導電結構佈局圖案第四集合中的每一導電結構佈局圖案在第一方向上彼此分隔開。在一些實施例中，操作2912包括產生導電結構佈局圖案第四集合。

在操作2914中，將通孔佈局圖案第三集合(例如，通孔佈局圖案第四集合130、通孔佈局圖案集合1130)放置於導電結構佈局圖案第四集合與導電結構佈局圖案第三集合之間。在一些實施例中，通孔佈局圖案第三集合位於V2處。在一些實施例中，通孔佈局圖案第三集合對應於製作積體電路結構200、1200、2400的通孔第三集合(例如，由通孔230a及230b形成的第四集合、通孔結構1230a、1230b、1230c、1230d)。在一些實施例中，通孔第三集合將積體電路結構200、1200、2400的導電結構第四集合電性耦合至導電結構第三集合。在一些實施例中，通孔佈局圖案第三集合中的每一通孔佈局圖案位於導電結構佈局圖案第四集合中的每一導電結構佈局圖案與導電結構佈局圖案第三集合中的每一導電結構佈局圖案交疊之處。在一些實施例中，操作2914包括產生通孔佈局圖案第三集合。

在一些實施例中，通孔佈局圖案第一集合中、通孔佈局圖案第二集合中或通孔佈局圖案第三集合中的至少一個通孔佈局 圖案的中心在第一方向及第二方向中的每一者上與通孔佈局圖案第一集合中、通孔佈局圖案第二集合中或通孔佈局圖案第三集合中的另一通孔佈局圖案的中心對準。

在操作2916中，將電源軌條佈局圖案集合(例如，由軌條佈局圖案108a、108b形成的集合、軌條佈局圖案集合2102)放置於第一佈局層級(M0)上。在一些實施例中，電源軌條佈局圖案集合對應於製造積體電路結構200、1200、2400的電源軌條集合(例如，由軌條208a、208b形成的集合、軌條佈局圖案集合2102)。在一些實施例中，電源軌條集合被配置成供應第一供電電壓VDD或第二供電電壓VSS。在一些實施例中，至少導電結構佈局圖案第一集合、導電結構佈局圖案第二集合、導電結構佈局圖案第三集合或導電結構佈局圖案第四集合位於電源軌條佈局圖案第一集合之間。在一些實施例中，操作2916包括產生軌條佈局圖案集合。

在操作2918中，將閘極佈局圖案集合(例如，閘極佈局圖案集合104)放置於與第一佈局層級、第二佈局層級、第三佈局層級不同的第五佈局層級(例如，多晶體層級)上。在一些實施例中，閘極佈局圖案集合對應於製作積體電路結構200、1200、2400的閘極集合(例如，閘極集合202)。在一些實施例中，閘極佈局圖案集合104位於第一佈局層級(M0)下面。在一些實施例中，閘極佈局圖案集合在第一方向上延伸。在一些實施例中，閘極佈局圖案集合中的每一閘極佈局圖案在第二方向上彼此分隔開。在 一些實施例中，不執行操作2918。在一些實施例中，操作2918包括產生閘極佈局圖案集合。

在操作2920中，將導電結構佈局圖案第五集合(例如，導電結構佈局圖案集合140)放置於與第一佈局層級、第二佈局層級、第三佈局層級、第四佈局層級及第五佈局層級不同的第六佈局層級(MP)上。在一些實施例中，導電結構佈局圖案第五集合對應於製作積體電路結構200、1200、2400的導電結構第五集合(例如，由觸點204a、204b及204c形成的集合)。在一些實施例中，導電結構佈局圖案第五集合在第二方向Y上延伸，且與閘極佈局圖案集合交疊。在一些實施例中，導電結構佈局圖案第五集合中的每一導電結構佈局圖案在第一方向X上彼此分隔開。在一些實施例中，不執行操作2920。在一些實施例中，操作2920包括產生導電結構佈局圖案第五集合。

在操作2922中，將通孔佈局圖案第四集合(例如，通孔佈局圖案第一集合112)放置於閘極佈局圖案集合與導電結構佈局圖案第一集合之間。在一些實施例中，操作2922包括將通孔佈局圖案第四集合放置於閘極佈局圖案集合與導電結構佈局圖案第五集合之間。在一些實施例中，通孔佈局圖案第四集合位於VC處。在一些實施例中，通孔佈局圖案第四集合對應於製作積體電路結構200、2400的通孔第四集合(例如，由通孔212a、212b及212c形成的集合)。在一些實施例中，通孔第四集合將閘極集合電性耦合至導電結構第一集合。在一些實施例中，通孔佈局圖案第四集 合中的每一通孔佈局圖案位於導電結構佈局圖案第一集合中的每一導電結構佈局圖案與閘極佈局圖案集合中的每一閘極佈局圖案交疊之處。在一些實施例中，不執行操作2922。在一些實施例中，操作2922包括產生通孔佈局圖案第四集合。

在操作2924中，基於方法2900的佈局圖案中的至少一者來製造積體電路結構200、1200、2400。在一些實施例中，操作2924更包括基於方法2900的一或多個佈局圖案來製造罩幕集合，並使用所述罩幕集合來製造方法2900中的一或多個積體電路結構。在一些實施例中，方法2900的佈局圖案中的至少一者儲存於非暫時性電腦可讀取媒體上，且方法2900的以上各操作中的至少一者是由硬體處理器執行。在一些實施例中，操作2924更包括基於佈局設計100、300至1100、1300至2300、或2500至2700D(圖1、圖3至圖11、圖13至圖23、或圖25至圖27D)中的至少一者來製造積體電路結構200、1200、2400。

在本發明的範圍內，方法2900的一或多個通孔佈局圖案、導電結構佈局圖案、軌條佈局圖案集合或閘極佈局圖案集合具有其他配置。在本發明的範圍內，各層級具有其他配置。

在一些實施例中，不執行操作2902、2904、2906、2908、2910、2912、2914、2916、2918、2920或2922中的一或多者。

在一些實施例中，方法2800或2900的佈局設計對應於佈局設計100、300至1100、1300至1900、2000A至2000D、2100A至2100B、2300A至2300B、2500A至2500B、2600A至2600D、 或2700A至2700D中的一或多者。

在一些實施例中，方法2800或2900的導電結構佈局圖案第一集合、導電結構佈局圖案第二集合、導電結構佈局圖案第三集合、導電結構佈局圖案第四集合、或導電結構佈局圖案第五集合對應於佈局設計100、300至1100、1300至1900、2000A至2000D、2100A至2100B、2300A至2300B、2500A至2500B、2600A至2600D、或2700A至2700D的一或多個佈局圖案。

在一些實施例中，方法2800或2900的通孔佈局圖案第一集合、通孔佈局圖案第二集合、通孔佈局圖案第三集合、或通孔佈局圖案第四集合對應於佈局設計100、300至1100、1300至1900、2000A至2000D、2100A至2100B、2300A至2300B、2500A至2500B、2600A至2600D、或2700A至2700D的一或多個佈局圖案。

在一些實施例中，方法2800或2900的軌條佈局圖案集合對應於佈局設計100、300至1100、1300至1900、2000A至2000D、2100A至2100B、2300A至2300B、2500A至2500B、2600A至2600D、或2700A至2700D的一或多個佈局圖案。

在一些實施例中，方法2800或2900的閘極佈局圖案集合對應於佈局設計100、300至1100、1300至1900、2000A至2000D、2100A至2100B、2300A至2300B、2500A至2500B、2600A至2600D、或2700A至2700D的一或多個佈局圖案。

方法2800或2900的各操作中的一或多者由被配置成執 行用於製造積體電路(例如積體電路結構200、1200或2400)的指令的處理裝置執行。在一些實施例中，執行方法2800或2900的一或多個操作所使用的與在方法2800或2900的不同的一或多個操作中所使用的是同一處理裝置。在一些實施例中，執行方法2800或2900的一或多個操作所使用的與執行方法2800或2900的不同的一或多個操作所使用的是不同的處理裝置。

圖30是根據一些實施例用於設計積體電路佈局設計的系統3000的示意圖。在一些實施例中，系統3000產生或放置本文中所述的一或多個積體電路佈局設計。系統3000包括硬體處理器3002及非暫時性電腦可讀取儲存媒體3004，非暫時性電腦可讀取儲存媒體3004編碼有(即，儲存)電腦程式碼3006(即，可執行指令集合)。電腦可讀取儲存媒體3004亦編碼有用於與生產積體電路的製造機器進行交互的指令3007。處理器3002經由匯流排3008電性耦合至電腦可讀取儲存媒體3004。處理器3002亦藉由匯流排3008電性耦合至輸入/輸出(input/output，I/O)介面3010。網路介面3012亦經由匯流排3008電性連接至處理器3002。網路介面3012連接至網路3014，以使得處理器3002及電腦可讀取儲存媒體3004能夠經由網路3014連接至外部元件。處理器3002被配置成執行編碼於電腦可讀取儲存媒體3004中的電腦程式碼3006，以使系統3000能夠用於執行在方法2800及2900中所述的操作的一部分或全部。

在一些實施例中，處理器3002是中央處理單元(central processing unit，CPU)、多處理器(multi-processor)、分佈式處理系統、應用專用積體電路(application specific integrated circuit，ASIC)及/或適合的處理單元。

在一些實施例中，電腦可讀取儲存媒體3004是電子系統(或者設備或裝置)、磁性系統(或者設備或裝置)、光學系統(或者設備或裝置)、電磁系統(或者設備或裝置)、紅外線系統(或者設備或裝置)、及/或半導體系統(或者設備或裝置)。舉例而言，電腦可讀取儲存媒體3004包括半導體或固態記憶體、磁帶、可抽換式電腦磁片、隨機存取記憶體(random access memory，RAM)、唯讀記憶體(read-only memory，ROM)、硬磁碟及/或光碟。在使用光碟的一些實施例中，電腦可讀取儲存媒體3004包括光碟-唯讀記憶體(compact disk-read only memory，CD-ROM)、可讀寫光碟(compact disk-read/write，CD-R/W)及/或數位視訊光碟(digital video disc，DVD)。

在一些實施例中，儲存媒體3004儲存被配置成使系統3000執行方法2800或2900的電腦程式碼3006。在一些實施例中，儲存媒體3004亦儲存執行方法2800或2900所需的資訊以及在執行方法2800或2900期間所產生的資訊，例如佈局設計3016、導電結構佈局圖案第一集合3018、導電結構佈局圖案第二集合3020、導電結構佈局圖案第三集合3022、導電結構佈局圖案第四集合3024、導電結構佈局圖案第五集合3026、閘極佈局圖案集合3028、至少一個通孔佈局圖案集合3030、軌條佈局圖案集合3032 及使用者介面3034、及/或用以執行方法2800或2900的操作的可執行指令集合。在一些實施例中，至少一個通孔佈局圖案集合3030包括圖29所示的通孔佈局圖案第一集合、通孔佈局圖案第二集合、通孔佈局圖案第三集合或通孔佈局圖案第四集合中的一或多者。

在一些實施例中，儲存媒體3004儲存用於與製造機器進行交互的指令3007。指令3007使處理器3002能夠產生可由製造機器在製造製程期間讀取以有效地實作方法2800或2900的製造指令。

系統3000包括輸入/輸出介面3010。輸入/輸出介面3010耦合至外部電路系統。在一些實施例中，輸入/輸出介面3010包括用於向處理器3002傳送資訊及命令的鍵盤、小鍵盤(keypad)、滑鼠、軌跡球(trackball)、軌跡墊(trackpad)、及/或遊標方向鍵。

系統3000亦包括耦合至處理器3002的網路介面3012。網路介面3012使得系統3000能夠與連接至一或多個其他電腦系統的網路3014進行通訊。網路介面3012包括例如藍芽(BLUETOOTH)、無線保真(WIFI)、全球互通微波存取(WIMAX)、通用封包無線電服務(GPRS)、或寬頻分碼多重存取(WCDMA)等無線網路介面；或者例如乙太網路(ETHERNET)、通用串列匯流排(USB)、或電氣及電子工程師學會-1394(IEEE-1394)標準等有線網路介面。在一些實施例中，在二或更多個系統3000中實作方法2800或2900，且藉由網路3014在不同 的系統3000之間交換資訊，例如佈局設計、導電結構佈局圖案第一集合、導電結構佈局圖案第二集合、導電結構佈局圖案第三集合、導電結構佈局圖案第四集合、導電結構佈局圖案第五集合、閘極佈局圖案集合、至少一個通孔佈局圖案集合、軌條佈局圖案集合及使用者介面。

系統3000被配置成經由輸入/輸出介面3010或網路介面3012接收與佈局設計有關的資訊。所述資訊藉由匯流排3008被傳遞至處理器3002，以確定用於生產積體電路結構200、1200或2400的佈局設計。然後，所述佈局設計作為佈局設計3016儲存於電腦可讀取媒體3004中。系統3000被配置成經由輸入/輸出介面3010或網路介面3012接收與導電結構佈局圖案第一集合有關的資訊。所述資訊作為導電結構佈局圖案第一集合3018儲存於電腦可讀取媒體3004中。系統3000被配置成經由輸入/輸出介面3010或網路介面3012接收與導電結構佈局圖案第二集合有關的資訊。所述資訊作為導電結構佈局圖案第二集合3020儲存於電腦可讀取媒體3004中。系統3000被配置成經由輸入/輸出介面3010或網路介面3012接收與導電結構佈局圖案第三集合有關的資訊。所述資訊作為導電結構佈局圖案第三集合3022儲存於電腦可讀取媒體3004中。系統3000被配置成經由輸入/輸出介面3010或網路介面3012接收與導電結構佈局圖案第四集合有關的資訊。所述資訊作為導電結構佈局圖案第四集合3024儲存於電腦媒體3004中。系統3000被配置成經由輸入/輸出介面3010或網路介面3012接收與導電結 構佈局圖案第五集合有關的資訊。所述資訊作為導電結構佈局圖案第五集合3026儲存於電腦可讀取媒體3004中。系統3000被配置成經由輸入/輸出介面3010或網路介面3012接收與閘極佈局圖案集合有關的資訊。所述資訊作為閘極佈局圖案集合3028儲存於電腦可讀取媒體3004中。系統3000被配置成經由輸入/輸出介面3010或網路介面3012接收與至少一個通孔佈局圖案集合有關的資訊。所述資訊作為至少一個通孔佈局圖案集合3030儲存於電腦可讀取媒體3004中。系統3000被配置成經由輸入/輸出介面3010或網路介面3012接收與軌條佈局圖案集合有關的資訊。所述資訊作為軌條佈局圖案集合3032儲存於電腦可讀取媒體3004中。系統3000被配置成經由輸入/輸出介面3010或網路介面3012接收與使用者介面有關的資訊。所述資訊作為使用者介面3034儲存於電腦可讀取媒體3004中。

在一些實施例中，方法2800或2900被實作為用於由處理器執行的獨立軟體應用程式。在一些實施例中，方法2800或2900被實作為是附加軟體應用程式一部分的軟體應用程式。在一些實施例中，方法2800或2900被實作為軟體應用程式的外掛程式(plug-in)。在一些實施例中，方法2800或2900被實作為是電子設計自動化(Electronic Design Automation，EDA)工具一部分的軟體應用程式。在一些實施例中，方法2800或2900被實作為由電子設計自動化工具使用的軟體應用程式。在一些實施例中，使用電子設計自動化工具來產生積體電路裝置的佈局。在一些實 施例中，所述佈局儲存於非暫時性電腦可讀取媒體上。在一些實施例中，使用例如可自凱登斯設計系統公司(CADENCE DESIGN SYSTEMS,Inc.)購得的VIRTUOSO®等工具或者另一適合的佈局產生工具來產生佈局。在一些實施例中，基於網路連線表(netlist)來產生佈局，所述網路連線表是基於原理圖設計(schematic design)而創建。在一些實施例中，製造裝置實作方法2800或2900，以使用基於由系統3000產生的一或多個佈局設計(例如，佈局設計100、300至1100、1300至1900、2000A至2000D、2100A至2100B、2300A至2300B、2500A至2500B、2600A至2600D、或2700A至2700D)而製造的罩幕集合來製造積體電路(例如，積體電路200、1200或2400)。

圖30所示系統3000為積體電路結構200、1200或2400產生相較於其他方法佔據更少面積且提供更佳佈線資源的佈局設計(例如，佈局設計100、300至1100、1300至1900、2000A至2000D、2100A至2100B、2300A至2300B、2500A至2500B、2600A至2600D、或2700A至2700D)。

本說明的一個態樣是有關於一種積體電路結構。所述積體電路結構包括閘極結構集合，所述閘極結構集合位於第一層級處，所述閘極結構集合中的每一閘極在第一方向上彼此分隔開且在與所述第一方向不同的第二方向上延伸。所述積體電路結構亦包括第一導電結構，所述第一導電結構在所述第一方向上延伸、與所述閘極結構集合交疊且位於第二層級處。所述積體電路結構 亦包括通孔第一集合，所述通孔第一集合位於所述閘極結構集合與所述第一導電結構之間，所述通孔第一集合中的每一通孔位於所述第一導電結構與所述閘極結構集合中的每一閘極交疊之處，且所述通孔第一集合將所述閘極結構集合耦合至所述第一導電結構。所述積體電路結構亦包括導電結構第一集合，所述導電結構第一集合在所述第二方向上延伸、與所述第一導電結構交疊且位於第三層級處，所述導電結構第一集合中的每一導電結構在所述第一方向上彼此分隔開且位於所述閘極結構集合中的一對閘極之間。所述積體電路結構亦包括通孔第二集合，所述通孔第二集合位於所述導電結構第一集合與所述第一導電結構之間，所述通孔第二集合中的每一通孔位於所述導電結構第一集合與所述第一導電結構交疊之處，且所述通孔第二集合將所述導電結構第一集合耦合至所述第一導電結構。在一些實施例中，所述積體電路結構包括：第二導電結構，在所述第一方向上延伸、與所述導電結構第一集合交疊、覆蓋所述第一導電結構且位於第四層級處；以及通孔第三集合，位於所述第二導電結構與所述導電結構第一集合之間，所述通孔第三集合中的每一通孔位於所述第二導電結構與所述導電結構第一集合交疊之處，且所述通孔第三集合將所述第二導電結構耦合至所述導電結構第一集合。在一些實施例中，所述積體電路結構包括：導電結構第二集合，在所述第二方向上延伸、與所述第一導電結構及所述第二導電結構交疊、覆蓋所述導電結構第一集合且位於第五層級處，所述導電結構第二集合中的 每一導電結構在所述第一方向上彼此分隔開且位於所述閘極結構集合之間；以及通孔第四集合，位於所述導電結構第二集合與所述第二導電結構之間，所述通孔第四集合中的每一通孔位於所述導電結構第二集合與所述第二導電結構交疊之處，且所述通孔第四集合將所述導電結構第二集合耦合至所述第二導電結構。在一些實施例中，所述積體電路結構更包括：第一電源軌條，被配置成供應第一供電電壓；以及第二電源軌條，被配置成供應與所述第一供電電壓不同的第二供電電壓，其中至少所述第一導電結構、所述第二導電結構、所述導電結構第一集合或所述導電結構第二集合位於所述第一電源軌條與所述第二電源軌條之間。在一些實施例中，所述通孔第二集合的中心、所述通孔第三集合的中心及所述通孔第四集合的中心在所述第一方向及所述第二方向上對準。在一些實施例中，所述導電結構第二集合具有與所述導電結構第一集合相同的寬度。在一些實施例中，所述導電結構第二集合具有與所述導電結構第一集合相同的長度。在一些實施例中，所述導電結構第一集合中或所述導電結構第二集合中的每一導電結構位於所述閘極結構集合中的一對閘極結構之間。在一些實施例中，所述導電結構第二集合具有與所述導電結構第一集合不同的長度，且所述積體電路結構被配置成將控制訊號供應至所述閘極結構集合中的閘極。

本說明的另一態樣是有關於一種積體電路結構，其包括導電結構第一集合，所述導電結構第一集合在第一方向上延伸、 位於第一層級處，且所述導電結構第一集合中的每一導電結構在與所述第一方向不同的第二方向上彼此分隔開。所述積體電路結構亦包括導電結構第二集合，所述導電結構第二集合在所述第二方向上延伸、與所述導電結構第一集合交疊、位於與所述第一層級不同的第二層級處，且所述導電結構第二集合中的每一導電結構在所述第一方向上彼此分隔開。所述積體電路結構亦包括通孔第一集合，所述通孔第一集合位於所述導電結構第二集合與所述導電結構第一集合之間，所述通孔第一集合將所述導電結構第二集合耦合至所述導電結構第一集合，且所述通孔第一集合中的每一通孔位於所述導電結構第二集合中的每一導電結構與所述導電結構第一集合中的每一導電結構交疊之處。所述積體電路結構亦包括導電結構第三集合，所述導電結構第三集合在所述第一方向上延伸、與所述導電結構第二集合交疊、覆蓋所述導電結構第一集合的一部分、位於與所述第一層級及所述第二層級不同的第三層級處，所述導電結構第三集合中的每一導電結構在所述第二方向上彼此分隔開。所述積體電路結構亦包括通孔第二集合，所述通孔第二集合位於所述導電結構第三集合與所述導電結構第二集合之間，所述通孔第二集合將所述導電結構第三集合耦合至所述導電結構第二集合，且所述通孔第二集合中的每一通孔位於所述導電結構第三集合中的每一導電結構與所述導電結構第二集合中的每一導電結構交疊之處。在一些實施例中，所述積體電路結構更包括：導電結構第四集合，在所述第二方向上延伸、與所述導 電結構第三集合及所述導電結構第一集合交疊、覆蓋所述導電結構第二集合的一部分、位於與所述第一層級、所述第二層級及所述第三層級不同的第四層級處，且所述導電結構第四集合中的每一導電結構在所述第一方向上彼此分隔開；以及通孔第三集合，位於所述導電結構第四集合與所述導電結構第三集合之間，所述通孔第三集合將所述導電結構第四集合耦合至所述導電結構第三集合，且所述通孔第三集合中的每一通孔位於所述導電結構第四集合中的每一導電結構與所述導電結構第三集合中的每一導電結構交疊之處。在一些實施例中，所述導電結構第二集合包括：第一結構，在所述第二方向上延伸；以及第二結構，在所述第二方向上延伸，所述第二結構在所述第一方向上與所述第一結構分隔開；所述導電結構第四集合包括：第三結構，在所述第二方向上延伸；以及第四結構，在所述第二方向上延伸，所述第四結構在所述第一方向上與所述第三結構分隔開。在一些實施例中，所述通孔第一集合的中心、所述通孔第二集合的中心及所述通孔第三集合的中心在所述第一方向及所述第二方向上對準；所述導電結構第二集合具有與所述導電結構第四集合相同的寬度；或者所述導電結構第二集合具有與所述導電結構第四集合相同的長度。在一些實施例中，所述導電結構第一集合具有與所述導電結構第三集合不同的長度；且所述積體電路結構耦合至電晶體的汲極端子，所述電晶體是標準胞元的一部分。在一些實施例中，所述積體電路結構更包括：第一電源軌條，被配置成供應第一供電電壓； 以及第二電源軌條，被配置成供應與所述第一供電電壓不同的第二供電電壓，其中至少所述導電結構第一集合、所述導電結構第二集合、所述導電結構第三集合、或所述導電結構第四集合位於所述第一電源軌條與所述第二電源軌條之間。

本說明的又一態樣是有關於一種製作積體電路結構的方法。所述方法包括：將導電結構佈局圖案第一集合放置於第一佈局層級上，所述導電結構佈局圖案第一集合對應於製作積體電路結構的導電結構第一集合，所述導電結構佈局圖案第一集合在第一方向上延伸，所述導電結構佈局圖案第一集合中的每一導電結構佈局圖案在與所述第一方向不同的第二方向上彼此分隔開。所述方法亦包括：將導電結構佈局圖案第二集合放置於與所述第一佈局層級不同的第二佈局層級上，所述導電結構佈局圖案第二集合對應於製作所述積體電路結構的導電結構第二集合，所述導電結構佈局圖案第二集合在所述第二方向上延伸、與所述導電結構佈局圖案第一集合交疊，且所述導電結構佈局圖案第二集合中的每一導電結構佈局圖案在所述第一方向上彼此分隔開。所述方法亦包括：將通孔佈局圖案第一集合放置於所述導電結構佈局圖案第二集合與所述導電結構佈局圖案第一集合之間，所述通孔佈局圖案第一集合對應於製作通孔第一集合，所述通孔第一集合將所述導電結構第二集合耦合至所述導電結構第一集合，且所述通孔佈局圖案第一集合中的每一通孔佈局圖案位於所述導電結構佈局圖案第二集合中的每一導電結構佈局圖案與所述導電結構佈局圖 案第一集合中的每一導電結構佈局圖案交疊之處，其中以上各所述佈局圖案中的至少一者儲存於非暫時性電腦可讀取媒體上，且以上各所述操作中的至少一者是由硬體處理器執行。所述方法亦包括：基於所述積體電路結構的以上各所述佈局圖案中的至少一者來製造所述積體電路結構。在一些實施例中，所述方法更包括：將導電結構佈局圖案第三集合放置於與所述第一佈局層級及所述第二佈局層級不同的第三佈局層級處，所述導電結構佈局圖案第三集合對應於製作所述積體電路結構的導電結構第三集合，所述導電結構佈局圖案第三集合在所述第一方向上延伸、與所述導電結構佈局圖案第二集合交疊、覆蓋所述導電結構佈局圖案第一集合的一部分，所述導電結構佈局圖案第三集合中的每一導電結構佈局圖案在所述第二方向上彼此分隔開；以及將通孔佈局圖案第二集合放置於所述導電結構佈局圖案第三集合與所述導電結構佈局圖案第二集合之間，所述通孔佈局圖案第二集合對應於製作通孔第二集合，所述通孔第二集合將所述導電結構第三集合耦合至所述導電結構第二集合，且所述通孔佈局圖案第二集合中的每一通孔佈局圖案位於所述導電結構佈局圖案第三集合中的每一導電結構佈局圖案與所述導電結構佈局圖案第二集合中的每一導電結構佈局圖案交疊之處。在一些實施例中，所述方法更包括：將導電結構佈局圖案第四集合放置於與所述第一佈局層級、所述第二佈局層級及所述第三佈局層級不同的第四佈局層級上，所述導電結構佈局圖案第四集合對應於製作所述積體電路結構的導電結構 第四集合，所述導電結構佈局圖案第四集合在所述第二方向上延伸、與所述導電結構佈局圖案第三集合及所述導電結構佈局圖案第一集合交疊、覆蓋所述導電結構佈局圖案第二集合的一部分，且所述導電結構佈局圖案第四集合中的每一導電結構佈局圖案在所述第一方向上彼此分隔開。在一些實施例中，所述方法更包括：將通孔佈局圖案第三集合放置於所述導電結構佈局圖案第四集合與所述導電結構佈局圖案第三集合之間，所述通孔佈局圖案第三集合對應於製作通孔第三集合，所述通孔第三集合將所述導電結構第四集合耦合至所述導電結構第三集合，且所述通孔佈局圖案第三集合中的每一通孔佈局圖案位於所述導電結構佈局圖案第四集合中的每一導電結構佈局圖案與所述導電結構佈局圖案第三集合中的每一導電結構佈局圖案交疊之處。在一些實施例中，所述方法更包括：將電源軌條佈局圖案集合放置於所述第一佈局層級上，所述電源軌條佈局圖案集合對應於製造電源軌條集合，所述電源軌條集合被配置成供應第一供電電壓或與所述第一供電電壓不同的第二供電電壓，其中至少所述導電結構佈局圖案第一集合、所述導電結構佈局圖案第二集合、所述導電結構佈局圖案第三集合或所述導電結構佈局圖案第四集合位於所述電源軌條佈局圖案集合之間。

以上內容概述了若干實施例的特徵以使熟習此項技術者可更好地理解本發明的各態樣。熟習此項技術者應瞭解，他們可易於使用本發明作為基礎來設計或修改其他製程及結構以施行本 文所介紹實施例的相同目的及/或達成本文所介紹實施例的相同優點。熟習此項技術者亦應認識到，此種等效構造並不背離本發明的精神及範圍，且在不背離本發明的精神及範圍的條件下，他們可對本文作出各種改變、替代及變更。

Claims (9)

1. 一種積體電路結構，包括：閘極結構集合，位於第一層級處，所述閘極結構集合中的每一閘極在第一方向上彼此分隔開且在與所述第一方向不同的第二方向上延伸；第一導電結構，在所述第一方向上延伸、與所述閘極結構集合交疊且位於第二層級處；通孔第一集合，位於所述閘極結構集合與所述第一導電結構之間，所述通孔第一集合中的每一通孔位於所述第一導電結構與所述閘極結構集合中的每一閘極交疊之處，且所述通孔第一集合將所述閘極結構集合耦合至所述第一導電結構；導電結構第一集合，在所述第二方向上延伸、與所述第一導電結構交疊且位於第三層級處，所述導電結構第一集合中的每一導電結構在所述第一方向上彼此分隔開且位於所述閘極結構集合中的一對閘極之間；通孔第二集合，位於所述導電結構第一集合與所述第一導電結構之間，所述通孔第二集合中的每一通孔位於所述導電結構第一集合與所述第一導電結構交疊之處，且所述通孔第二集合將所述導電結構第一集合耦合至所述第一導電結構；第二導電結構，在所述第一方向上延伸、與所述導電結構第一集合交疊、覆蓋所述第一導電結構且位於第四層級處；以及通孔第三集合，位於所述第二導電結構與所述導電結構第一集合之間，所述通孔第三集合中的每一通孔位於所述第二導電結構與所述導電結構第一集合交疊之處，且所述通孔第三集合將所述第二導電結構耦合至所述導電結構第一集合。
2. 如申請專利範圍第1項所述的積體電路結構，更包括：導電結構第二集合，在所述第二方向上延伸、與所述第一導電結構及所述第二導電結構交疊、覆蓋所述導電結構第一集合且位於第五層級處，所述導電結構第二集合中的每一導電結構在所述第一方向上彼此分隔開且位於所述閘極結構集合之間；以及通孔第四集合，位於所述導電結構第二集合與所述第二導電結構之間，所述通孔第四集合中的每一通孔位於所述導電結構第二集合與所述第二導電結構交疊之處，且所述通孔第四集合將所述導電結構第二集合耦合至所述第二導電結構。
3. 如申請專利範圍第2項所述的積體電路結構，更包括：第一電源軌條，被配置成供應第一供電電壓；以及第二電源軌條，被配置成供應與所述第一供電電壓不同的第二供電電壓，其中至少所述第一導電結構、所述第二導電結構、所述導電結構第一集合或所述導電結構第二集合位於所述第一電源軌條與所述第二電源軌條之間。
4. 一種積體電路結構，包括：導電結構第一集合，在第一方向上延伸、位於第一層級處，且所述導電結構第一集合中的每一導電結構在與所述第一方向不同的第二方向上彼此分隔開；導電結構第二集合，在所述第二方向上延伸、與所述導電結構第一集合交疊、位於與所述第一層級不同的第二層級處，且所述導電結構第二集合中的每一導電結構在所述第一方向上彼此分隔開；通孔第一集合，位於所述導電結構第二集合與所述導電結構第一集合之間，所述通孔第一集合將所述導電結構第二集合耦合至所述導電結構第一集合，且所述通孔第一集合中的每一通孔位於所述導電結構第二集合中的每一導電結構與所述導電結構第一集合中的每一導電結構交疊之處；導電結構第三集合，在所述第一方向上延伸、與所述導電結構第二集合交疊、覆蓋所述導電結構第一集合的一部分、位於與所述第一層級及所述第二層級不同的第三層級處，所述導電結構第三集合中的每一導電結構在所述第二方向上彼此分隔開；以及通孔第二集合，位於所述導電結構第三集合與所述導電結構第二集合之間，所述通孔第二集合將所述導電結構第三集合耦合至所述導電結構第二集合，且所述通孔第二集合中的每一通孔位於所述導電結構第三集合中的每一導電結構與所述導電結構第二集合中的每一導電結構交疊之處；導電結構第四集合，在所述第二方向上延伸、與所述導電結構第三集合及所述導電結構第一集合交疊、覆蓋所述導電結構第二集合的一部分、位於與所述第一層級、所述第二層級及所述第三層級不同的第四層級處，且所述導電結構第四集合中的每一導電結構在所述第一方向上彼此分隔開；以及通孔第三集合，位於所述導電結構第四集合與所述導電結構第三集合之間，所述通孔第三集合將所述導電結構第四集合耦合至所述導電結構第三集合，且所述通孔第三集合中的每一通孔位於所述導電結構第四集合中的每一導電結構與所述導電結構第三集合中的每一導電結構交疊之處。
5. 如申請專利範圍第4項所述的積體電路結構，其中所述導電結構第二集合包括：第一結構，在所述第二方向上延伸；以及第二結構，在所述第二方向上延伸，所述第二結構在所述第一方向上與所述第一結構分隔開；所述導電結構第四集合包括：第三結構，在所述第二方向上延伸；以及第四結構，在所述第二方向上延伸，所述第四結構在所述第一方向上與所述第三結構分隔開。
6. 如申請專利範圍第4項所述的積體電路結構，更包括：第一電源軌條，被配置成供應第一供電電壓；以及第二電源軌條，被配置成供應與所述第一供電電壓不同的第二供電電壓，其中至少所述導電結構第一集合、所述導電結構第二集合、所述導電結構第三集合或所述導電結構第四集合位於所述第一電源軌條與所述第二電源軌條之間。
7. 一種製作積體電路結構的方法，所述方法包括：將導電結構佈局圖案第一集合放置於第一佈局層級上，所述導電結構佈局圖案第一集合對應於製作積體電路結構的導電結構第一集合，所述導電結構佈局圖案第一集合在第一方向上延伸，所述導電結構佈局圖案第一集合中的每一導電結構佈局圖案在與所述第一方向不同的第二方向上彼此分隔開；將導電結構佈局圖案第二集合放置於與所述第一佈局層級不同的第二佈局層級上，所述導電結構佈局圖案第二集合對應於製作所述積體電路結構的導電結構第二集合，所述導電結構佈局圖案第二集合在所述第二方向上延伸、與所述導電結構佈局圖案第一集合交疊，且所述導電結構佈局圖案第二集合中的每一導電結構佈局圖案在所述第一方向上彼此分隔開；將通孔佈局圖案第一集合放置於所述導電結構佈局圖案第二集合與所述導電結構佈局圖案第一集合之間，所述通孔佈局圖案第一集合對應於製作通孔第一集合，所述通孔第一集合將所述導電結構第二集合耦合至所述導電結構第一集合，且所述通孔佈局圖案第一集合中的每一通孔佈局圖案位於所述導電結構佈局圖案第二集合中的每一導電結構佈局圖案與所述導電結構佈局圖案第一集合中的每一導電結構佈局圖案交疊之處；將導電結構佈局圖案第三集合放置於與所述第一佈局層級及所述第二佈局層級不同的第三佈局層級處，所述導電結構佈局圖案第三集合對應於製作所述積體電路結構的導電結構第三集合，所述導電結構佈局圖案第三集合在所述第一方向上延伸、與所述導電結構佈局圖案第二集合交疊、覆蓋所述導電結構佈局圖案第一集合的一部分，所述導電結構佈局圖案第三集合中的每一導電結構佈局圖案在所述第二方向上彼此分隔開；將通孔佈局圖案第二集合放置於所述導電結構佈局圖案第三集合與所述導電結構佈局圖案第二集合之間，所述通孔佈局圖案第二集合對應於製作通孔第二集合，所述通孔第二集合將所述導電結構第三集合耦合至所述導電結構第二集合，且所述通孔佈局圖案第二集合中的每一通孔佈局圖案位於所述導電結構佈局圖案第三集合中的每一導電結構佈局圖案與所述導電結構佈局圖案第二集合中的每一導電結構佈局圖案交疊之處；將導電結構佈局圖案第四集合放置於與所述第一佈局層級、所述第二佈局層級及所述第三佈局層級不同的第四佈局層級上，所述導電結構佈局圖案第四集合對應於製作所述積體電路結構的導電結構第四集合，所述導電結構佈局圖案第四集合在所述第二方向上延伸、與所述導電結構佈局圖案第三集合及所述導電結構佈局圖案第一集合交疊、覆蓋所述導電結構佈局圖案第二集合的一部分，且所述導電結構佈局圖案第四集合中的每一導電結構佈局圖案在所述第一方向上彼此分隔開，其中以上各所述佈局圖案中的至少一者儲存於非暫時性電腦可讀取媒體上，且以上各所述操作中的至少一者是由硬體處理器執行；以及基於所述積體電路結構的以上所述佈局圖案來製造所述積體電路結構。
8. 如申請專利範圍第7項所述的方法，更包括：將通孔佈局圖案第三集合放置於所述導電結構佈局圖案第四集合與所述導電結構佈局圖案第三集合之間，所述通孔佈局圖案第三集合對應於製作通孔第三集合，所述通孔第三集合將所述導電結構第四集合耦合至所述導電結構第三集合，且所述通孔佈局圖案第三集合中的每一通孔佈局圖案位於所述導電結構佈局圖案第四集合中的每一導電結構佈局圖案與所述導電結構佈局圖案第三集合中的每一導電結構佈局圖案交疊之處。
9. 如申請專利範圍第8項所述的方法，更包括：將電源軌條佈局圖案集合放置於所述第一佈局層級上，所述電源軌條佈局圖案集合對應於製造電源軌條集合，所述電源軌條集合被配置成供應第一供電電壓或與所述第一供電電壓不同的第二供電電壓，其中至少所述導電結構佈局圖案第一集合、所述導電結構佈局圖案第二集合、所述導電結構佈局圖案第三集合或所述導電結構佈局圖案第四集合位於所述電源軌條佈局圖案集合之間。