[go: up one dir, main page]

TWI649881B - 顯示裝置及其製造方法 - Google Patents

顯示裝置及其製造方法 Download PDF

Info

Publication number
TWI649881B
TWI649881B TW106103053A TW106103053A TWI649881B TW I649881 B TWI649881 B TW I649881B TW 106103053 A TW106103053 A TW 106103053A TW 106103053 A TW106103053 A TW 106103053A TW I649881 B TWI649881 B TW I649881B
Authority
TW
Taiwan
Prior art keywords
film transistor
layer
thin film
electrode
display device
Prior art date
Application number
TW106103053A
Other languages
English (en)
Other versions
TW201735373A (zh
Inventor
丸山哲
Original Assignee
日本顯示器股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本顯示器股份有限公司 filed Critical 日本顯示器股份有限公司
Publication of TW201735373A publication Critical patent/TW201735373A/zh
Application granted granted Critical
Publication of TWI649881B publication Critical patent/TWI649881B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441Interconnections, e.g. scanning lines
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01Manufacture or treatment
    • H10D86/021Manufacture or treatment of multiple TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/471Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different architectures, e.g. having both top-gate and bottom-gate TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6729Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731Top-gate only TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/674Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743Silicon
    • H10D30/6745Polycrystalline or microcrystalline silicon
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/674Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01Manufacture or treatment
    • H10D86/021Manufacture or treatment of multiple TFTs
    • H10D86/0212Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00Three-dimensional [3D] integrated devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

本發明之目的在於減小薄膜電晶體之電流不均一且提高驅動能力。 設置於周邊區域PR之複數個薄膜電晶體係交錯型之第1薄膜電晶體TFT1,其具有含有低溫多晶矽之第1通道層CH1,且在第1源極電極SE1及第1汲極電極DE1之各者與第1閘極電極GE1之間未中介有第1通道層CH1。設置於顯示區域DR之複數個薄膜電晶體包含交錯型之第2薄膜電晶體TFT2,其具有含有氧化物半導體之第2通道層CH2,且在第2源極電極SE2及第2汲極電極DE2之各者與第2閘極電極GE2之間未中介有第2通道層CH2。第1薄膜電晶體TFT1位於較第2薄膜電晶體TFT2更靠下之層。

Description

顯示裝置及其製造方法
本發明係關於一種顯示裝置及其製造方法。
顯示裝置係以對應於每個像素之亮度與色度的發光來顯示圖像。例如,在配置為矩陣狀之複數個像素電極及與其等共通之共通電極之間所設置之有機發光層中流動電流而使其發光。又,在各自之像素中配置有組合有複數個薄膜電晶體及電容器之像素電路。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2012-160679號公報
含有低溫多晶矽之薄膜電晶體由於驅動能力為高故被廣泛利用。矽係利用準分子雷射退火而被多晶化,但雷射之照射不均一為大,從而無法降低各像素之電流不均一。因此,有必要設置修正電路或將雷射予以多次照射而疊加,而有裝置成本及雷射之材料成本等課題。
近年來,作為薄膜電晶體製程,開發有使用氧化物半導體之製造製 程(專利文獻1)。然而,使用氧化物半導體之現有之薄膜電晶體無法滿足窄邊框化及低消耗電力等之制約條件。因此,期望用於將氧化物半導體之薄膜電晶體與低溫多晶矽之薄膜電晶體混載之製程之開發。
本發明之目的在於減小薄膜電晶體之電流不均一且提高驅動能力。
本發明之顯示裝置之特徵在於具有:複數個像素電極,其設置於用於顯示圖像之顯示區域;共通電極,其配置於前述複數個像素電極之上方;發光元件層,其介於前述複數個像素電極與前述共通電極之間;及電路層,其包含自前述顯示區域直至位於前述顯示區域之外側之周邊區域的複數層;且前述電路層在前述顯示區域及前述周邊區域之各自中具有複數個薄膜電晶體;設置於前述周邊區域之前述複數個薄膜電晶體係交錯型之第1薄膜電晶體,其具有含有低溫多晶矽之第1通道層,且在第1源極電極及第1汲極電極之各者與第1閘極電極之間未中介有前述第1通道層;設置於前述顯示區域之前述複數個薄膜電晶體包含交錯型之第2薄膜電晶體,其具有含有氧化物半導體之第2通道層,且在第2源極電極及第2汲極電極之各者與第2閘極電極之間未中介有前述第2通道層;且前述第2薄膜電晶體位於較前述第1薄膜電晶體更靠上之層。
根據本發明,第1薄膜電晶體及第2薄膜電晶體由於為交錯型,故寄生電容小、驅動能力高。又,第2薄膜電晶體之第2通道層由於包含氧化物半導體,故可減小電流不均一。進而,第1薄膜電晶體位於較第2薄膜電晶體更靠下之層位置。因此,第2薄膜電晶體由於形成為較第1薄膜電晶體更靠後,故不受形成含有低溫多晶矽之第1通道層時之熱之影響。
本發明之顯示裝置之製造方法之特徵在於,該顯示裝置具有用於顯 示圖像之顯示區域及位於前述顯示區域之外側之周邊區域,且該製造方法包含:在前述周邊區域形成交錯型之第1薄膜電晶體之步驟,該第1薄膜電晶體具有含有低溫多晶矽之第1通道層,且在第1源極電極及第1汲極電極之各者與第1閘極電極之間未中介有前述第1通道層;在形成前述第1薄膜電晶體之後,在前述顯示區域形成交錯型之第2薄膜電晶體之步驟,該第2薄膜電晶體具有含有氧化物半導體之第2通道層,且在第2源極電極及第2汲極電極之各者與第2閘極電極之間未中介有前述第2通道層;在形成前述第2薄膜電晶體之後,在前述顯示區域形成複數個像素電極之步驟;在前述複數個像素電極之上形成發光元件層之步驟;及在前述發光元件層之上形成共通電極之步驟。
根據本發明,第1薄膜電晶體及第2薄膜電晶體由於為交錯型,故寄生電容小、驅動能力高。又,第2薄膜電晶體之第2通道層由於係自氧化物半導體形成,故可減小電流不均一。進而,第2薄膜電晶體由於形成為較第1薄膜電晶體更靠後,故不受形成含有低溫多晶矽之第1通道層時之熱之影響。
10‧‧‧第1基板
12‧‧‧積體電路晶片
14‧‧‧撓性印刷基板
16‧‧‧電路層
18‧‧‧像素電極
20‧‧‧絕緣層
22‧‧‧發光元件層
24‧‧‧共通電極
26‧‧‧密封膜
28‧‧‧充填層
30‧‧‧第2基板
32‧‧‧著色層
34‧‧‧黑色矩陣
36‧‧‧障壁膜
116‧‧‧電路層
140‧‧‧金屬層
142‧‧‧通孔
216‧‧‧電路層
C‧‧‧電容器
C1‧‧‧第1電容器
C2‧‧‧第2電容器
C3‧‧‧第3電容器
CH1‧‧‧第1通道層
CH2‧‧‧第2通道層
CL1‧‧‧第1導電層
CL2‧‧‧第2導電層
CP‧‧‧接觸插塞
CP1‧‧‧第1接觸插塞
CP2‧‧‧第2接觸插塞
DE‧‧‧汲極電極
DE1‧‧‧第1汲極電極
DE2‧‧‧第2汲極電極
DR‧‧‧顯示區域
E1‧‧‧電極
E2‧‧‧電極
E3‧‧‧電極
GE1‧‧‧第1閘極電極
GE2‧‧‧第2閘極電極
II-II‧‧‧線
PR‧‧‧周邊區域
PWL‧‧‧電源線
SCL‧‧‧掃描線
SE1‧‧‧第1源極電極
SE2‧‧‧第2源極電極
SGL‧‧‧信號線
SW1‧‧‧第1開關元件
SW2‧‧‧第2開關元件
SW3‧‧‧第3開關元件
TFT1‧‧‧第1薄膜電晶體
TFT2‧‧‧第2薄膜電晶體
圖1係本發明之第1實施方式之顯示裝置之立體圖。
圖2係圖1所示之顯示裝置之II-II線剖視圖。
圖3係本發明之第1實施方式之顯示裝置之電路圖。
圖4係顯示第1實施方式之電路層之細節之概略圖。
圖5係顯示第1實施方式之變化例之圖。
圖6係本發明之第2實施方式之顯示裝置之電路圖。
圖7係顯示第2實施方式之電路層之細節之概略圖。
以下,針對本發明之實施方式,參照圖式進行說明。
〔第1實施方式〕
圖1係本發明之第1實施方式之顯示裝置之立體圖。作為顯示裝置而例舉有機電致發光顯示裝置。顯示裝置係將包含例如紅、綠及藍之複數色之單位像素(sub pixel,子像素)組合而形成全彩之像素(pixel),從而顯示全彩之圖像。顯示裝置具有由於包含例如樹脂故而具有柔軟性之第1基板10。在第1基板10搭載用於驅動用於顯示圖像之元件的積體電路晶片12,且連接有用於與外部之電性連接之撓性印刷基板14。
圖2係圖1所示之顯示裝置之II-II線剖視圖。在第1基板10積層有電路層16。電路層16之細節將於後文敘述。在電路層16之上設置有複數個像素電極18(例如陽極),其以與複數個單位像素分別對應之方式構成。在電路層16及像素電極18上形成有絕緣層20。絕緣層20載置於像素電極18之周緣部,以使像素電極18之一部分(例如中央部)開口之方式形成。利用絕緣層20,形成包圍像素電極18之一部分之分離圍堰。
在像素電極18上設置有發光元件層22。發光元件層22係連續地載置於複數個像素電極18,且亦載置於絕緣層20。作為變化例,可在每個像素電極18上分別(分離地)設置發光元件層22。發光元件層22至少包含發光層,進而可包含電子輸送層、電洞輸送層、電子注入層及電洞注入層中之至少一層。
在發光元件層22之上,以在複數個像素電極18之上方與發光元件層22接觸之方式設置有共通電極24(例如陰極)。共通電極24係以載置於成為分離圍堰之絕緣層20之上方之方式形成。發光元件層22夾隔於像素電極 18及共通電極24之間,利用流經兩者間之電流被控制亮度而發光。發光元件層22係藉由被積層於共通電極24之密封層26覆蓋而被密封,從而自水分遮斷。在密封膜26之上方,經由充填層28而設置有第2基板30。在第2基板30設置包含複數色(例如藍、紅及綠)之著色層32,在彼此相鄰之不同色之著色層32之間,利用金屬及樹脂等形成黑色矩陣34,從而構成彩色濾光器。第2基板30可為觸控面板,亦可具備偏光板及相位差板。
圖3係本發明之第1實施方式之顯示裝置之電路圖。顯示裝置具有用於顯示圖像之顯示區域DR。在顯示區域DR,就每個像素設置有顯示元件DE。顯示元件DE包含圖2所示之像素電極18及共通電極24以及介於該等之間之發光元件層22。顯示元件DE利用自電源線PWL供給之電流而發光。發光係相應於被寫入電容器C之映像信號而被調整亮度。映像信號係自信號線SGL而被供給,且利用第1開關元件SW1而被寫入。第1開關元件SW1之控制係利用自掃描線SCL輸入之掃描信號而進行。第2開關元件SW2根據寫入電容器C之映像信號而控制流經顯示元件DE之電流。在顯示區域DR之周圍有周邊區域PR。在周邊區域PR設置有生成掃描信號及映像信號等之驅動電路。
圖4係顯示第1實施方式之電路層16之細節之概略圖。電路層16自顯示區域DR直至位於顯示區域DR之外側之周邊區域PR。在第1基板10上形成有針對其自身所含有之雜質的障壁膜36。
電路層16在周邊區域PR包含複數個薄膜電晶體。設置於周邊區域PR之複數個薄膜電晶體係具有含有低溫多晶矽之第1通道層CH1的第1薄膜電晶體TFT1。形成於圖3所示之周邊區域PR之驅動電路包含第1薄膜電晶體TFT1。第1薄膜電晶體TFT1為交錯型。因此,由於第1源極電極SE1及第 1汲極電極DE1之各者與第1閘極電極GE1之間未中介有第1通道層CH1,故寄生電容變小而驅動能力高。第1通道層CH1具有自與第1閘極電極GE1之重疊部分突出之部分,該部分因離子之植入而電阻值變低。另外設置有第1接觸插塞CP1,其貫通較電路層16之第1薄膜電晶體TFT1更靠上之絕緣層(複數層),且與第1通道層CH1(自第1閘極電極GE1之重疊部分突出之部分)連接。
在顯示區域DR設置有複數個像素電極18。如參照圖2而以上所述般,在像素電極18上載置絕緣層20。設置於像素電極18之上之其他構件在圖4中省略。電路層16在顯示區域DR包含複數個薄膜電晶體。設置於顯示區域DR之複數個薄膜電晶體包含第2薄膜電晶體TFT2,其具有含有氧化物半導體之第2通道層CH2。第2薄膜電晶體TFT2之第2通道層CH2由於包含氧化物半導體,故可減小電流不均一。又,第2薄膜電晶體TFT2為交錯型。因此,由於第2源極電極SE2及第2汲極電極DE2之各者與第2閘極電極GE2之間未中介有第2通道層CH2,故寄生電容變小而驅動能力高。第2通道層CH2具有自與第2閘極電極GE2之重疊部分突出之部分,該部分因離子之植入而電阻值變低。
第2薄膜電晶體TFT2位於較第1薄膜電晶體TFT1更靠上之層位置。因此,第2薄膜電晶體TFT2由於形成為較第1薄膜電晶體TFT1更靠後,故不受形成含有低溫多晶矽之第1通道層CH1時之熱之影響。
圖3所示之第1開關元件SW1及第2開關元件SW2之各者係圖4所示之第2薄膜電晶體TFT2。成為第2開關元件SW2之第2薄膜電晶體TFT2係以控制朝複數個像素電極18之各者之電流之供給量之方式連接。另外設置有第2接觸插塞CP2,其貫通較電路層16之第2薄膜電晶體TFT2更靠上之絕 緣層,且與第2通道層CH2(自第2閘極電極GE2之重疊部分突出之部分)連接。
構成電路層16之複數層在顯示區域DR包含於低溫多晶矽之層植入離子而成之第1導電層CL1。第1導電層CL1位於與第1薄膜電晶體TFT1之第1通道層CH1相同之層位置、且較第2薄膜電晶體TFT2更靠下之層位置。藉由將第1導電層CL1設為與第2薄膜電晶體TFT2之整體重疊之大小,可保護第2薄膜電晶體TFT2免受熱及靜電之害。另外,在圖4之例中,使第2接觸插塞CP2以令第2通道層CH2之端部露出,進而到達第1導電層CL1之方式設置。
構成電路層16之複數層在顯示區域DR將第1導電層CL1作為電容器C之一個電極,且進一步包含在與第1導電層CL1對向之位置成為另一個電極之第2導電層CL2。第2導電層CL2位於與第1薄膜電晶體TFT1之第1閘極電極GE1相同之層位置、且較第2薄膜電晶體TFT2更靠下之層位置。電容器C由於係以與第2薄膜電晶體TFT2重疊之方式設置,故不要求平面之空間。
在本實施方式之顯示裝置之製造方法中,在周邊區域PR形成上述之第1薄膜電晶體TFT1。在該步驟中,同時於顯示區域DR藉由形成低溫多晶矽之層並植入離子而形成第1導電層CL1。第1導電層CL1可以具有與第2薄膜電晶體TFT2之整體重疊之大小之方式形成。又,在該步驟中,與第1閘極電極GE1之形成同時地形成第2導電層CL2,其為用於與第1導電層CL1一起形成電容器C之電極。
在形成第1薄膜電晶體TFT1之後,在顯示區域DR形成上述之第2薄膜電晶體TFT2。第2薄膜電晶體TFT2由於形成為較第1薄膜電晶體TFT1 更靠後,故不受形成含有低溫多晶矽之第1通道層CH1時之熱之影響。在形成第2薄膜電晶體TFT2之後,在顯示區域DR形成複數個像素電極18。而後,如圖2所示,在複數個像素電極18之上形成發光元件層22,且在發光元件層22之上形成共通電極24。
〔變化例〕
圖5係顯示第1實施方式之變化例之圖。在該變化例中,設置於顯示區域DR之複數個薄膜電晶體在與周邊區域PR之第1薄膜電晶體TFT1相同之層位置包含第1薄膜電晶體TFT1。亦即,圖3所示之第1開關元件SW1係第1薄膜電晶體TFT1。另外設置有第1接觸插塞CP1,其貫通較電路層116之第1薄膜電晶體TFT1更靠上之絕緣層,且與第1通道層CH1連接。
構成電路層116之複數層以與第1薄膜電晶體TFT1之第1通道層CH1之至少端部重疊之方式,在與第2薄膜電晶體TFT2之第2閘極電極GE2相同之層位置包含含有相同材料之金屬層140。金屬層140係以與第1接觸插塞CP1成為一體之方式形成。
如上述般,第2通道層CH2具有自與第2閘極電極GE2之重疊部分突出之部分。該部分藉由將第2閘極電極GE2作為遮罩而植入離子從而降低電阻值。藉由設置金屬層140,可防止離子植入之製程導致之第1薄膜電晶體TFT1之特性降低。
在本變化例之顯示裝置之製造方法中,於在周邊區域PR形成第1薄膜電晶體TFT1之步驟中,在顯示區域DR亦形成第1薄膜電晶體TFT1此點係與上述實施方式不同。
在顯示區域DR形成第2薄膜電晶體TFT2。在形成第2閘極電極GE2之前,在較第2閘極電極GE2更靠下之絕緣層上形成到達第1通道層CH1之上 表面之通孔142。與第2閘極電極GE2之形成同時地,在通孔142內形成第1接觸插塞CP1,且形成金屬層140。金屬層140係以與第1接觸插塞CP1一體化,且與第1薄膜電晶體TFT1之第1通道層CH1之至少端部重疊之方式形成。
〔第2實施方式〕
圖6係本發明之第2實施方式之顯示裝置之電路圖。在本實施方式中,利用第1開關元件SW1將映像信號寫入電容器C,利用第2開關元件SW2控制流經顯示元件DE之電流,利用第3開關元件SW3導通/關斷電流供給。
圖7係顯示第2實施方式之電路層216之細節之概略圖。在本實施方式中,圖6所示之電容器C包含串聯連接之複數個電容器(第1電容器C1、第2電容器C2及第3電容器C3)。
第1電容器C1包含離子被植入於低溫多晶矽之層而成之一對電極E1。一對電極E1與形成於周邊區域PR之第1薄膜電晶體TFT1(參照圖4)之第1通道層CH1及第1閘極電極GE1為同層且包含相同之材料。
第2電容器C2之一對電極E2係由包含第2開關元件SW2即第2薄膜電晶體TFT2之第2通道層CH2之一部分(自第2閘極電極GE2之重疊部分突出且被低電阻化之部分)之電極、與形成於其上方之電極(與第2閘極電極GE2為同層且相同材料)而構成。
第3電容器C3之一對電極E3係由第2電容器C2之一個電極E2與形成於其上方之電極而構成。第2電容器C2與第3電容器C3藉由共有一個電極而串聯連接。在不共有第2電容器C2或第3電容器C3之另一個電極,利用接觸插塞CP而連接有第1電容器C1之一個電極E1。其他之細節相應於第1實 施方式所說明之內容。在本實施方式之顯示裝置之製造方法中,在周邊區域PR形成第1薄膜電晶體TFT1(參照圖4)時,同時形成第3電容器C3之一對電極E3。又,在形成第2薄膜電晶體TFT2時,形成第2電容器C2之一對電極E2(第3電容器C3之一個電極E3)。此後,形成第3電容器C3之另一個電極E3。
另外,顯示裝置不限定於有機電致發光顯示裝置,可為於各像素具備如量子點發光元件(QLED:Quantum-Dot Light Emitting Diode,量子點發光二極體)之發光元件的顯示裝置,亦可為液晶顯示裝置。
本發明並非係限定於上述實施方式者,可進行各種變化。例如,實施方式所說明之構成可由實質上相同之構成、發揮同一作用效果之構成、或可達成同一目的之構成而置換。

Claims (13)

  1. 一種顯示裝置,其特徵在於具有:複數個像素電極,其設置於用於顯示圖像之顯示區域;共通電極,其配置於前述複數個像素電極之上方;發光元件層,其介於前述複數個像素電極與前述共通電極之間;電路層,其包含自前述顯示區域到達位於前述顯示區域之外側之周邊區域的複數層;及一對接觸插塞;且前述電路層在前述顯示區域及前述周邊區域之各自中具有複數個薄膜電晶體;設置於前述周邊區域之前述複數個薄膜電晶體係交錯型之第1薄膜電晶體,其具有包含低溫多晶矽之第1通道層,且前述第1通道層未介於第1源極電極及第1汲極電極之各者與第1閘極電極之間;設置於前述顯示區域之前述複數個薄膜電晶體包含交錯型之第2薄膜電晶體,其具有包含氧化物半導體之第2通道層,且前述第2通道層未介於第2源極電極及第2汲極電極之各者與第2閘極電極之間;且前述第2薄膜電晶體位於較前述第1薄膜電晶體更靠上之層位置;前述一對接觸插塞分別連接於前述第1源極電極及前述第1汲極電極;連接於前述第1源極電極之前述接觸插塞貫通:介於前述第2通道層與前述第2閘極電極之間而到達前述第1薄膜電晶體之上方之層。
  2. 如請求項1之顯示裝置,其中設置於前述顯示區域之前述第2薄膜電晶體係以控制朝前述複數個像素電極之各者之電流之供給量之方式連接。
  3. 如請求項1之顯示裝置,其中構成前述電路層之前述複數層在前述顯示區域包含於前述低溫多晶矽之層植入離子而成之導電層,且前述導電層位於與前述第1薄膜電晶體之前述第1通道層相同之層位置、且較前述第2薄膜電晶體更靠下之層位置。
  4. 如請求項3之顯示裝置,其中前述導電層具有與前述第2薄膜電晶體之整體重疊之大小。
  5. 如請求項3之顯示裝置,其中構成前述電路層之前述複數層在前述顯示區域將前述導電層作為電容器之一個電極,且進一步包含在與前述導電層對向之位置成為另一個電極之第2導電層,前述第2導電層位於與前述第1薄膜電晶體之前述第1閘極電極相同之層位置、且較前述第2薄膜電晶體更靠下之層位置。
  6. 如請求項1至5中任1項之顯示裝置,其中設置於前述顯示區域之前述複數個薄膜電晶體在與前述周邊區域之前述第1薄膜電晶體相同之層位置進一步包含:與前述第1薄膜電晶體相同之其他薄膜電晶體。
  7. 如請求項1至5中任1項之顯示裝置,其中構成前述電路層之前述複數層係:以與前述第1薄膜電晶體之前述第1通道層之至少端部重疊之方式,在與前述第2薄膜電晶體之前述第2閘極電極相同之層位置進一步包含含有相同材料之金屬層,前述金屬層係以與前述一對接觸插塞之各者成為一體之方式形成。
  8. 一種顯示裝置之製造方法,其特徵在於:該顯示裝置具有用於顯示圖像之顯示區域及位於前述顯示區域之外側之周邊區域,且該製造方法包含:在前述周邊區域形成交錯型之第1薄膜電晶體之步驟,該第1薄膜電晶體具有包含低溫多晶矽之第1通道層,且前述第1通道層未介於第1源極電極及第1汲極電極之各者與第1閘極電極之間;在形成前述第1薄膜電晶體之後,在前述顯示區域形成交錯型之第2薄膜電晶體之步驟,該第2薄膜電晶體具有包含氧化物半導體之第2通道層,且前述第2通道層未介於第2源極電極及第2汲極電極之各者與第2閘極電極之間;在形成前述第2薄膜電晶體之後,以如下方式形成一對接觸插塞:貫通介於前述第2通道層與前述第2閘極電極之間而到達前述第1薄膜電晶體之上方之層,且分別連接於前述第1源極電極及前述第1汲極電極;在形成前述第2薄膜電晶體之後,在前述顯示區域形成複數個像素電極之步驟;在前述複數個像素電極之上形成發光元件層之步驟;及在前述發光元件層之上形成共通電極之步驟。
  9. 如請求項8之顯示裝置之製造方法,其中於在前述周邊區域形成前述第1薄膜電晶體之步驟中,在前述顯示區域藉由形成前述低溫多晶矽之層並植入離子而形成導電層。
  10. 如請求項9之顯示裝置之製造方法,其中前述導電層以具有與前述第2薄膜電晶體之整體重疊之大小之方式形成。
  11. 如請求項9之顯示裝置之製造方法,其中於在前述周邊區域形成前述第1薄膜電晶體之步驟中,與前述第1閘極電極之形成同時地,形成第2導電層,其為用於與前述導電層一起形成電容器之電極。
  12. 如請求項8至11中任1項之顯示裝置之製造方法,其中於在前述周邊區域形成前述第1薄膜電晶體之步驟中,在前述顯示區域亦形成前述第1薄膜電晶體。
  13. 如請求項8至11中任1項之顯示裝置之製造方法,其中於在前述顯示區域形成前述第2薄膜電晶體之步驟中,在形成前述第2閘極電極之前,在較前述第2閘極電極更靠下之絕緣層形成到達前述第1通道層之上表面之一對通孔,且與前述第2閘極電極之形成同時地,在前述一對通孔內形成前述一對接觸插塞,進而,以與前述一對接觸插塞之各者一體化且與前述第1薄膜電晶體之前述第1通道層之至少端部重疊之方式形成金屬層。
TW106103053A 2016-03-23 2017-01-25 顯示裝置及其製造方法 TWI649881B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016058455A JP6673731B2 (ja) 2016-03-23 2016-03-23 表示装置及びその製造方法
JP??2016-058455 2016-03-23

Publications (2)

Publication Number Publication Date
TW201735373A TW201735373A (zh) 2017-10-01
TWI649881B true TWI649881B (zh) 2019-02-01

Family

ID=59898955

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106103053A TWI649881B (zh) 2016-03-23 2017-01-25 顯示裝置及其製造方法

Country Status (5)

Country Link
US (7) US10236330B2 (zh)
JP (1) JP6673731B2 (zh)
KR (1) KR102013488B1 (zh)
CN (2) CN112038376B (zh)
TW (1) TWI649881B (zh)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10088930B2 (en) * 2011-11-25 2018-10-02 Shanghai Tianma Micro-electronics Co., Ltd. Active matrix organic light emitting diode in-cell touch panel and drive method thereof
JP6673731B2 (ja) 2016-03-23 2020-03-25 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
JP6706570B2 (ja) 2016-12-05 2020-06-10 株式会社Joled 半導体装置、半導体装置の製造方法および表示装置
KR102519087B1 (ko) * 2017-06-30 2023-04-05 엘지디스플레이 주식회사 표시 장치 및 이의 제조 방법
US10361226B2 (en) * 2017-07-12 2019-07-23 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate, manufacturing method for the same and display panel
KR102390447B1 (ko) * 2017-07-28 2022-04-26 삼성디스플레이 주식회사 표시장치용 기판, 유기발광표시장치 및 유기발광표시장치의 제조방법
WO2019049584A1 (ja) 2017-09-08 2019-03-14 株式会社カネカ 有機化合物の製造方法
KR102450078B1 (ko) * 2017-11-10 2022-09-30 엘지디스플레이 주식회사 표시 장치
KR102104981B1 (ko) 2017-12-19 2020-05-29 엘지디스플레이 주식회사 표시 장치
KR102126553B1 (ko) * 2017-12-19 2020-06-24 엘지디스플레이 주식회사 표시 장치
KR102185116B1 (ko) 2017-12-19 2020-12-01 엘지디스플레이 주식회사 표시 장치
CN107966841B (zh) * 2017-12-28 2020-06-02 友达光电(昆山)有限公司 一种显示装置
US11508760B2 (en) 2018-03-15 2022-11-22 Sharp Kabushiki Kaisha Active-matrix substrate and display device
US10916617B2 (en) * 2018-05-04 2021-02-09 Samsung Display Co., Ltd. Display device
KR102577900B1 (ko) * 2018-06-12 2023-09-13 삼성디스플레이 주식회사 유기발광 표시장치
KR102651596B1 (ko) 2018-06-29 2024-03-27 삼성디스플레이 주식회사 표시장치
KR20200019309A (ko) 2018-08-13 2020-02-24 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR102599507B1 (ko) 2018-09-17 2023-11-09 삼성디스플레이 주식회사 디스플레이 장치
US11925078B2 (en) 2018-09-21 2024-03-05 Sharp Kabushiki Kaisha Display device including frame region, and bending region around display region
KR102654918B1 (ko) 2018-10-08 2024-04-05 삼성디스플레이 주식회사 표시장치
KR102687709B1 (ko) 2018-10-10 2024-07-22 삼성디스플레이 주식회사 표시 장치
CN109378318B (zh) * 2018-10-15 2020-10-16 武汉华星光电半导体显示技术有限公司 一种显示面板及其制作方法
CN109148491B (zh) * 2018-11-01 2021-03-16 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
KR102783947B1 (ko) * 2018-11-07 2025-03-18 엘지디스플레이 주식회사 표시 장치
TWI677741B (zh) * 2018-11-12 2019-11-21 友達光電股份有限公司 顯示裝置
KR102790194B1 (ko) 2019-01-09 2025-04-02 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102783427B1 (ko) 2019-01-18 2025-03-18 삼성디스플레이 주식회사 표시 장치
KR102721615B1 (ko) 2019-02-18 2024-10-24 삼성디스플레이 주식회사 표시 장치
KR102772917B1 (ko) 2019-02-28 2025-02-25 삼성디스플레이 주식회사 표시 장치
JP7193404B2 (ja) * 2019-03-29 2022-12-20 株式会社ジャパンディスプレイ 表示装置
US11600688B2 (en) 2019-04-05 2023-03-07 Samsung Display Co., Ltd. Display device
KR102803850B1 (ko) 2019-04-05 2025-05-07 삼성디스플레이 주식회사 표시 장치
WO2020208704A1 (ja) 2019-04-09 2020-10-15 シャープ株式会社 表示装置および製造方法
CN110047850A (zh) * 2019-04-09 2019-07-23 深圳市华星光电半导体显示技术有限公司 一种tft阵列基板、其制备方法及其显示面板
KR102744635B1 (ko) * 2019-04-10 2024-12-23 삼성디스플레이 주식회사 게이트 구동부 및 이를 포함하는 표시 장치
WO2020213102A1 (ja) * 2019-04-17 2020-10-22 シャープ株式会社 表示装置
KR102666170B1 (ko) 2019-04-17 2024-05-16 삼성디스플레이 주식회사 표시 패널 및 표시 장치
KR20200124798A (ko) 2019-04-24 2020-11-04 삼성디스플레이 주식회사 표시 장치
US11955558B2 (en) 2019-04-26 2024-04-09 Sharp Kabushiki Kaisha Display device
KR102830806B1 (ko) 2019-05-13 2025-07-07 삼성디스플레이 주식회사 표시 장치
KR102857948B1 (ko) 2019-06-03 2025-09-10 삼성디스플레이 주식회사 표시 장치
KR20210013460A (ko) * 2019-07-25 2021-02-04 삼성디스플레이 주식회사 디스플레이 장치
KR20210018572A (ko) 2019-08-05 2021-02-18 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102907888B1 (ko) 2019-08-06 2026-01-06 삼성디스플레이 주식회사 표시 장치
KR102744944B1 (ko) 2019-08-23 2024-12-20 삼성디스플레이 주식회사 스캔 신호 구동부와 그를 포함한 표시 장치
KR102752455B1 (ko) 2019-09-09 2025-01-09 삼성디스플레이 주식회사 스캔 신호 구동부와 그를 포함한 표시 장치
JP2021128978A (ja) * 2020-02-12 2021-09-02 株式会社ジャパンディスプレイ 半導体装置及びその製造方法
KR102807777B1 (ko) * 2020-12-28 2025-05-14 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN116868702A (zh) 2021-01-27 2023-10-10 华为技术有限公司 半导体器件及其制造方法以及显示设备
EP4170718A3 (en) * 2021-09-03 2023-08-23 LG Display Co., Ltd. Display panel and electronic device including same
KR102874688B1 (ko) * 2021-12-16 2025-10-22 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20230166546A (ko) * 2022-05-31 2023-12-07 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시 장치
US20230411386A1 (en) * 2022-06-20 2023-12-21 International Business Machines Corporation Method and structure of forming contacts and gates for staggered fet
CN118471982A (zh) * 2023-02-01 2024-08-09 北京视延科技有限公司 显示基板及其制备方法和显示装置
WO2024205151A1 (ko) * 2023-03-24 2024-10-03 삼성디스플레이주식회사 표시장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020140643A1 (en) * 2001-03-28 2002-10-03 Toshihiro Sato Display module
US20060145162A1 (en) * 2004-12-31 2006-07-06 Lg Philips Lcd Co., Ltd. Liquid crystal display device and method of manufacturing the same
US20090008939A1 (en) * 2007-07-06 2009-01-08 Kkr Ip Limited Liability Company Modular wind turbine, multi-turbine wind turbine, wind turbine computer system, and method of use thereof
US20130193433A1 (en) * 2012-01-26 2013-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20150053955A1 (en) * 2013-08-21 2015-02-26 Japan Display Inc. Organic el display device
US20150206929A1 (en) * 2014-01-17 2015-07-23 Japan Display Inc. Light-emitting element display device
US20160064421A1 (en) * 2014-08-29 2016-03-03 Lg Display Co., Ltd. Thin film transistor substrate and display device using the same

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4144183B2 (ja) 2001-02-14 2008-09-03 セイコーエプソン株式会社 電気光学装置、その製造方法及び投射型表示装置
JP2009070861A (ja) * 2007-09-11 2009-04-02 Hitachi Displays Ltd 表示装置
US8232598B2 (en) 2007-09-20 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
KR100922063B1 (ko) * 2008-02-04 2009-10-16 삼성모바일디스플레이주식회사 유기 전계 발광표시장치
CN101847648B (zh) * 2009-03-23 2012-11-21 北京京东方光电科技有限公司 有源矩阵有机发光二极管像素结构及其制造方法
KR101022141B1 (ko) * 2009-10-27 2011-03-17 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
CN102598249B (zh) * 2009-10-30 2014-11-05 株式会社半导体能源研究所 半导体装置
KR102286284B1 (ko) * 2009-11-06 2021-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5275515B2 (ja) * 2010-04-30 2013-08-28 シャープ株式会社 回路基板および表示装置
CN102986012B (zh) * 2010-07-09 2014-07-30 夏普株式会社 薄膜晶体管基板及其制造方法和液晶显示面板
KR101876819B1 (ko) * 2011-02-01 2018-08-10 삼성디스플레이 주식회사 박막트랜지스터 기판 및 그의 제조방법
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP5725337B2 (ja) * 2011-03-24 2015-05-27 ソニー株式会社 表示装置、表示装置の製造方法および電子機器
SG10201605237SA (en) * 2011-06-24 2016-08-30 Sharp Kk Display device and method for manufacturing same
JP5927602B2 (ja) * 2011-10-06 2016-06-01 株式会社Joled 表示装置の製造方法
JP6004560B2 (ja) * 2011-10-06 2016-10-12 株式会社ジャパンディスプレイ 表示装置
JP6325229B2 (ja) * 2012-10-17 2018-05-16 株式会社半導体エネルギー研究所 酸化物膜の作製方法
KR102034254B1 (ko) * 2013-04-04 2019-10-21 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US9818765B2 (en) * 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US10985196B2 (en) 2014-02-24 2021-04-20 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US10325937B2 (en) 2014-02-24 2019-06-18 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US10186528B2 (en) 2014-02-24 2019-01-22 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US9214508B2 (en) 2014-02-24 2015-12-15 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
KR102346544B1 (ko) * 2014-02-24 2022-01-05 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102364636B1 (ko) * 2014-02-24 2022-02-18 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
US9490276B2 (en) * 2014-02-25 2016-11-08 Lg Display Co., Ltd. Display backplane and method of fabricating the same
CN105390503B (zh) * 2014-08-29 2018-12-28 乐金显示有限公司 薄膜晶体管基板及使用薄膜晶体管基板的显示装置
CN104362125B (zh) * 2014-09-25 2017-10-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
KR102391348B1 (ko) * 2014-12-29 2022-04-28 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
US10020354B2 (en) * 2015-04-17 2018-07-10 Apple Inc. Organic light-emitting diode displays with silicon and semiconducting oxide thin-film transistors
KR102408898B1 (ko) * 2015-06-19 2022-06-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102453950B1 (ko) * 2015-09-30 2022-10-17 엘지디스플레이 주식회사 표시장치와 그 구동 방법
JP6673731B2 (ja) * 2016-03-23 2020-03-25 株式会社ジャパンディスプレイ 表示装置及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020140643A1 (en) * 2001-03-28 2002-10-03 Toshihiro Sato Display module
US20060145162A1 (en) * 2004-12-31 2006-07-06 Lg Philips Lcd Co., Ltd. Liquid crystal display device and method of manufacturing the same
US20090008939A1 (en) * 2007-07-06 2009-01-08 Kkr Ip Limited Liability Company Modular wind turbine, multi-turbine wind turbine, wind turbine computer system, and method of use thereof
US20130193433A1 (en) * 2012-01-26 2013-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20150053955A1 (en) * 2013-08-21 2015-02-26 Japan Display Inc. Organic el display device
US20150206929A1 (en) * 2014-01-17 2015-07-23 Japan Display Inc. Light-emitting element display device
US20160064421A1 (en) * 2014-08-29 2016-03-03 Lg Display Co., Ltd. Thin film transistor substrate and display device using the same

Also Published As

Publication number Publication date
KR102013488B1 (ko) 2019-08-22
US20170278916A1 (en) 2017-09-28
US12058893B2 (en) 2024-08-06
US20220310735A1 (en) 2022-09-29
CN107230690B (zh) 2020-09-22
CN112038376B (zh) 2024-08-09
CN107230690A (zh) 2017-10-03
US20190165071A1 (en) 2019-05-30
US20250366313A1 (en) 2025-11-27
JP2017173505A (ja) 2017-09-28
US20210083029A1 (en) 2021-03-18
TW201735373A (zh) 2017-10-01
US11404516B2 (en) 2022-08-02
US12396328B2 (en) 2025-08-19
US10236330B2 (en) 2019-03-19
KR20170110503A (ko) 2017-10-11
JP6673731B2 (ja) 2020-03-25
US20240365588A1 (en) 2024-10-31
US11744111B2 (en) 2023-08-29
CN112038376A (zh) 2020-12-04
US10886351B2 (en) 2021-01-05
US20230354647A1 (en) 2023-11-02

Similar Documents

Publication Publication Date Title
TWI649881B (zh) 顯示裝置及其製造方法
US9276051B2 (en) Light-emitting element display device
US20220285471A1 (en) Display device, method of manufacturing display device, and electronic apparatus
KR102443127B1 (ko) 구동 박막트랜지스터 및 이를 포함하는 유기발광표시장치
JP2015049949A (ja) 有機el表示装置及び有機el表示装置の製造方法
US9806139B2 (en) Light emitting element display device
JP6967622B2 (ja) 表示装置基板
KR20190074859A (ko) 유기 발광 표시 장치 및 이의 제조 방법
US9666651B2 (en) Display device
US20220336559A1 (en) Light emitting element display device
JP2020150086A (ja) 半導体装置及び半導体装置の作製方法