[go: up one dir, main page]

TWI645681B - 運算放大器可供不同電路級共用的管線式類比數位轉換器 - Google Patents

運算放大器可供不同電路級共用的管線式類比數位轉換器 Download PDF

Info

Publication number
TWI645681B
TWI645681B TW106136797A TW106136797A TWI645681B TW I645681 B TWI645681 B TW I645681B TW 106136797 A TW106136797 A TW 106136797A TW 106136797 A TW106136797 A TW 106136797A TW I645681 B TWI645681 B TW I645681B
Authority
TW
Taiwan
Prior art keywords
capacitor
candidate
signal
coupled
gain stage
Prior art date
Application number
TW106136797A
Other languages
English (en)
Other versions
TW201918032A (zh
Inventor
陳志龍
黃詩雄
吳健銘
賴傑帆
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW106136797A priority Critical patent/TWI645681B/zh
Priority to US16/158,948 priority patent/US10536160B2/en
Application granted granted Critical
Publication of TWI645681B publication Critical patent/TWI645681B/zh
Publication of TW201918032A publication Critical patent/TW201918032A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal
    • H03M1/442—Sequential comparisons in series-connected stages with change in value of analogue signal using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Abstract

本發明提出一種管線式類比數位轉換器，包含：一第一切換式電容網路、一第一數位類比轉換器、一第二切換式電容網路、一第二數位類比轉換器、以及一運算放大器。第一切換式電容網路與第一數位類比轉換器兩者的輸出形成一第一相減信號。第二切換式電容網路與第二數位類比轉換器兩者的輸出形成一第二相減信號。運算放大器依據第一相減信號或第二相減信號產生一輸出信號，並依據一前級電路的輸入信號的大小切換運算放大器中的多個候選電容的耦接方式，以使該多個候選電容在同一時間中只有一部分候選電容會被用來參與該輸出信號的產生運作。

Description

運算放大器可供不同電路級共用的管線式類比數位轉換器
本發明涉及類比數位轉換器，尤指一種運算放大器可供不同電路級共用的管線式類比數位轉換器。
傳統的管線式類比數位轉換器中需要設置許多運算放大器，但管線式類比數位轉換器的整體效能或操作速度卻往往受限於運算放大器的響應速度。眾所周知，運算放大器內部的反饋電容充電或放電所需的時間長短對運算放大器的響應速度有很大影響。倘若不能有效改善運算放大器的響應速度，就難以提升管線式類比數位轉換器的整體效能或操作速度。
有鑑於此，如何有效改善管線式類比數位轉換器中的運算放大器的響應速度，實為有待解決的問題。
本說明書提供一種管線式類比數位轉換器的實施例，其包含：一第一切換式電容網路，設置成對一第一輸入信號進行取樣與保持運作；一第一數位類比轉換器，設置成產生與該第一輸入信號相應的一第一類比信號，且該第一切換式電容網路與該第一數位類比轉換器兩者的輸出形成一第一相減信號；一第二切換式電容網路，設置成對一第二輸入信號進行取樣與保持運作；一第二數位類比轉換器，設置成產生與該第二輸入信號相應的一第二類比信號，且該第二切換式電容網路與該第二數位類比轉換器兩者的輸出形成一第二相減信號；以及一運算放大器，包含多個候選電容，且設置成依據一第一信號產生一輸出信號，並依據一輸入信號的大小切換該多個候選電容的耦接方式，以使該多個候選電容在同一時間中只有一部份候選電容會被用來參與該輸出信號的產生運作；其中，當該運算放大器利用該第一相減信號做為該第一信號時，該運算放大器會利用該第一輸入信號做該輸入信號，而當該運算放大器利用該第二相減信號做為該第一信號時，該運算放大器會利用該第二輸入信號做該輸入信號。
本說明書另提供一種管線式類比數位轉換器的實施例，其包含：一第一切換式電容網路，設置成對一第一輸入信號進行取樣與保持運作；一第一數位類比轉換器，設置成產生與該第一輸入信號相應的一第一類比信號，且該第一切換式電容網路與該第一數位類比轉換器兩者的輸出形成一第一相減信號；一第二切換式電容網路，設置成對一第二輸入信號進行取樣與保持運作；一第二數位類比轉換器，設置成產生與該第二輸入信號相應的一第二類比信號，且該第二切換式電容網路與該第二數位類比轉換器兩者的輸出形成一第二相減信號；以及一運算放大器，包含多個候選電容，且設置成依據一第一信號產生一輸出信號，並依據一輸入信號的大小切換該多個候選電容的耦接方式，以使該多個候選電容在同一時間中只有一部份候選電容會被用來參與該輸出信號的產生運作；其中，當該運算放大器利用該第一相減信號做為該第一信號時，該運算放大器會利用該第一輸入信號做該輸入信號，而當該運算放大器利用該第二相減信號做為該第一信號時，該運算放大器會利用該第二輸入信號做該輸入信號；該多個候選電容分成一第一電容組與一第二電容組，且當該第一電容組中的部分候選電容參與該輸出信號的產生運作時，該第二電容組中的所有候選電容會分別被充電至具有不同的跨壓值。
上述實施例的優點之一，是在運算放大器進行候選電容的選擇前，運算放大器中的多個候選電容可被分別預先充電至具有不同的跨壓值，藉此可縮短之後被選定的電容所需的充電或放電時間。
上述實施例的另一優點，是採用前述多個候選電容的動態選擇機制，等效上可縮短運算放大器的反饋電容所需的充電或放電時間，故能有效改善運算放大器的響應速度。
本發明的其他優點將搭配以下的說明和圖式進行更詳細的解說。
以下將配合相關圖式來說明本發明的實施例。在圖式中，相同的標號表示相同或類似的元件或方法流程。
圖1為本發明一實施例的運算放大器100簡化後的功能方塊圖。運算放大器100包含第一增益級110、第二增益級120、多個候選電容、多個開關、以及電容選擇電路170。
為了方便說明起見，圖1中繪示了候選電容131、133、與135(以下分別稱之為第一至第三候選電容)、候選電容151、153、與155(以下分別稱之為第四至第六候選電容)、開關141-146(以下分別稱之為第一至第六開關)、以及開關161-166(以下分別稱之為第七至第十二開關)作為示例性元件。
在運算放大器100中，第一增益級110設置成依據運算放大器100的前級電路102傳來的第一信號N1產生第二信號N2。前述的前級電路102可用包含一或多個切換式電容網路的各種合適電路來實現。
第二增益級120耦接於第一增益級110，並設置成依據第二信號N2產生運算放大器100的輸出信號Vout。
如圖所示，第一開關141耦接於第一候選電容131的第一端，用於將第一候選電容131選擇性地耦接至第一預定電壓Vcm或第二增益級120的輸入端。
第二開關142耦接於第一候選電容131的第二端，用於將第一候選電容131選擇性地耦接至第一電壓V1或第二增益級120的輸出端。
第三開關143耦接於第二候選電容133的第一端，用於將第二候選電容133選擇性地耦接至第一預定電壓Vcm或第二增益級120的輸入端。
第四開關144耦接於第二候選電容133的第二端，用於將第二候選電容133選擇性地耦接至第二電壓V2或第二增益級120的輸出端。
第五開關145耦接於第三候選電容135的第一端，用於將第三候選電容135選擇性地耦接至第一預定電壓Vcm或第二增益級120的輸入端。
第六開關146耦接於第三候選電容135的第二端，用於將第三候選電容135選擇性地耦接至第三電壓V3或第二增益級120的輸出端。
第七開關161耦接於第四候選電容151的第一端，用於將第四候選電容151選擇性地耦接至第一預定電壓Vcm或第二增益級120的輸入端。
第八開關162耦接於第四候選電容151的第二端，用於將第四候選電容151選擇性地耦接至第一電壓V1或第二增益級120的輸出端。
第九開關163耦接於第五候選電容153的第一端，用於將第五候選電容153選擇性地耦接至第一預定電壓Vcm或第二增益級120的輸入端。
第十開關164耦接於第五候選電容153的第二端，用於將第五候選電容153選擇性地耦接至第二電壓V2或第二增益級120的輸出端。
第十一開關165耦接於第六候選電容155的第一端，用於將第六候選電容155選擇性地耦接至第一預定電壓Vcm或第二增益級120的輸入端。
第十二開關166耦接於第六候選電容155的第二端，用於將第六候選電容155選擇性地耦接至第三電壓V3或第二增益級120的輸出端。
電容選擇電路170耦接於前級電路102與第一至第十二開關141-146與161-166，並設置成依據前級電路102的輸入信號Vin的大小，控制第一至第十二開關141-146與161-166，以致使第一至第六候選電容131-135與151-155在同一時間中只有一部份候選電容會被耦接至第二增益級120。
由前述說明可知，輸入信號Vin是前級電路102的輸入信號，而運算放大器100的輸入信號則是第一信號N1。前級電路102的輸入信號Vin與運算放大器100的輸出信號Vout兩者之間的大小關係，與第一增益級110與第二增益級120兩者的增益值設計有關。
實作上，前述的第一至第三電壓V1-V3可以是不同大小的電壓，而前述的第一預定電壓Vcm可以是一固定電壓，或是第二增益級120的共模電壓(common mode voltage)。
請注意，圖1中將第一增益級110與第二增益級120繪示為單端式電路架構，只是為了簡化圖面複雜度，並非侷限本發明的實際實施方式。實作上，運算放大器100中的第一增益級110與第二增益級120皆可用差動式電路架構來實現。
在運作時，電容選擇電路170可同步切換特定候選電容兩端的開關，以將該特定候選電容耦接到第二增益級120以參與輸出信號Vout的產生運作，或是將該特定候選電容耦接到對應的充電電壓進行充電。
例如，當電容選擇電路170控制第一開關141將第一候選電容131的第一端耦接至第二增益級120的輸入端時，電容選擇電路170會控制第二開關142將第一候選電容131的第二端耦接至第二增益級120的輸出端。此時，第一候選電容131便可參與輸出信號Vout的產生運作。另一方面，當電容選擇電路170控制第一開關141將第一候選電容131的第一端耦接至第一預定電壓Vcm時，電容選擇電路170則會控制第二開關142將第一候選電容131的第二端耦接至第一電壓V1。此時，第一候選電容131會被切換至充電模式並被充電至具有一預定跨壓值(在本例中為第一電壓V1與第一預定電壓Vcm之間的電壓差值)。
又例如，當電容選擇電路170控制第三開關143將第二候選電容133的第一端耦接至第二增益級120的輸入端時，電容選擇電路170會控制第四開關144將第二候選電容133的第二端耦接至第二增益級120的輸出端。此時，第二候選電容133便可參與輸出信號Vout的產生運作。另一方面，當電容選擇電路170控制第三開關143將第二候選電容133的第一端耦接至第一預定電壓Vcm時，電容選擇電路170則會控制第四開關144將第二候選電容133的第二端耦接至第二電壓V2。此時，第二候選電容133會被切換至充電模式並被充電至具有一預定跨壓值(在本例中為第二電壓V2與第一預定電壓Vcm之間的電壓差值)。
又例如，當電容選擇電路170控制第十一開關165將第六候選電容155的第一端耦接至第二增益級120的輸入端時，電容選擇電路170會控制第十二開關166將第六候選電容155的第二端耦接至第二增益級120的輸出端。此時，第六候選電容155便可參與輸出信號Vout的產生運作。另一方面，當電容選擇電路170控制第十一開關165將第六候選電容155的第一端耦接至第一預定電壓Vcm時，電容選擇電路170則會控制第十二開關166將第六候選電容155的第二端耦接至第三電壓V3。此時，第六候選電容155會被切換至充電模式並被充電至具有一預定跨壓值(在本例中為第三電壓V3與第一預定電壓Vcm之間的電壓差值)。
電容選擇電路170控制其他候選電容兩端之開關的方式與前述範例相同，為簡潔起見，在此不再贅述。
實作上，前述第一電壓V1、第二電壓V2、第三電壓V3的大小並不相同，換言之，不同的候選電容充電後會具有不同的跨壓。
運算放大器100中的每個候選電容皆可用一單一電容元件來實現，也可以用並聯的兩個或兩個以上的電容元件組合來實現。另外，前述的第一至第十二開關141-146與161-166皆可用多個電晶體的組合來實現，也可以用多個電晶體搭配適當的邏輯閘的組合來實現。
在某些實施例中，運算放大器100中的多個候選電容131-135與151-155可分成兩個電容組輪流進行充電，而電容選擇電路170則可輪流從兩個電容組中挑選要參與輸出信號Vout的產生運作的選定電容，並將選定電容耦接至第二增益級120。
例如，在一實施例中，可將圖1中的第一至第三候選電容131-135設置為第一電容組，並將第四至第六候選電容151-155設置為第二電容組。在運作時，當電容選擇電路170選擇其中一個電容組中的部份候選電容作為選定電容以參與輸出信號Vout的產生運作時，電容選擇電路170可控制另一個電容組的相應開關，以使另一個電容組中的所有候選電容一起被切換至充電模式並分別被充電至具有不同的跨壓值。
例如，當電容選擇電路170控制相關開關將第一電容組(在本例中為第一至第三候選電容131-135)中的局部候選電容耦接至第二增益級120時，電容選擇電路170可控制第二電容組(在本例中為第四至第六候選電容151-155)的對應開關161-166，將第四至第六候選電容151-155切換至充電模式，使得第四至第六候選電容151-155一起充電，並分別被充電至具有不同的跨壓值。
又例如，當電容選擇電路170控制相關開關將第二電容組(在本例中為第四至第六候選電容151-155)中的局部候選電容耦接至第二增益級120時，電容選擇電路170可控制第一電容組(在本例中為第一至第三候選電容131-135)的對應開關141-146，將第一至第三候選電容131-135切換至充電模式，使得第一至第三候選電容131-135一起充電，並分別被充電至具有不同的跨壓值。
因此，電容選擇電路170可於一第一操作時段T1中從前述第一電容組中選出部份候選電容做為要耦接至第二增益級120的選定電容，並在第一操作時段T1中將前述第二電容組中的所有候選電容(亦即，第四至第六候選電容151-155)一起切換至充電模式進行充電。
在第一操作時段T1之後的一第二操作時段T2中，電容選擇電路170可改從已完成充電的前述第二電容組中選出部份候選電容做為要耦接至第二增益級120的選定電容，並在第二操作時段T2中將前述第一電容組中的所有候選電容(亦即，第一至第三候選電容131-135)一起切換至充電模式進行充電。
接下來，在第二操作時段T2之後的一第三操作時段T3中，電容選擇電路170可改選擇已完成充電的第一至第三候選電容131-135中的部分候選電容做為要耦接至第二增益級120的選定電容，並在第三操作時段T3中將第四至第六候選電容151-155切換至充電模式一起進行充電。
在後續的操作時段中，電容選擇電路170可反複進行前述對多個候選電容進行分組輪流充電，並從已充電完成的電容組中挑選合適選定電容的運作模式。
實作上，電容選擇電路170在前述的每個操作時段中，可從已預先充電的電容組(precharged capacitor group)中挑選具有可減少被耦接到第二增益級120後所需的充電或放電時間的適當跨壓的部份候選電容做為選定電容，並切換相關的開關使得前述第一至第六候選電容131-135與151-155在同一時間中只有選定電容被耦接至第二增益級120。
例如，圖2為電容選擇電路170的一實施例簡化後的示意圖。在圖2的實施例中，電容選擇電路170包含有複數個比較器(例如，圖中繪示的示例性比較器210、220、與230)，以及選擇邏輯240。
在電容選擇電路170中，每個比較器設置成將前級電路102的輸入信號Vin與一對應參考信號進行比較。例如，第一比較器210設置成將輸入信號Vin與第一參考信號Vref_1進行比較，以產生一第一比較信號C1。第二比較器220設置成將輸入信號Vin與第二參考信號Vref_2進行比較，以產生一第二比較信號C2。第三比較器230設置成將輸入信號Vin與第三參考信號Vref_n進行比較，以產生一第三比較信號Cn，其餘依此類推。在一實施例中，前述第三參考信號Vref_n的信號值大於第二參考信號Vref_2的信號值，且第二參考信號Vref_2的信號值大於第一參考信號Vref_1的信號值。
選擇邏輯240耦接於前述的複數個比較器210-230，並設置成依據比較器210-230的比較結果，從已預先充電的電容組中選出具有適當跨壓的部份候選電容做為選定電容。此外，選擇邏輯240還會產生用於控制第一至第六開關141-146的多個控制信號，以設置所有候選電容的耦接方式，使得前述第一至第六候選電容131-135與151-155在同一時間中只有選定電容會被耦接至第二增益級120，而其他的候選電容則都不會被耦接至第二增益級120。換言之，只有選定電容會參與第二增益級120產生下一次輸出信號Vout的運作過程，其他的候選電容則都不會參與下一次輸出信號Vout的產生運作。
只要適當地設置前述多個參考信號Vref_1-Vref_n的信號值，選擇邏輯240便可根據比較器210-230輸出的多個比較信號C1-Cn，判斷出輸入信號Vin的信號值大小範圍。
例如，倘若第一比較信號C1顯示輸入信號Vin的信號值大於第一參考信號Vref_1的信號值、第二比較信號C2顯示輸入信號Vin的信號值小於第二參考信號Vref_2的信號值、且第三比較信號Cn顯示輸入信號Vin的信號值小於第三參考信號Vref_n的信號值，則選擇邏輯240可據以判定輸入信號Vin的大小，介於第一參考信號Vref_1與第二參考信號Vref_2兩者之間。
又例如，倘若第一比較信號C1顯示輸入信號Vin的信號值大於第一參考信號Vref_1的信號值、第二比較信號C2顯示輸入信號Vin的信號值大於第二參考信號Vref_2的信號值、且第三比較信號Cn顯示輸入信號Vin的信號值小於第三參考信號Vref_n的信號值，則選擇邏輯240可據以判定輸入信號Vin的大小，介於第二參考信號Vref_2與第三參考信號Vref_n兩者之間。
由於前述的第一電壓V1、第二電壓V2、第三電壓V3、與第一預定電壓Vcm的大小在電路設計時都是給定值(given value)，所以每個候選電容經過預先充電後的跨壓也都是給定值。
如前所述，輸入信號Vin與輸出信號Vout兩者之間的大小關係，主要取決於第一增益級110與第二增益級120兩者的增益值。因此，在電路設計時，可根據輸出信號Vout的理想大小與候選電容的最適跨壓值之間的匹配關係，推導出輸入信號Vin的大小與候選電容的最適跨壓值之間的對映關係。實作上，選擇邏輯240可利用各種邏輯閘的組合來實現，且選擇邏輯240的實際實施方式可以根據輸入信號Vin的大小與候選電容的理想跨壓值之間的對映關係來做適當設計，使選擇邏輯240得以從多個候選電容中選出具有適當跨壓值的選定電容，以減少選定電容被耦接到第二增益級120後所需的充電或放電時間。
例如，在一實施例中，可將選擇邏輯240的運作邏輯設計成在輸入信號Vin小於第一參考信號Vref_1時，選擇跨壓接近第一電壓V1與第一預定電壓Vcm的電壓差值的候選電容做為選定電容；在輸入信號Vin介於第一參考信號Vref_1與第二參考信號Vref_2之間時，選擇跨壓接近第二電壓V2與第一預定電壓Vcm的電壓差值的候選電容做為選定電容；並在輸入信號Vin介於第二參考信號Vref_2與第三參考信號Vref_n之間時，選擇跨壓接近第三電壓V3與第一預定電壓Vcm的電壓差值的候選電容做為選定電容。
又例如，在另一實施例中，可將選擇邏輯240的運作邏輯設計成在輸入信號Vin介於第一參考信號Vref_1與第二參考信號Vref_2之間時，選擇跨壓接近第一電壓V1與第一預定電壓Vcm的電壓差值的候選電容做為選定電容；在輸入信號Vin介於第二參考信號Vref_2與第三參考信號Vref_n之間時，選擇跨壓接近第二電壓V2與第一預定電壓Vcm的電壓差值的候選電容做為選定電容；並在輸入信號Vin大於第三參考信號Vref_n時，選擇跨壓接近第三電壓V3與第一預定電壓Vcm的電壓差值的候選電容做為選定電容。
如前所述，前述的第一電容組與第二電容組可輪流進行充電。選擇邏輯240於每個操作時段中可依據前述挑選原則，從已充電完成的電容組中挑選出具有適當跨壓值的候選電容做為要耦接至第二增益級120的選定電容。
例如，在前述的第一操作時段T1中，選擇邏輯240可依據比較器210-230當時的比較結果，從第一電容組(在本例中為第一至第三候選電容131-135)中選出具有能夠減少後續所需的充電或放電時間的適當跨壓值的部份候選電容，做為要耦接至第二增益級120的選定電容，並產生用於控制第一至第六開關141-146的多個控制信號，以將選定電容耦接至第二增益級120。在第一操作時段T1中，選擇邏輯240還會產生用於控制第七至第十二開關161-166的多個控制信號，以將第二電容組(在本例中為第四至第六候選電容151-155)中的候選電容都切換至充電模式，而不與第二增益級120耦接。
在之後的第二操作時段T2中，選擇邏輯240則可依據比較器210-230當時的比較結果，改從已完成充電的第二電容組中選出具有能夠減少後續所需的充電或放電時間的適當跨壓值的部份候選電容，做為要耦接至第二增益級120的選定電容，並產生用於控制第七至第十二開關161-166的多個控制信號，以將選定電容耦接至第二增益級120。在第二操作時段T2中，選擇邏輯240還會產生用於控制第一至第六開關141-146的多個控制信號，以將第一電容組中的候選電容都切換至充電模式，而不與第二增益級120耦接。
在後續的操作時段中，選擇邏輯240可依據比較器210-230當時的比較結果，從已充電完成的電容組中重新挑選合適的候選電容做為選定電容。
因此，在電容選擇電路170從第一電容組(在本例中為第一至第三候選電容131-135)中挑選要耦接至第二增益級120的合適候選電容之前，第一至第三候選電容131-135便已分別被預先充電至具有不同的跨壓值。同樣地，在電容選擇電路170從第二電容組(在本例中為第四至第六候選電容151-155)中挑選要耦接至第二增益級120的合適候選電容之前，第四至第六候選電容151-155便已分別被預先充電至具有不同的跨壓值。
由前述說明可知，在每個操作時段被電容選擇電路170耦接至第二增益級120的選定電容，已被預先充電至具有適當跨壓值。因此，選定電容被耦接至第二增益級120之後所需要的充電或放電時間便可大幅縮短。如此一來，便能有效提升運算放大器100的響應速度，進而改善使用運算放大器100的電路的整體運作效能或操作速度。
另外，採用前述將多個候選電容131-135與151-155分組輪流充電及輪流提供要被耦接至第二增益級120的反饋電容的機制，可更加縮短選定電容被耦接到第二增益級120之後所需的充電或放電時間，故能進一步加快運算放大器100的響應速度，並進一步提升使用運算放大器100的電路的整體運作效能或操作速度。
在實際應用上，還可將前述運算放大器100交替地與兩個不同的電路輪流搭配運作，以便同一個運算放大器100能讓兩個不同的電路所共用，進而減少整體電路的面積。
例如，可將運算放大器100應用在各類管線式類比數位轉換器(pipelined analog-to-digital converter，pipelined ADC)中，並讓兩個不同的電路級所共用。
請參考圖3，其所繪示為本發明一第一實施例的管線式類比數位轉換器300簡化後的功能方塊圖。圖4為管線式類比數位轉換器300的一實施例簡化後的局部功能方塊圖。
管線式類比數位轉換器300用於將一類比輸入信號Sin轉換成一數位輸出信號Dout，且包含多個接續的電路級(例如，圖3中所繪示的示例性電路級301-304)、一後端類比數位轉換器305、以及一時序調整及誤差校正電路306。在圖3的實施例中，管線式類比數位轉換器300是屬於單通道管線式類比數位轉換器。
管線式類比數位轉換器300中的電路級301-304都具有類似的電路架構。為了方便說明起見，以下僅用屬於第N級的電路級302以及屬於第N+1級的電路級303為例來加以說明。
如圖3所示，電路級302包含一第一類比數位轉換器310以及一第一乘法式數位類比轉換器320。第一類比數位轉換器310用於對電路級302的輸入信號(在此稱為第一輸入信號Vin_1)進行一類比至數位轉換處理。第一乘法式數位類比轉換器320用於依據第一類比數位轉換器310產生的一數位值，對第一輸入信號Vin_1進行一數位至類比轉換處理，以產生並傳遞一類比信號Vin_2至下一個電路級303。
第一乘法式數位類比轉換器320包含一第一取樣與保持電路322、一第一數位類比轉換器324、一第一減法器326、以及一第一運算放大器328。
第一取樣與保持電路322設置成對第一輸入信號Vin_1進行取樣與保持運作。第一數位類比轉換器324設置成對第一類比數位轉換器310產生的數位值進行一數位至類比轉換處理，以產生與第一輸入信號Vin_1相應的一第一類比信號。第一取樣與保持電路322與第一數位類比轉換器324兩者的輸出經過第一減法器326的處理後，會形成一第一相減信號S1。第一運算放大器328則會放大第一相減信號S1，以產生類比信號Vin_2。
相仿地，電路級303包含一第二類比數位轉換器330以及一第二乘法式數位類比轉換器340。第二類比數位轉換器330用於對電路級303的輸入信號(亦即前述的類比信號Vin_2，在此稱為第二輸入信號Vin_2)進行一類比至數位轉換處理。第二乘法式數位類比轉換器340用於依據第二類比數位轉換器330產生的一數位值，對第二輸入信號Vin_2進行一數位至類比轉換處理，以產生並傳遞一類比信號至下一個電路級。
第二乘法式數位類比轉換器340包含一第二取樣與保持電路342、一第二數位類比轉換器344、一第二減法器346、以及一第二運算放大器348。
第二取樣與保持電路342設置成對第二輸入信號Vin_2進行取樣與保持運作。第二數位類比轉換器344設置成對第二類比數位轉換器330產生的數位值進行一數位至類比轉換處理，以產生與第二輸入信號Vin_2相應的一第二類比信號。第二取樣與保持電路342與第二數位類比轉換器344兩者的輸出經過第二減法器346的處理後，會形成一第二相減信號S2。第二運算放大器348則會放大第二相減信號S2，以產生要傳遞至下一個電路級的類比信號。
管線式類比數位轉換器300中的其他電路級301與304的電路架構與運作方式都與前述的電路級302與303相同，因此，前述有關電路級302與303的電路架構描述，亦適用於其他的電路級301與304。
每個電路級所產生的數位值都會傳送至時序調整及誤差校正電路306。除此之外，後端類比數位轉換器305會將其前一個電路級304傳來的類比信號轉換成一數位值，並傳送至時序調整及誤差校正電路306。
根據所有電路級與後端類比數位轉換器305傳來的多個數位值，時序調整及誤差校正電路306會進行時序調整級誤差校正運作，以產生與類比輸入信號Sin相對應的數位輸出信號Dout。
由前述說明可知，管線式類比數位轉換器300的每個電路級中都需要利用運算放大器來放大相關信號。
在運作時，每個電路級中的運算放大器並不需要一直進行信號放大運作。例如，當第N級的電路級302中的第一運算放大器328在進行信號放大運作時，第N+1級的電路級303中的第二運算放大器348會因第二取樣與保持電路342正在進行取樣運作而無需進行信號放大運作。又例如，當第N+1級的電路級303中的第二運算放大器348在進行信號放大運作時，第N級的電路級302中的第一運算放大器328會因第一取樣與保持電路322正在進行取樣運作而無需進行信號放大運作。
因此，在管線式類比數位轉換器300中，一個奇數級的電路級可以跟另一個偶數級的電路級共用同一個前述的運算放大器100。
例如，圖4為圖3的管線式類比數位轉換器300的一實施例簡化後的局部功能方塊圖。
圖4中的第一切換式電容網路420設置成對前述的第一輸入信號Vin_1進行取樣與保持運作，可用來實現前述電路級302中的第一取樣與保持電路322的功能。圖4中的第二切換式電容網路440則設置成對第二輸入信號Vin_2進行取樣與保持運作，可用來實現前述電路級303中的第二取樣與保持電路342的功能。
在圖4的實施例中，第一切換式電容網路420包含一第一電容421、一第二電容423、一第十三開關425、一第十四開關427、以及一第十五開關429。第二切換式電容網路440則包含一第三電容441、一第四電容443、一第十六開關445、一第十七開關447、以及一第十八開關449。前述的第十三開關425、第十四開關427、第十五開關429、第十六開關445、第十七開關447、以及第十八開關449的切換運作，可由時序調整及誤差校正電路306或管線式類比數位轉換器300中的其他時序控制電路(未繪示)來進行控制。
在第一切換式電容網路420中，第十三開關425耦接於第一電容421的第一端，用於將第一電容421選擇性地耦接至電路級302的輸入信號(在本例中為第一輸入信號Vin_1)或運算放大器100的輸出信號Vout。第十四開關427耦接於第二電容423的第一端，用於將第二電容423選擇性地耦接至第一輸入信號Vin_1或一預定電壓Vr1。第十五開關429耦接於第一電容421的第二端與第二電容423的第二端，用於將第一電容421與第二電容423一起選擇性地耦接至第一減法器326或另一預定電壓Vcmi。實作上，預定電壓Vr1可以是一固定電壓，或是第一數位類比轉換器324的共模電壓，而預定電壓Vcmi可以是一固定電壓，或是第一切換式電容網路420的共模電壓。
在第二切換式電容網路440中，第十六開關445耦接於第三電容441的第一端，用於將第三電容441選擇性地耦接至電路級303的輸入信號(在本例中為第二輸入信號Vin_2)或運算放大器100的輸出信號Vout。第十七開關447耦接於第四電容443的第一端，用於將第四電容443選擇性地耦接至第二輸入信號Vin_2或一預定電壓Vr2。第十八開關449耦接於第三電容441的第二端與第四電容443的第二端，用於將第三電容441與第四電容443一起選擇性地耦接至第二減法器346或預定電壓Vcmi。實作上，預定電壓Vr2可以是一固定電壓，或是第二數位類比轉換器344的共模電壓。
實作上，前述的開關425、427、429、445、447、與449皆可用多個電晶體的組合來實現，也可以用多個電晶體搭配適當的邏輯閘的組合來實現。
圖4中的功能方塊324、326、344、與346的運作方式則分別與前述圖3中的對應功能方塊相同。
請注意，在圖4的管線式類比數位轉換器300中，前述圖3中的第一運算放大器328與第二運算放大器348兩者的功能是利用同一個運算放大器100來實現。具體而言，運算放大器100在不同的操作時段會分別扮演圖3中的第一運算放大器328與第二運算放大器348兩者的角色。
例如，當圖4中的運算放大器100要實現圖3中的第一運算放大器328的功能時，運算放大器100可利用第一相減信號S1做為第一信號N1，並利用第一輸入信號Vin_1做輸入信號Vin。相仿地，當圖4中的運算放大器100要實現圖3中的第二運算放大器348的功能時，運算放大器100可利用第二相減信號S2做為第一信號N1，並利用第二輸入信號Vin_2做輸入信號Vin。
在一實施例中，如圖4所示，可在管線式類比數位轉換器300中設置耦接於第一減法器326、第二減法器346、與第一增益級110的一輸出開關480，以及耦接於電容選擇電路170的一輸入開關490。輸出開關480可設置成選擇性輸出第一相減信號S1或第二相減信號S2至第一增益級110以做為前述的第一信號N1。輸入開關490可設置成選擇性輸出第一輸入信號Vin_1或第二輸入信號Vin_2至電容選擇電路170以做為前述的輸入信號Vin。
與圖1的實施例相同，運算放大器100會依據第一信號N1產生輸出信號Vout，並依據輸入信號Vin的大小切換多個候選電容131-135與151-155的耦接方式，以使前述的多個候選電容131-135與151-155在同一時間中只有一部份候選電容會被用來參與輸出信號Vout的產生運作。
在運作時，運算放大器100可以輪流扮演圖3中的第一運算放大器328與第二運算放大器348兩者的角色。例如，運算放大器100可以在電路級302需要對第一相減信號S1進行放大運作的一特定操作時段(例如，前述的第一操作時段T1)中，扮演圖3中的第一運算放大器328的角色。之後，在電路級303需要對第二相減信號S2進行放大運作的下一個操作時段(例如，前述的第二操作時段T2)中，運算放大器100又可以改扮演圖3中的第二運算放大器348的角色。
在前述運算放大器100需要對電路級302中的第一相減信號S1進行放大運作的第一操作時段T1中，時序調整及誤差校正電路306(或其他時序控制電路)可控制第十三開關425將第一電容421的第一端耦接至運算放大器100的輸出信號Vout，並同步控制第十四開關427將第二電容423的第一端耦接至預定電壓Vr1，且同步控制第十五開關429將第一電容421的第二端與第二電容423的第二端一起耦接至第一減法器326。在第一操作時段T1中，時序調整及誤差校正電路306(或其他時序控制電路)可控制第十六開關445將第三電容441的第一端耦接至第二輸入信號Vin_2，並同步控制第十七開關447將第四電容443的第一端耦接至第二輸入信號Vin_2，且同步控制第十八開關449將第三電容441的第二端與第四電容443的第二端一起耦接至預定電壓Vcmi。此時，時序調整及誤差校正電路306(或其他時序控制電路)可控制輸出開關480輸出第一相減信號S1至第一增益級110，並控制輸入開關490輸出第一輸入信號Vin_1至電容選擇電路170。
之後，在前述運算放大器100需要對電路級303中的第二相減信號S2進行放大運作的第二操作時段T2中，時序調整及誤差校正電路306(或其他時序控制電路)可控制第十三開關425將第一電容421的第一端耦接至第一輸入信號Vin_1，並同步控制第十四開關427將第二電容423的第一端耦接至第一輸入信號Vin_1，且同步控制第十五開關429將第一電容421的第二端與第二電容423的第二端一起耦接至預定電壓Vcmi。在第二操作時段T2中，時序調整及誤差校正電路306(或其他時序控制電路)可控制第十六開關445將第三電容441的第一端耦接至運算放大器100的輸出信號Vout，並同步控制第十七開關447將第四電容443的第一端耦接至預定電壓Vr2，且同步控制第十八開關449將第三電容441的第二端與第四電容443的第二端一起耦接至第二減法器346。此時，時序調整及誤差校正電路306(或其他時序控制電路)可控制輸出開關480輸出第二相減信號S2至第一增益級110，並控制輸入開關490輸出第二輸入信號Vin_2至電容選擇電路170。
如此一來，運算放大器100在第一操作時段T1中只會對電路級302中的第一相減信號S1進行放大運作，而在第二操作時段T2中只會對電路級303中的第二相減信號S2進行放大運作。
只要時序調整及誤差校正電路306(或其他時序控制電路)適當地設置前述開關425、427、429、445、447、449、480、與490的切換時序，運算放大器100便能輪流與管線式類比數位轉換器300的不同電路級中的其他電路搭配運作，使得不同的電路級得以共用同一個運算放大器100。
由前述說明可知，圖4中的功能方塊420、440、324、326、344、與346的組合，相當於是前述圖1中的前級電路102的實施例之一。
在每個操作時段被耦接至第二增益級120的選定電容，已被預先充電至具有適當跨壓值。因此，選定電容被耦接至第二增益級120之後所需要的充電或放電時間便可大幅縮短。如此一來，便能有效提升運算放大器100的響應速度，進而改善管線式類比數位轉換器300的整體運作效能或操作速度。
另外，採用前述將多個候選電容131-135與151-155分組輪流充電及輪流提供要被耦接至第二增益級120的反饋電容的機制，可更加縮短選定電容被耦接到第二增益級120之後所需的充電或放電時間，故能進一步加快運算放大器100的響應速度，並進一步提升管線式類比數位轉換器300的整體運作效能或操作速度。
前述有關圖1中的運算放大器100的元件連接關係、實施方式、運作方式、以及相關優點等說明，亦適用於圖4的實施例。為簡潔起見，在此不重複敘述。
由於同一個運算放大器100可交替地與兩個不同的電路級302與303中的其他電路元件輪流搭配運作，所以兩個不同電路級302與303在運作時只需共用同一個運算放大器100即可。如此一來，將可大幅減少管線式類比數位轉換器300中所需設置的運算放大器的數量，因而減少管線式類比數位轉換器300的整體電路面積。
請注意，在前述實施例中，共用同一個運算放大器100的電路級302與303是同一通道中的兩個相鄰電路級，但這是一示範例，而非侷限本發明的實際實施方式。實作上，要共用同一個運算放大器100的兩個電路級並不侷限為是兩個相鄰電路級。
請參考圖5，其所繪示為本發明一第二實施例的管線式類比數位轉換器500簡化後的功能方塊圖。圖6為管線式類比數位轉換器500的一實施例簡化後的局部功能方塊圖。
管線式類比數位轉換器500是雙通道管線式類比數位轉換器，可將類比輸入信號Sin轉換成兩個數位輸出信號Dout1與Dout2。
管線式類比數位轉換器500除了前述屬於同一通道的多個電路級301-304、後端類比數位轉換器305、以及時序調整及誤差校正電路306之外，還包含了屬於另一個通道的多個接續電路級(例如，圖5中所繪示的示例性電路級501-504)、一後端類比數位轉換器505、以及一時序調整及誤差校正電路506。
管線式類比數位轉換器500的兩個通道的電路架構都相同，只是兩個通道中的電路運作時序有所不同。管線式類比數位轉換器500中的電路級301-304與501-504的電路架構與運作方式，都與前述的電路級302與303相同。例如，第二通道的第N級(亦即，電路級502)包含有一第二類比數位轉換器530以及一第二乘法式數位類比轉換器540。第二類比數位轉換器530用於對電路級502的輸入信號(在此稱為第二輸入信號Vin_2)進行一類比至數位轉換處理。第二乘法式數位類比轉換器540用於依據第二類比數位轉換器530產生的一數位值，對第二輸入信號Vin_2進行一數位至類比轉換處理，以產生並傳遞一類比信號至下一個電路級。
與前述的第二乘法式數位類比轉換器340相同，第二乘法式數位類比轉換器540包含一第二取樣與保持電路542、一第二數位類比轉換器544、一第二減法器546、以及一第二運算放大器548。第二取樣與保持電路542設置成對第二輸入信號Vin_2進行取樣與保持運作。第二數位類比轉換器544設置成對第二類比數位轉換器530產生的數位值進行一數位至類比轉換處理，以產生一第二類比信號。第二取樣與保持電路542與第二數位類比轉換器544兩者的輸出經過第二減法器546的處理後，會形成一第二相減信號S2。第二運算放大器548則會放大第二相減信號S2，以產生要傳遞至下一個電路級的類比信號。
前述有關電路級302與303的電路架構描述，亦適用於圖5中的電路級301-304與501-504。
與前述圖3的實施例相同，管線式類比數位轉換器500的每個電路級中都需要利用運算放大器來放大相關信號，但每個電路級中的運算放大器並不需要一直進行信號放大運作。
例如，當第一通道的第N級(亦即，電路級302)中的第一運算放大器328在進行信號放大運作時，第二通道的第N級(亦即，電路級502)中的第二運算放大器548會因第二取樣與保持電路542正在進行取樣運作而無需進行信號放大運作。又例如，當電路級502中的第二運算放大器548在進行信號放大運作時，電路級302中的第一運算放大器328會因第一取樣與保持電路322正在進行取樣運作而無需進行信號放大運作。
因此，在管線式類比數位轉換器500中，第一通道中的一個奇數級電路，可以跟第二通道中的某一個奇數級電路共用同一個運算放大器100。相仿地，第一通道中的一個偶數級電路，也可以跟第二通道中的某一個偶數級電路共用同一個運算放大器100。
例如，圖6為圖5的管線式類比數位轉換器500的一實施例簡化後的局部功能方塊圖。
圖6中的第二切換式電容網路640設置成對第二輸入信號Vin_2進行取樣與保持運作，可用來實現前述電路級502中的第二取樣與保持電路542的功能。
在第二切換式電容網路640中，第十六開關645耦接於第三電容641的第一端，用於將第三電容641選擇性地耦接至電路級502的輸入信號(在本例中為第二輸入信號Vin_2)或運算放大器100的輸出信號Vout。第十七開關647耦接於第四電容643的第一端，用於將第四電容643選擇性地耦接至第二輸入信號Vin_2或預定電壓Vr2。第十八開關649耦接於第三電容641的第二端與第四電容643的第二端，用於將第三電容641與第四電容643一起選擇性地耦接至第二減法器546或預定電壓Vcmi。前述的第十六開關645、第十七開關647、以及第十八開關649的切換運作，可由時序調整及誤差校正電路506或管線式類比數位轉換器500中的其他時序控制電路(未繪示)來進行控制。實作上，預定電壓Vr2可以是一固定電壓，或是第二數位類比轉換器544的共模電壓。
實作上，前述的開關645、647、與649皆可用多個電晶體的組合來實現，也可以用多個電晶體搭配適當的邏輯閘的組合來實現。
請注意，在圖6的管線式類比數位轉換器500中，前述圖5中的第一運算放大器328與第二運算放大器548兩者的功能是利用同一個運算放大器100來實現。具體而言，運算放大器100在不同的操作時段會分別扮演圖5中的第一運算放大器328與第二運算放大器548兩者的角色。
例如，當圖6中的運算放大器100要實現圖5中的第一運算放大器328的功能時，運算放大器100可利用第一相減信號S1做為第一信號N1，並利用第一輸入信號Vin_1做輸入信號Vin。相仿地，當圖6中的運算放大器100要實現圖5中的第二運算放大器548的功能時，運算放大器100可利用第二相減信號S2做為第一信號N1，並利用第二輸入信號Vin_2做輸入信號Vin。
與圖4的實施例相同，輸出開關480可設置成選擇性輸出第一相減信號S1或第二相減信號S2至第一增益級110以做為前述的第一信號N1。輸入開關490可設置成選擇性輸出第一輸入信號Vin_1或第二輸入信號Vin_2至電容選擇電路170以做為前述的輸入信號Vin。在本實施例中，當輸出開關480輸出第一相減信號S1至第一增益級110時，輸入開關490會輸出第一輸入信號Vin_1至電容選擇電路170，而當輸出開關480輸出第二相減信號S2至第一增益級110時，輸入開關490會輸出第二輸入信號Vin_2至電容選擇電路170。
圖6中的功能方塊420、324、326、544、與546的架構與運作方式，都與前述圖4中的對應功能方塊相同。
與圖1的實施例相同，運算放大器100會依據第一信號N1產生輸出信號Vout，並依據輸入信號Vin的大小切換多個候選電容131-135與151-155的耦接方式，以使前述的多個候選電容131-135與151-155在同一時間中只有一部份候選電容會被用來參與輸出信號Vout的產生運作。
在運作時，運算放大器100可以輪流扮演圖5中的第一運算放大器328與第二運算放大器548兩者的角色。例如，運算放大器100可以在電路級302需要對第一相減信號S1進行放大運作的一特定操作時段(例如，前述的第一操作時段T1)中，扮演圖5中的第一運算放大器328的角色。之後，在電路級502需要對第二相減信號S2進行放大運作的下一個操作時段(例如，前述的第二操作時段T2)中，運算放大器100又可以改扮演圖5中的第二運算放大器548的角色。
在前述運算放大器100需要對電路級302中的第一相減信號S1進行放大運作的第一操作時段T1中，時序調整及誤差校正電路306(或其他時序控制電路)可控制第十三開關425將第一電容421的第一端耦接至運算放大器100的輸出信號Vout，並同步控制第十四開關427將第二電容423的第一端耦接至預定電壓Vr1，且同步控制第十五開關429將第一電容421的第二端與第二電容423的第二端一起耦接至第一減法器326。在第一操作時段T1中，時序調整及誤差校正電路506(或其他時序控制電路)可控制第十六開關645將第三電容641的第一端耦接至第二輸入信號Vin_2，並同步控制第十七開關647將第四電容643的第一端耦接至第二輸入信號Vin_2，且同步控制第十八開關649將第三電容641的第二端與第四電容643的第二端一起耦接至預定電壓Vcmi。此時，時序調整及誤差校正電路306、506、或其他時序控制電路可控制輸出開關480輸出第一相減信號S1至第一增益級110，並控制輸入開關490輸出第一輸入信號Vin_1至電容選擇電路170。
之後，在前述運算放大器100需要對電路級502中的第二相減信號S2進行放大運作的第二操作時段T2中，時序調整及誤差校正電路306(或其他時序控制電路)可控制第十三開關425將第一電容421的第一端耦接至第一輸入信號Vin_1，並同步控制第十四開關427將第二電容423的第一端耦接至第一輸入信號Vin_1，且同步控制第十五開關429將第一電容421的第二端與第二電容423的第二端一起耦接至預定電壓Vcmi。在第二操作時段T2中，時序調整及誤差校正電路506(或其他時序控制電路)可控制第十六開關645將第三電容641的第一端耦接至運算放大器100的輸出信號Vout，並同步控制第十七開關647將第四電容643的第一端耦接至預定電壓Vr2，且同步控制第十八開關649將第三電容641的第二端與第四電容643的第二端一起耦接至第二減法器546。此時，時序調整及誤差校正電路306、506、或其他時序控制電路可控制輸出開關480輸出第二相減信號S2至第一增益級110，並控制輸入開關490輸出第二輸入信號Vin_2至電容選擇電路170。
如此一來，運算放大器100在第一操作時段T1中只會對電路級302中的第一相減信號S1進行放大運作，而在第二操作時段T2中只會對電路級502中的第二相減信號S2進行放大運作。
只要時序調整及誤差校正電路306、506、或其他時序控制電路適當地設置前述開關425、427、429、645、647、649、480、與490的切換時序，運算放大器100便能輪流與管線式類比數位轉換器500的不同電路級中的其他電路搭配運作，使得不同的電路級得以共用同一個運算放大器100。
由前述說明可知，圖6中的功能方塊420、640、324、326、544、與546的組合，相當於是前述圖1中的前級電路102的另一個實施例。
在每個操作時段被耦接至第二增益級120的選定電容，已被預先充電至具有適當跨壓值。因此，選定電容被耦接至第二增益級120之後所需要的充電或放電時間便可大幅縮短。如此一來，便能有效提升運算放大器100的響應速度，進而改善管線式類比數位轉換器500的整體運作效能或操作速度。
另外，採用前述將多個候選電容131-135與151-155分組輪流充電及輪流提供要被耦接至第二增益級120的反饋電容的機制，可更加縮短選定電容被耦接到第二增益級120之後所需的充電或放電時間，故能進一步加快運算放大器100的響應速度，並進一步提升管線式類比數位轉換器500的整體運作效能或操作速度。
前述有關圖1中的運算放大器100的元件連接關係、實施方式、運作方式、以及相關優點等說明，亦適用於圖6的實施例。為簡潔起見，在此不重複敘述。
由於同一個運算放大器100可交替地與分屬不同通道的電路級302與502中的其他電路元件輪流搭配運作，所以電路級302與502在運作時只需共用同一個運算放大器100即可。如此一來，將可大幅減少管線式類比數位轉換器500中所需設置的運算放大器的數量，因而減少管線式類比數位轉換器500的整體電路面積。
實作上，前述的運算放大器100也可以應用在取樣保持放大器的架構中。例如，圖7所繪示為本發明一實施例的取樣保持放大器700簡化後的功能方塊圖。
取樣保持放大器700包含一切換式電容網路702以及前述的運算放大器100，其中，切換式電容網路702設置成對一輸入信號Vin進行取樣與保持運作，以產生一取樣信號，並將該取樣信號做為要輸入運算放大器100的第一信號N1。
在本實施例中，切換式電容網路702包含一取樣電容710、一第一取樣開關720、一第二取樣開關730、以及一時序控制電路740。
第一取樣開關720耦接於取樣電容710的一第一端，用於將取樣電容710選擇性地耦接至輸入信號Vin或輸出信號Vout。
第二取樣開關730耦接於取樣電容710的一第二端，用於將取樣電容710選擇性地耦接至一預定電壓Vcmi或第一增益級110的一輸入端。實作上，預定電壓Vcmi可以是一固定電壓，或是切換式電容網路702的共模電壓。
實作上，前述的開關720與730皆可用多個電晶體的組合來實現，也可以用多個電晶體搭配適當的邏輯閘的組合來實現。
時序控制電路740耦接於第一取樣開關720與第二取樣開關730，並設置成控制第一取樣開關720與第二取樣開關730的切換時序。
例如，當時序控制電路740控制第一取樣開關720將取樣電容710耦接至輸入信號Vin時，時序控制電路740會控制第二取樣開關730將取樣電容710耦接至預定電壓Vcmi。當時序控制電路740控制第一取樣開關720將取樣電容710耦接至輸出信號Vout時，時序控制電路740則會控制第二取樣開關730將取樣電容710耦接至第一增益級110的輸入端。
運算放大器100耦接於切換式電容網路702，設置成依據切換式電容網路702輸出的第一信號N1產生輸出信號Vout，並依據切換式電容網路702的輸入信號Vin的大小切換多個候選電容131-135與151-155的耦接方式，以使前述的多個候選電容131-135與151-155在同一時間中只有一部份候選電容會被用來參與輸出信號Vout的產生運作。
由前述說明可知，圖7中的切換式電容網路702，相當於是前述圖1中的前級電路102的另一個實施例。
每次被耦接至第二增益級120的選定電容，已被預先充電至具有適當跨壓值。因此，選定電容被耦接至第二增益級120之後所需要的充電或放電時間便可大幅縮短。如此一來，便能有效提升運算放大器100的響應速度，進而改善取樣保持放大器700的整體運作效能或操作速度。
另外，採用前述將多個候選電容131-135與151-155分組輪流充電及輪流提供要被耦接至第二增益級120的反饋電容的機制，可更加縮短選定電容被耦接到第二增益級120之後所需的充電或放電時間，故能進一步加快運算放大器100的響應速度，並進一步提升取樣保持放大器700的整體運作效能或操作速度。
前述有關圖1中的運算放大器100的元件連接關係、實施方式、運作方式、以及相關優點等說明，亦適用於圖7的實施例。為簡潔起見，在此不重複敘述。
請注意，前述實施例中的元件數量只是一示範性的實施例，並非侷限本發明的實際實施方式。例如，在某些實施例中亦可擴充電容選擇電路170中的比較器數量，以使選擇邏輯240能更精準掌握輸入信號Vin的大小範圍。例如，在某些實施例中亦可將電容選擇電路170中的比較器數量刪減為兩個，以降低選擇邏輯240的電路複雜度。
另外，在某些對運算放大器100的響應速度要求稍微低一些的實施例中，亦可將前述的第二電容組及相關的開關省略，而只用包含至少三個候選電容的單一電容組來搭配第二增益級120進行運作。
在某些實施例中，亦可將前述圖4或圖6實施例中的第一數位類比轉換器324的輸出端接到第十四開關427，以提供前述的預定電壓Vr1。在此架構下，當第十三開關425將第一電容421的第一端耦接至運算放大器100的輸出信號Vout、且第十四開關427將第二電容423的第一端耦接至預定電壓Vr1時，第一電容421的第二端與第二電容423的第二端的耦接處便會形成前述的第一相減信號S1。在此情況下，當第一增益級110需要耦接第一相減信號S1時，第十五開關429可將第一電容421的第二端與第二電容423的第二端一起耦接至第一增益級110的輸入端，而將第一減法器326省略。
相仿地，亦可將前述圖4或圖6實施例中的第二數位類比轉換器344(或544)的輸出端接到第十七開關447(或647)，以提供前述的預定電壓Vr2。在此架構下，當第十六開關445(或645)將第三電容441(或641)的第一端耦接至運算放大器100的輸出信號Vout、且第十七開關447(或647)將第四電容443(或643)的第一端耦接至預定電壓Vr2時，第三電容441(或641)的第二端與第四電容443(或643)的第二端的耦接處便會形成前述的第二相減信號S2。在此情況下，當第一增益級110需要耦接第二相減信號S2時，第十八開關449(或649)可將第三電容441(或641)的第二端與第四電容443(或643)的第二端一起耦接至第一增益級110的輸入端，而將第二減法器346(或546)省略。
在某些實施例中，亦可將前述圖4與圖6中的輸出開關480與輸入開關490省略。此時，在運算放大器100要對某一個電路級的信號進行放大運作的期間，可將另一個電路級的乘法式數位類比轉換器中的數位類比轉換器暫停運作，以避免第一增益級110接收到錯誤的相減信號。
在說明書及申請專利範圍中使用了某些詞彙來指稱特定的元件，而本領域內的技術人員可能會用不同的名詞來稱呼同樣的元件。本說明書及申請專利範圍並不以名稱的差異來作爲區分元件的方式，而是以元件在功能上的差異來作爲區分的基準。在說明書及申請專利範圍中所提及的「包含」爲開放式的用語，應解釋成「包含但不限定於」。另外，「耦接」一詞在此包含任何直接及間接的連接手段。因此，若文中描述第一元件耦接於第二元件，則代表第一元件可通過電性連接或無線傳輸、光學傳輸等信號連接方式而直接地連接於第二元件，或通過其它元件或連接手段間接地電性或信號連接至第二元件。
在說明書中所使用的「和/或」的描述方式，包含所列舉的其中一個項目或多個項目的任意組合。另外，除非說明書中特別指明，否則任何單數格的用語都同時包含複數格的含義。
說明書及申請專利範圍中的「電壓信號」，在實作上可採用電壓形式或電流形式來實現。說明書及申請專利範圍中的「電流信號」，在實作上也可用電壓形式或電流形式來實現。
以上僅為本發明的較佳實施例，凡依本發明請求項所做的等效變化與修改，皆應屬本發明的涵蓋範圍。
100‧‧‧運算放大器
102‧‧‧前級電路
110、120‧‧‧增益級
131、133、135、151、153、155‧‧‧候選電容
141-146、161-166、425-429、445-449、645-649‧‧‧開關
170‧‧‧電容選擇電路
210-230‧‧‧比較器
240‧‧‧選擇邏輯
300‧‧‧單通道管線式類比數位轉換器
301-304、501-504‧‧‧電路級
305、505‧‧‧後端類比數位轉換器
306、506‧‧‧時序調整及誤差校正電路
310、330、530‧‧‧類比數位轉換器
320、340、540‧‧‧乘法式數位類比轉換器
322、342、542‧‧‧取樣與保持電路
324、344、544‧‧‧數位類比轉換器
326、346、546‧‧‧減法器
328、348、548‧‧‧運算放大器
420、440、640‧‧‧切換式電容網路
421、423、441、443、641、643‧‧‧電容
480‧‧‧輸出開關
490‧‧‧輸入開關
500‧‧‧雙通道管線式類比數位轉換器
700‧‧‧取樣保持放大器
702‧‧‧切換式電容網路
710‧‧‧取樣電容
720、730‧‧‧取樣開關
740‧‧‧時序控制電路
圖1為本發明一實施例的運算放大器簡化後的功能方塊圖。
圖2為圖1中的電容選擇電路的一實施例簡化後的示意圖。
圖3為本發明第一實施例的管線式類比數位轉換器簡化後的功能方塊圖。
圖4為圖3的管線式類比數位轉換器的一實施例簡化後的局部功能方塊圖。
圖5為本發明第二實施例的管線式類比數位轉換器簡化後的功能方塊圖。
圖6為圖5的管線式類比數位轉換器的一實施例簡化後的局部功能方塊圖。
圖7為本發明一實施例的取樣保持放大器簡化後的功能方塊圖。

Claims (10)

  1. 一種管線式類比數位轉換器(300；500)，包含： 一第一切換式電容網路(420)，設置成對一第一輸入信號(Vin_1)進行取樣與保持運作； 一第一數位類比轉換器(324)，設置成產生與該第一輸入信號(Vin_1)相應的一第一類比信號，且該第一切換式電容網路(420)與該第一數位類比轉換器(324)兩者的輸出形成一第一相減信號(S1)； 一第二切換式電容網路(440；640)，設置成對一第二輸入信號(Vin_2)進行取樣與保持運作； 一第二數位類比轉換器(344；544)，設置成產生與該第二輸入信號(Vin_2)相應的一第二類比信號，且該第二切換式電容網路(440；640)與該第二數位類比轉換器(344；544)兩者的輸出形成一第二相減信號(S2)；以及 一運算放大器(100)，包含多個候選電容(131-135)，且設置成依據一第一信號(N1)產生一輸出信號(Vout)，並依據一輸入信號(Vin)的大小切換該多個候選電容(131-135)的耦接方式，以使該多個候選電容(131-135)在同一時間中只有一部分候選電容會被用來參與該輸出信號(Vout)的產生運作； 其中，當該運算放大器(100)利用該第一相減信號(S1)做為該第一信號(N1)時，該運算放大器(100)會利用該第一輸入信號(Vin_1)做該輸入信號(Vin)，而當該運算放大器(100)利用該第二相減信號(S2)做為該第一信號(N1)時，該運算放大器(100)會利用該第二輸入信號(Vin_2)做該輸入信號(Vin)。
  2. 如請求項1所述的管線式類比數位轉換器(300；500)，其中，該運算放大器(100)包含： 一第一增益級(110)，設置成依據該第一信號(N1)產生一第二信號(N2)； 一第二增益級(120)，耦接於該第一增益級(110)，設置成依據該第二信號(N2)產生該輸出信號(Vout)； 一第一候選電容(131)； 一第二候選電容(133)； 一第三候選電容(135)； 一第一開關(141)，耦接於該第一候選電容(131)的一第一端，用於將該第一候選電容(131)選擇性地耦接至一第一預定電壓(Vcm)或該第二增益級(120)的一輸入端； 一第二開關(142)，耦接於該第一候選電容(131)的一第二端，用於將該第一候選電容(131)選擇性地耦接至一第一電壓(V1)或該第二增益級(120)的一輸出端； 一第三開關(143)，耦接於該第二候選電容(133)的一第一端，用於將該第二候選電容(133)選擇性地耦接至該第一預定電壓(Vcm)或該第二增益級(120)的該輸入端； 一第四開關(144)，耦接於該第二候選電容(133)的一第二端，用於將該第二候選電容(133)選擇性地耦接至一第二電壓(V2)或該第二增益級(120)的該輸出端； 一第五開關(145)，耦接於該第三候選電容(135)的一第一端，用於將該第三候選電容(135)選擇性地耦接至該第一預定電壓(Vcm)或該第二增益級(120)的該輸入端； 一第六開關(146)，耦接於該第三候選電容(135)的一第二端，用於將該第三候選電容(135)選擇性地耦接至一第三電壓(V3)或該第二增益級(120)的該輸出端；以及 一電容選擇電路(170)，耦接於該前級電路(102)與該第一至該第六開關(141-146)，設置成依據該輸入信號(Vin)的大小控制該第一至該第六開關(141-146)，以使該第一至該第三候選電容(131-135)在同一時間中只有一部分候選電容會被耦接至該第二增益級(120)。
  3. 如請求項2所述的管線式類比數位轉換器(300；500)，其中，在該多個候選電容(131-135)中的部分候選電容被耦接至該第二增益級(120)前，該第一至該第三候選電容(131-135)會分別被充電至具有不同的跨壓值。
  4. 如請求項3所述的管線式類比數位轉換器(300；500)，其中，該電容選擇電路(170)包含： 複數個比較器(210、220)，設置成將該輸入信號(Vin)分別與複數個對應參考信號(Vref_1、Vref_2)進行比較；以及 一選擇邏輯(240)，耦接於該複數個比較器(210、220)，設置成依據該複數個比較器(210、220)的比較結果，選擇該第一至該第三候選電容(131-135)的其中一部份做為選定電容，並產生用於控制該第一至該第六開關(141-146)的多個控制信號，以將該選定電容耦接至該第二增益級(120)。
  5. 如請求項1所述的管線式類比數位轉換器(300；500)，其中，該電容選擇電路(170)包含： 複數個比較器(210、220)，設置成將該輸入信號(Vin)分別與複數個對應參考信號(Vref_1、Vref_2)進行比較；以及 一選擇邏輯(240)，耦接於該複數個比較器(210、220)，設置成依據該複數個比較器(210、220)的比較結果，選擇該第一至該第三候選電容(131-135)的其中一部份做為選定電容，並產生用於控制該第一至該第六開關(141-146)的多個控制信號，以將該選定電容耦接至該第二增益級(120)。
  6. 一種管線式類比數位轉換器(300；500)，包含： 一第一切換式電容網路(420)，設置成對一第一輸入信號(Vin_1)進行取樣與保持運作； 一第一數位類比轉換器(324)，設置成產生與該第一輸入信號(Vin_1)相應的一第一類比信號，且該第一切換式電容網路(420)與該第一數位類比轉換器(324)兩者的輸出形成一第一相減信號(S1)； 一第二切換式電容網路(440；640)，設置成對一第二輸入信號(Vin_2)進行取樣與保持運作； 一第二數位類比轉換器(344；544)，設置成產生與該第二輸入信號(Vin_2)相應的一第二類比信號，且該第二切換式電容網路(440；640)與該第二數位類比轉換器(344；544)兩者的輸出形成一第二相減信號(S2)；以及 一運算放大器(100)，包含多個候選電容(131-135、151-155)，且設置成依據一第一信號(N1)產生一輸出信號(Vout)，並依據一輸入信號(Vin)的大小切換該多個候選電容(131-135、151-155)的耦接方式，以使該多個候選電容(131-135、151-155)在同一時間中只有一部分候選電容會被用來參與該輸出信號(Vout)的產生運作； 其中，當該運算放大器(100)利用該第一相減信號(S1)做為該第一信號(N1)時，該運算放大器(100)會利用該第一輸入信號(Vin_1)做該輸入信號(Vin)，而當該運算放大器(100)利用該第二相減信號(S2)做為該第一信號(N1)時，該運算放大器(100)會利用該第二輸入信號(Vin_2)做該輸入信號(Vin)； 該多個候選電容(131-135、151-155)分成一第一電容組(131-135)與一第二電容組(151-155)，且當該第一電容組(131-135)中的部分候選電容參與該輸出信號(Vout)的產生運作時，該第二電容組(151-155)中的所有候選電容會分別被充電至具有不同的跨壓值。
  7. 如請求項6所述的管線式類比數位轉換器(300；500)，其中，該運算放大器(100)包含： 一第一增益級(110)，設置成依據該第一信號(N1)產生一第二信號(N2)； 一第二增益級(120)，耦接於該第一增益級(110)，設置成依據該第二信號(N2)產生該輸出信號(Vout)； 一第一候選電容(131)； 一第二候選電容(133)； 一第三候選電容(135)； 一第一開關(141)，耦接於該第一候選電容(131)的一第一端，用於將該第一候選電容(131)選擇性地耦接至一第一預定電壓(Vcm)或該第二增益級(120)的一輸入端； 一第二開關(142)，耦接於該第一候選電容(131)的一第二端，用於將該第一候選電容(131)選擇性地耦接至一第一電壓(V1)或該第二增益級(120)的一輸出端； 一第三開關(143)，耦接於該第二候選電容(133)的一第一端，用於將該第二候選電容(133)選擇性地耦接至該第一預定電壓(Vcm)或該第二增益級(120)的該輸入端； 一第四開關(144)，耦接於該第二候選電容(133)的一第二端，用於將該第二候選電容(133)選擇性地耦接至一第二電壓(V2)或該第二增益級(120)的該輸出端； 一第五開關(145)，耦接於該第三候選電容(135)的一第一端，用於將該第三候選電容(135)選擇性地耦接至該第一預定電壓(Vcm)或該第二增益級(120)的該輸入端； 一第六開關(146)，耦接於該第三候選電容(135)的一第二端，用於將該第三候選電容(135)選擇性地耦接至一第三電壓(V3)或該第二增益級(120)的該輸出端； 一第四候選電容(151)； 一第五候選電容(153)； 一第六候選電容(155)； 一第七開關(161)，耦接於該第四候選電容(151)的一第一端，用於將該第四候選電容(151)選擇性地耦接至該第一預定電壓(Vcm)或該第二增益級(120)的該輸入端； 一第八開關(162)，耦接於該第四候選電容(151)的一第二端，用於將該第四候選電容(151)選擇性地耦接至該第一電壓(V1)或該第二增益級(120)的該輸出端； 一第九開關(163)，耦接於該第五候選電容(153)的一第一端，用於將該第五候選電容(153)選擇性地耦接至該第一預定電壓(Vcm)或該第二增益級(120)的該輸入端； 一第十開關(164)，耦接於該第五候選電容(153)的一第二端，用於將該第五候選電容(153)選擇性地耦接至該第二電壓(V2)或該第二增益級(120)的該輸出端； 一第十一開關(165)，耦接於該第六候選電容(155)的一第一端，用於將該第六候選電容(155)選擇性地耦接至該第一預定電壓(Vcm)或該第二增益級(120)的該輸入端； 一第十二開關(166)，耦接於該第六候選電容(155)的一第二端，用於將該第六候選電容(155)選擇性地耦接至該第三電壓(V3)或該第二增益級(120)的該輸出端；以及 一電容選擇電路(170)，耦接於該前級電路(102)與該第一至該第十二開關(141-146、161-166)，設置成依據該輸入信號(Vin)的大小控制該第一至該第十二開關(141-146、161-166)，以使該第一至該第六候選電容(131-135、151-155)在同一時間中只有一部分候選電容會被耦接至該第二增益級(120)； 其中，當該第一至該第三候選電容(131-135)的其中一部份被耦接至該第二增益級(120)時，該第四至該第六候選電容(151-155)會分別被充電至具有不同的跨壓值，而當該第四至該第六候選電容(151-155)的其中一部份被耦接至該第二增益級(120)時，該第一至該第三候選電容(131-135)會分別被充電至具有不同的跨壓值。
  8. 如請求項7所述的管線式類比數位轉換器(300；500)，其中，該電容選擇電路(170)還設置成在一第一操作時段(T1)中將該第一電容組(131-135)中的局部候選電容耦接至該第二增益級(120)，並在該第一操作時段(T1)之後的一第二操作時段(T2)中，改將該第二電容組(151-155)中的局部候選電容耦接至該第二增益級(120)。
  9. 如請求項8所述的管線式類比數位轉換器(300；500)，其中，該電容選擇電路(170)包含： 複數個比較器(210、220)，設置成將該輸入信號(Vin)分別與複數個對應參考信號(Vref_1、Vref_2)進行比較；以及 一選擇邏輯(240)，耦接於該複數個比較器(210、220)，設置成在該第一操作時段(T1)中依據該複數個比較器(210、220)的比較結果，選擇該第一至該第三候選電容(131-135)的其中一部份做為選定電容，並產生用於控制該第一至該第六開關(141-146)的多個控制信號，以將該選定電容耦接至該第二增益級(120)。
  10. 如請求項7所述的管線式類比數位轉換器(300；500)，其中，該電容選擇電路(170)包含： 複數個比較器(210、220)，設置成將該輸入信號(Vin)分別與複數個對應參考信號(Vref_1、Vref_2)進行比較；以及 一選擇邏輯(240)，耦接於該複數個比較器(210、220)，設置成在一第一操作時段(T1)中依據該複數個比較器(210、220)的比較結果，選擇該第一至該第三候選電容(131-135)的其中一部份做為選定電容，並產生用於控制該第一至該第六開關(141-146)的多個控制信號，以將該選定電容耦接至該第二增益級(120)。
TW106136797A 2017-10-25 2017-10-25 運算放大器可供不同電路級共用的管線式類比數位轉換器 TWI645681B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106136797A TWI645681B (zh) 2017-10-25 2017-10-25 運算放大器可供不同電路級共用的管線式類比數位轉換器
US16/158,948 US10536160B2 (en) 2017-10-25 2018-10-12 Pipelined analog-to-digital converter having operational amplifier shared by different circuit stages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106136797A TWI645681B (zh) 2017-10-25 2017-10-25 運算放大器可供不同電路級共用的管線式類比數位轉換器

Publications (2)

Publication Number Publication Date
TWI645681B true TWI645681B (zh) 2018-12-21
TW201918032A TW201918032A (zh) 2019-05-01

Family

ID=65431839

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106136797A TWI645681B (zh) 2017-10-25 2017-10-25 運算放大器可供不同電路級共用的管線式類比數位轉換器

Country Status (2)

Country Link
US (1) US10536160B2 (zh)
TW (1) TWI645681B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI835424B (zh) * 2022-11-24 2024-03-11 瑞昱半導體股份有限公司 管線式類比數位轉換器及其校正方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210091778A1 (en) * 2019-09-19 2021-03-25 Texas Instruments Incorporated Switched Capacitor Slew Boost Technique
CN116015303A (zh) * 2021-10-22 2023-04-25 深圳市中兴微电子技术有限公司 模数转换方法、模数转换器、基站

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574457A (en) * 1995-06-12 1996-11-12 Motorola, Inc. Switched capacitor gain stage
US7009549B1 (en) * 2004-12-30 2006-03-07 Texas Instruments Incorporated Switched-capacitor circuit with scaled reference voltage
US7088273B1 (en) * 2005-05-30 2006-08-08 Texas Instruments Incorporated Reducing noise in switched capacitor amplifier circuit
US7199654B1 (en) * 2005-06-17 2007-04-03 Ess Technology, Inc. Multi-stage amplifier with switching circuitry
US7307572B2 (en) * 2005-06-15 2007-12-11 Freescale Semiconductor, Inc. Programmable dual input switched-capacitor gain stage

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4555668A (en) * 1983-10-14 1985-11-26 American Microsystems, Inc. Gain amplifier
US6011433A (en) * 1998-10-22 2000-01-04 Pmc-Sierra Ltd. Generalized procedure for the calibration of switched capacitor gain stages
US6362770B1 (en) * 2000-09-12 2002-03-26 Motorola, Inc. Dual input switched capacitor gain stage
US7161516B2 (en) * 2003-07-22 2007-01-09 Maxim Integrated Products, Inc. Layout of dummy and active cells forming capacitor array in integrated circuit
US6879277B1 (en) * 2003-10-09 2005-04-12 Texas Instruments Incorporated Differential pipelined analog to digital converter with successive approximation register subconverter stages
TWI313101B (en) * 2006-03-24 2009-08-01 Sunplus Technology Co Ltd Op driver with the function of canceling op offset
JP4445995B2 (ja) 2007-12-10 2010-04-07 株式会社半導体理工学研究センター パイプライン型ａ／ｄ変換装置
JP5358829B2 (ja) * 2009-10-28 2013-12-04 ルネサスエレクトロニクス株式会社 Δς型ａ／ｄ変換器
US7969204B1 (en) 2009-12-21 2011-06-28 Himax Media Solutions, Inc. Sample hold circuit and method thereof for eliminating offset voltage of analog signal
JP5818170B2 (ja) * 2011-02-18 2015-11-18 国立大学法人静岡大学 Ａ／ｄ変換器、イメージセンサデバイス及びアナログ信号からディジタル信号を生成する方法
EP2798825B1 (en) * 2011-12-30 2016-02-24 GN Netcom A/S Transferring of audio routing in a premises distribution network
US9748964B1 (en) * 2016-11-29 2017-08-29 Nxp Usa, Inc. Multi-channel analog to digital converter
US10069507B1 (en) * 2018-04-06 2018-09-04 Nxp Usa, Inc. Mismatch and reference common-mode offset insensitive single-ended switched capacitor gain stage

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574457A (en) * 1995-06-12 1996-11-12 Motorola, Inc. Switched capacitor gain stage
US7009549B1 (en) * 2004-12-30 2006-03-07 Texas Instruments Incorporated Switched-capacitor circuit with scaled reference voltage
US7088273B1 (en) * 2005-05-30 2006-08-08 Texas Instruments Incorporated Reducing noise in switched capacitor amplifier circuit
US7307572B2 (en) * 2005-06-15 2007-12-11 Freescale Semiconductor, Inc. Programmable dual input switched-capacitor gain stage
US7199654B1 (en) * 2005-06-17 2007-04-03 Ess Technology, Inc. Multi-stage amplifier with switching circuitry

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI835424B (zh) * 2022-11-24 2024-03-11 瑞昱半導體股份有限公司 管線式類比數位轉換器及其校正方法

Also Published As

Publication number Publication date
US10536160B2 (en) 2020-01-14
US20190123757A1 (en) 2019-04-25
TW201918032A (zh) 2019-05-01

Similar Documents

Publication Publication Date Title
US6653966B1 (en) Subranging analog to digital converter with multi-phase clock timing
US7307572B2 (en) Programmable dual input switched-capacitor gain stage
TWI638529B (zh) 可彈性切換候選電容的運算放大器
US8947286B2 (en) Analog/digital converter
US9219489B2 (en) Successive approximation register analog-to-digital converter
CN104485957B (zh) 流水线模数转换器
CN104348486B (zh) 一种带冗余位单级折叠内插流水线型模数转换器
CN101931410B (zh) 用于管线模拟数字转换器的1-位单元电路
TWI645681B (zh) 運算放大器可供不同電路級共用的管線式類比數位轉換器
TWI645682B (zh) 可彈性切換候選電容的取樣保持放大器
CN107070450A (zh) 基于电荷域信号处理的多通道dac相位误差校准电路
US20120112948A1 (en) Compact sar adc
CN104716961A (zh) 逐步逼近式模拟数字转换器
CN102751988A (zh) 模拟数字转换器和信号处理系统
CN109728813B (zh) 可弹性切换候选电容的取样保持放大器
CN109728814B (zh) 可弹性切换候选电容的运算放大器
US6972707B1 (en) Sub-ranging pipelined charge-domain analog-to-digital converter with improved resolution and reduced power consumption
CN109728817B (zh) 流水线式模拟数字转换器
KR101141551B1 (ko) 파이프라인 아날로그-디지털 변환기
US7015854B2 (en) Charge-domain A/D converter employing multiple pipelines for improved precision
CN101277115A (zh) 运放共享乘法数字模拟转换电路及其应用
CN101977056B (zh) 适用于普通cmos工艺的电荷传输电路及电荷传输控制开关
KR20120039466A (ko) 아날로그 디지털 변환기 및 신호 처리 시스템
JP4166168B2 (ja) アナログデジタル変換器
TW202504256A (zh) 切換電容電路與包含其的管線式類比數位轉換器