TW202504256A - 切換電容電路與包含其的管線式類比數位轉換器 - Google Patents
切換電容電路與包含其的管線式類比數位轉換器 Download PDFInfo
- Publication number
- TW202504256A TW202504256A TW112124525A TW112124525A TW202504256A TW 202504256 A TW202504256 A TW 202504256A TW 112124525 A TW112124525 A TW 112124525A TW 112124525 A TW112124525 A TW 112124525A TW 202504256 A TW202504256 A TW 202504256A
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- preset
- input voltage
- circuit
- input
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
- H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
- H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Analogue/Digital Conversion (AREA)
- Dc-Dc Converters (AREA)
Abstract
一種切換電容電路包含取樣電容陣列、控制電路以及電荷轉移電路。取樣電容陣列用於在取樣階段取樣輸入電壓。控制電路用於依據輸入電壓決定預置電壓的大小,且用於在預置階段,依據輸入電壓的大小調整取樣電容陣列取樣的輸入電壓,以產生調整後電壓。電荷轉移電路並用於在電荷轉移階段放大調整後電壓以在輸出端產生輸出電壓。電荷轉移電路還用於在預置階段將預置電壓提供至輸出端。
Description
本揭示文件有關一種切換電容電路與包含其的管線式類比數位轉換器,尤指一種能調整預置電壓的切換電容電路與包含其的管線式類比數位轉換器。
切換電容電路的運作可粗略地區分為取樣階段與電荷轉移階段。在取樣階段,切換電容電路會利用電容儲存輸入電壓與共同電壓的差值。接著,在電荷轉移階段,切換電容電路會依據取樣結果,利用電荷泵在輸出端產生相應的輸出電壓。在電荷轉移階段之前,預置電壓會被用於重置輸出端,以清除前次操作之輸出電壓。在習知做法中,預置電壓具有固定大小。然而,固定的預置電壓與輸出電壓的目標值之間可能具有較大差距,使得電荷泵需使用較長的時間將輸出電壓調整至目標值,進而限制了切換電容電路的操作速度。
本揭示文件提供一種切換電容電路,其包含第一取樣電容陣列、控制電路以及電荷轉移電路。第一取樣電容陣列用於在取樣階段取樣第一輸入電壓。控制電路用於依據第一輸入電壓決定第一預置電壓的大小,且用於在預置階段,依據第一輸入電壓的大小調整第一取樣電容陣列取樣的第一輸入電壓,以產生第一調整後電壓。電荷轉移電路用於在電荷轉移階段放大第一調整後電壓以在第一輸出端產生第一輸出電壓。電荷轉移電路還用於在預置階段將第一預置電壓提供到第一輸出端。
本揭示文件提供一種切換電容電路,其包含第一取樣電容陣列、控制電路以及電荷轉移電路。第一取樣電容陣列用於在取樣階段取樣第一輸入電壓。控制電路用於依據第一輸入電壓與多個電壓閾值的關係,決定第一參考電壓與第一預置電壓的大小,並用於在預置階段將第一參考電壓耦合到第一取樣電容陣列取樣的第一輸入電壓,以產生第一調整後電壓。電荷轉移電路用於在電荷轉移階段放大第一調整後電壓以在第一輸出端產生第一輸出電壓。電荷轉移電路還用於在預置階段將第一預置電壓提供到第一輸出端。
本揭示文件提供一種管線式類比數位轉換器,其包含多個轉換器電路系統。每個轉換器電路系統包含第一取樣電容陣列、控制電路以及電荷轉移電路。第一取樣電容陣列用於在取樣階段取樣第一輸入電壓。控制電路用於依據第一輸入電壓決定第一預置電壓的大小,且用於在預置階段,依據第一輸入電壓的大小調整第一取樣電容陣列取樣的第一輸入電壓,以產生第一調整後電壓。電荷轉移電路用於在電荷轉移階段放大第一調整後電壓以在第一輸出端產生第一輸出電壓。電荷轉移電路還用於在預置階段將第一預置電壓提供到第一輸出端。
上述的切換電容電路與管線式類比數位轉換器的優點之一,在於具有高操作速度。
以下將配合相關圖式來說明本揭示文件的實施例。在圖式中,相同的標號表示相同或類似的元件或方法流程。
第1圖為依據本揭示文件一實施例的切換電容電路100簡化後的功能方塊圖。在一些實施例中,切換電容電路100可以作為管線式類比數位轉換器(pipelined ADC)的多個階段(stage)的其中之一。切換電容電路100包含多個取樣電容陣列110a~110b、控制電路120以及電荷轉移電路130。切換電容電路100用於將差動輸入電壓VIP和VIN調整為振幅較小的調整後電壓VDP和VDN,並用於將調整後電壓VDP和VDN放大為差動輸出電壓VOP和VON,以避免後級電路(例如,管線式類比數位轉換器的下一階段)產生動態失真。
取樣電容陣列110a用於在取樣階段取樣輸入端INP的輸入電壓VIP。在一些實施例中,取樣電容陣列110a包含電容C1~C2,其中電容C1~C2的第一端各自透過一開關耦接於輸入端INP,且電容C1~C2的第二端耦接於電荷轉移電路130。取樣電容陣列110b用於在取樣階段取樣輸入端INN的輸入電壓VIN。在一些實施例中,取樣電容陣列110b包含電容C3~C4,其中電容C3~C4的第一端各自透過一開關耦接於輸入端INN,且電容C3~C4的第二端耦接於電荷轉移電路130。
在一些實施例中,控制電路120包含類比數位轉換器122和解碼器124。類比數位轉換器122耦接於輸入端INP和INN,用於依據輸入電壓VIP和VIN產生數位碼Bi。解碼器124耦接於類比數位轉換器122,用於依據數位碼Bi產生參考電壓VREP和VREN。參考電壓VREP和VREN分別用於耦合到取樣電容陣列110a和110b,以調整取樣電容陣列110a和110b取樣的輸入電壓VIP和VIN,進而產生調整後電壓VDP和VDN。在一些實施例中,解碼器124包含數位類比轉換器。
電荷轉移電路130包含比較器132、電荷泵134a~134b以及回授路徑136a~136b。比較器132用於比較調整後電壓VDP和VDN,以產生控制訊號E1和E2。電荷泵134a由控制訊號E1控制,且用於在輸出端OUP產生輸出電壓VOP。電荷泵134b由控制訊號E2控制,且用於在輸出端OUN產生輸出電壓VON。具體而言,比較器132的第一輸入端(例如非反相輸入端)耦接於電容C1~C2的第二端,以接收調整後電壓VDP。比較器132的第二輸入端(例如反相輸入端)耦接於電容C3~C4的第二端,以接收調整後電壓VDN。比較器132用於依據(比較)調整後電壓VDP和VDN產生控制訊號E1和E2,以使用控制訊號E1和E2分別控制電荷泵134a~134b。例如,當調整後電壓VDP和VDN不同,比較器132使用控制訊號E1和E2致能電荷泵134a~134b。又例如,當調整後電壓VDP和VDN相同,比較器132使用控制訊號E1和E2禁能電荷泵134a~134b。
致能之電荷泵134a~134b用於分別對輸出端OUP和OUN充電或放電,以在輸出端OUP和OUN分別產生輸出電壓VOP和VON。
第2圖為依據本揭示文件一實施例的切換電容電路100的波形示意圖。在本揭示文件中,訊號的致能準位與禁能準位分別用於導通與關斷對應的開關。首先,在取樣階段中,切換訊號Φ1為致能準位,切換訊號Φ2、預置訊號P以及控制訊號E1~E2為禁能準位。電容C1~C2的第一端連接至輸入端INP以接收(取樣)輸入電壓VIP。電容C3~C4的第一端連接至輸入端INN以接收(取樣)輸入電壓VIN。另外,電容C1~C4的第二端、比較器132的第一輸入端以及比較器132的第二輸入端皆接收共同電壓Vcm。
在轉換階段中,切換訊號Φ1~Φ2、預置訊號P以及控制訊號E1~E2皆為禁能準位。控制電路120的解碼器124會依據輸入電壓VIN和VIP,決定參考電壓VREP和VREN的大小以及預置電壓VN和VP的大小,其中預置電壓VN和VP用於在後續的操作中重置輸出端OUP和OUN。
請一併參考第3圖,其中第3圖為依據本揭示文件一實施例的切換電容電路100的輸入輸出特性示意圖。第3圖的縱軸為輸出電壓VOP減去輸出電壓VON得到的差值,橫軸為輸入電壓VIP減去輸入電壓VIN得到的差值(以下簡稱為「輸入電壓差Vdif」)。在一些實施例中,類比數位轉換器122包含多個比較器(未繪示),這些比較器分別對應於第3圖中的多個電壓閾值T1~T13,其中電壓閾值T1~T13由小至大依序排列。電壓閾值T1~T13定義了多個電壓範圍A1~A14。電壓閾值T1~T13的數量僅為示例,本揭示文件不以此為限。
類比數位轉換器122用於使用多個比較器,將輸入電壓差Vdif與電壓閾值T1~T13進行比較。因此,類比數位轉換器122可以自電壓範圍A1~A14中判斷包含輸入電壓差Vdif的電壓範圍,並輸出代表該電壓範圍的數位碼Bi。例如,當輸入電壓差Vdif位於電壓範圍A1中時,類比數位轉換器122輸出的數位碼Bi為0001;當輸入電壓差Vdif位於電壓範圍A2中時,類比數位轉換器122輸出的數位碼Bi為0010,依此類推。
當輸入電壓差Vdif位於以奇數標示的電壓範圍中時(例如電壓範圍A1、A3等),代表後述的電荷轉移階段結束後,輸出電壓VOP小於輸出電壓VON。例如,輸出電壓VOP小於共同電壓Vcm(例如0.5V),且輸出電壓VON大於或等於共同電壓Vcm。在此情況下,解碼器124會依據數位碼Bi,將預置電壓VP設定為小於預置電壓VN。
另一方面,當輸入電壓差Vdif位於以偶數標示的電壓範圍中時(例如電壓範圍A2、A4等),代表後述的電荷轉移階段結束後,輸出電壓VOP大於輸出電壓VON。例如,輸出電壓VOP大於或等於共同電壓Vcm,且輸出電壓VON小於共同電壓Vcm。在此情況下,解碼器124會依據數位碼Bi,將預置電壓VP設定為大於預置電壓VN。
換言之,當輸入電壓差Vdif位於電壓範圍A1~A14的第M個電壓範圍中時,解碼器124會將預置電壓VP設定為小於(或大於)預置電壓VN。當輸入電壓差Vdif位於電壓範圍A1~A14的第M+1個電壓範圍中時,解碼器124會將預置電壓VP設定為大於(或小於)預置電壓VN,其中M為一正整數。
又換言之,當輸入電壓差Vdif相鄰於電壓閾值T1~T13的第J個電壓閾值(例如第1個電壓閾值T1),且小於所述第J個電壓閾值時,解碼器124將預置電壓VP設定為小於預置電壓VN,其中J為奇數。當輸入電壓差Vdif相鄰於所述第J個電壓閾值,且大於或等於所述第J個電壓閾值時,解碼器124將預置電壓VP設定為大於預置電壓VN。
總而言之,解碼器124用於依據數位碼Bi判斷輸入電壓差Vdif位於電壓範圍A1~A14中的何者,並依據判斷結果決定預置電壓VN和VP的大小。並且,預置電壓VN反相於預置電壓VP,亦即當其中一者為高電壓時,另一者為低電壓。
另外,解碼器124用於依據數位碼Bi判斷輸入電壓差Vdif位於電壓範圍B1~B7中的何者,並依據判斷結果決定參考電壓VREP和VREN的大小。電壓範圍B1由電壓範圍A1和A2組成;電壓範圍B2由電壓範圍A3和A4組成,依此類推。
在一些實施例中,參考電壓VREP和VREN、輸入電壓差Vdif以及電壓範圍B1~B7之間的關係,如下方表格1所示。
表格1
| 電壓範圍 | 參考電壓VREP | 參考電壓VREN |
| B1 | 0V | 1V |
| B2 | 0V | (2/3)V |
| B3 | 0V | (1/3)V |
| B4 | 0 V | 0 V |
| B5 | (1/3)V | 0V |
| B6 | (2/3)V | 0V |
| B7 | 1V | 0V |
接著,在預置階段中,切換訊號Φ2、預置訊號P以及控制訊號E1~E2為致能準位,切換訊號Φ1為禁能準位。控制電路120用於輸出與輸入電壓VIP的大小相關的參考電壓VREP到取樣電容陣列110a,以依據輸入電壓VIP的大小調整取樣電容陣列110a取樣的輸入電壓VIP,進而產生調整後電壓VDP。控制電路120並用於輸出與輸入電壓VIN的大小相關的參考電壓VREN到取樣電容陣列110b,以依據輸入電壓VIN的大小調整取樣電容陣列110b取樣的輸入電壓VIN,進而產生調整後電壓VDN。
詳細而言,在預置階段,比較器132與輸出端OUP和OUN形成封閉迴路,控制電路120將參考電壓VREP和VREN經由開關,分別耦合到電容C2的第一端與電容C4的第一端(亦即,耦合到取樣電容陣列110a取樣的輸入電壓VIP,以及耦合到取樣電容陣列110b取樣的輸入電壓VIN)。藉此,電容C1和C2取樣的輸入電壓VIP被調整為調整後電壓VDP,且電容C3和C4取樣的輸入電壓VIN被調整為調整後電壓VDN。另外,電荷轉移電路130用於在預置階段中將預置電壓VP和VN分別傳遞到輸出端OUP和OUN。
在電荷轉移階段中,切換訊號Φ2和控制訊號E1~E2為致能準位,切換訊號Φ1和預置訊號P為禁能準位。比較器132用於比較調整後電壓VDP與VDN,並依據比較結果控制電荷泵134a~134b。如前所述,當參考電壓VREP和VREN不同時,比較器132會致能電荷泵134a~134b。當參考電壓VREP和VREN相同時,比較器132會禁能電荷泵134a~134b。
值得一提的是,解碼器124用於依據數位碼Bi(亦即依據輸入電壓VIP與VIN,或者依據輸入電壓VIP與VIN的輸入電壓差Vdif),將電荷泵134a~134b的其中一者設置為電流源,並將另一者設置為電流槽(current sink)。在本揭示文件的實施例中,電流源可以對輸出端充電以提高輸出端的電壓,且電流槽可以將輸出端放電以降低輸出端的電壓。當預置電壓VP大於預置電壓VN時(亦即當輸出電壓VOP大於輸出電壓VON),電荷泵134a為電流槽且電荷泵134b為電流源。另一方面,當預置電壓VP小於預置電壓VN時(亦即當輸出電壓VOP小於輸出電壓VON),電荷泵134a為電流源且電荷泵134b為電流槽。因此,在電荷轉移階段中,藉由比較器132、電荷泵134a以及電荷泵134b的互相配合運作,電荷轉移電路130用於放大調整後電壓VDP與VDN,以在輸出端OUP與OUN產生輸出電壓VOP與VON。
總而言之,在取樣階段,取樣電容陣列110a~110b用於分別取樣輸入電壓VIP和VIN。在轉換階段,控制電路120用於依據輸入電壓VIN和VIP(例如,依據輸入電壓VIN和VIP的輸入電壓差Vdif)決定參考電壓VREP、參考電壓VREN、預置電壓VP以及預置電壓VN的大小。詳言之,在轉換階段,控制電路120用於依據輸入電壓VIP和VIN與第3圖的電壓閾值T1~T13的關係(例如,將輸入電壓VIN和VIP的輸入電壓差Vdif與電壓閾值T1~T13進行比較),決定參考電壓VREP、參考電壓VREN、預置電壓VP以及預置電壓VN的大小。
在預置階段,控制電路120用於依據輸入電壓VIP的大小,調整取樣電容陣列110a取樣的輸入電壓VIP以產生調整後電壓VDP,且用於依據輸入電壓VIN的大小,調整取樣電容陣列110b取樣的輸入電壓VIN以產生調整後電壓VDN。詳言之,控制電路120用於將參考電壓VREP耦合到取樣電容陣列110a取樣的輸入電壓VIP,以產生調整後電壓VDP,且控制電路120用於將參考電壓VREN耦合到取樣電容陣列110b取樣的輸入電壓VIN,以產生調整後電壓VDN。
另外,電荷轉移電路130會在預置階段將預置電壓VP和VN分別提供到輸出端OUP和OUN,其中預置電壓VP反相於預置電壓VN。電荷轉移電路130還會在電荷轉移階段放大調整後電壓VDP與VDN,以在輸出端OUP與OUN產生輸出電壓VOP與VON。
以下將以第4圖說明切換電容電路100之運作範例。第4圖為依據本揭示文件一實施例的切換電容電路100的波形示意圖。在第4圖的實施例中,於電荷轉移階段結束後,輸出電壓VOP會小於輸出電壓VON。
於預置階段,輸出端OUP(即輸出電壓VOP)被設為較低的預置電壓VP(例如0V),且輸出端OUN(即輸出電壓VON)被設為較高的預置電壓VN(例如1V),其中輸出電壓VOP和VON分別透過電容C1和C3耦合到調整後電壓VDP和VDN。接著,在電荷轉移階段,電荷泵134a對輸出端OUP充電,且電荷泵134b對輸出端OUN放電,以提升輸出電壓VOP且降低輸出電壓VON,直到調整後電壓VDP和VDN相等。
由上述可知,切換電容電路100可依據其輸入輸出特性,判斷輸出電壓VOP和VON之電壓區間,並對應地調整預置電壓VP和VN的大小。因此,輸出電壓VOP和VON在電荷轉移階段中可快速達到目標值,進而使切換電容電路100具有高操作速度。
接著請參考第5圖,第5圖為依據本揭示文件另一實施例的切換電容電路的波形示意圖。相較於第4圖的實施例,在第5圖的實施例中,於電荷轉移階段結束後,輸出電壓VOP同樣會小於輸出電壓VON,但預置電壓VP和VN分別為固定的高電壓(例如1V)與低電壓(例如0V)。因此,輸出電壓VOP和VON需花費較長時間到達目標值,如此將降低切換電容電路的操作速度。
第6圖為依據本揭示文件一實施例的切換電容電路600簡化後的功能方塊圖。切換電容電路600包含取樣電容陣列610、控制電路620以及電荷轉移電路630。取樣電容陣列610相似於第1圖的取樣電容陣列110a,為簡潔起見,在此不重複贅述。控制電路620包含類比數位轉換器622與解碼器624。類比數位轉換器622耦接於輸入端INP,用於依據輸入電壓VIP產生數位碼Bi。解碼器624耦接於類比數位轉換器122,用於依據數位碼Bi產生參考電壓VREP。參考電壓VREP用於耦合到取樣電容陣列610,進而產生調整後電壓VDP。
電荷轉移電路630包含比較器632、電荷泵634以及回授路徑636。比較器632的第一輸入端(例如非反相輸入端)耦接於電容C1~C2的第二端,以接收調整後電壓VDP。比較器632的第二輸入端(例如反相輸入端)用於接收共同電壓Vcm。比較器632用於依據調整後電壓VDP和共同電壓Vcm產生控制訊號E1,以使用控制訊號E1控制電荷泵634。例如,當調整後電壓VDP和共同電壓Vcm不同時,比較器632使用控制訊號E1致能電荷泵634。又例如,當調整後電壓VDP和共同電壓Vcm相同時,比較器632使用控制訊號E1禁能電荷泵634。回授路徑636相似於第1圖的回授路徑136a,為簡潔起見,在此不重複贅述。
請一併參考第7圖,其中第7圖為依據本揭示文件一實施例的切換電容電路600的輸入輸出特性示意圖。第7圖相似於第3圖,差異在於第7圖的縱軸與橫軸分別為輸出電壓VOP與輸入電壓VIP。類比數位轉換器622用於使用多個比較器,將輸入電壓VIP與多個電壓閾值T1~T13進行比較。藉此,類比數位轉換器622可以自電壓範圍A1~A14中判斷包含輸入電壓VIP的電壓範圍,並輸出代表該電壓範圍的數位碼Bi。
解碼器624用於依據數位碼Bi判斷輸入電壓VIP位於電壓範圍A1~A14中的何者,並依據判斷結果決定預置電壓VP的大小。當輸入電壓VIP位於以奇數標示的電壓範圍中時(例如電壓範圍A1、A3等),解碼器624會依據數位碼Bi將預置電壓VP設定為小於共同電壓Vcm。另一方面,當輸入電壓VIP位於以偶數標示的電壓範圍中時(例如電壓範圍A2、A4等),解碼器624會依據數位碼Bi將預置電壓VP設定為大於共同電壓Vcm。
換言之,當輸入電壓VIP位於電壓範圍A1~A14的第M個電壓範圍中時,解碼器624會將預置電壓VP設定為小於(或大於)共同電壓Vcm,當輸入電壓VIP位於電壓範圍A1~A14的第M+1個電壓範圍中時,解碼器624會將預置電壓VP設定為大於(或小於)共同電壓Vcm,其中M為一正整數。
又換言之,當輸入電壓VIP相鄰於電壓閾值T1~T13的第J個電壓閾值(例如第1個電壓閾值T1),且小於所述第J個電壓閾值時,解碼器624將預置電壓VP設定為小於共同電壓Vcm,其中J為奇數。當輸入電壓VIP相鄰於所述第J個電壓閾值,且大於或等於所述第J個電壓閾值時,解碼器624將預置電壓VP設定為大於共同電壓Vcm。
控制電路620與電荷轉移電路630的其餘運作方式與優點,分別相似於第1圖的控制電路120與電荷轉移電路130,為簡潔起見,在此不重複贅述。
總而言之,在取樣階段,取樣電容陣列610用於在取樣階段取樣輸入電壓VIP。在轉換階段,控制電路620用於依據輸入電壓VIP決定預置電壓VP的大小。舉例來說,在轉換階段,控制電路620用於依據輸入電壓VIP與第7圖的電壓閾值T1~T13的關係(例如,將輸入電壓VIP與電壓閾值T1~T13進行比較),決定參考電壓VREP及預置電壓VP的大小。
在預置階段,控制電路620用於依據輸入電壓VIP的大小,調整取樣電容陣列610取樣的輸入電壓VIP以產生調整後電壓VDP。舉例來說,控制電路620用於將參考電壓VREP耦合到取樣電容陣列610取樣的輸入電壓VIP,以產生調整後電壓VDP。
另外,電荷轉移電路630會在預置階段將預置電壓VP提供到輸出端OUP。電荷轉移電路130還會在電荷轉移階段放大調整後電壓VDP,以在輸出端OUP產生輸出電壓VOP。
第8圖為依據本揭示文件一實施例的管線式類比數位轉換器800簡化後的功能方塊圖。管線式類比數位轉換器800包含取樣保持電路810、多個轉換器電路系統820[1]~820[3]、時脈產生器830以及數位校正電路840。取樣保持電路810用於取樣輸入訊號Vinput。
轉換器電路系統820[1]~820[3]用於依序將前一級之輸出分別轉換為多個數位碼Bi[1]~Bi[3],其中轉換器電路系統820[1]用於轉換取樣保持電路810對於輸入訊號Vinput的取樣結果。轉換器電路系統820[1]~820[3]的數量僅為示例,本揭示文件不以此為限。
時脈產生器830用以產生多個時脈訊號給取樣保持電路810和轉換器電路系統820[1]~820[3],以使取樣保持電路810和轉換器電路系統820[1]~820[3]依據時脈訊號執行上述運作。數位校正電路840用於組合數位碼Bi [1]~ Bi [3]以產生數位碼DOUT。在一些實施中,數位校正電路840還用於校正轉換器電路系統820[1]~820[3]的偏移誤差及/或增益誤差。
在一些實施例中,轉換器電路系統820[1]~820[3]的每一者可由第1圖的切換電容電路100來實現。例如,切換電容電路100的輸出電壓,可做為下一級轉換器電路系統的輸入電壓,且切換電容電路100產生的數位碼Bi,可做為數位碼Bi[1]~Bi[3]中的對應一者。在另一些實施例中,轉換器電路系統820[1]~820[3]的每一者可由第6圖的切換電容電路600來實現。因此,管線式類比數位轉換器800也具有操作速度快的優點。
在說明書及申請專利範圍中使用了某些詞彙來指稱特定的元件。然而,所屬技術領域中具有通常知識者應可理解,同樣的元件可能會用不同的名詞來稱呼。說明書及申請專利範圍並不以名稱的差異做為區分元件的方式,而是以元件在功能上的差異來做為區分的基準。在說明書及申請專利範圍所提及的「包含」為開放式的用語,故應解釋成「包含但不限定於」。另外,「耦接」在此包含任何直接及間接的連接手段。因此,若文中描述第一元件耦接於第二元件,則代表第一元件可通過電性連接或無線傳輸、光學傳輸等訊號連接方式而直接地連接於第二元件,或者通過其他元件或連接手段間接地電性或訊號連接至該第二元件。
在此所使用的「及/或」的描述方式,包含所列舉的其中之一或多個項目的任意組合。另外,除非說明書中特別指明,否則任何單數格的用語都同時包含複數格的涵義。
以上僅為本揭示文件的較佳實施例,在不脫離本揭示文件的範圍或精神的情況下,可以對本揭示文件進行各種修飾和均等變化。綜上所述,凡在以下請求項的範圍內對於本揭示文件所做的修飾以及均等變化,皆為本揭示文件所涵蓋的範圍。
100,600:切換電容電路
110a,110b,610:取樣電容陣列
120,620:控制電路
122,622:類比數位轉換器
124,624:解碼器
130,630:電荷轉移電路
132,632:比較器
134a,134b,634:電荷泵
136a,136b,636:回授路徑
800:管線式類比數位轉換器
810:取樣保持電路
820[1]~820[3]:轉換器電路系統
830:時脈產生器
840:數位校正電路
Bi,Bi[1]~Bi[3],DOUT:數位碼
C1~C4:電容
INN,INP:輸入端
OUP,OUN:輸出端
T1~T13:電壓閾值
A1~A14:電壓範圍
B1~B7:電壓範圍
Vinput:輸入訊號
VIP,VIN:輸入電壓
VOP,VON:輸出電壓
VREP,VREN:參考電壓
VDP,VDN:調整後電壓
Vcm:共同電壓
VP,VN:預置電壓
Vdif:輸入電壓差
Φ1,Φ2:切換訊號
P:預置訊號
E1,E2:控制訊號
第1圖為依據本揭示文件一實施例的切換電容電路簡化後的功能方塊圖。
第2圖為依據本揭示文件一實施例的切換電容電路的波形示意圖。
第3圖為依據本揭示文件一實施例的切換電容電路的輸入輸出特性示意圖。
第4圖為依據本揭示文件一實施例的切換電容電路的波形示意圖。
第5圖為依據本揭示文件另一實施例的切換電容電路的波形示意圖。
第6圖為依據本揭示文件一實施例的切換電容電路簡化後的功能方塊圖。
第7圖為依據本揭示文件一實施例的切換電容電路的輸入輸出特性示意圖。
第8圖為依據本揭示文件一實施例的管線式類比數位轉換器簡化後的功能方塊圖。
100:切換電容電路
110a,110b:取樣電容陣列
120:控制電路
122:類比數位轉換器
124:解碼器
130:電荷轉移電路
132:比較器
134a,134b:電荷泵
136a,136b:回授路徑
Bi:數位碼
C1~C4:電容
INN,INP:輸入端
OUP,OUN:輸出端
VIP,VIN:輸入電壓
VOP,VON:輸出電壓
VREP,VREN:參考電壓
VDP,VDN:調整後電壓
Vcm:共同電壓
VP,VN:預置電壓
Φ1,Φ2:切換訊號
P:預置訊號
E1,E2:控制訊號
Claims (10)
- 一種切換電容電路,包含: 一第一取樣電容陣列,用於在一取樣階段取樣一第一輸入電壓; 一控制電路,用於依據該第一輸入電壓決定一第一預置電壓的大小,且用於在一預置階段,依據該第一輸入電壓的大小調整該第一取樣電容陣列取樣的該第一輸入電壓,以產生一第一調整後電壓;以及 一電荷轉移電路,用於在一電荷轉移階段放大該第一調整後電壓以在一第一輸出端產生一第一輸出電壓,且用於在該預置階段將該第一預置電壓提供到該第一輸出端。
- 如請求項1所述之切換電容電路,還包含: 一第二取樣電容陣列,用於在該取樣階段取樣一第二輸入電壓, 其中該控制電路用於依據該第一輸入電壓和該第二輸入電壓的一輸入電壓差決定該第一預置電壓的該大小和一第二預置電壓的大小,且用於在該預置階段,依據該第二輸入電壓的大小調整該第二取樣電容陣列取樣的該第二輸入電壓,以產生一第二調整後電壓, 其中該電荷轉移電路用於在該電荷轉移階段放大該第二調整後電壓以在一第二輸出端產生一第二輸出電壓,且用於在該預置階段將該第二預置電壓提供到該第二輸出端, 其中該第一預置電壓反相於該第二預置電壓。
- 如請求項2所述之切換電容電路,其中,該控制電路包含: 一類比數位轉換器,用於將該輸入電壓差與多個電壓閾值進行比較,以自多個電壓範圍中判斷包含該輸入電壓差的一第一電壓範圍,並用於輸出對應於該第一電壓範圍的一第一數位碼,其中該多個電壓範圍由小至大依序排列的該多個電壓閾值所定義;以及 一解碼器,用於依據該第一數位碼決定該第一預置電壓與該第二預置電壓的該大小。
- 如請求項3所述之切換電容電路,其中,當該輸入電壓差位於該多個電壓範圍的一第M個電壓範圍中時,該解碼器用於將該第一預置電壓設為小於該第二預置電壓,其中M為一正整數;以及 當該輸入電壓差位於該多個電壓範圍的一第M+1個電壓範圍中時,該解碼器用於將該第一預置電壓設為大於該第二預置電壓。
- 如請求項2所述之切換電容電路,其中,該電荷轉移電路包含: 一比較器,用於比較該第一調整後電壓與該第二調整後電壓以產生一第一控制訊號與一第二控制訊號; 一第一電荷泵,由該第一控制訊號控制,且用於在該第一輸出端產生該第一輸出電壓;以及 一第二電荷泵,由該第二控制訊號控制,且用於在該第二輸出端產生該第二輸出電壓, 其中該控制電路用於依據該輸入電壓差,將該第一電荷泵設置為一電流源與一電流槽(current sink)中的一者,並將該第二電荷泵設置為該電流源與該電流槽中的另一者。
- 一種切換電容電路,包含: 一第一取樣電容陣列,用於在一取樣階段取樣一第一輸入電壓; 一控制電路,用於依據該第一輸入電壓與多個電壓閾值的關係,決定一第一參考電壓與一第一預置電壓的大小,並用於在一預置階段將該第一參考電壓耦合到該第一取樣電容陣列取樣的該第一輸入電壓,以產生一第一調整後電壓;以及 一電荷轉移電路,用於在一電荷轉移階段放大該第一調整後電壓以在一第一輸出端產生一第一輸出電壓,且用於在該預置階段將該第一預置電壓提供到該第一輸出端。
- 如請求項6所述之切換電容電路,還包含: 一第二取樣電容陣列,用於在該取樣階段取樣一第二輸入電壓, 其中該控制電路用於將該第一輸入電壓及該第二輸入電壓的一輸入電壓差與該多個電壓閾值進行比較,以決定該第一參考電壓、該第一預置電壓、一第二參考電壓以及一第二預置電壓的大小,且用於在該預置階段將該第二參考電壓耦合到該第二取樣電容陣列取樣的該第二輸入電壓,以產生一第二調整後電壓, 其中該電荷轉移電路用於在該電荷轉移階段放大該第二調整後電壓以在一第二輸出端產生一第二輸出電壓,且用於在該預置階段將該第二預置電壓提供到該第二輸出端, 其中該第一預置電壓反相於該第二預置電壓。
- 如請求項7所述之切換電容電路,其中在該多個電壓閾值由小至大依序排列的情況下,當該輸入電壓差相鄰於該多個電壓閾值的一第J個電壓閾值,且小於該第J個電壓閾值時,該控制電路用於將該第一預置電壓設為小於該第二預置電壓,其中J為一奇數, 在該多個電壓閾值由小至大依序排列的情況下,當該輸入電壓差相鄰於該第J個電壓閾值,且大於或等於該第J個電壓閾值時,該控制電路用於將該第一預置電壓設為大於該第二預置電壓。
- 如請求項7所述之切換電容電路,其中,該電荷轉移電路包含: 一比較器,用於比較該第一調整後電壓與該第二調整後電壓以產生一第一控制訊號與一第二控制訊號; 一第一電荷泵,由該第一控制訊號控制,且用於在該第一輸出端產生該第一輸出電壓;以及 一第二電荷泵,由該第二控制訊號控制,且用於在該第二輸出端產生該第二輸出電壓, 其中該控制電路用於依據該第一輸入電壓與該第二輸入電壓,將該第一電荷泵設置為一電流源與一電流槽中的一者,並將該第二電荷泵設置為該電流源與該電流槽中的另一者。
- 一種管線式類比數位轉換器,包含多個轉換器電路系統,其中每個轉換器電路系統包含: 一第一取樣電容陣列,用於在一取樣階段取樣一第一輸入電壓; 一控制電路,用於依據該第一輸入電壓決定一第一預置電壓的大小,且用於在一預置階段,依據該第一輸入電壓的大小調整該第一取樣電容陣列取樣的該第一輸入電壓,以產生一第一調整後電壓;以及 一電荷轉移電路,用於在一電荷轉移階段放大該第一調整後電壓以在一第一輸出端產生一第一輸出電壓,且用於在該預置階段將該第一預置電壓提供到該第一輸出端。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112124525A TWI878942B (zh) | 2023-06-30 | 2023-06-30 | 切換電容電路與包含其的管線式類比數位轉換器 |
| US18/755,688 US20250007396A1 (en) | 2023-06-30 | 2024-06-27 | Switched-capacitor circuit and pipelined analog-to-digital convertor including the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112124525A TWI878942B (zh) | 2023-06-30 | 2023-06-30 | 切換電容電路與包含其的管線式類比數位轉換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202504256A true TW202504256A (zh) | 2025-01-16 |
| TWI878942B TWI878942B (zh) | 2025-04-01 |
Family
ID=94125478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW112124525A TWI878942B (zh) | 2023-06-30 | 2023-06-30 | 切換電容電路與包含其的管線式類比數位轉換器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20250007396A1 (zh) |
| TW (1) | TWI878942B (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004025827A2 (en) * | 2002-09-10 | 2004-03-25 | Wolfson Microelectronics Plc | Transconductance amplifiers |
| GB2393055B (en) * | 2002-09-10 | 2006-08-30 | Wolfson Ltd | Transconductance amplifiers |
| WO2006014500A2 (en) * | 2004-07-06 | 2006-02-09 | Kenet, Inc. | A charge comparator with low input offset |
| TW200629738A (en) * | 2004-10-12 | 2006-08-16 | Sony Corp | Sample hold circuit, and pipeline ad converter using the circuit |
| JP2015177374A (ja) * | 2014-03-14 | 2015-10-05 | 株式会社東芝 | Ad変換回路 |
-
2023
- 2023-06-30 TW TW112124525A patent/TWI878942B/zh active
-
2024
- 2024-06-27 US US18/755,688 patent/US20250007396A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| TWI878942B (zh) | 2025-04-01 |
| US20250007396A1 (en) | 2025-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4381993B2 (ja) | 校正可能なアナログ/デジタル変換器及び関連方法 | |
| US8581770B2 (en) | Zero-power sampling SAR ADC circuit and method | |
| US7307572B2 (en) | Programmable dual input switched-capacitor gain stage | |
| TWI459723B (zh) | 具電流不匹配校正功能之以零界交越偵測器為基礎的類比數位轉換器 | |
| US7319425B2 (en) | Comparator-based switched capacitor circuit for scaled semiconductor fabrication processes | |
| US8860600B1 (en) | Successive-approximation-register analog-to-digital converter for programmably amplifying amplitude of input signal and method thereof | |
| TWI698091B (zh) | 連續逼近式類比數位轉換器及其操作方法 | |
| US6229472B1 (en) | A/D converter | |
| CN102270988A (zh) | 共享运算跨导放大器流水线adc | |
| US10530381B2 (en) | Operational amplifier with switchable candidate capacitors | |
| CN106656183A (zh) | 流水线模数转换器输入共模误差前馈补偿电路 | |
| CN105811984B (zh) | 输入采样与转换电路 | |
| US6166595A (en) | Linearization technique for analog to digital converters | |
| US10425097B2 (en) | Sample-and-hold amplifier with switchable candidate capacitors | |
| US10536160B2 (en) | Pipelined analog-to-digital converter having operational amplifier shared by different circuit stages | |
| CN110401444B (zh) | 异步时钟adc电路的亚稳态的检测消除电路 | |
| TWI878942B (zh) | 切換電容電路與包含其的管線式類比數位轉換器 | |
| WO2020090434A1 (ja) | アナログ-デジタル変換器 | |
| TWI864853B (zh) | 切換電容電路與包含其的管線式類比數位轉換器 | |
| KR20180023261A (ko) | 오프셋 보정이 적용된 아날로그-디지털 데이터 변환기 및 보정방법 | |
| CN109428571B (zh) | 数据转换器及其阻抗匹配的控制方法 | |
| CN119276264A (zh) | 切换电容电路与包含其的管线式模拟数字转换器 | |
| CN109728813B (zh) | 可弹性切换候选电容的取样保持放大器 | |
| CN109728814B (zh) | 可弹性切换候选电容的运算放大器 | |
| TWI789153B (zh) | 具有快速追蹤機制的類比至數位轉換電路及方法 |