[go: up one dir, main page]

TWI641088B - 半導體封裝及其製造方法 - Google Patents

半導體封裝及其製造方法 Download PDF

Info

Publication number
TWI641088B
TWI641088B TW104115674A TW104115674A TWI641088B TW I641088 B TWI641088 B TW I641088B TW 104115674 A TW104115674 A TW 104115674A TW 104115674 A TW104115674 A TW 104115674A TW I641088 B TWI641088 B TW I641088B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
semiconductor package
semiconductor
support substrate
insulating layer
Prior art date
Application number
TW104115674A
Other languages
English (en)
Other versions
TW201601263A (zh
Inventor
Hirokazu Honda
本多広一
Shinji Watanabe
渡邉真司
Toshihiro Iwasaki
岩崎俊寬
Kiminori Ishido
石堂仁則
Koichiro Niwa
丹羽康一郎
Takeshi Miyakoshi
宮腰武
Sumikazu Hosoyamada
細山田澄和
Yoshikazu Kumagaya
熊谷欣一
Tomoshige Chikai
近井智哉
Shingo Nakamura
中村慎吾
Shotaro Sakumoto
作元祥太朗
Hiroaki Matsubara
松原寬明
Original Assignee
J-Devices Corporation
日商吉帝偉士股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by J-Devices Corporation, 日商吉帝偉士股份有限公司 filed Critical J-Devices Corporation
Publication of TW201601263A publication Critical patent/TW201601263A/zh
Application granted granted Critical
Publication of TWI641088B publication Critical patent/TWI641088B/zh

Links

Classifications

    • H10W40/22
    • H10W40/228
    • H10W70/09
    • H10W70/60
    • H10W74/114
    • H10W90/701
    • H10W40/611
    • H10W70/099
    • H10W70/614
    • H10W70/68
    • H10W70/681
    • H10W72/0198
    • H10W72/073
    • H10W72/241
    • H10W72/354
    • H10W72/874
    • H10W72/9413
    • H10W74/142
    • H10W90/734
    • H10W90/736

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本發明以實現優良散熱特性及高度信賴性的半導體封裝為課題。半導體封裝包含一支撐基板、一半導體裝置、一絕緣層及一配線。半導體裝置經由一黏接材料黏接至前述支撐基板之一正面。絕緣層覆蓋前述半導體裝置。配線貫通前述絕緣層且電性連接前述半導體裝置及一外部端子。其中,於前述支撐基板之背面處設置有延伸至前述半導體裝置之一第一開口部。前述黏接材料亦可構成前述第一開口部之一部分。

Description

半導體封裝及其製造方法
本發明為有關於半導體封裝(package)之構造。特別是與使用電力裝置(power device)做為半導體裝置之情況中之半導體封裝的散熱構造有關。
以前,已知於支撐基板上搭載有積體電路(integrated circuit,IC)晶片等半導體裝置之半導體封裝。一般而言,如此之半導體封裝採用如下之構造。經由被稱為晶粒附著(die attach)材料之黏接材料,於支撐基板上黏接積體電路晶片等之半導體裝置,並以密封體(密封用樹脂)覆蓋此半導體裝置而加以保護。
用於半導體封裝之支撐基板,可使用印刷基板及陶瓷基板等之各式各樣的基板。特別是近年來,發展著使用金屬基板做為基體之半導體封裝之開發。因使用金屬基板之半導體封裝具有優良的電磁波屏蔽特性及導熱特性等優點,故以做為具高度信賴性之半導體封裝而受到注目(專利文獻1,日本專利公開案2010-40911號公報)。
本發明者們考量金屬基板之高度散熱特性,於使用電力裝置做為半導體裝置之的場合中是有用的,而致力於金屬基 板上搭載電力裝置之半導體封裝的開發。因電力裝置為汲取大電壓及大電流之半導體元件,故發熱量非常多,而需要高度散熱特性。
採用金屬基板做為電力裝置之封裝構造的情況,能夠實現散熱特性優良之封裝構造。然而,例如使用碳化矽(SiC)或氮化鎵(GaN)做為基板之下一代電力裝置中,接面(junction)溫度(Tj)為攝氏170~250度時,預計運作環境會變得非常高溫,對於封裝構造則需要更進一步的散熱特性。
有鑑於上述問題,本發明以提供優良散熱特性及高度信賴性的半導體封裝為課題。
根據本發明之一實施型態之半導體封裝,包含一支撐基板、一半導體裝置、一絕緣層及一配線。半導體裝置(特別是電力裝置)經由一黏接材料黏接至前述支撐基板之一正面。絕緣層覆蓋前述半導體裝置。配線貫通前述絕緣層且電性連接前述半導體裝置及一外部端子(針狀導體或焊料球)。其中,於前述支撐基板之背面處設置有延伸至前述半導體裝置之一第一開口部。
前述黏接材料亦可藉由設置於支撐基板之開口做為遮罩而予以蝕刻,進而構成前述第一開口部之一部分。
前述半導體裝置之一部分亦可經由前述第一開口部而外露於一外部氣體。另外,亦可經由一散熱性黏接材料將一散熱部件設置於前述第一開口部,亦可將一金屬材料填充於前述第 一開口部,亦可設置覆蓋前述第一開口部之一導體圖案。
再者,亦可於前述絕緣層設置延伸至前述半導體裝置之一第二開口部,前述半導體裝置之一部分亦可經由前述第二開口部外露於一外部氣體。另外,亦可將一散熱部件設置於前述第二開口部。
根據本發明之其他實施型態之半導體封裝之製造方法,為一半導體封裝之製造方法,此半導體封裝包含一支撐基板、一半導體裝置、一絕緣層及一配線。半導體裝置(特別是電力裝置)經由一黏接材料黏接至前述支撐基板之一正面。絕緣層覆蓋前述半導體裝置。配線貫通前述絕緣層且電性連接前述半導體裝置及一外部端子(針狀導體或焊料球)。其中,此半導體裝置之製造方法包含於前述支撐基板之背面處形成延伸至前述半導體裝置之一第一開口部之步驟。
半導體封裝之製造方法亦可更包含蝕刻前述支撐基板之背面處以形成一開口之步驟,以及令前述開口做為遮罩而蝕刻前述黏接材料之步驟。
半導體封裝之製造方法於形成前述第一開口部之步驟之後,亦可更包含使用一散熱性黏接材料形成位於前述第一開口部之一散熱部件之步驟,填充一金屬材料於前述第一開口部之步驟,及形成一導體圖案覆蓋前述第一開口部之步驟中之任一步驟。
半導體封裝之製造方法亦可更包含於前述絕緣層形 成延伸至前述半導體裝置之一第二開口部之步驟,亦可更包含形成位於前述第二開口部之一散熱部件之步驟。
根據本發明,藉由於支撐基板設置開口部,使半導體裝置之一部分直接接觸外部氣體或散熱部件,而能夠實現優良散熱特性及高度信賴性的半導體封裝。
11、101‧‧‧支撐基板
12、102a、102b‧‧‧黏接材料
13、103a、103b‧‧‧半導體裝置
14、15‧‧‧密封體
16、107‧‧‧外部端子
17‧‧‧開口部
100、200、300、400、500、600、700、800、900‧‧‧半導體封裝
104‧‧‧第一密封體
104a、106a‧‧‧接觸孔
105‧‧‧配線
105a‧‧‧銅晶種層
105b‧‧‧銅配線
106‧‧‧第二密封體
107a‧‧‧凸點下金屬層
107b‧‧‧金凸點
108‧‧‧第一開口部
108a‧‧‧開口部
201‧‧‧吸熱器
202‧‧‧散熱性黏接材料
301‧‧‧安裝基板
302‧‧‧固定用螺栓
303‧‧‧固定用螺帽
501‧‧‧金屬填充部
601‧‧‧第二開口部
801‧‧‧金屬部件
901‧‧‧導體圖案
第1圖為關於本發明之第一實施型態之半導體封裝之外觀圖。
第2圖為關於本發明之第一實施型態之半導體封裝之剖面圖。
第3A圖及第3B圖為表示關於本發明之第一實施型態之半導體封裝之製造流程之圖。
第4A圖及第4B圖為表示關於本發明之第一實施型態之半導體封裝之製造流程之圖。
第5A圖及第5B圖為表示關於本發明之第一實施型態之半導體封裝之製造流程之圖。
第6A圖及第6B圖為表示關於本發明之第一實施型態之半導體封裝之製造流程之圖。
第7圖為關於本發明之第二實施型態之半導體封裝之剖面圖。
第8圖為關於本發明之第三實施型態之半導體封裝之剖面圖。
第9圖為關於本發明之第四實施型態之半導體封裝之剖面圖。
第10圖為關於本發明之第五實施型態之半導體封裝之剖面圖。
第11圖為關於本發明之第六實施型態之半導體封裝之剖面圖。
第12圖為關於本發明之第七實施型態之半導體封裝之剖面圖。
第13圖為關於本發明之第八實施型態之半導體封裝之剖面圖。
第14圖為關於本發明之第九實施型態之半導體封裝之剖面圖。
以下,將一邊參照圖式一邊詳細說明關於本發明之一實施型態之半導體封裝。以下所示之實施型態為本發明之實施型態之一種範例,本發明並非限定於此些實施型態。
其中,本實施型態所參照的圖式中,相同部分或具有同樣功能之部分將附上相同符號或類似的符號(僅於數字之後附上A、B等之符號),而有省略如此反覆說明的情況。再者,圖式的尺寸比例因說明的便利而與實際的比例相異,而有結構的一部分從圖式中省略的情況。
〔第一實施型態〕
<封裝的外觀>
第1圖為關於本發明之第一實施型態之半導體封裝100之外觀圖。其中,第1圖之前部繪示有用以表示內部結構之外觀之剖面圖。
於第1圖中,符號11指的是支撐基板,符號12指的是設置於支撐基板之一正面(搭載有半導體裝置處的表面)之黏接材料(亦稱為晶粒附著材料)。符號13指的是積體電路晶片或大規模積體電路(large scaled integration,LSI)晶片等之半導體裝置,於此特別搭載有電力裝置(例如整流二極體(diode)、電力電晶體(power transistor)、閘流體(thyristor)、閘極截止閘流體(gate turn-off tyristor)、三雙向三極閘流體(triac))。
符號14及15指的是保護半導體裝置之密封體(絕緣層),例如能夠使用密封用樹脂。於此雖未繪示,但密封體14、15內形成有配線,且配線電性連接半導體裝置13之輸出端子及外部端子16。
因此,關於第一實施型態之半導體封裝100,於支撐基板11之背面處(與搭載有半導體裝置處的表面相反的表面),設置有延伸至半導體裝置13之開口部17。雖將於後詳述,但開口部17藉由蝕刻支撐基板11及黏接材料12而形成,並外露半導體裝置13之一部分。關於第一實施型態之半導體封裝100中,此開口部17具有做為散熱部之功能。
其中,設置於支撐基板11之背面處之開口部17(蝕刻支撐基板11及黏接材料12而形成之開口部17)於本說明書中稱為「第一開口部」。相反地,後述設置於支撐基板11之正面處之開口部(蝕刻密封體14、15而形成之開口部)於本說明書中稱為「第二開口部」。
因此,關於本實施型態之半導體封裝100,可為就此使用支撐基板11做為基體,且以堆疊的樹脂層(密封體14、15)保護半導體裝置13避免外部氣體之構造。而且,於支撐基板11之背面設置散熱用之開口部17,以實現散熱特性優良之半導體封裝100。
<封裝構造>
第2圖用以詳細說明使用第1圖說明之半導體封裝100之構造之剖面圖。符號101指的是支撐基板,於此使用金屬基板。做為金屬基板,可使用不鏽鋼等之鐵合金基板、銅合金基板及鋁合金基板等之合金基板。當然,限定於金屬基板並非必要,而亦能夠依用途或成本使用矽基板、陶瓷基板及絕緣樹脂基板等。
於支撐基板101上,經由黏接材料102a、102b設置半導體裝置103a、103b。黏接材料102a、102b為黏接支撐基板101及半導體裝置103a、103b之部件,於本實施型態中可使用公知的晶粒附著膜(晶粒附著片(sheet))。
半導體裝置103a、103b可為積體電路晶片或大規模積體電路晶片等之半導體元件。關於第一實施型態之半導體封裝100中,半導體裝置103a可為電力裝置,半導體裝置103b可為金屬氧化物半導體場效電晶體(metal-oxide-semiconductor field-effect transistor,MOSFET)或二極體。雖並未繪示,於支撐基板101上亦可設置多個電力裝置或MOSFET。
藉由第一密封體104覆蓋半導體裝置103a、103b之上面及側面,而保護半導體裝置103a、103b避免外部環境。做為第一密封體104,雖能夠使用環氧(epoxy)系樹脂,但即使是公知之密封用樹脂之任何材料亦皆可使用。
於第一密封體104之上形成有配線105。於此,配線105由銅晶種(seed)層105a及銅配線105b構成。當然,並非限制於銅,只要是能夠確保與半導體裝置良好電性連接之材料,亦可使用鋁或銀等公知之任何的材料。
於配線105上設置有第二密封體106,於第二密封體106上經由接觸孔(contact hole)而設置有外部端子107。第二密封體106亦可使用與第一密封體104相同之材料,因第二密封體106與外部氣體直接接觸,故更亦可使用做為保護膜之功能性優良的別種材料。於本實施型態中,可使用環氧系樹脂。
外部端子107可為焊料球,亦可為針狀金屬部件。舉例而言,能夠藉由電鍍於凸點下金屬(under bump metal,UBM)層107a上堆積金凸點107b而形成針狀金屬部件。而且,可使用銅或銅合金做為金屬部件,而形成針狀之外部端子107。此時,亦可使用錫-銀-銅(Sn-Ag-Cu)、錫-銅(Sn-Cu)及鉛-錫(Pb-Sn)系等之焊料做為接合材料。
以上所說明之關於本發明之第一實施型態之半導體封裝100,於支撐基板101之背面處設置有第一開口部108。第一開口部108延伸至半導體裝置103a之背面(與電路形成表面 相反之表面),且由設置於支撐基板101之開口部以及設置於黏接材料102a之開口部構成。亦可換言之,黏接材料102a構成第一開口部108之一部分。
第一開口部108藉由令半導體裝置103a之背面外露於外部氣體,而為具有用以提升散熱特性之散熱部件之功能。由於第一實施型態之半導體封裝100中使用電力裝置做為半導體裝置103a,故其散熱效果特別顯著。
半導體裝置103a之外露表面之面積,雖然基本上是愈大愈能提高散熱效果,但以外露半導體裝置103a之背面面積之60%以上為佳(90%以上為更佳)。另外,雖然第2圖中繪示設置一個開口部之範例,但亦可為設置多個開口部之結構。
再者,第一開口部108之形狀並非限定於圓形,亦可為矩形或多邊形。舉例而言,半導體裝置103a若為矩形之積體電路晶片時,藉由設置矩形的第一開口部108,而能夠有效率地確保外露表面。
<製造流程>
第3A圖至第6B圖繪示關於本發明之第一實施型態之半導體封裝100之製造流程。第3A圖之中,先準備做為支撐基板101之金屬基板。於此,雖使用鐵合金的不鏽鋼基板(SUS基板)做為金屬基板,只要是具備某種程度的剛性之基板,亦可為由其他材料構成之基板。舉例而言,亦可為矽基板、陶瓷基板及絕緣樹脂基板。
接下來,使用晶粒附著膜做為黏接材料102a、102b而將半導體裝置103a、103b配置於支撐基板101上。具體而言,先於晶圓(wafer)上藉由公知的半導體製程形成多個半導體裝置(半導體元件),再以晶粒附著膜貼附於半導體裝置之狀態進行背面研磨(back grind)流程(晶圓的薄型化)。
之後,藉由切割(dicing)流程而單片化多個半導體裝置,將仍貼附於黏接材料102a、102b並切離下來之多個半導體裝置103a、103b黏接至支撐基板101上。具體而言,經由黏接材料102a配置半導體裝置(電力裝置)103a,且經由黏接材料102b配置半導體裝置(MOSFET)103b。
接下來,如第3B圖所示,形成第一密封體104以覆蓋半導體裝置103a、103b。做為第一密封體104,能夠從環氧系樹脂、苯酚(phenol)系樹脂、氰酸酯(cyanate ester)系樹脂、丙烯酸(acryl)系樹脂、聚醯胺醯亞胺(polyamide-imide)系樹脂及聚亞醯胺(polyimide)系樹脂之中任意使用。亦可為熱硬化性樹脂,也可為光硬化性樹脂。此外,第一密封體104亦可使用網版(screen)印刷法及旋塗(spin coating)法等公知之任何的塗佈方法。
形成第一密封體104之後,接下來藉由公知之光刻(photolithography)技術對第一密封體104進行圖案化,而形成多個接觸孔104a。此些接觸孔104a用以確保於之後形成之對於配線105及對於半導體裝置103a、103b之電性連接。
接下來,如第4A圖所示,形成由銅晶種層105a及銅配線105b構成之配線105。配線105是先對於第3B圖所示之接觸孔104a選擇性地形成鍍銅(cooper plating)時做為基底之銅晶種層105a,之後再藉由鍍銅形成銅配線105b。
鍍銅方式可使用電鍍方式也可使用無電鍍方式。然而,本實施型態中,雖藉由鍍銅方式形成配線105,但並非限定於此,亦可用其他方法形成配線105。舉例而言,亦可使用濺鍍(sputtering)法或蒸鍍法等公知之化學氣相沉積(chemical vapor deposition,CVD)法。
接下來如第4B圖所示,形成第二密封體106。關於第二密封體106之形成,雖與第一密封體104相同,本實施型態中,為了後續於支撐基板101形成第一開口部108時具有做為保護層之功能,優選使用具防水性及耐藥性優良之絕緣體。
再者,如第5A圖所示,從支撐基板101之背面處進行蝕刻,而形成開口部108a(於此僅蝕刻支撐基板101)。本實施型態中,開口部108a之形成,可使用抗蝕遮罩(resist mask)進行濕蝕刻。具體而言,能夠使用硫酸鐵溶液、流酸銅溶液、氯化鐵溶液及氯化銅溶液等做為蝕刻劑。蝕刻劑的類型可依據構成支撐基板101之金屬材料而適當選擇。
其中,本實施型態中,雖例示藉由濕蝕刻形成開口部108a,但亦可藉由乾蝕刻或雷射蝕刻形成。然而如第5A圖所示,於使用濕蝕刻的情況中,因黏接材料102a具有做為蝕刻停 止層的功能,故具有能夠減少對於半導體裝置103a造成蝕刻損害之效果。
而且,本實施型態中,因在藉由第二密封體106保護配線105之狀態下進行濕蝕刻流程,即使蝕刻劑流至支撐基板之正面處,配線105也不會受到蝕刻劑侵蝕。
藉由濕蝕刻於支撐基板101形成開口部108a之後, 接下來如第5B圖所示,令此開口部108a做為遮罩(亦即支撐基板101做為蝕刻遮罩),而以自體對準(self align)的方式蝕刻黏接材料102a。黏接材料102a之蝕刻,能夠使用灰化(ashing)、乾蝕刻及雷射蝕刻等公知的蝕刻技術。此情況下,為了極力減少對於半導體裝置103a造成損害,優選以能夠充分確保黏接材料102a及半導體裝置103a之選擇比例的方式選定蝕刻條件。另外特別是使用雷射蝕刻的情況下,黏接材料102a於雷射加工後碳化而產生碳化物層時,亦可追加使用過錳酸鉀溶液之濕蝕刻處理(亦被稱為去污(desmear)處理之殘差去除處理)。
因此,於形成第一開口部108之後,接下來如第6A圖所示,於第二密封體106形成接觸孔106a。
更進一步如第6B圖所示,形成針狀金屬部件做為外部端子107。於此,外部端子107由公知之凸點下金屬(UBM)層107a及金凸點107b構成。其中,於本實施型態中,雖使用金做為金屬材料,亦可使用銅、焊錫及鎳之金屬材料進行凸點之形成。
而且,亦可用設置焊料球做為外部端子107之結構取代針狀之金屬部件。
經過如上所述之製造流程,完成如第1圖及第2圖所示之本發明之半導體封裝100。藉由本發明可完成一種結構,是在半導體裝置103a特別是在電力裝置之下方(支撐基板101處),設置有蝕刻支撐基板101及黏接材料102a而形成之第一開口部108,以外露電力裝置(半導體裝置103a)之一部分。
藉此,即使是搭載了運作環境預計在攝氏175度至攝氏250度之高溫範圍的電力裝置的情況中,因能令外部空氣經由第一開口部108經常地冷確電力裝置(半導體裝置103a),而能夠實現優良散熱特性及高度信賴性的半導體封裝100。
另外,本實施型態之結構中,雖然例示僅於電力裝置(半導體裝置103a)之下方設置第一開口部108,亦可依據需求於MOSFET(半導體裝置103b)的下方設置第一開口部108。此場合中,因能提高半導體封裝100整體之散熱效果,而更能實現優良散熱特性的半導體封裝100。
更進一步而言,本實施型態中,雖例示於電力裝置(半導體裝置103a)之下方設置一個第一開口部108,但亦可形成多個開口部。此情況能夠提升於電力裝置(半導體裝置103a)之下方之耐衝擊性。
〔第二實施型態〕
第7圖繪示關於本發明之第二實施型態之半導體封 裝200之剖面圖。關於第二實施型態之半導體封裝200,與第一實施型態之半導體封裝100相異的要點,在於將一吸熱器(heat sink)201設置於第一開口部108。其他的要點,與關於第一實施型態之半導體封裝100相同。
於第7圖中,使用散熱性黏接材料202將吸熱器201黏接於半導體裝置(電力裝置)103a。能夠使用銅或鋁等之金屬部件做為吸熱器201。另外,能夠使用配合鋁(Al)、氮化鋁(AlN)、碳化矽(SiC)或氮化硼(BN)之矽膠樹脂或焊料等之金屬材料做為散熱性黏接材料202。
再者,本實施型態中,雖例示使用散熱性黏接材料202設置吸熱器201,亦可併用吸熱器及熱分散器(heat spreader)。
關於本發明之第二實施型態之半導體封裝200,藉由身為散熱結構物之吸熱器或熱分散器接近於半導體裝置103a,而能夠有效地逸散半導體裝置103a所發出的熱能。因此,更能夠實現優良散熱特性及高度信賴性的半導體封裝200。
〔第三實施型態〕
第8圖繪示關於本發明之第三實施型態之半導體封裝300之剖面圖。關於第三實施型態之半導體封裝300,與第二實施型態之半導體封裝200相異的要點,在於其外周部(支撐基板101外露之部分)設置有貫通支撐基板101之固定用開孔,以固定至一安裝基板(印刷配線基板)。其他的要點,與關於第二實施型態之半導體封裝200相同。
於第8圖中,符號301指的是安裝基板,高密度地裝設有電子元件與積體電路及連接此些元件之配線。於本實施型態中所採用的結構,是於支撐基板101及安裝基板301之外周部設置開孔,並以貫通二者之固定用螺栓302及固定用螺帽303固定半導體封裝300及安裝基板301。
此時,藉由連接安裝基板301上之電子元件與積體電路以及設置於半導體封裝300之外部端子107,而能夠連接安裝基板301上之電子元件與積體電路以及半導體裝置103a、103b。
關於本發明之第三實施型態之半導體封裝300,藉由物理性地固定至安裝基板301,除了能有效優化散熱特性,還能夠藉由增加固定強度而具有提升耐衝擊性之效果。如此之效果,於將本發明之半導體封裝300置放於汽車內等之震動劇烈的運作環境中之情況下特別有用。
〔第四實施型態〕
第9圖繪示關於本發明之第四實施型態之半導體封裝400之剖面圖。關於第四實施型態之半導體封裝400,與第三實施型態之半導體封裝300相異的要點,在於其端部設置有貫通支撐基板101、第一密封體104及第二密封體106之固定用開孔,以固定至安裝基板(印刷配線基板)301。其他的要點,與關於第三實施型態之半導體封裝300相同。
關於本發明之第四實施型態之半導體封裝400,藉由物理性地固定至安裝基板301,除了能有效優化散熱特性,還 能夠藉由增加固定強度而具有提升耐衝擊性之效果。如此之效果,於將本發明之半導體封裝400置放於汽車內等之震動劇烈的運作環境中之情況下特別有用。
〔第五實施型態〕
第10圖繪示關於本發明之第五實施型態之半導體封裝500之剖面圖。關於第五實施型態之半導體封裝500,與第一實施型態之半導體封裝100相異的要點,在於將一金屬填充部501嵌入第一開口部108。其他的要點,與關於第一實施型態之半導體封裝100相同。
於第10圖中,金屬填充部501是以將金屬材料嵌入第一開口部108之方式形成,金屬填充部501之朝向外部的外露表面幾乎與支撐基板101之背面位於同一平面。亦可將填充有銅(Cu)、銅與錫的合金(CuSn)或銀(Ag)之金屬材料之結構(例如銅膏、銅錫膏或銀膏)用做為金屬填充部501。此外,亦可如同鎢栓(tungsten plug)而使用公知之金屬嵌入技術。
關於本發明之第五實施型態之半導體封裝500,藉由設置金屬填充部501做為散熱部件而成為僅位於第一開口部108之內部之散熱部件,使得散熱部件不會凸出於支撐基板101,故能夠抑制半導體封裝500之整體的高度(厚度)。藉此,除了具有優良散熱特性之效果,還能夠具有試圖小型化半導體封裝500之效果。
〔第六實施型態〕
第11圖繪示關於本發明之第六實施型態之半導體封裝600之剖面圖。關於第六實施型態之半導體封裝600,與第一實施型態之半導體封裝100相異的要點,在於除了第一開口部108,還於半導體裝置103a之電路形成表面處也設置有一第二開口部601。其他的要點,與關於第一實施型態之半導體封裝100相同。
於第11圖中,於半導體裝置103a之上方(電路形成表面處)蝕刻第一密封體104及第二密封體106而形成第二開口部601。因此,第二開口部601會延伸至半導體裝置103a之電路形成表面。此情況下,優選以能夠確保第一密封體104及半導體裝置103a之電路形成表面之間之選擇比例的方式,選定蝕刻劑或蝕刻氣體。
關於本發明之第六實施型態之半導體封裝600,藉由於半導體裝置103a之下方(支撐基板101處)設置第一開口部108,且於半導體裝置103a之上方(電路形成表面處)設置第二開口部601,而更能夠實現優良散熱特性及高度信賴性的半導體封裝600。
〔第七實施型態〕
第12圖繪示關於本發明之第七實施型態之半導體封裝700之剖面圖。關於第七實施型態之半導體封裝700,與第二實施型態之半導體封裝200相異的要點,在於除了第一開口部108設置有吸熱器201之結構,還於半導體裝置103a之電路形成 表面處也設置有一第二開口部601。其他的要點,與關於第二實施型態之半導體封裝200相同。
於第12圖所示之半導體封裝700,藉由於半導體裝置103a之上下二表面皆實施散熱對策,而能更提高散熱特性。具體的結構,是於半導體裝置103a之下方對於支撐基板101設置第一開口部108,並經由散熱性黏接材料202將吸熱器201設置於第一開口部108之內部。而且,此結構是於半導體裝置103a之上方對於第一密封體104及第二密封體106設置第二開口部601。
構成吸熱器201之具體的材料等,因與第二實施型態相同而於此省略其說明。此外,亦可併用吸熱器及熱分散器。再者,關於第二開口部601則如同第六實施型態所說明之內容。
關於本發明之第七實施型態之半導體封裝700中,除了藉由半導體裝置103a及身為散熱部件之吸熱器或熱分散器彼此接近,還藉由半導體裝置103a之電路形成表面也與外部氣體接觸之狀態(電路形成表面亦可用保護膜加以保護),而能夠從上下方向有效地逸散半導體裝置103a所發出的熱能。因此,更能夠實現優良散熱特性及高度信賴性的半導體封裝700。
〔第八實施型態〕
第13圖繪示關於本發明之第八實施型態之半導體封裝800之剖面圖。關於第八實施型態之半導體封裝800,與第二實施型態之半導體封裝200相異的要點,在於除了第一開口部 108設置有吸熱器201之結構,還於半導體裝置103a之電路形成表面處也設置有第二開口部601,更於第二開口部601之內部設置做為散熱部件之金屬部件801。其他的要點,與關於第二實施型態之半導體封裝200相同。
於第13圖所示之半導體封裝800,與第七實施型態相同地藉由於半導體裝置103a之上下二表面皆實施散熱對策,以提高散熱特性。具體而言,是於半導體裝置103a之下方設置吸熱器201之結構,且藉由於半導體裝置103a之上方設置金屬部件801之結構,使散熱部件接近半導體裝置103a之上方及下方,以積極地逸散半導體裝置103a所發出的熱能。藉此,關於本發明之第八實施型態之半導體封裝800,更能夠實現優良散熱特性及高度信賴性的半導體封裝800。
〔第九實施型態〕
第14圖繪示關於本發明之第九實施型態之半導體封裝900之剖面圖。關於第九實施型態之半導體封裝900,與第一實施型態之半導體封裝100相異的要點,在於以覆蓋第一開口部108之內壁之方式形成一導體圖案901。其他的要點,與關於第一實施型態之半導體封裝100相同。
第14圖所示之半導體封裝900,是在對於支撐基板101形成第一開口部108之後,藉由從半導體裝置103a之背面延伸至支撐基板101之背面形成由銅構成之導體圖案901,而對導體圖案901賦予做為散熱部件之功能及做為配線之功能。其中, 於此之導體圖案雖例示為銅,亦可為由鋁或銀等其他金屬材料所構成之導體圖案。
半導體裝置103a為電力裝置之情況(特別是使用矽晶圓之MOSFET及絕緣閘雙極電晶體(insolated gate bipolar transistor,IGBT)系之電力裝置之情況,或使用碳化矽晶圓之電力裝置之情況)中,因電流為縱向(半導體裝置之上下方向)流動,故能夠從半導體裝置103a之背面處取出電流。
因此,關於本發明之第九實施型態之半導體封裝900中,銅之導體圖案901能夠具有做為從電力裝置103a之背面處取出電流之配線(導體路徑(path))或電極的功能。當然,不做為配線或電極使用之情況中,則具有提升散熱效果用之散熱部件的功能。
另外,於使用導體圖案901做為配線或電極使用之情況中,雖於支撐基板101之背面藉由光刻技術形成配線圖案,因如此之細線圖案增加了實際有效的表面積,而在提升散熱效果上也十分便利。因此,不僅考慮利用做為配線,亦可考慮利用做為散熱部件,以有意圖地描繪幾何圖形的方式形成配線圖案,而盡可能增加表面積,進而亦可提升散熱效果。
關於本發明之第九實施型態之半導體封裝900,藉由將導體圖案連接於半導體裝置103a之背面的構造,除了具有優良散熱特性之效果,還於半導體裝置103a為縱向流動電流類型之電力裝置的情況中,具有能夠亦可做為配線或電極之積極活 用之效果。

Claims (17)

  1. 一種半導體封裝,包括:一支撐基板,由金屬材料構成;一半導體裝置,經由一黏接材料黏接至該支撐基板之上,於該支撐基板之背面處設置有延伸至該半導體裝置之一第一開口部;一散熱部件,由金屬材料構成,且經由一散熱性黏接材料設置於該第一開口部之內側;一絕緣層,覆蓋該半導體裝置;以及一配線,貫通該絕緣層且連接該半導體裝置及一外部端子。
  2. 一種半導體封裝,包括:一支撐基板,由金屬材料構成;一半導體裝置,經由一黏接材料配置於該支撐基板之上,於該支撐基板之背面處設置有延伸至該半導體裝置之一第一開口部,於該第一開口部之內側填充有金屬材料;一絕緣層,覆蓋該半導體裝置;以及一配線,貫通該絕緣層且連接該半導體裝置及一外部端子。
  3. 一種半導體封裝,包括:一支撐基板,由金屬材料構成;一半導體裝置,經由一黏接材料配置於該支撐基板之上,於該支撐基板之背面處設置有延伸至該半導體裝置之一第一開口部;一導體圖案,設置成覆蓋該第一開口部之內側;一絕緣層,覆蓋該半導體裝置;以及一配線,貫通該絕緣層且連接該半導體裝置及一外部端子。
  4. 一種半導體封裝,包括:一支撐基板,由金屬材料構成;一半導體裝置,經由一黏接材料配置於該支撐基板之上,於該支撐基板之背面處設置有延伸至該半導體裝置之一第一開口部;一絕緣層,覆蓋該半導體裝置,於該絕緣層設置有延伸至該半導體裝置之一第二開口部;以及一配線,貫通該絕緣層且連接該半導體裝置及一外部端子。
  5. 如請求項4所述之半導體封裝,其中該半導體裝置之一部分經由該第二開口部外露於一外部氣體。
  6. 如請求項4所述之半導體封裝,更包括設置於該第二開口部之一散熱部件。
  7. 如請求項1至6之任一項所述之半導體封裝,其中該外部端子為針狀導體或焊料球。
  8. 如請求項1至6之任一項所述之半導體封裝,其中該半導體裝置為電力裝置(power device)。
  9. 如請求項1至6之任一項所述之半導體封裝,其中該黏接材料構成該第一開口部之一部分。
  10. 一種半導體封裝之製造方法,為一半導體封裝之製造方法,該半導體封裝包括:一支撐基板,由金屬材料構成;一半導體裝置,經由一黏接材料黏接至該支撐基板之上;一絕緣層,覆蓋該半導體裝置;以及一配線,貫通該絕緣層且連接該半導體裝置及一外部端子;其中,該半導體封裝之製造方法包括:於該支撐基板之背面處形成延伸至該半導體裝置之一第一開口部;以及使用一散熱性黏接材料,於該第一開口部之內側形成由金屬材料構成之一散熱部件。
  11. 一種半導體封裝之製造方法,為一半導體封裝之製造方法,該半導體封裝包括:一支撐基板,由金屬材料構成;一半導體裝置,經由一黏接材料黏接至該支撐基板之上;一絕緣層,覆蓋該半導體裝置;以及一配線,貫通該絕緣層且連接該半導體裝置及一外部端子;其中,該半導體封裝之製造方法包括:於該支撐基板之背面處形成延伸至該半導體裝置之一第一開口部;以及於該第一開口部之內側填充金屬材料。
  12. 一種半導體封裝之製造方法,為一半導體封裝之製造方法,該半導體封裝包括:一支撐基板,由金屬材料構成;一半導體裝置,經由一黏接材料黏接至該支撐基板之上;一絕緣層,覆蓋該半導體裝置;以及一配線,貫通該絕緣層且連接該半導體裝置及一外部端子;其中,該半導體封裝之製造方法包括:於該支撐基板之背面處形成延伸至該半導體裝置之一第一開口部;以及形成一導體圖案覆蓋該第一開口部之內側。
  13. 一種半導體封裝之製造方法,為一半導體封裝之製造方法,該半導體封裝包括:一支撐基板,由金屬材料構成;一半導體裝置,經由一黏接材料黏接至該支撐基板之上;一絕緣層,覆蓋該半導體裝置;以及一配線,貫通該絕緣層且連接該半導體裝置及一外部端子;其中,該半導體封裝之製造方法包括:於該支撐基板之背面處形成延伸至該半導體裝置之一第一開口部;以及於該絕緣層形成延伸至該半導體裝置之一第二開口部。
  14. 如請求項13所述之半導體封裝之製造方法,更包括於該第二開口部形成一散熱部件。
  15. 如請求項10至14之任一項所述之半導體封裝之製造方法,其中該外部端子為針狀導體或焊料球。
  16. 如請求項10至14之任一項所述之半導體封裝之製造方法,其中該半導體裝置為電力裝置。
  17. 如請求項10至14之任一項所述之半導體封裝之製造方法,更包括蝕刻該支撐基板之背面處以形成一開口,以該開口做為遮罩而蝕刻該黏接材料。
TW104115674A 2014-06-19 2015-05-15 半導體封裝及其製造方法 TWI641088B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014126480A JP6457206B2 (ja) 2014-06-19 2014-06-19 半導体パッケージ及びその製造方法
JP2014-126480 2014-06-19

Publications (2)

Publication Number Publication Date
TW201601263A TW201601263A (zh) 2016-01-01
TWI641088B true TWI641088B (zh) 2018-11-11

Family

ID=54870335

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104115674A TWI641088B (zh) 2014-06-19 2015-05-15 半導體封裝及其製造方法

Country Status (5)

Country Link
US (1) US9362200B2 (zh)
JP (1) JP6457206B2 (zh)
KR (1) KR102352342B1 (zh)
CN (1) CN105206588B (zh)
TW (1) TWI641088B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017199824A (ja) * 2016-04-28 2017-11-02 株式会社ジェイデバイス 半導体パッケージの製造方法
FR3065114B1 (fr) * 2017-04-11 2019-12-20 Valeo Systemes De Controle Moteur Dispositif electrique et procede d'assemblage du dispositif electrique
WO2019193930A1 (ja) * 2018-04-03 2019-10-10 ソニーセミコンダクタソリューションズ株式会社 電子モジュールおよびその製造方法
US10607931B2 (en) * 2018-07-03 2020-03-31 Texas Instruments Incorporated Semiconductor device with electroplated die attach
CN113473747B (zh) * 2021-07-20 2022-06-14 景旺电子科技(龙川)有限公司 适用于插件方式耐高压的金属基线路板制作方法及线路板
CN117043973A (zh) * 2022-03-10 2023-11-10 厦门市芯颖显示科技有限公司 一种发光器件、显示器及发光器件的制备方法
WO2026022936A1 (ja) * 2024-07-23 2026-01-29 日産自動車株式会社 半導体モジュール

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070090523A1 (en) * 2005-10-20 2007-04-26 Ralf Otremba Semiconductor component and methods to produce a semiconductor component
US20080048342A1 (en) * 2006-04-28 2008-02-28 Chuan Cheah Multi-chip module
US8114712B1 (en) * 2010-12-22 2012-02-14 General Electric Company Method for fabricating a semiconductor device package
JP2012244166A (ja) * 2011-05-20 2012-12-10 Kyokutoku Kagi Kofun Yugenkoshi パッケージ構造とその製造方法
US20130337648A1 (en) * 2012-06-14 2013-12-19 Bridge Semiconductor Corporation Method of making cavity substrate with built-in stiffener and cavity

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01120392U (zh) * 1988-02-10 1989-08-15
US5285352A (en) * 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same
US5583377A (en) * 1992-07-15 1996-12-10 Motorola, Inc. Pad array semiconductor device having a heat sink with die receiving cavity
JPH06132425A (ja) * 1992-10-22 1994-05-13 Kyocera Corp 半導体装置
JPH0917828A (ja) * 1995-04-28 1997-01-17 Asahi Denka Kenkyusho:Kk 回路基板
KR0159987B1 (ko) * 1995-07-05 1998-12-01 아남산업주식회사 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이(bga) 반도체 패캐지의 열 방출구조
JPH09326450A (ja) * 1996-06-03 1997-12-16 Texas Instr Japan Ltd 半導体装置およびその製造方法
JP4033639B2 (ja) * 2000-12-15 2008-01-16 イビデン株式会社 多層プリント配線板
US6861750B2 (en) * 2002-02-01 2005-03-01 Broadcom Corporation Ball grid array package with multiple interposers
JP4012496B2 (ja) * 2003-09-19 2007-11-21 カシオ計算機株式会社 半導体装置
JP4654149B2 (ja) * 2006-03-30 2011-03-16 ルネサスエレクトロニクス株式会社 半導体装置
US7892882B2 (en) * 2006-06-09 2011-02-22 Freescale Semiconductor, Inc. Methods and apparatus for a semiconductor device package with improved thermal performance
JP2008218669A (ja) * 2007-03-02 2008-09-18 Nec Electronics Corp 半導体装置
US20130192655A1 (en) * 2007-08-29 2013-08-01 Texas Instruments Incorporated Thermoelectric device embedded in a printed circuit board
JP2009158825A (ja) * 2007-12-27 2009-07-16 Panasonic Corp 半導体装置
US7781682B2 (en) * 2008-03-31 2010-08-24 Intel Corporation Methods of fabricating multichip packages and structures formed thereby
TWI357135B (en) * 2008-05-29 2012-01-21 Ind Tech Res Inst Chip package structure and manufacturing method th
AT10247U8 (de) * 2008-05-30 2008-12-15 Austria Tech & System Tech Verfahren zur integration wenigstens eines elektronischen bauteils in eine leiterplatte sowie leiterplatte
JP5167022B2 (ja) 2008-08-07 2013-03-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5388598B2 (ja) 2008-11-14 2014-01-15 カルソニックカンセイ株式会社 素子の放熱構造
JP5271886B2 (ja) * 2009-12-08 2013-08-21 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5879030B2 (ja) 2010-11-16 2016-03-08 新光電気工業株式会社 電子部品パッケージ及びその製造方法
JP5503590B2 (ja) * 2011-04-28 2014-05-28 ラピスセミコンダクタ株式会社 半導体装置
JP5779042B2 (ja) * 2011-08-18 2015-09-16 新光電気工業株式会社 半導体装置
JP5987314B2 (ja) * 2011-12-27 2016-09-07 イビデン株式会社 プリント配線板
JP6221221B2 (ja) * 2012-03-27 2017-11-01 Tdk株式会社 電子部品内蔵基板及びその製造方法
CN103779490A (zh) * 2012-10-24 2014-05-07 乐利士实业股份有限公司 光电半导体装置及其制造方法
KR102105902B1 (ko) * 2013-05-20 2020-05-04 삼성전자주식회사 방열 부재를 갖는 적층 반도체 패키지
US9111750B2 (en) 2013-06-28 2015-08-18 General Electric Company Over-voltage protection of gallium nitride semiconductor devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070090523A1 (en) * 2005-10-20 2007-04-26 Ralf Otremba Semiconductor component and methods to produce a semiconductor component
US20080048342A1 (en) * 2006-04-28 2008-02-28 Chuan Cheah Multi-chip module
US8114712B1 (en) * 2010-12-22 2012-02-14 General Electric Company Method for fabricating a semiconductor device package
JP2012244166A (ja) * 2011-05-20 2012-12-10 Kyokutoku Kagi Kofun Yugenkoshi パッケージ構造とその製造方法
US20130337648A1 (en) * 2012-06-14 2013-12-19 Bridge Semiconductor Corporation Method of making cavity substrate with built-in stiffener and cavity

Also Published As

Publication number Publication date
JP2016004977A (ja) 2016-01-12
KR102352342B1 (ko) 2022-01-17
KR20150146399A (ko) 2015-12-31
JP6457206B2 (ja) 2019-01-23
TW201601263A (zh) 2016-01-01
CN105206588B (zh) 2019-05-03
US9362200B2 (en) 2016-06-07
US20150371934A1 (en) 2015-12-24
CN105206588A (zh) 2015-12-30

Similar Documents

Publication Publication Date Title
TWI641088B (zh) 半導體封裝及其製造方法
KR101353927B1 (ko) 얇은 다이들 및 금속 기판들을 사용하는 반도체 다이 패키지들
TWI485817B (zh) 微電子封裝及其散熱方法
CN102034718B (zh) 半导体器件和在tsv转接板中形成开口腔以在wlcsmp中容纳半导体裸片的方法
US20180151461A1 (en) Stiffener for fan-out wafer level packaging and method of manufacturing
US9362192B2 (en) Semiconductor device comprising heat dissipating connector
US9673156B2 (en) Package structure
US20220384286A1 (en) Chip package structure with heat conductive layer
US11183460B2 (en) Embedded die packaging with integrated ceramic substrate
CN101996893A (zh) 半导体器件及其制造方法
TWI882682B (zh) 半導體封裝件及其製造方法
CN110828424A (zh) 针对具有暴露的管芯背面的倒装芯片封装的emi屏蔽
US9275938B1 (en) Low profile high temperature double sided flip chip power packaging
CN115497893B (zh) 一种高导热晶圆扇出封装结构与方法
US9768092B2 (en) Carrier package and carrier with plural heat conductors
CN113544844A (zh) 半导体封装及其制造方法
US20080290502A1 (en) Integrated circuit package with soldered lid for improved thermal performance
TWI660471B (zh) 晶片封裝
US10529644B2 (en) Semiconductor device
CN116325150B (zh) 半导体装置
US20220059443A1 (en) Vertical and horizontal circuit assemblies
US11521921B2 (en) Semiconductor device package assemblies and methods of manufacture
US10700037B2 (en) Reinforcement for electrical connectors
TWI557856B (zh) 積體電路元件及其封裝結構
KR101234164B1 (ko) 방열성을 향상시킨 반도체 패키지