[go: up one dir, main page]

JPH0917828A - 回路基板 - Google Patents

回路基板

Info

Publication number
JPH0917828A
JPH0917828A JP8109762A JP10976296A JPH0917828A JP H0917828 A JPH0917828 A JP H0917828A JP 8109762 A JP8109762 A JP 8109762A JP 10976296 A JP10976296 A JP 10976296A JP H0917828 A JPH0917828 A JP H0917828A
Authority
JP
Japan
Prior art keywords
circuit board
base material
insulating base
hole
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8109762A
Other languages
English (en)
Inventor
Masanori Mizoguchi
昌範 溝口
Kozo Matsuo
耕三 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TOKAI DENSHI KOGYO KK
Asahi Denka Kenkyusho Co Ltd
Original Assignee
TOKAI DENSHI KOGYO KK
Asahi Denka Kenkyusho Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TOKAI DENSHI KOGYO KK, Asahi Denka Kenkyusho Co Ltd filed Critical TOKAI DENSHI KOGYO KK
Priority to JP8109762A priority Critical patent/JPH0917828A/ja
Publication of JPH0917828A publication Critical patent/JPH0917828A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • H10W72/5522

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体素子の高密度実装が可能で、安価に製
造することができるBGA構造の回路基板を提供する。 【解決手段】 この回路基板は、絶縁基材1と、絶縁基
材1の一方の面1aに形成された導電薄層(導体回路)
2と、絶縁基材1の他方の面1bから導電薄層2との界
面2aまたはその近傍にまで絶縁基材1を厚み方向に穿
設して形成された孔9と、その孔のうち少なくとも基部
9aに充填されている導電材10とから成る単位構造体
2を必須として含んでおり、導電材10を絶縁基材の
他の面1bから突出させて突起部10cを形成し、その
突起部10cをバンプ電極として機能させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は新規構造の回路基板
に関し、更に詳しくは、回路基板全体の出入力端子部と
導体回路との間に信頼性の高い導通構造が形成されてお
り、しかも高密度で部品実装が可能である回路基板に関
する。
【0002】
【従来の技術】コンピュータ,携帯用通信機器,液晶パ
ネルなどの各種電子機器においては、主回路基板に半導
体素子パッケージが搭載されている。この半導体素子パ
ッケージとしては、現在のところ、所定の導体回路のパ
ターンが形成されている回路基板の上にLSIのような
半導体素子を実装し、この半導体素子の4側からリード
端子をガルウイング状に引き出し、それらリード端子を
除いた部分を樹脂モールドした構造のもの(QFP:Qu
ad Flat Package)が多く用いられている。
【0003】そして、このQFPの主回路基板への実装
は、ガルウイング状のリード端子を一括リフローはんだ
付けすることによって前記主回路基板の出入力リード端
子として当該主回路基板に接続するという方法で行われ
ている。ところで、最近は電子機器の小型化,高速化,
多機能化の要請が強まっており、これに伴って、QFP
を一層小型にし、また、搭載するQFPの出入力リード
端子の数を増加させること(多ピン化)が必要になって
いる。そのためには、リード端子間のピッチを狭くしな
ければならない。
【0004】しかしながら、上記したリード端子の端子
間ピッチを狭くしすぎると、一括リフローはんだ付け時
に、脇に流れたはんだによって互いに隣り合うリード端
子が電気的に接続して不良品になることがある。このよ
うな問題を解決して実装部品の多ピン化を実現するため
に、最近では、BGA(Ball Grid Array)構造の半導体
素子パッケージが注目を集めている。
【0005】このBGA構造の基本構成の1例を片面実
装の状態を示す図63に則して説明する。図63におい
て、絶縁基材1の上面1aには所定の平面パターンで配
線された導体回路2が形成されている。そして、上面1
aにはダイボンディングペースト3を介して所定の半導
体素子4が実装され、この半導体素子4は例えば金線の
ようなボンディングワイヤ5で前記導体回路2と電気的
に接続されている。
【0006】絶縁基材1の上面1aから下面1bにかけ
ては、例えばドリル掘削によってスルーホール6が貫通
孔として形成され、その壁面には、無電解めっきと電解
めっきを順次施すことにより導電性のめっき層7が形成
されている。そして、絶縁基材1の上面1aでは、めっ
き層7が導体回路の一部をなす上部スルーホールランド
部7aを介して前記した導体回路2と接続され、また、
下面1bでは下部スルーホールランド部7bがパッドと
して形成され、ここにはんだボールがバンプ電極8とし
て添着されている。なお、半導体素子4が実装されてい
る部分は樹脂モールドされ、全体として封止構造になっ
ている。
【0007】上記したBGA構造を製造する場合には、
まず、通常、例えば片面銅張積層板や両面銅張積層板の
銅箔表面に、常法のホトリソグラフィーとエッチング技
術を適用して導体回路2やランド部7a,7bを形成
し、所定個所にスルーホール6を穿設し、そこにめっき
層7を形成する。そして、下部スルーホールランド部7
bの上に、はんだボールを1個1個載置してリフロー処
理をおこなったり、または、下面1bに所定のパターン
ではんだペーストをスクリーン印刷したのちリフロー処
理を施したりして、前記下部スルーホールランド部7b
にバンプ電極8を形成する。
【0008】
【発明が解決しようとする課題】ところで、図63で示
したBGA構造の部品実装回路基板を製造する場合、と
りわけバンプ電極を添着したり、また、そのバンプ電極
に例えばワイヤボンディングを行う場合には、次のよう
な問題が発生する。すなわち、バンプ電極の形成に当た
っては、下面1bにアレイ状に配列して形成されたラン
ド部7bに作業者がはんだボールを1個ずつ載置するこ
とが必要であり、そのため、その作業は煩雑になって高
コスト化を招くとともに、ランド部7b間のピッチをあ
まり狭くすることができず、多ピン化の実現という点で
問題がある。
【0009】また、はんだペーストをスクリーン印刷し
てバンプ電極を形成する際には、例えば電極間のピッチ
を0.8mmより狭くすると、必要量のはんだを均一に印刷
することが困難になって、リフロー時に所望のバンプ電
極を高い歩留りで形成することが困難になる。更に、上
記したBGA構造の回路基板を製造するときには、前記
したように、絶縁基材に銅箔を貼着した構造の片面銅張
積層板や両面銅張積層板などを基材として使用してい
る。したがって、形成された上部スルーホールランド部
7aや下部スルーホールランド部(パッド部)7bと絶
縁基材1との密着強度は、前記した銅箔貼着時の絶縁基
材に対する銅箔の接着強度にのみ依拠しているため、あ
まり大きいとはいえない。
【0010】そのため、パッド部7bに添着したバンプ
電極8に例えばワイヤボンディングを行った場合、その
ときの熱疲労や、外部から加わる振動や衝撃など各種外
力によって絶縁基材とパッド部との密着強度が低下して
パッド部7bが絶縁基材1から剥離してバンプ電極8が
剥落することがあり、その歩留り低下が引き起こされ
る。
【0011】本発明は、BGA構造の回路基板における
上記した問題を解決して、高密度に信頼性の高いバンプ
電極を形成することができる新規構造の回路基板を提供
することを目的とする。
【0012】
【課題を解決するための手段】上記した目的を達成する
ために、本発明においては、絶縁基材と、前記絶縁基材
の一方の面に形成された導電薄層と、前記絶縁基材の他
方の面から前記導電薄層との界面またはその近傍にまで
前記絶縁基材を厚み方向に穿設して形成された孔と、前
記孔のうち少なくとも基部に充填されている導電材とか
ら成る単位構造体を必須として含むことを特徴とする回
路基板が提供され、とりわけ、前記単位構造体における
前記導電薄層が所定の平面パターンで形成されている導
体回路であり、また、前記導電材が前記絶縁基材の他方
の面から突出していてそれがバンプ電極として機能する
ことができる回路基板が提供される。
【0013】また、前記単位構造体を2個以上積層一体
化することを特徴とする多層回路基板が提供される。更
には、前記孔が、前記絶縁基材の前記他方の面に拡開す
る形状になっている回路基板が提供され、また前記回路
基板と、その前記他方の面に配列している前記孔のパタ
ーンと同じパターンをなして配列する端子を有する回路
基板とが接合されて成り、前記端子と前記孔に充填され
ている前記導電材とが電気的に接続されていることを特
徴とする回路基板が提供される。
【0014】本発明の回路基板における上記した単位構
造体は、絶縁基材の一方の面に導電薄層、とりわけ所定
パターンの導体回路が形成され、その導電薄層と絶縁基
材との界面から絶縁基材の他方の面にかけて所定口径の
孔が形成されており、かつ、その孔には導電材が充填さ
れている。したがって、孔の中で、導電材の一方の端部
は導電薄層と接触した状態で一体化している導通構造を
形成し、他方の端部は絶縁基材の他方の面に露出した状
態にある。
【0015】そのため、前記導電薄層を所定の回路パタ
ーンで形成された導体回路とし、この導電材の他方の端
部を孔から突出させれば、その部分をバンプ電極として
機能させることができ、そのことにより、所定の機能を
発揮する回路基板を得ることができる。この構造におい
て、導電材は導電薄層と一体化した状態で孔の中に充填
されており、また、導電材の端部が孔から突出している
場合でも、その突出部は当該導電材の機械的強度それ自
体を確保しているので、例えば、ここに可成り大きな機
械的外力が加わっても当該突出部(バンプ電極)が剥落
するという事態は起こらない。
【0016】また、孔の中には導電材が満ちた状態で導
通構造が形成されているので、従来のようにスルーホー
ル壁面に薄いめっき層を形成した導通構造の場合に比べ
て、その電流容量は超かに大きくなる。逆にいえば、回
路基板を動作させるために必要な電流容量を確保する場
合に、従来のスルーホール構造の場合に比べて、孔の口
径を小さくすることが可能になるということである。こ
のことは、回路基板の表面に形成することができるバン
プ電極の分布密度を高めることを可能とし、ひいては半
導体素子の高密度実装を可能にする。
【0017】更に、本発明の回路基板の場合、導体回路
には当該導体回路を貫通するスルーホールとランド部を
形成することが不要になるので、導体回路の平面パター
ンをファイン化することができ、その結果からも、半導
体素子の高密度実装が可能になる。
【0018】
【発明の実施の形態】
実施例1 以下に、導電薄層が所定の回路パターンで形成されてい
る導体回路である場合を例にして本発明の回路基板にお
ける必須要素として機能する単位構造体の基本構成につ
き、図面に則して詳細に説明する。
【0019】なお、この単位構造体はそれ自体を独立し
た回路基板として機能させることができるとともに、後
述する実施例の場合のように、多層回路基板にすること
もでき、また各種デバイスを組み立てるときの要素とし
ても機能することができる。図1は、導電材の端部が絶
縁基材の面1bから大きく突出していない単位構造体A
1を示す断面図であり、図2は、導電材の端部が突出
し、これをバンプ電極として機能させることができる単
位構造体A2を示す断面図である。
【0020】図1,図2で示した単位構造体A1,A2
おいて、絶縁基材1の一方の面(図では上面)1aには
所定の平面パターンで形成された導体回路2が形成され
ている。導体回路2の下には、絶縁基材の上面1aから
他方の面(図では下面)1bにかけて当該絶縁基材1を
厚み方向に貫通する孔9が形成されている。孔9の導体
回路2側の部分、すなわち、孔9の基部9aは導体回路
2の下面、すなわち絶縁基材の上面1aとの界面2aと
直接連なっており、かつその部分は導体回路2で封鎖さ
れた状態にあり、また、孔9の絶縁基材の他方の面1b
側の部分、すなわち、孔9の開口部9bは絶縁基材の下
面1bに開口した状態になっている。
【0021】そして、この孔9の中には後述する導電材
10が充填されている。したがって、孔9の基部9aに
おいては、導電材10の一方の端部10a(図の上端
部)は導体回路2の界面2aと接触した状態で一体化し
ており、他方の端部(図の下端部)10bの端面は孔9
の開口部9bから絶縁基材1の下面1bに露出してい
る。
【0022】単位構造体A1の場合は、前記導電材の端
部10bが絶縁基材の下面1bと略同一の面または若干
突出した面を構成するように導電材10が充填された場
合であり、図2で示した単位構造体A2の場合は、導電
材の下端部10bが絶縁基材1の下面1bよりも突出す
ることにより、突起部10cを形成している場合であ
る。
【0023】また、図3で示したように、充填されてい
る導電材10の端部10bが絶縁基材1の他方の面1b
よりも凹没した状態になっている単位構造体A3であっ
てもよい。上記した単位構造体A2の場合、突起部10
cは導体回路2に対するバンプ電極として機能すること
ができる。
【0024】したがって、この単位構造体A2に関して
は、次のようなデバイスの要素として機能させることが
できる。例えば、図4で示したように、絶縁基材1の一
方の面1aに所定パターンの導体回路2を形成し、か
つ、他方の面1bに所定のパターンでアレイ状に配列す
る突起部10cをバンプ電極として形成し、そしてこの
他方の面1bに半導体素子(ICチップまたはICモジ
ュール)4を例えばダイボンディングペースト3を介し
て搭載し、その半導体素子4と前記突起部(バンプ電
極)10cをボンディングワイヤ5で接続することによ
って部品実装回路基板にすることができる。
【0025】また、図5で示したように、所定のパター
ンでアレイ状に配列する突起部10cに例えばはんだめ
っきを行なってはんだバンプ電極とし、このはんだバン
プ電極に半導体素子4を載置したのちリフロー処理を行
うことにより、当該半導体素子4をCOB方式で実装す
るための回路基板として使用することもできる。更に、
図6で示したように、絶縁基材1として可撓性の絶縁フ
ィルムを用い、また突起部10cを所定のパターンでア
レイ構造をなして配列するように形成し、それを他の回
路基板Aに形成されている導体回路や端子にコンタクト
させることにより、それら回路の結線状態を検査するた
めの検査プローブとして機能させることもできる。
【0026】なお、銅のような良導電性でかつ適当な硬
度を有する材料で導電材10を構成し、その突起部10
cの表面に例えばニッケルめっきや金めっきを施すこと
により、突起部の表面を高硬度でかつ耐食性に優れた状
態にすると、それを、コネクタの端子や断混線試験機の
コンタクトプローブとして使用することもできる。ま
た、図7で示したように、例えばポリイミドフィルムの
ような絶縁基材の一方の面1aにある信号回路を構成す
る導体回路2Aと電源回路を構成する導体回路2Bを形
成し、他方の面1bには前記各導体回路2A,2Bと接
続する突起部10c,10cをアレイ構造をなして配列
し、それら突起部の表面をタングステンのような高融点
で耐食性に優れた材料で被覆し、互いに隣り合う突起部
10c,10cの間に高電圧印加が可能であるようにす
ると、この単位構造体1を長寿命のサーマルプリンタヘ
ッドとして機能させることができる。
【0027】これらの単位構造体は次のようにして製造
することができる。その1例を、図8で示したように、
絶縁基材1の片面に金属箔21が積層されて一体化して
いる素材B1を用いた場合について説明する。図8の素
材B1において、絶縁基材1としては、例えばポリイミ
ド,ポリエステル,ポリスルホン,ポリパラバン酸,フ
ッ素樹脂,フェノール樹脂,アクリル樹脂,エポキシ樹
脂などの電気絶縁性の樹脂単体から成る可撓性のフィル
ムが使用される。通常、12.5〜200μm程度の厚み
のものを用いることが好ましい。
【0028】また、ガラス繊維のような無機質繊維の織
布や不織布または天然繊維や合成繊維のような有機質繊
維の織布や不織布に、エポキシ樹脂のような樹脂を含浸
して成る複合材料のシートを使用することもできる。ま
た、絶縁基材1の表面に積層される金属層21の種類は
格別限定されるものではないが、例えば、銅,アルミニ
ウム,ニッケル,鉄,チタン,モリブデン,タングステ
ンなどの金属単体の層;ステンレス鋼,ニクロム,イン
コネル(商品名)のようなニッケル基合金などの合金の
層;をあげることができる。その場合、厚みは0.1〜1
50μm程度であることが好ましい。
【0029】この素材B1は、前記した絶縁基材のフィ
ルムやシートに、前記した金属や合金から成る箔を例え
ばアクリル樹脂系,エポキシ樹脂系,ポリイミド系,ポ
リエステル系の接着材またはホットメルト系の接着剤を
用いて接着することにより製造することができる。ま
た、単に両者を熱圧着して製造することもできる。更に
は、無電解めっき−電解めっきの組合せ,蒸着法,スパ
ッタ法などを適用して、絶縁基材の表面に所望厚みの金
属や合金の層を成膜してもよい。また、モールド成形法
により、金型内に金属や合金の箔を配置した状態でここ
に所定の樹脂を注入して製造してもよい。
【0030】まず、図8で示した素材B1の金属層2
1に、図9で示したように、形成すべき導体回路の部分
を被覆して所定のパターンでレジスト11aをパターニ
ングしたのち所定のエッチャントを用いてエッチング処
理を行うことにより導体回路に相当する個所以外の金属
層21をエッチング除去し、更に前記レジスト11aを
除去する。
【0031】その結果、図10で示したように、絶縁基
材1の片面1aには所定の平面パターンをなして導体回
路2が形成される。ついで、図11で示したように、絶
縁基材1の他方の面1bのうち、形成すべき孔に相当す
る個所以外の表面に、形成すべき突起部(バンプ電極)
のアレイ構造の平面パターンに対応したパターンでレジ
スト11bをパターニングしたのちエッチング処理を行
う。
【0032】なお、エッチング処理に関しては、例えば
湿式エッチング法,プラズマエッチング法、またはレー
ザエッチング法を採用することができるが、その場合、
各方法に対応してレジスト11bのパターニングの態様
は変化することになる。例えば、湿式エッチング法やプ
ラズマエッチング法を採用する場合には、導体回路2と
形成すべき孔に相当する個所を除いて絶縁基材1の表面
を全てレジスト11bで被覆することが必要である。こ
のようなパターニングを行わないと、形成すべき孔に相
互する個所以外もエッチング除去されてしまうからであ
る。また、レーザエッチング法を採用する場合は、図1
1で示したようなパターニングの態様であってもよい。
レーザは上方から垂直に絶縁基材の面1bに照射される
からである。
【0033】このエッチング処理により、図12で示し
たように、レジスト11bがパターニングされている個
所以外の部分は、絶縁基材1の面1bから当該絶縁基材
1の厚み方向にエッチング除去され、そこに孔9が形成
される。そして、エッチングの深さが導体回路の界面2
aにまで進んだ時点で、絶縁基材1のエッチングは停止
する。
【0034】したがって、絶縁基材1の厚み方向を貫通
して形成された上記の孔9は、絶縁基材1の面1b側の
部分が開口部9bになっており、導体回路2側の部分、
すなわち基部9aは当該導体回路の界面2aと直接連な
った状態にあり、かつその部分が導体回路2で封鎖され
た孔になっている。なお、エッチング処理に際しては、
上記したように導体回路2の界面2aまでの絶縁基材1
を全てエッチング除去することなく、例えば、0.05〜
3μm程度の厚みの分だけ絶縁基材1を残置させてもよ
い。このようにすると、後述するように、この孔9に充
填された導電材を他の回路基板に転写するときに有利と
なるからである。
【0035】孔9の形成時に湿式エッチング法を採用し
た場合、用いるエッチャントは、図8で示した素材B1
において、絶縁基材1の種類によっても異なり、また絶
縁基材1と金属層21との積層態様によっても異なって
くる。例えば、絶縁基材1が1枚または複数枚を積層し
たポリイミドフィルムで構成されている場合には、エッ
チャントとして例えば水酸化カリウム溶液のような強ア
ルカリ溶液だけの単一系で行うことができる。
【0036】しかし、図8で示した素材B1において、
絶縁基材1と金属層21とが例えばエポキシ樹脂系接着
剤で接着されている場合には、エッチング処理時に、ま
ず絶縁基材1に対して有効なエッチャント(例えば、濃
度10N以上の水酸化ナトリウム水溶液や水酸化カリウ
ム水溶液)を用いて絶縁基材1の孔の部分をエッチング
除去し、ついでエポキシ樹脂系の接着剤に対して有効な
エッチャント(例えば、濃度18N以上の硫酸)を用い
て接着剤層をエッチング除去することが必要であり、エ
ッチング処理工程におけるエッチャントの管理が煩雑と
なる。
【0037】このように、エッチング処理工程における
工程管理のことを考えると、用いる素材としては、絶縁
基材1は単一の樹脂で構成され、また金属層21が接着
剤を用いることなく形成されている積層構造のものが好
ましく、とくに、絶縁基材1がポリイミドフィルムで構
成され、その表面に金属層21が蒸着法,スパッタ法,
箔の熱圧着法などで形成されているものが好ましい。
【0038】このような素材B1としては、例えば、エ
スパネックス(商品名、新日鉄化学(株)製),パイラ
ラックスAP(商品名、デュポン(株)製),エッチャ
ーフレックスやネオフレックス(いずれも商品名、三井
東圧化学(株)製),スミライトTECA−1シリーズ
(商品名、住友ベークライト(株)製),チッソフレッ
クス(商品名、チッソ(株)製),ノバクラッド(商品
名、シェルダール(株)製)のようなポリイミドベース
無接着銅張積層板を好適なものとしてあげることができ
る。
【0039】また、プラズマエッチング法を採用した場
合、レジスト11bをパターニングした素材を常用のプ
ラズマ反応装置にセットし、酸素,窒素,アルゴン,フ
ッ化水素またはこれらの混合ガスのプラズマで孔を形成
すべき個所の絶縁基材をエッチングすればよい。この方
法は、樹脂を直接分解して除去することができるので、
例えば、素材B1が絶縁基材と金属層を接着剤を介して
積層した構造のものであった場合でも、絶縁基材と接着
剤を同時に分解除去することができて好適である。
【0040】レーザエッチング法を採用する場合、レー
ザとしては、例えばエキシマレーザやインパクトタイプ
炭酸ガスレーザなどを使用することができる。このレー
ザエッチング法で形成された孔は、その壁面が平滑で、
しかも、形成された孔の形はシャープになる。なお、こ
のレーザエッチング法の場合は、レーザ光の径を微細に
絞り込み、そのレーザ光を、直接、目的とする孔形成個
所に照射してその照射領域を制御することにより、絶縁
基材にレジスト11bをパターニングすることなく目的
の孔を形成することもできる。
【0041】これらのエッチング法で形成される孔9の
平面形状は格別限定されるものではなく、例えば、円形
や、四角形,六角形などの多角形形状をあげることがで
きる。これら形状の孔のうち、多角形形状のものは、後
述するように、この孔に導電材を充填したときに、導電
材を強固に当該孔の中に確保することができるので好適
である。
【0042】このような平面形状をした孔は、図11で
示したようにして絶縁基材1の面1bにレジスト11b
をパターニングするときに、レジストをパターニングし
ない個所を前記したような孔の平面形状にして、エッチ
ング処理することによって形成することができる。ま
た、前記した各エッチング法において、そのエッチング
条件を変化させたり、また各エッチング法を組合せたり
することによって、絶縁基材1に形成される孔9の壁面
形状を様々に変化させることができる。
【0043】例えば、湿式エッチング法やプラズマエッ
チング法の場合は、図13や図14で示したような壁面
形状を有する孔にすることができる。図13で示した孔
9は、絶縁基材1の面1bの方が拡開していて、その壁
面形状は、導体回路2の界面2aから絶縁基材1の面1
bまでが角度θのテーパ面になっている場合である。こ
の角度θは、エッチング条件によって変化する。例え
ば、湿式エッチング法の場合、エッチャントの濃度が高
かったり、またエッチング時間が長いときには、角度θ
は小さくなり、逆に、エッチャント濃度が低かったり、
またエッチング時間が短い時には、角度θは大きくな
る。
【0044】また、プラズマエッチング法の場合には、
例えば、プラズマガスの混合比,流量,処理温度などを
適宜に変化させることによって、角度θを変化させるこ
とができる。図14で示した壁面形状の孔9は、中央が
ビヤダル状に膨出した孔9であって、例えば、湿式エッ
チング法においては、エッチャントのスプレー圧を大き
くしたときに形成することができ、またプラズマエッチ
ング法においては、例えば、プラズマガスとしてC
4,O2を用いた場合、CF4/O2比を高くかつエッチ
ング温度を高くしたときに形成することができる。
【0045】また、レーザエッチング法においても、そ
の条件設定によっては、図13で示したような壁面形状
の孔9を形成することができる。図13で示した壁面形
状の孔9の場合、湿式エッチング法では、角度θが25
°〜55°の範囲にあり、プラズマエッチング法では2
0°〜40°の範囲内にあり、またレーザエッチング法
では、エキシマレーザを使用すると2°〜10°,イン
パクトタイプ炭酸ガスレーザを使用すると10°〜25
°になるのが通例である。
【0046】更には、これらのエッチング法と条件を組
み合わせることにより、図15や図16で示したよう
に、導体回路2の界面2aからある高さまではストレー
ト壁面をなし、それから絶縁基材1の面1bまでは角度
θのテーパ壁面をなす壁面形状(図15)や、上方に拡
開していく曲面壁をなす壁面形状(図16)の孔9を形
成することもできる。
【0047】また、図17で示したように、導体回路2
の界面2aからただちに絶縁基材1の面1bに向かって
拡開していく曲壁面をなす壁面形状の孔9を形成するこ
ともできる。このようにして絶縁基材1に孔9を形成し
たのち、当該孔9には導電材が充填される。
【0048】導電材を、充填させる方法としては、電解
めっき法が適用される。例えば、図18で示したよう
に、孔9に充填すべき導電材のめっき浴12の中に、チ
タン電極のような不溶性電極13と、導体回路2をレジ
スト11cでマスキングして孔9が形成されている基板
を浸漬し、所定のめっき条件の下で、前記不溶性電極1
3をプラス極、前記基板の導体回路2をマイナス極にし
て電解めっきを行い、その後、レジスト11cを除去す
る。
【0049】なお、上記した電解めっきにおいては、導
体回路2は全て導通状態ににあるということを前提とし
ている。したがって、この場合には、導体回路2の一端
をマイナス極に接続すれば全ての孔9における導体回路
の界面2bに導電材を電着させることができる。導体回
路2の全てが導通関係になく、一部は独立した導体回路
である場合の導電材の充填に関しては後述する。
【0050】電解めっきの過程では、図19で示したよ
うに、導体回路2の界面2aには、所定の導電材10が
電着していき、孔9の中は当該導電材10で満たされて
いく。このとき、めっき時間を調整することにより、孔
9の中への導電材10の充填量を制御することができ
る。例えば、導電材10の充填量を絶縁基材1の面1b
までに制御すれば、図1で示したような単位構造体A1
を得ることができ、また更にめっき時間を延長して電解
めっきを続行すれば、図2で示したような単位構造体A
2を得ることができる。
【0051】そして、めっき時間を短くして充填量が絶
縁基材1の面1bにまで至らないようにすれば、図3で
示したような単位構造体A3を得ることができる。この
ようにして、孔9の中に充填された導電材10の一端
は、孔9の基部9aで導電回路2の界面2aと所定のめ
っき強度で密着した状態にあり、かつ、全体は所定の深
さを有する孔9の壁面と密着した状態で囲繞されている
ので、例えば突起部に多少の外力を受けても導電材が孔
9から剥落するという事態は起こらない。
【0052】なお、電解めっきを行うに先立ち、孔9の
壁面に常法の無電解めっきによって例えば銅の薄い導電
層を形成しておくと、電解めっきの工程では、その導電
層にも導電材が電着するので、充填された導電材10は
より一層強固に孔9の中に確保されることになる。充填
する導電材10としては、電解めっきで折出可能なもの
であれば何であってもよく、例えば、銅,すず,ニッケ
ル,金,タングステン,アルミニウム,銀のような単体
金属、または、はんだ,ニクロム,インコネルのような
合金をあげることができる。
【0053】孔9に充填された導電材10は1種類の材
料のみで構成されていてもよいが、めっき浴を変えるこ
とにより、孔9の中で複数種の導電材が層状に積層され
た構成であってもよい。なお、導電材10がはんだであ
る場合は、上記した電解めっき法の外に、例えば、孔9
の開口部9bにはんだペーストをスクリーン印刷したの
ちリフロー処理を施して当該孔に充填することもでき、
また、孔9の開口部9bが比較的大径であるときには、
ディスペンサーではんだペーストを当該孔に充填するこ
ともできる。
【0054】この電解めっき工程では、図2で示した単
位構造体A2における突起部10cの形状を、孔9の開
口や電解めっきの条件を変化させることにより、例えば
図20〜図22で示したように変化させることができ
る。また、図23〜図25で示したように、図20〜図
22で示したこれら突起部10cの表面に、例えば、ニ
ッケル,金,はんだなどを更に電解めっきして、当該表
面を他のめっき層14で被覆することもできる。なお、
このとき、めっき層は複数層形成してもよい。
【0055】更には、前記突起部10cの表面にはんだ
のめっき層を所定厚みで形成したのち全体にリフロー処
理を施すことにより、図26で示したように、導電材1
0の上にはんだボール15から成るバンプ電極を形成し
てBGA構造にすることができる。なお、孔9に充填す
る導電材10としてはんだを用い、電解めっき時に突起
部10cを形成したのち全体にリフロー処理を施すと、
図27で示したように、絶縁基材1の面1bには、導体
回路2との導通構造が全てはんだで構成されているBG
A構造を形成することができる。
【0056】また、図2で示した単位構造体A2を製造
したのちに、絶縁基材1の面1bを所望の厚みだけ除去
して絶縁基材1を薄くすることにより、図20〜図27
で示したような突起部を更に突出させた状態でバンプ電
極を形成することができる。例えば図27で示した突起
部を有する単位構造体の場合、絶縁基材1の面1bに対
し、湿式エッチング法やプラズマエッチング法を適用す
ることによりその一部をエッチング除去する。その結
果、図28で示したように、絶縁基材1の新たな面1
b’からは、それまでは孔9の中に埋まっていた導電材
の一部が露出することになり、突起部は以前よりも高い
キノコ形状をなして絶縁基材1の面1b’からバンプ電
極として突出する。
【0057】このとき、導電材10の突起部の付近以外
の個所をマスキングして上記エッチング処理を行えば、
バンプ電極の近傍ではバンプ電極の高さのみを高くする
ことができる。また、絶縁基材1の面1bにエッチング
処理を行う方法に代えて、絶縁基材1として、エッチン
グ除去すべき面に予め例えば剥離可能な樹脂塗膜が形成
されているものや、または、エッチングレジスト用,め
っきレジスト用のドライフィルムなどが貼着されている
ものを用いて突起部を形成し、ついで、これら樹脂塗膜
やドライフィルムなどを剥離することによっても、前記
バンプ電極の高さを高くすることができる。
【0058】更には、上記したようにして更に突出させ
たバンプ電極に対し、図29で示したように、その表面
を適宜な材料から成るめっき層16で被覆することもで
きる。なお、絶縁基材1が、通常の回路基板の絶縁板と
して使用されている例えばガラス繊維−エポキシ樹脂積
層板やセラミックス板などの場合には、前記したような
エッチング法で孔を形成することが困難である。
【0059】その場合には、図30で示したように、こ
の絶縁基材1’に対して常用のドリル掘削を行い、当該
絶縁基材1の上面1b’から下面1a’まで貫通し、か
つ、目的とするアレイ配列をなしてパターニングされた
孔9を形成する。ついで、絶縁基材1の下面1a’に例
えば銅箔を熱圧着して積層したのち、その銅箔に対し、
ポトリソグラフィーとエッチング技術を適用して、図3
1で示したような所定パターンの導体回路2を形成す
る。その後、前記したと同様の方法で、孔9の中に導電
材を充填し、そこにバンプ電極を形成すればよい。
【0060】この場合には、孔9をドリル掘削で形成す
るため、その口径は比較的大径となり、前記したエッチ
ング法による孔形成の場合に比べてバンプ電極の分布密
度は粗になる。 実施例2 実施例1では、絶縁基材1の片面に金属層21が積層さ
れている素材B1を用いた場合につき本発明の単位構造
体とその製造方法を説明したが、ここでは、絶縁基材1
の両面に金属層が積層されている場合につき、図面に基
づいて説明する。
【0061】まず、図32で示したように、絶縁基材1
の片面1bには金属層21が、他方の面1aには金属層
2が積層されている素材B2が用意される。絶縁基材
1,金属層21,22の種類やそれらの積層構造などに関
する問題は実施例1で説明したとおりである。なお、金
属層21と金属層22の種類は同じであっても異なってい
てもよい。
【0062】このような素材B2としては、例えば、ニ
カフレックス(商品名、ニッカン工業(株)製),パイ
ララックス(商品名、デュポン(株)製),エスパネッ
クス(商品名、新日鉄化学(株)製),ネオフレックス
(商品名、三井東圧化学(株)製)のような市販の両面
銅張積層板をあげることができる。図32で示した素材
2の金属層21に、ホトリソグラフィーとエッチング技
術を適用することにより、図33で示したように、絶縁
基材1に形成すべき孔に相当する箇所9’以外の箇所を
被覆する平面パターンのレジスト11dをパターニング
する。このとき、金属層22にも同じようにして、形成
すべき導体回路の部分を被覆する平面パターンのレジス
ト11d’をパターニングする。
【0063】ついで、全体に例えば湿式エッチング法を
適用して、金属層21,22をエッチングしたのちレジス
ト11d,11d’を除去する。その結果、図34で示
したように、絶縁基材1の面1aには所定パターンの導
体回路2が形成され、面1bには、形成すべき孔の箇所
9”のみがエッチング除去された状態で金属層21が残
留する。
【0064】その後、この形成すべき孔の箇所9”に、
実施例1で説明したようなエッチング処理を施す。その
結果、図35で示したように、絶縁基材1には、その一
方の面1bから導体回路2の界面2aに至る孔9が形成
される。ついで、金属層21に対し、ポトリソグラフィ
ーとエッチング技術を適用することにより、図36で示
したように、絶縁基材1の面1bにも所望する回路パタ
ーン23を形成する。この回路パターン23が必要でない
場合には金属層21の全てをエッチング除去して絶縁基
材1の面1bを表出させる。
【0065】その後、実施例1の場合と同じようにし
て、孔9の中に導電材を充填し、かつその端部(図では
上端部)を突出させることによりバンプ電極を形成す
る。その結果、図37で示したような単位構造体A4
すなわち、絶縁基材1の一方の面1aには所定パターン
の導体回路2が形成され、他方の面にも所定の回路パタ
ーン23を有し、かつ、所定のアレイ構造をなして配列
する突起部(バンプ電極)10cを有する両面配線の単
位構造体A4が得られる。
【0066】なお、実施例2では、素材B2の金属層
1,22のエッチングで導体回路2も同時に形成した場
合について説明したが、この導体回路2は、孔9へ導電
材10を充填したのちに形成してもよい。また、図37
で示した単位構造体A4において、突起部(バンプ電
極)10cを例えば機械的に研磨することにより、図3
8で示したように、導電材10の表面と回路パターン2
3の面が同一平面を形成している両面回路基板A5を製造
することができる。
【0067】実施例3 図39は、本発明の単位構造体A1と単位構造体A2を組
み合わせることによって製造された多層(3層)回路基
板A6の例を示す断面図である。図において、この多層
回路基板A6は、導電材10の端部が絶縁基材1の面1
bと同一平面を形成している単位構造体A1の上に、別
の単位構造体A1を、その導体回路2と前記導電材10
が接触するように積層し、更にその上に、単位構造体A
2を、その導体回路2がその直下に位置する単位構造体
1の導電材10と接触するように積層した構造になっ
ている。
【0068】したがって、突起部(バンプ電極)10c
は、各単位構造体の導体回路と接続されている。この多
層回路基板A6を製造する場合、目的とする設計基準に
基づいて単位構造体A1,A2をそれぞれ製造し、それら
を図39で示したように積層して例えば熱圧着すること
により一体化すればよい。
【0069】また、本発明の単位構造体を用いることに
より、次のようにしても、図39で示した多層回路基板
6を製造することができる。まず、図38で示したよ
うな構造の両面回路基板A5を製造し、その回路パター
ン23の全面を所定厚みの絶縁層1Aで被覆する(図4
0)。この絶縁層1Aは、例えば、パイラックスPC
(商品名、デュポン(株)製)のようなドライフィルム
を回路パターン23の上に複数枚ラミネーションした
り、または、NPR−5,NPR−8,NPR−200
(いずれも商品名、日本ポリテック(株)製)のような
液状の絶縁材料を回路パターン23の上から塗布もしく
はスクリーン印刷することによって形成することができ
る。
【0070】なお、絶縁材料として感光性のものを用い
ると、後工程として行う孔の形成作業が容易に行えるの
で好適である。ついで、この絶縁層1Aにホトリソグラ
フィーとエッチング技術を適用することにより、導電材
を充填すべき個所に孔9を形成する(図41)。この
後、この孔9に前記した方法で導電材10を充填したの
ち、絶縁層1Aの表面に無電解めっきを行い、更に続け
て電解めっきを行うことにより、絶縁層1Aの表面に所
定厚みの導電層17aを積層する(図42)。
【0071】この導電層17aの形成は上記しためっき
法に限定されるものではなく、例えば、蒸着法,スパッ
タ法によっても形成することができる。なお、導電層1
7aを導電性箔のラミネーションで形成する場合には次
のような方法で行われる。まず、図38で示したような
構造の両面回路基板A5を製造し、その回路パターン23
の上にシート状の接着剤1Dを用いて導電性箔17dを
貼着する(図43)。
【0072】用いるシート状の接着剤1Dとしては、例
えば、エポキシ樹脂,アクリル樹脂,ポリイミド樹脂の
ような耐熱性が良好な接着性フィルムをあげることがで
きる。またガラス繊維−エポキシ樹脂のプリプレグも使
用することができる。前記した貼着に関しては、通常、
熱プレスやホットローララミネータを用いて行えばよ
く、真空引き機能を備えた高圧オートクレーブを用いれ
ば均質なラミネーションを実現することができる。
【0073】ついで、導電性箔17dにホトリソグラフ
ィーとエッチング技術を適用することにより、導電材を
充填すべき個所に孔9’を形成する(図44)。そし
て、この導電性箔17dをマスクにしてシート状接着剤
1Dをエッチングして、導電材を充填すべき孔9を形成
する(図45)。エッチングの方法としては、例えば、
プラズマガスエッチング,各種のレーザエッチング、ま
たは濃硫酸などを用いた化学エッチングをあげることが
できる。ただし、シート状接着剤1Dがガラス繊維−エ
ポキシ樹脂プリプレグのように無機質材料を含んでいる
ものである場合には、上記したエッチング方法では高精
度の孔を形成することが困難であるので、高周波発振の
YAGレーザ、または機械的なドリリングなどを組み合
わせることが必要になる。
【0074】最後に電気めっきを行って、前記孔9に導
電材が充填される。その結果、図42で示した場合と同
じような構造の中間部材が得られる。なお、この電気め
っきを行う場合には、導電性箔17dをマスキングする
ことが必要である。電気めっきによって導電性箔17d
に不要な電着が起こるからである。ついで、上記導電層
17aに対してホトリソグラフィーとエッチング技術を
適用することにより、所定パターンの導体回路24を形
成する(図46)。
【0075】その後、この導体回路24を所定厚みの絶
縁層1Bで被覆し、更に、その絶縁層1Bに導電材を充
填すべき孔9を形成したのち、そこに導電材10を充填
し、その端部を突出させて突起部10cにすれば、図3
9で示したような多層回路基板A6にすることができる
(図47)。また、図48で示したように、例えば銅箔
のような導電層17bの両面が薄い絶縁層1Cで被覆さ
れているフレキシブル基板に対し、その一部を前記した
ような多層回路基板の構造にすることにより、多層リジ
ットフレックス回路基板A7にすることができる。
【0076】実施例4 つぎに、絶縁基材の片面に形成されている導体回路が、
相互に導通関係をもたず、したがって、前記した電解め
っき法によっては一部に導電材を孔の中に充填すること
ができない場合の実施例を示す。この実施例において
は、まず、図49で示したように、片面1aに所定パタ
ーンの導体回路2が形成されている絶縁基材1に、前記
したと同じようにして所定の平面パターンでアレイ状に
配列する孔9を形成する。
【0077】この場合、導体回路2の全てが互いに導通
する関係にはない。したがって、図18で示したように
導体回路2の一端をマイナス極に接続しても、一部の導
体回路は通電されず、その界面2aに導電材を電着する
ことはできない。そこで、この実施例においては、図5
0で示したように、まず、例えば無電解めっきにより、
絶縁基材1の他方の面1bと孔9の壁面9cと導体回路
の界面2aとに薄い導電層17cを形成して全ての孔9
の間に導通関係をもたせる。
【0078】ついで、図51で示したように、この導電
層17cのうち、孔9の部分を除いた個所にレジスト1
1eをパターニングしたのち、導電層17cをマイナス
極に接続して電解めっきを行う。全ての孔9には導電材
が電着できるので、導通関係にない導体回路2の上に位
置する孔9にも導電材は電着する。
【0079】その後、レジスト11eを剥離し、更にレ
ジスト11eの下に位置していた導電層17cをエッチ
ング除去する。その結果、図52で示したように、全て
の孔9の中には導電材10が充填され、その端部を突出
させることにより突起部(バンプ電極)10cが形成さ
れる。 実施例5 絶縁基材の片面に導体回路を形成することなく、その導
体回路を単なる導電薄層で形成した場合、その単位構造
体は、バンプキャリアテープとしても機能させることが
できる。その場合につき、次に説明する。
【0080】図1で示した単位構造体A1において、絶
縁基材1として例えば耐熱性に優れかつ可撓性が良好な
ポリイミドフィルムを選定し、またその片面1aに形成
する導体回路(導電薄層)2としては、薄い例えば銅箔
を使用し、更には導電材10としてはんだを使用するこ
とにより、図53で示したように、所定のパターン配列
をなす突起部10cを有する可撓性のテープ状単位構造
体を製造する。
【0081】この単位構造体の前記突起部10cを、図
54で示したように、所定のパターンをなして形成され
ているパッド18aを有し、ソルダレジスト18bがパ
ターニングされている各種のリジッド回路基板18の当
該パッド18aに当接し、全体を熱圧着することにより
パッド18aと突起部10cを融着する。ついで、絶縁
基材1を突起部10cから剥離することにより、図55
で示したように、突起部10cをパッド18aの上に転
写する。
【0082】なお、この突起部10cの転写を効果的に
行うためには、絶縁基材1に孔9を形成するときに、図
53で示した導電薄層2の界面2aに2μm程度の厚み
で絶縁基材1を残置させておくと、孔9に電解めっきで
充填された導電材と前記界面2aとの接着強度は弱くな
り、パッド18aへの転写を確実に行なえるようになる
ので効果的である。
【0083】また、図56で示したように、導電材を充
填する孔9の形状を図13で示したようなテーパ孔にし
ておくと、導電材のパッド18aへの転写を確実に行え
るので効果的である。その後、全体にリフロー処理を施
すことにより、はんだ突起部10cは表面張力でボール
状に円くなる。その結果、図57で示したように、回路
基板18のパッド18aに添着したはんだバンプ電極1
0dが形成される。
【0084】また、図53で示した単位構造体に代え
て、図58で示したように、導電薄層を全てエッチング
除去して絶縁基材1とその孔に保持された導電材10と
からなるものを用いても、同様にして他の回路基板18
にバンプ電極を転写・形成することができる。 実施例6 図59は、本発明の単位構造A3を用いて得られる本発
明の回路基板A8を示す断面図である。
【0085】この回路基板A8は、単位構造体A3と別の
回路基板18を導電材を媒介にして導体回路2と回路基
板18のパッド(端子)18aとを電気的に接続するこ
とにより1個の回路基板にしたものである。この回路基
板A8を製造する場合には、まず、図60で示したよう
な回路基板A3が用意される。
【0086】この回路基板A3は、ポリイミドフィルム
1の片面1aに銅から成る導体回路2が形成され、そこ
に孔9が形成されている。そして、この孔9は、孔の形
成時にエッチング法を組み合わせることにより、基部9
aの壁面はストレート壁面で、開口部9b側は漸次拡径
していく曲壁面になっている。そして、電解めっき法を
適用してこの孔9の基部9aにはまず銅10eが例えば
電気めっき法で充填され、その上にはんだ10fを電着
することにより導電材10が充填されている(図6
0)。このとき、導電材10の頭部、すなわち、はんだ
10fの先端は、ポリイミドフィルム1の他方の面1b
から凹没した状態になっている。
【0087】なお、この単位構造体A3の場合、図60
で示したように導電材10の頭部10fが面1bから凹
没した状態でなくてもよく、導電材10の体積が孔9の
体積より小さくなっているか、または、導電材10と孔
9の壁面との間に空隙が形成された状態であってもよ
い。この単位構造体A3の前記はんだ10fの上に、図
61で示したように、単位構造体A3の面1bに配列し
ている孔9のパターンと同じパターンで配列するパッド
(端子)18aを有する別の回路基板18が重ね合わさ
れる。その結果、はんだ10fとパッド18aは接触す
る。
【0088】その後、全体にリフロー処理を行うことに
より、はんだ10fは溶融し、その溶融はんだによりパ
ッド18aと導体回路2の間に導通構造が形成され、図
59で示した回路基板A8になる。この場合、孔9は開
口部9b側に拡径した形状をしているので、または孔9
の体積は導電材(はんだ10f)の体積よりも大きくし
ているので、はんだ10fが溶融した場合でも孔9はそ
の溶融はんだを受容できるスペースをもっている。した
がって、溶融はんだが、隣のはんだ接合部の方に流れて
いって互いの接合部が短絡するという事態は起こらなく
なる。
【0089】また、この回路基板A8の製造に際して
は、単位構造体A3の絶縁基材1として耐熱性が高くま
た柔軟性に富むポリイミドフィルムのみを使用すること
ができ、更に、接合部には有機質材料が全く存在せず熱
伝導性が良好な金属材料のみで構成されているので、単
位構造体A3と別の回路基板18との接合は導体回路2
の方から直接加熱して行うことができる。そして、この
接合部の耐熱性は非常に優れているので、はんだ接合は
もとよりのこと、一層の高温接合が必要とされるニッケ
ル/金構造の直接接合も行うことができる。
【0090】なお、図62で示したように、回路基板A
3と別の回路基板18との間に厚み方向だけに導電性を
備えている異方性導電シート19を配置して全体の接合
を行うと、前記したような高温接合を行うことなく、回
路基板A8にすることができる。更に、この回路基板A8
においては、別の回路基板18が回路基板A3と熱膨張
係数の異なるリジッドな回路基板であったとしても、回
路基板A3は柔軟性に富むため、接合時(加熱時)に発
生する熱歪みを吸収することができ、接合状態は高い信
頼性を備えたものになる。
【0091】すなわち、別の回路基板18がガラス繊維
−エポキシ樹脂やセラミックスやガラスなどを絶縁基材
とする回路基板であってもこれに直接回路基板A3を接
合して回路基板A8にすることもできるし、また回路基
板A3に例えばシリコンウェハなどを基材とする半導体
チップを直接接合して回路基板A8にすることができ
る。
【0092】勿論、ポリイミドフィルムのような耐熱フ
ィルムを用いたフレキシブル回路基板を別の回路基板1
8に用いて回路基板A8にすることもできる。
【0093】
【発明の効果】以上の説明で明らかなように、本発明の
回路基板は、絶縁基材と、前記絶縁基材の一方の面に形
成された導電薄層と、前記絶縁基材の他方の面から前記
導電薄層との界面またはその近傍にまで前記絶縁基材を
厚み方向に穿設して形成された孔と、前記孔に充填され
た導電材とから成る単位構造体を必須として含んでい
て、前記導電薄層を所定パターンの導体回路にし、前記
導電材を前記絶縁基材の他方の面から突出させると、そ
の導体回路に従来のようなスルーホールを形成すること
なくバンプ電極を形成することができるので、そのバン
プ電極の分布密度を高めることが可能になる。そして、
そのことに対応して、半導体素子の実装を高密度に行う
ことができる。
【0094】また、導電材(バンプ電極)は絶縁基材の
孔の中に充填された状態にあるため、孔の口径が小さい
場合であっても大きな電流容量を確保することができ、
そのこともバンプ電極の分布密度の増大を可能とし、も
って半導体素子の高密度実装に資する。更に、本発明の
回路基板の場合、全ての工程を化学処理工程とすること
ができ、従来のような機械的なドリル掘削などを行って
導通構造を形成しなくてもよいため、絶縁基材をポリイ
ミドのような絶縁フィルムで構成することにより、いわ
ゆるロール・トゥ・ロール方式を採用して、従来は困難
とされていたフレキシブルな両面回路基板の製造に際し
ても、連続製造が可能になり、もって、製造コストの低
下を実現することができる。
【図面の簡単な説明】
【図1】本発明の回路基板における単位構造体A1を示
す断面図である。
【図2】本発明の回路基板における単位構造体A2を示
す断面図である。
【図3】本発明の回路基板における単位構造体A3を示
す断面図である。
【図4】本発明の回路基板に半導体素子をワイヤボンデ
ィングで実装した状態を示す断面図である。
【図5】本発明の回路基板にCOB方式で半導体素子を
実装した状態を示す断面図である。
【図6】本発明の回路基板を検査プローブとして使用す
る状態を示す断面図である。
【図7】本発明の回路基板をサーマルプリンタヘッドと
して使用する状態を示す断面図である。
【図8】本発明の回路基板の製造に用いる素材B1の例
を示す断面図である。
【図9】図8の素材B1にレジストをパターニングした
状態を示す断面図である。
【図10】絶縁基材の一方の面に導体回路を形成した状
態を示す断面図である。
【図11】絶縁基材の他方の面にレジストをパターニン
グした状態を示す断面図である。
【図12】絶縁基材に孔を形成した状態を示す断面図で
ある。
【図13】エッチングによって形成された孔の壁面形状
を示す断面図である。
【図14】孔の別の壁面形状を示す断面図である。
【図15】孔の更に別の壁面形状を示す断面図である。
【図16】孔の他の壁面形状を示す断面図である。
【図17】孔の更に別の壁面形状を示す断面図である。
【図18】電解めっき法で孔に導電材を充填する方法を
示す概略断面図である。
【図19】孔に導電材が充填された例を示す断面図であ
る。
【図20】孔に充填された導電材の突起部の形状例を示
す断面図である。
【図21】突起部の別の形状例を示す断面図である。
【図22】突起部の更に別の形状例を示す断面図であ
る。
【図23】図20の突起部にめっき層を形成した状態を
示す断面図である。
【図24】図21の突起部にめっき層を形成した状態を
示す断面図である。
【図25】図22の突起部にめっき層を形成した状態を
示す断面図である。
【図26】突起部にはんだボールを添着した状態を示す
断面図である。
【図27】導電材と突起部を全てはんだで構成した状態
を示す断面図である。
【図28】突起部を絶縁基材から一層突出させた状態を
示す断面図である。
【図29】図28の突起部の表面にめっき層を形成した
状態を示す断面図である。
【図30】ガラス繊維−エポキシ樹脂積層体に貫通孔を
形成した状態を示す断面図である。
【図31】図30の積層板に導体回路を形成した状態を
示す断面図である。
【図32】本発明の回路基板の製造時に用いる別の素材
2を示す断面図である。
【図33】素材B2にレジストをパターニングした状態
を示す断面図である。
【図34】絶縁基材の片面に導体回路を形成した状態を
示す断面図である。
【図35】エッチングで絶縁基材に孔を形成した状態を
示す断面図である。
【図36】絶縁基材の他方の面に回路パターンを形成し
た状態を示す断面図である。
【図37】本発明の両面回路基板A4を示す断面図であ
る。
【図38】本発明の別の両面回路基板A5を示す断面図
である。
【図39】本発明の多層回路基板A6を示す断面図であ
る。
【図40】両面回路基板A5の上面に絶縁層を形成した
状態を示す断面図である。
【図41】図40の絶縁層に孔を形成した状態を示す断
面図である。
【図42】図41の孔に導電材を充填したのちその上に
導電層を形成した状態を示す断面図である。
【図43】両面回路基板A5の上面に導電性箔をラミネ
ートした状態を示す断面図である。
【図44】図43の導電性箔に孔を形成した状態を示す
断面図である。
【図45】図43のシート状接着剤に孔を形成した状態
を示す断面図である。
【図46】図42の導電層に導体回路を形成した状態を
示す断面図である。
【図47】多層回路基板A6の断面図である。
【図48】本発明の回路基板を含む多層リジットフレッ
クス回路基板A7を示す断面図である。
【図49】本発明の回路基板の別の製造方法で用いる素
材B3を示す断面図である。
【図50】図49の絶縁基材の面に導電層を形成した状
態を示す断面図である。
【図51】図50の導電層の上にレジストをパターニン
グした状態を示す断面図である。
【図52】図51の孔の中に導電材を充填した状態を示
す断面図である。
【図53】本発明の回路基板から成るバンプキャリアテ
ープを示す断面図である。
【図54】図53の突起部を他の回路基板のパッドに融
着した状態を示す断面図である。
【図55】突起部をパッドに転写した状態を示す断面図
である。
【図56】本発明の回路基板から成る別のバンプキャリ
アテープを示す断面図である。
【図57】図55の転写突起部をはんだバンプ電極にし
た状態を示す断面図である。
【図58】別のバンプキャリアテープを示す断面図であ
る。
【図59】本発明の別の回路基板A8を示す断面図であ
る。
【図60】本発明の別の単位構造体A3を示す断面図で
ある。
【図61】図60の単位構造体A3の電極に別の回路基
板のパッドを当接した状態を示す断面図である。
【図62】回路基板A8の別の製造方法を示す断面図で
ある。
【図63】従来のBGA構造を示す断面図である。
【符号の説明】
1,1’ 絶縁基材 1a,1a’,1b,1’b,1b’ 絶縁基材1,
1’の表面 1A,1B,1C 絶縁層 1D シート状接着剤 2 導体回路 2a 導体回路2の界
面 21,22 金属層 23,24 回路パターン 3 ダイボンディン
グペースト 4 半導体素子 5 ボンディングワ
イヤ 6 スルーホール 7 めっき層 7a 上部スルーホー
ルランド部 7b 下部スルーホー
ルランド部 8 はんだボール 9,9’,9” 孔 9a 孔9の基部 9b 孔9の開口部 9c 孔9の壁面 10 導電材 10a,10b 導電材10の端
部 10c 突起部(バンプ
電極) 10d はんだボール 10e 銅 10f はんだ 10f’ 溶融はんだ 11a,11b,11d,11d,11d’,11e
レジスト 12 めっき浴 13 不溶性電極 14 めっき層 15 はんだ突起部 16 めっき層 17a,17b,17c 絶縁層 17d 導電性箔 18 回路基板 18a パッド 18b ソルダーレジス
ト 19 異方性導電シー

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 絶縁基材と、前記絶縁基材の一方の面に
    形成された導電薄層と、前記絶縁基材の他方の面から前
    記導電薄層との界面またはその近傍にまで前記絶縁基材
    を厚み方向に穿設して形成された孔と、前記孔のうち少
    なくとも基部に充填されている導電材とから成る単位構
    造体を必須として含むことを特徴とする回路基板。
  2. 【請求項2】 前記孔が、前記絶縁基材の前記他方の面
    に所定のパターンをなして配列している請求項1の回路
    基板。
  3. 【請求項3】 前記孔が、前記絶縁基材の前記他方の面
    に拡開する形状である請求項1の回路基板。
  4. 【請求項4】 前記孔の体積は、そこに充填されている
    前記導電材の体積よりも大きい請求項1の回路基板。
  5. 【請求項5】 前記導電薄層が、所定の平面パターンを
    有する導体回路である請求項1の回路基板。
  6. 【請求項6】 前記導電薄層の界面まで前記孔が穿設さ
    れている請求項1の回路基板。
  7. 【請求項7】 前記導電材は、その頭部が前記絶縁基材
    の前記他方の面から突出している請求項1の回路基板。
  8. 【請求項8】 前記導電材は、その頭部が前記絶縁基材
    の前記他方の面から凹没している請求項1の回路基板。
  9. 【請求項9】 前記絶縁基材の前記他方の面に所定の平
    面パターンをなして回路パターンが形成されている請求
    項1の回路基板。
  10. 【請求項10】 前記絶縁基材がポリイミドフィルムか
    ら成り、前記導電薄層が銅から成り、前記導電材がはん
    だから成る請求項1の回路基板。
  11. 【請求項11】 前記絶縁基材がポリイミドフィルムか
    ら成り、前記導電薄層が銅から成り、前記導電材は、前
    記孔の基部側に銅が位置し、その銅の上にはんだが添着
    されている請求項1の回路基板。
  12. 【請求項12】 前記絶縁基材がポリイミドフィルムか
    ら成り、前記導電薄層が銅から成り、前記導電材は、前
    記孔の基部側に銅が位置し、その銅の上にニッケルまた
    は金が添着されている請求項1の回路基板。
  13. 【請求項13】 前記単位構造体を少なくとも2個積層
    一体化して成ることを特徴とする多層回路基板。
  14. 【請求項14】 請求項1の回路基板の前記他方の面に
    配列している前記孔のパターンと同じパターンをなして
    配列する端子を有する回路基板と前記請求項1の回路基
    板とが接合されて成り、前記端子と前記孔に充填されて
    いる前記導電材とが電気的に接続されていることを特徴
    とする回路基板。
JP8109762A 1995-04-28 1996-04-30 回路基板 Pending JPH0917828A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8109762A JPH0917828A (ja) 1995-04-28 1996-04-30 回路基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10646495 1995-04-28
JP7-106464 1995-04-28
JP8109762A JPH0917828A (ja) 1995-04-28 1996-04-30 回路基板

Publications (1)

Publication Number Publication Date
JPH0917828A true JPH0917828A (ja) 1997-01-17

Family

ID=26446574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8109762A Pending JPH0917828A (ja) 1995-04-28 1996-04-30 回路基板

Country Status (1)

Country Link
JP (1) JPH0917828A (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001039267A1 (fr) * 1999-11-26 2001-05-31 Ibiden Co., Ltd. Carte de circuit imprime multicouches et dispositif semi-conducteur
JP2001298043A (ja) * 2000-02-08 2001-10-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2002057277A (ja) * 2000-08-10 2002-02-22 Ibiden Co Ltd 半導体モジュールの製造方法
JP2002064178A (ja) * 2000-08-18 2002-02-28 Ibiden Co Ltd 半導体モジュールの製造方法
JP2002118204A (ja) * 1999-11-17 2002-04-19 Sumitomo Bakelite Co Ltd 半導体装置、並びに半導体搭載用基板及びその製造方法
JP2002158446A (ja) * 2000-11-22 2002-05-31 Sony Chem Corp フレキシブル基板素片、及び、多層フレキシブル配線板
JP2002261440A (ja) * 2001-03-01 2002-09-13 Sony Chem Corp フレキシブル配線基板の製造方法及びフレキシブル配線基板
JP2002319759A (ja) * 2001-04-20 2002-10-31 Shindo Denshi Kogyo Kk フレキシブルプリント回路基板の製造方法
WO2003007370A1 (fr) * 2001-07-12 2003-01-23 Hitachi, Ltd. Substrat de cablage en verre et procede de fabrication associe, pate conductrice et module de semi-conducteurs utilises pour ce substrat de cablage en verre, ainsi que procede de formation d'un substrat de cablage et d'un conducteur
JP2007067439A (ja) * 2006-11-13 2007-03-15 Dainippon Printing Co Ltd プリント配線板およびその製造方法
JP2008113022A (ja) * 2007-12-17 2008-05-15 Ibiden Co Ltd スルーホールの形成基板、多層プリント配線板
US7443035B2 (en) 2002-12-20 2008-10-28 Fujikura Ltd. Method of forming a penetration electrode and substrate having a penetration electrode
JP2009038409A (ja) * 2000-10-18 2009-02-19 Nec Corp 半導体パッケージの製造方法
US7612295B2 (en) 1997-03-13 2009-11-03 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
CN103258807A (zh) * 2013-03-26 2013-08-21 威盛电子股份有限公司 线路基板、半导体封装结构及线路基板制作工艺
JP2016004977A (ja) * 2014-06-19 2016-01-12 株式会社ジェイデバイス 半導体パッケージ及びその製造方法
WO2016136222A1 (ja) * 2015-02-23 2016-09-01 凸版印刷株式会社 印刷配線板及びその製造方法

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7612295B2 (en) 1997-03-13 2009-11-03 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP2002118204A (ja) * 1999-11-17 2002-04-19 Sumitomo Bakelite Co Ltd 半導体装置、並びに半導体搭載用基板及びその製造方法
CN1319157C (zh) * 1999-11-26 2007-05-30 揖斐电株式会社 多层电路板和半导体装置
US6534723B1 (en) 1999-11-26 2003-03-18 Ibiden Co., Ltd. Multilayer printed-circuit board and semiconductor device
WO2001039267A1 (fr) * 1999-11-26 2001-05-31 Ibiden Co., Ltd. Carte de circuit imprime multicouches et dispositif semi-conducteur
JP2001298043A (ja) * 2000-02-08 2001-10-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2002057277A (ja) * 2000-08-10 2002-02-22 Ibiden Co Ltd 半導体モジュールの製造方法
JP2002064178A (ja) * 2000-08-18 2002-02-28 Ibiden Co Ltd 半導体モジュールの製造方法
JP2009038409A (ja) * 2000-10-18 2009-02-19 Nec Corp 半導体パッケージの製造方法
JP2002158446A (ja) * 2000-11-22 2002-05-31 Sony Chem Corp フレキシブル基板素片、及び、多層フレキシブル配線板
JP2002261440A (ja) * 2001-03-01 2002-09-13 Sony Chem Corp フレキシブル配線基板の製造方法及びフレキシブル配線基板
JP2002319759A (ja) * 2001-04-20 2002-10-31 Shindo Denshi Kogyo Kk フレキシブルプリント回路基板の製造方法
WO2003007370A1 (fr) * 2001-07-12 2003-01-23 Hitachi, Ltd. Substrat de cablage en verre et procede de fabrication associe, pate conductrice et module de semi-conducteurs utilises pour ce substrat de cablage en verre, ainsi que procede de formation d'un substrat de cablage et d'un conducteur
US7183650B2 (en) 2001-07-12 2007-02-27 Renesas Technology Corp. Wiring glass substrate for connecting a semiconductor chip to a printed wiring substrate and a semiconductor module having the wiring glass substrate
JPWO2003007370A1 (ja) * 2001-07-12 2004-11-04 株式会社日立製作所 配線ガラス基板およびその製造方法ならびに配線ガラス基板に用いられる導電性ペーストおよび半導体モジュールならびに配線基板および導体形成方法
US7535106B2 (en) 2001-07-12 2009-05-19 Renesas Technology Corp. Wiring glass substrate for connecting a semiconductor chip to a printed wiring substrate and a semiconductor module having the wiring glass substrate
US7443035B2 (en) 2002-12-20 2008-10-28 Fujikura Ltd. Method of forming a penetration electrode and substrate having a penetration electrode
JP2007067439A (ja) * 2006-11-13 2007-03-15 Dainippon Printing Co Ltd プリント配線板およびその製造方法
JP2008113022A (ja) * 2007-12-17 2008-05-15 Ibiden Co Ltd スルーホールの形成基板、多層プリント配線板
CN103258807A (zh) * 2013-03-26 2013-08-21 威盛电子股份有限公司 线路基板、半导体封装结构及线路基板制作工艺
US9497864B2 (en) 2013-03-26 2016-11-15 Via Technologies, Inc. Circuit substrate, semiconductor package and process for fabricating the same
CN103258807B (zh) * 2013-03-26 2017-11-10 威盛电子股份有限公司 线路基板、半导体封装结构及线路基板制作工艺
JP2016004977A (ja) * 2014-06-19 2016-01-12 株式会社ジェイデバイス 半導体パッケージ及びその製造方法
WO2016136222A1 (ja) * 2015-02-23 2016-09-01 凸版印刷株式会社 印刷配線板及びその製造方法
CN107251661A (zh) * 2015-02-23 2017-10-13 凸版印刷株式会社 印刷配线板及其制造方法
JPWO2016136222A1 (ja) * 2015-02-23 2017-11-30 凸版印刷株式会社 印刷配線板及びその製造方法
US10321566B2 (en) 2015-02-23 2019-06-11 Toppan Printing Co., Ltd. Printed wiring board and method of manufacturing the same
TWI692284B (zh) * 2015-02-23 2020-04-21 日商凸版印刷股份有限公司 印刷配線板及其製造方法

Similar Documents

Publication Publication Date Title
US6297553B1 (en) Semiconductor device and process for producing the same
US7552531B2 (en) Method of manufacturing a printed wiring board having a previously formed opening hole in an innerlayer conductor circuit
JPH0917828A (ja) 回路基板
US5915753A (en) Method of producing a high-density printed wiring board for mounting
US7480151B2 (en) Wiring board and method of manufacturing the same
US7874066B2 (en) Method of manufacturing a device-incorporated substrate
JPH10308576A (ja) プリント配線板及びその製造方法
US7197820B2 (en) Circuit board and its manufacturing method
EP0544305A2 (en) Method of forming a contact bump using a composite film
KR20010042782A (ko) 반도체 장치, 실장기판 및 그 제조방법, 회로기판 및전자기기
JP5007164B2 (ja) 多層配線板及び多層配線板製造方法
JP2000294677A (ja) 高密度薄膜配線基板及びその製造方法
WO2007080863A1 (ja) 半導体装置、該半導体装置を実装するプリント配線基板、及びそれらの接続構造
JPH10125819A (ja) 半導体装置用基板並びに半導体装置及びそれらの製造方法
JP2002118204A (ja) 半導体装置、並びに半導体搭載用基板及びその製造方法
EP1173051B1 (en) Flexible printed wiring board and its production method
JP3096233B2 (ja) プローブ構造
CN107770946A (zh) 印刷布线板及其制造方法
JPH08181450A (ja) 電子回路基板とその製造方法
JP3925752B2 (ja) バンプ付き配線基板及び半導体パッケ−ジの製造法
JPH0614592B2 (ja) 多層プリント配線板の製造方法
CN100581326C (zh) 多层印刷配线板及其制造方法
JP2004200608A (ja) プリント配線基板およびその製造方法
JP2004214227A (ja) 層間接続部及び多層配線板
JP2764628B2 (ja) 電子回路基板とその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040303

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040630