[go: up one dir, main page]

TWI640033B - Method for manufacturing germanium wafer on insulator - Google Patents

Method for manufacturing germanium wafer on insulator Download PDF

Info

Publication number
TWI640033B
TWI640033B TW104128754A TW104128754A TWI640033B TW I640033 B TWI640033 B TW I640033B TW 104128754 A TW104128754 A TW 104128754A TW 104128754 A TW104128754 A TW 104128754A TW I640033 B TWI640033 B TW I640033B
Authority
TW
Taiwan
Prior art keywords
soi
film
thickness
wafer
thinning
Prior art date
Application number
TW104128754A
Other languages
English (en)
Other versions
TW201624531A (zh
Inventor
阿賀浩司
桑原登
Original Assignee
日商信越半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商信越半導體股份有限公司 filed Critical 日商信越半導體股份有限公司
Publication of TW201624531A publication Critical patent/TW201624531A/zh
Application granted granted Critical
Publication of TWI640033B publication Critical patent/TWI640033B/zh

Links

Classifications

    • H10P90/1906—
    • H10P90/16—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H10P14/3426—
    • H10P14/6322—
    • H10P50/283—
    • H10P50/642—
    • H10P72/7618—
    • H10P74/203—
    • H10P74/23—
    • H10P90/1916—
    • H10P95/90—
    • H10W10/019—
    • H10W10/10—
    • H10W10/181—
    • H10P14/6309—

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Weting (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Abstract

本發明係提供一絕緣體上的矽(SOI)晶圓的製造方法，係具有將形成有SOI層的SOI晶圓的SOI膜厚度予以調整的薄膜化處理，其中SOI晶圓的製造方法包含：(A1)一測定步驟，係將形成有SOI層的SOI晶圓在薄膜化處理前的SOI膜厚度予以測定；(A2)一旋轉步驟，係基於藉由在(A1)步驟的膜厚度測定所得到的SOI膜厚度的平面內分布以及預先求出的在薄膜化處理的平面內加工量分布，而決定出在進行薄膜化處理時的SOI晶圓的旋轉位置，使SOI晶圓繞中心軸旋轉而達到旋轉位置；以及(A3)一薄膜化步驟，係將經(A2)步驟中所旋轉的SOI晶圓的SOI層予以薄膜化處理。

Description

絕緣體上的矽晶圓的製造方法
本發明係關於一絕緣體上的矽(Silicon-On-Insulator，以下簡稱為SOI)晶圓的製造方法，特別是關於被稱為FDSOI(Fully Depleted Silicon-On-Insulator：全空乏SOI)的被要求有極高SOI層膜厚度的均一性的SOI晶圓的製造方法。
習知，作為將形成有SOI層的SOI晶圓的SOI層薄膜化的方法之一，係進行將SOI晶圓以批次(batch)式熱處理爐進行熱處理，藉由氧化SOI層表面的Si而使變質成氧化膜之後，去除此氧化膜的方法(即所謂的犧牲氧化處理)。
藉由此方法將SOI膜厚度高精度地薄膜化至目標值，必須經由正確地調控來使氧化膜厚度達到目標值。然而，實際上由於氧化過程中的大氣壓的變動會導致氧化率變化的緣故，要對經由熱處理而成長的氧化膜厚度進行正確地調控是件非常困難的事。因此，藉由氧化膜的形成與去除來進行薄膜化的情形下，會採取使薄膜化處理後的SOI膜厚度比目標值稍(約3nm左右)厚來進行藉由氧化膜的形成與去除的薄膜化，之後再另外調控蝕刻時間來藉由蝕刻(etching)的薄膜化以達到目標值的方法。
在這兩階段薄膜化的方法中，如專利文獻1所示，所採取的是於去除氧化後的氧化膜之後測定SOI膜厚度，以該值為基礎，設定下個階段的蝕刻處理的加工量的方法。
再者，於藉由氧化膜的形成與去除以及蝕刻的該兩階段薄膜化處理中，作為縮短步驟的方法，係提出有：於氧化後仍帶有氧化膜的狀態下測定SOI層的膜厚度，基於所測定出的SOI層的膜厚度，以洗淨的同一批次處理進行氧化膜去除以及蝕刻，還有洗淨處理的方法。
再者，除了藉由氧化膜的形成與去除以及批次式洗淨所進行的薄膜化之外，也提出有使用單片式的蝕刻裝置來控制SOI層的薄膜化的方法(專利文獻2)。
然而，即使藉由這些方法高精度地調控SOI層的膜厚度，平面內加工量不均依然會發生在氧化膜的形成、去除或蝕刻等的薄膜化處理當中，而導致薄膜化處理後的SOI層的平面內膜厚度分布的惡化。例如於FD-SOI晶圓之類的晶圓平面內的全點在目標的SOI膜厚度±0.5nm以內之類的有高精度的膜厚度均一性的必要的狀況下，會有無法滿足膜厚度均一性的要求的問題。
〔先前技術文獻〕 〔專利文獻〕
〔專利文獻1〕日本特開2007-266059號公報
〔專利文獻2〕日本特開2010-092909號公報
本發明為解決前述問題，目的在於提供一種SOI晶圓的製造方法，能夠製造在薄膜化處理後的SOI層的平面內膜厚度均一性良好的SOI晶圓。
為解決上述的問題，本發明提供一種SOI晶圓的製造方法，係具有將形成有絕緣體上的矽層(SOI層)的SOI晶圓的絕緣體上的矽膜厚度(SOI膜厚度)予以調整的薄膜化處理，其中該SOI晶圓的製造方法包含：(A1)一測定步驟，係將形成有該SOI層的SOI晶圓在該薄膜化處理前的SOI膜厚度予以測定；(A2)一旋轉步驟，係基於藉由在該(A1)步驟的膜厚度測定所得到的SOI膜厚度的平面內分布以及預先求出的在該薄膜化處理的平面內加工量分布，而決定出在進行該薄膜化處理時的該SOI晶圓的旋轉位置，使該SOI晶圓繞中心軸旋轉而達到該旋轉位置；以及(A3)一薄膜化步驟，係將經該(A2)步驟中所旋轉的SOI晶圓的SOI層予以薄膜化處理。
依據此SOI晶圓的製造方法，能夠製造在調整SOI膜厚度的薄膜化處理後的SOI層的平面內膜厚度均一性良好的SOI晶圓。
另外本發明提供一種SOI晶圓的製造方法，係具有將形成有SOI層的SOI晶圓的SOI膜厚度予以調整的薄膜化處理，其中該SOI晶圓的製造方法包含：(B0)一形成步驟，係在氧化性氣體氛圍下進行熱處理而於該SOI層的表面予以形成熱氧化膜；(B1)一測定步驟，係在仍帶有該熱氧化膜的狀態下，將在該(B0)步驟中形成有熱氧化膜的SOI晶圓的SOI膜厚度予以測定； (B2)一旋轉步驟，係基於藉由在該(B1)步驟的膜厚度測定所得到的SOI膜厚度的平面內分布以及預先求出的在該薄膜化處理的平面內加工量分布，而決定出在進行該薄膜化處理時的該SOI晶圓的旋轉位置，使該SOI晶圓繞中心軸旋轉而達到該旋轉位置；以及(B3)一薄膜化步驟，係藉由批次(batch)式洗淨，而因應於該(B1)步驟所得到的SOI膜厚度來控制該SOI層的蝕刻量的同時，對該SOI層予以薄膜化處理，其中該批次式洗淨包括在該(B2)步驟中經旋轉的SOI晶圓的SOI層表面的熱氧化膜去除以及該SOI層的蝕刻。
依據此SOI晶圓的製造方法，於調整SOI膜厚度的薄膜化處理之前去除形成在SOI層表面的熱氧化膜，藉由蝕刻來調整膜厚度，能夠製造在薄膜化處理後的SOI層的平面內膜厚度均一性良好的SOI晶圓。
另外本發明提供一種SOI晶圓的製造方法，係具有將形成有SOI層的SOI晶圓的SOI膜厚度予以調整的第一及第二薄膜化處理，其中該SOI晶圓的製造方法包含：(C0)一形成步驟，係在氧化性氣體氛圍下進行熱處理而於該SOI層的表面予以形成熱氧化膜；(C1)一測定步驟，係在仍帶有該熱氧化膜的狀態下，將在該(C0)步驟中形成熱氧化膜的SOI晶圓的SOI膜厚度予以測定；(C2)一旋轉步驟，係基於藉由在該(C1)步驟的膜厚度測定所得到的SOI膜厚度的平面內分布以及預先求出的在該第一薄膜化處理的平面內加工量分布，而決定出在進行該第一薄膜化處理時的該SOI晶圓的旋轉位置，使該SOI晶圓繞中心軸旋轉而達到該旋轉位置； (C3)一第一薄膜化步驟，係藉由批次(batch)式洗淨，而因應於該(C1)步驟所得到的SOI膜厚度來控制該SOI層的蝕刻量的同時，對該SOI層予以第一薄膜化處理而薄膜化至厚於最終的目標值，其中該批次式洗淨包括去除在該(C2)步驟中所旋轉出的SOI晶圓的SOI層表面的熱氧化膜以及該SOI層的蝕刻；(C4)一測定步驟，係測定該第一薄膜化處理後的SOI晶圓的SOI膜厚度；(C5)一旋轉步驟，係基於藉由該(C4)步驟的膜厚度測定所得到的SOI膜厚度的平面內分布以及預先求出的在該第二薄膜化處理的平面內加工量分布，而決定出在進行該第二薄膜化處理時的該SOI晶圓的旋轉位置，使該SOI晶圓繞中心軸旋轉而達到該旋轉位置；以及(C6)一第二薄膜化步驟，係藉由包括在該(C5)步驟中經旋轉的SOI晶圓的SOI層的蝕刻的洗淨，而因應於該(C4)步驟所得到的SOI膜厚度來控制該SOI層的蝕刻量的同時，對該SOI層予以第二薄膜化處理而薄膜化至最終的目標值。
依據此SOI晶圓的製造方法，藉由於調整SOI膜厚度的薄膜化處理之前去除形成在SOI層表面的熱氧化膜的第一薄膜化處理，以及藉由蝕刻來調整至目標的膜厚度的第二薄膜化處理的兩階段的薄膜化處理，能夠製造在薄膜化處理後的SOI層的平面內膜厚度均一性良好的SOI晶圓。
又於此時，係以單片式洗淨來進行該(C6)步驟的洗淨為佳。
藉由以單片式洗淨來進行第二薄膜化處理，更能提昇薄膜化處理後的SOI層的膜厚度的控制性來製造SOI晶圓。
又於此時，該旋轉位置的決定係被決定在會使一表示經該膜厚度測定所得到的SOI膜厚度的平面內分布的最大值的區域與一表示預先求出的在薄膜化處理的平面內加工量分布的最大值的區域是相重合的位置為佳。
又於此時，該旋轉位置的決定係被決定在會使一表示經該膜厚度測定所得到的SOI膜厚度的平面內分布的最小值的區域與一表示預先求出的在薄膜化處理的平面內加工量分布的最小值的區域是相重合的位置為佳。
又於此時，該旋轉位置的決定係基於經該膜厚度測定所得到的SOI膜厚度的平面內分布以及預先求出的在薄膜化處理的平面內加工量分布，分別計算以預定的角度變更該旋轉位置狀態下的薄膜化處理後的SOI膜厚度的平面內分布，而被決定在會使經該計算出的薄膜化處理後的SOI膜厚度的平面內最大值與平面內最小值的差是在最小的位置。
藉由使SOI晶圓旋轉於以此基準所決定出的旋轉位置而予以薄膜化處理，能更確實地製造在薄膜化處理後的SOI層的平面內膜厚度均一性良好的SOI晶圓。
又於此時，測定該薄膜化處理前的SOI膜厚度的步驟以及其後所進行的使該SOI晶圓旋轉的步驟，係於同一裝置內進行為佳。
如此在同一裝置內進行，能簡化步驟。
又於此時，該SOI層的形成係藉由離子注入剝離法來進行為佳，該離子注入剝離法至少包括：一接合步驟，係將具有藉由注入離子所形成的微小氣泡層的接合晶圓與作為支持基板的基底晶圓予以接合，以及 一形成步驟，係以該微小氣泡層為邊界，剝離接合晶圓而於基底晶圓上予以形成薄膜。
如此，本發明的SOI晶圓的製造方法的SOI層的形成，能夠適合使用離子注入剝離法。
又於此時，該薄膜化處理係藉由浸泡於SC1溶液來進行為佳。
如此，本發明的SOI晶圓的製造方法的該薄膜化處理，能夠適合使用SC1溶液。
如以上所述，依據本發明的SOI晶圓的製造方法，能夠例如，在進行將形成在SOI層表面的熱氧化膜予以去除的SOI層的薄膜化方法中，或是在藉由去除熱氧化膜與膜厚度調整的兩階段的薄膜化處理中，在高精度地控制SOI層的膜厚度的同時，製造在薄膜化處理後的SOI層的平面內膜厚度均一性良好的SOI晶圓。因此，此方法適合用於要求有極高SOI層膜厚度均一性的FD-SOI晶圓的製造方法。另外，由於提升了SOI膜厚度的平面內分布，使具有目標的膜厚度的SOI晶圓製造產率提升，作為結果能降低程序的成本。
〔第1圖〕係顯示本發明的SOI晶圓的製造方法的一例的流程圖。
〔第2圖〕係顯示以第1圖的流程製造出SOI晶圓的狀況的各階段的SOI膜厚度的平面內分布，以及預先求出的在該薄膜化處理的平面內加工量分布的一例示意圖，(a)為顯示薄膜化處理前的SOI膜厚度的平面內分布，(b)為顯示預先求出的在薄膜化處理的平面內加工量 分布，(c)為顯示晶圓旋轉後的SOI膜厚度的平面內分布，(d)為顯示薄膜化處理前的SOI膜厚度的平面內分布。
〔第3圖〕係顯示本發明的SOI晶圓的製造方法的另一例的流程圖。
〔第4圖〕係顯示本發明的SOI晶圓的製造方法的更另一例的流程圖。
如同上述，需要開發一種SOI晶圓的製造方法，能夠製造在調整SOI膜厚度的薄膜化處理後的SOI層的平面內膜厚度均一性良好的SOI晶圓。
本申請發明人們，關於上述的課題重複地進行深入研究的結果，發現了由於在薄膜化處理前的SOI層的平面內分布具有偏差，而且在薄膜化處理的平面內加工量分布也具有偏差，因此，例如在薄膜化處理前的SOI層的膜厚度薄的位置變成是在薄膜化處理的加工量大的位置的狀況下，發現到其在薄膜化處理後的SOI層的平面內膜厚度均一性惡化。並且，本申請發明人們根據這一點，發現到對薄膜化處理前的SOI膜厚度予以測定，並基於所測定到的SOI膜厚度的平面內分布以及預先求出的在薄膜化處理的平面內加工量分布，而決定出在進行薄膜化處理時的SOI晶圓的旋轉位置，藉由使SOI晶圓繞中心軸旋轉而達到此旋轉位置的狀態下來進行薄膜化處理，能改善薄膜化處理後的SOI層的平面內膜厚度均一性，從而完成本發明。
亦即，本發明為一種SOI晶圓的製造方法，係具有將形成有SOI層的SOI晶圓的SOI膜厚度予以調整的薄膜化處理，該SOI晶圓的製造方法包含： (A1)一測定步驟，係將形成有該SOI層的SOI晶圓在該薄膜化處理前的SOI膜厚度予以測定；(A2)一旋轉步驟，係基於藉由在該步驟(A1)的膜厚度測定所得到的SOI膜厚度的平面內分布以及預先求出的在該薄膜化處理的平面內加工量分布，而決定出在進行該薄膜化處理時的該SOI晶圓的旋轉位置，使該SOI晶圓繞中心軸旋轉而達到該旋轉位置；以及(A3)一薄膜化步驟，係將經該步驟(A2)中所旋轉的SOI晶圓的SOI層予以薄膜化處理。
以下，詳細地說明本發明，但本發明並未被限定於此。
參照第1圖的流程圖說明本發明的SOI晶圓的製造方法的一例。第1圖的SOI晶圓的製造方法中，首先於晶圓形成SOI層，接下來測定薄膜化處理前的SOI膜厚度(第1圖(A1))。接下來，基於藉由在(A1)步驟的膜厚度測定所得到的SOI膜厚度的平面內分布以及預先求得的在該薄膜化處理的平面內加工量分布，而決定出在進行薄膜化處理時的SOI晶圓的旋轉位置，使SOI晶圓繞中心軸旋轉而達到所決定的旋轉位置(第1圖(A2))。接下來，將經該(A2)步驟中所旋轉的SOI晶圓的SOI層予以薄膜化(第1圖(A3))。
以下關於各步驟進行更詳細地說明。
<SOI層的形成>
本發明中，SOI層的形成方法雖並無特別的限定，但藉由離子注入剝離法來進行為佳，該離子注入剝離法包括：一接合步驟，係將具有藉由注入離子所形成的微小氣泡層的接合晶圓與作為支持基板的基底晶圓予以接合；一形成步驟，係以該微小氣泡層為邊界，剝離接合晶圓而於基底晶圓上予以 形成薄膜。藉由此離子注入剝離法能得到極薄地形成有平面內膜厚度分布相對較小的SOI層的SOI晶圓。
<(A1)薄膜化處理前的SOI膜厚度測定>
(A1)步驟中，係將形成有SOI層的SOI晶圓在將SOI膜厚度予以調整的薄膜化處理前的SOI膜厚度予以測定。薄膜化處理前的SOI膜厚度測定並無特別限定，能以習知的方法來進行。
<(A2)SOI晶圓的旋轉位置的決定以及SOI晶圓的旋轉>
(A2)步驟中，係基於藉由在(A1)步驟的膜厚度測定所得到的SOI膜厚度的平面內分布以及預先求出的在薄膜化處理的平面內加工量分布，而決定出在進行薄膜化處理時的SOI晶圓的旋轉位置，使SOI晶圓繞中心軸旋轉而達到所決定出的旋轉位置。
要預先求出在SOI膜厚度予以調整的薄膜化處理的平面內加工量分布的時候，例如使用在實際上後續步驟的薄膜化處理所使用的薄膜化方式(例如批次(batch)式洗淨機或單片式洗淨機等)，來對SOI膜厚度進行薄膜化至達到目標值，薄膜化後進行SOI膜厚度測定來求出加工量分布即可。
進行薄膜化處理時的SOI晶圓的旋轉位置的決定，係基於藉由在該(A1)步驟的膜厚度測定所得到的SOI膜厚度的平面內分布以及預先求出的在該薄膜化處理的平面內加工量分布來進行。如上所述，例如只要從在薄膜化處理前的SOI層的膜厚度薄的位置變成是在薄膜化處理的加工量大的位置的狀況下，薄膜化處理後的SOI層的平面內膜厚度均一性惡化一事來看，將旋轉位置決定於薄膜化處理前的SOI層的膜厚度與在薄膜化處理的加工量之 間的差的參差不齊於晶圓平面內縮小即可解決。作為決定旋轉位置的基準，更具體地來說，例如能舉出以下三個基準。
<基準1>
將能夠使一表示經膜厚度測定所得到的SOI膜厚度的平面內分布的最大值的區域與一表示預先求出的在薄膜化處理的平面內加工量分布的最大值的區域相重合的位置予以決定為旋轉位置。
<基準2>
將能夠使一表示經膜厚度測定所得到的SOI膜厚度的平面內分布的最小值的區域與一表示預先求出的在薄膜化處理的平面內加工量分布的最小值的區域相重合的位置予以決定為旋轉位置。
<基準3>
將能夠使基於經膜厚度測定所得到的SOI膜厚度的平面內分布以及預先求出的在薄膜化處理的平面內加工量分布，分別計算以預定的角度變更旋轉位置狀態下的薄膜化處理後的SOI膜厚度的平面內分布，而經該計算出的薄膜化處理後的SOI膜厚度的平面內最大值與平面內最小值的差變成最小的位置決定為旋轉位置。
例如，藉由上述其中一個的基準所決定出的旋轉角度來進行旋轉SOI晶圓的薄膜化處理，能改善薄膜化處理所引起的SOI膜厚度的平面內分布，或是能使平面內分布的惡化予以最小化。另外，當然旋轉位置的決定基準並不限定於此，亦得以依能夠使薄膜化處理前的SOI層的膜厚度與在薄膜化處理的加工量之間的差的參差不齊於晶圓平面內縮小的任意的基準而決定旋轉位置。
此時，使測定薄膜化處理前的SOI膜厚度的步驟((A1)步驟)以及其後所進行的使SOI晶圓旋轉的步驟((A2)步驟)於同一裝置內進行，由於能簡化步驟所以較佳。更具體的說，在(A1)步驟中使用的SOI膜厚度測定裝置內附屬有校準用的晶圓旋轉機構的狀況下，於SOI膜厚度測定當下的晶圓回收時，係基於所測定出的SOI膜厚度的平面內分布與預先求出的在薄膜化處理的平面內加工量分布而決定出晶圓的旋轉位置，使用SOI膜厚度測定裝置內的晶圓旋轉機構旋轉晶圓使之達到所決定出的旋轉位置後，再回收至薄膜化處理所使用的洗淨機的洗淨用載體內，即能在同一裝置內進行SOI膜厚度測定與薄膜化處理前的晶圓的旋轉，而能使作業簡化。
<(A3)經旋轉的SOI晶圓的SOI層的薄膜化>
(A3)步驟中，係將經該步驟(A2)中所旋轉的SOI晶圓的SOI層予以薄膜化。作為調整SOI膜厚度的SOI層的薄膜化方法，應用使用批次式洗淨機的洗淨(蝕刻)所進行的薄膜化雖然是有效果的，但並不限定於此，因應所期望的加工量等，也能應用使用單片式洗淨機進行的洗淨(蝕刻)、犧牲氧化處理(批次處理、單片處理)、氣體(HCI等)等的氣體蝕刻、乾蝕刻、濕蝕刻、氫氣或氬氣等的還原性氛圍氣熱處理所致的伴隨SOI層的縮減厚度之平坦化處理等的種種的薄膜化方法。
另外，薄膜化處理係藉由將SOI晶圓浸泡於SC1溶液(NH4OH與H2O2的混合水溶液)來進行為佳。
使用批次式洗淨機與SC1溶液進行蝕刻的狀況，容易在水槽內的上下發生Si蝕刻的平面內加工量的偏差，浸泡於水槽上部的部分的蝕刻加工 量會有較浸泡於水槽下部的部分的蝕刻加工量為小的傾向。其原因為在循環線上加熱過後的藥液係自水槽下部所供給，或是因自液面取出及放入晶圓的緣故，使得浸泡時間於晶圓平面內有差異，愈處於晶圓下部則浸泡時間變愈長所導致。
由此得知，使用薄膜化處理中的批次式洗淨機與SC1溶液來進行洗淨(蝕刻)的狀況，基於藉由薄膜化處理前的SOI膜厚度測定所得到的膜厚度的平面內分布以及上述的蝕刻的平面內加工量的偏差，以在進行批次式洗淨機洗淨前為例，決定旋轉位置使SOI膜厚度薄的部分達到批次式洗淨機的水槽內上側，只要預先在批次式洗淨前旋轉晶圓並裝入到洗淨用載體來進行洗淨，則能使藉由批次式洗淨機進行薄膜化處理後的SOI膜厚度的平面內分布與薄膜化處理前相比有所改善，或是能使薄膜化處理後的平面內分布的惡化最小化。
另外，只要事先調查在批次式洗淨機內的平面內加工量分布並予以資料庫化，基於薄膜化處理前的SOI膜厚度測定來決定批次內的各個的SOI晶圓的旋轉位置，旋轉各個晶圓使之達到所決定的旋轉位置後，由於能裝入到洗淨用載體來進行洗淨，因而能高精度地改善各晶圓的平面內分布，同時也更能簡化步驟。
另外，由於晶圓浸泡型的單片式洗淨機與批次式同樣容易在水槽內的上下產生Si蝕刻的平面內加工量分布的偏差，基於藉由在薄膜化步驟的膜厚度測定所得到的SOI膜厚度的平面內分布以及上述的蝕刻的平面內加工量分布的偏差，並在藉由在單片式洗淨機的薄膜化前，決定出旋轉位置使SOI膜厚度薄的部分靠近單片式洗淨機的水槽內上側，只要預先在單片式洗淨前 旋轉晶圓裝入洗淨用載體來進行洗淨，則能使藉由單片式洗淨機進行薄膜化處理後的SOI膜厚度的平面內分布與薄膜化處理前相比有所改善，或是能使薄膜化處理後的平面內分布的惡化最小化。
另一方面，在保持晶圓水平，而經由上部配管注入藥液的藥液注水型的單片式洗淨機中，所使用的是在薄膜化處理中連續旋轉晶圓的方法。因此，薄膜化處理的平面內加工量分布變成同心圓狀，雖然即使使薄膜化處理前的晶圓繞中心軸旋轉而達到所決定的旋轉位置，對於平面內膜厚度分布的影響還是小，但由於在薄膜化處理中的晶圓的連續旋轉處於偏心的狀況中，平面內加工量分布會自同心圓偏移開，故藉由使薄膜化處理前的晶圓旋轉至所期望的旋轉位置，能夠使薄膜化處理後的SOI膜厚度的平面內分布與薄膜化處理前相比有所改善，或是能使薄膜化處理後的平面內分布的惡化予以最小化。
以下，參照第2圖更具體地說明本發明的SOI晶圓的製造方法，但本發明並未被限定於此。第2圖係顯示實際以第1圖的流程製造出SOI晶圓時的各階段的SOI膜厚度的平面內分布以及預先求出的在薄膜化處理的平面內加工量分布的例子，第2圖(a)為顯示薄膜化處理前的SOI膜厚度的平面內分布，第2圖(b)為顯示預先求出的在薄膜化處理的平面內加工量分布，第2圖(c)為顯示晶圓旋轉後的SOI膜厚度的平面內分布，第2圖(d)為顯示薄膜化處理後的SOI膜厚度的平面內分布。
首先，在晶圓上形成SOI層，接下來，作為(A1)步驟，測定薄膜化處理前的SOI膜厚度而得到如第2圖(a)的SOI膜厚度的平面內分布。例如在第2圖(a)中，SOI膜厚度的平均值為16.7nm，平面內膜厚度分布(膜 厚度Range：膜厚度的平面內最大值-平面內最小值)為0.59nm，得知在7點半的測定位置(以晶圓上端作為0度順時針旋轉的225度的位置)SOI膜厚度最是薄。
接下來，作為(A2)步驟，係決定出在進行薄膜化處理時的SOI晶圓的旋轉位置，在這之前預先測定在使用SC1溶液的批次式洗淨機而使SOI膜厚度經達到12.0nm為止的薄膜化之時的平面內加工量分布，而求出如第2圖(b)的在薄膜化處理的平面內加工量分布。例如在第2圖(b)中，得知平均加工量為4.7nm，平面內加工量分布(加工量Range：加工量的平面內最大值-平面內最小值)為0.18nm，且洗淨用載體的上側是加工量最小的。
接下來，基於在(A1)步驟中得到的SOI膜厚度的平面內分布(第2圖(a))以及如上述所求出的在薄膜化處理的平面內加工量分布(第2圖(b))，而決定出在進行批次式洗淨時的SOI晶圓的旋轉位置。此時，雖然旋轉位置能例如基於上述這一類的基準來任意的決定，在此係舉將SOI膜厚度最是薄的7點半的測定位置，配合加工量最少的洗淨用載體內的上側的狀態而進行批次式洗淨的狀況為例。此狀況下，以順時針方向135度旋轉(第2圖(c))，使SOI膜厚度最薄的7點半的測定位置到達洗淨用載體的上側(12點的位置)。此時的晶圓的旋轉，如上所述，可以在上述(A1)步驟中所使用的SOI膜厚度測定裝置內進行，亦得以自SOI膜厚度測定裝置取出後再另外進行。
接下來，作為(A3)步驟，係將如第2圖(c)中所順時針135度旋轉狀態的晶圓移載至洗淨用載體，藉由使用SC1溶液的批次式洗淨機進行薄膜化，使SOI膜厚度到達12.0nm為止。
測定薄膜化處理後的SOI膜厚度分布之後，如第2圖(d)所示SOI膜厚度的平均成值為12.0nm，平面內膜厚度分布(膜厚度Range)成為0.56nm，由此得知以如第1圖流程來進行薄膜化處理既能使平面內膜厚度分布與薄膜化處理前相比有所改善，也能製造在薄膜化處理後的SOI層的平面內膜厚度均一性良好的SOI晶圓。
如以上所說明的，依據本發明的SOI晶圓的製造方法，能夠製造在調整SOI膜厚度的薄膜化處理後的SOI層的平面內膜厚度均一性良好的SOI晶圓。
另外，本發明係提供一種SOI晶圓的製造方法，係具有將形成有SOI層的SOI晶圓的SOI膜厚度予以調整的薄膜化處理，其中該SOI晶圓的製造方法包含：(B0)一形成步驟，係在氧化性氣體氛圍下進行熱處理而於該SOI層的表面予以形成熱氧化膜；(B1)一測定步驟，係在仍帶有該熱氧化膜的狀態下，將在該(B0)步驟中形成有熱氧化膜的SOI晶圓的SOI膜厚度予以測定；(B2)一旋轉步驟，係基於藉由在該(B1)步驟的膜厚度測定所得到的SOI膜厚度的平面內分布以及預先求出的在該薄膜化處理的平面內加工量分布，而決定出在進行該薄膜化處理時的該SOI晶圓的旋轉位置，使該SOI晶圓繞中心軸旋轉而達到該旋轉位置；以及(B3)一薄膜化步驟，係藉由批次式洗淨，而因應於該(B1)步驟所得到的SOI膜厚度來控制該SOI層的蝕刻量的同時，對該SOI層予以薄膜化處理， 其中該批次式洗淨包括在該(B2)步驟中經旋轉的SOI晶圓的SOI層表面的熱氧化膜去除以及該SOI層的蝕刻。
參照第3圖的流程圖說明此種SOI晶圓的製造方法的一例。第3圖的SOI晶圓的製造方法中，首先於晶圓形成SOI層，接下來在氧化性氣體氛圍下進行熱處理而於SOI層的表面予以形成熱氧化膜(第3圖(B0))。接下來在仍帶有熱氧化膜的狀態下，將在薄膜化處理前的SOI膜厚度予以測定(第3圖(B1))。接下來基於藉由在(B1)步驟的膜厚度測定所得到的SOI膜厚度的平面內分布以及預先求出的在薄膜化處理的平面內加工量分布，而決定出在進行薄膜化處理時的SOI晶圓的旋轉位置，使SOI晶圓繞中心軸旋轉而達到所決定的旋轉位置(第3圖(B2))。接下來藉由批次式洗淨，而因應於(B1)步驟所得到的SOI膜厚度來控制SOI層的蝕刻量的同時，對SOI層予以薄膜化處理，其中批次式洗淨包括去除在(B2)步驟中所旋轉出的SOI晶圓的SOI層表面的熱氧化膜以及SOI層的蝕刻(第3圖(B3))。
<(B0)熱氧化膜的形成>
本發明中，熱氧化膜的形成並無特別的限定，只要是在氧化性氣體氛圍下進行熱處理的方法，能以眾所周知的方法來進行。
再者，SOI層的形成、(B1)步驟以及(B2)步驟，分別以等同於上述的SOI層的形成、(A1)步驟以及(A2)步驟來進行即可。
<(B3)經旋轉的SOI晶圓的SOI層的薄膜化>
(B3)步驟中，係藉由批次式洗淨，而因應於該(B1)步驟所得到的SOI膜厚度(例如平面內平均值)來控制SOI層的蝕刻量的同時，對該SOI層予以薄膜化，其中該批次式洗淨包括在(B2)步驟中經旋轉的SOI晶圓的SOI層表 面的熱氧化膜去除以及SOI層的蝕刻。藉由包含SOI層的蝕刻的批次式洗淨來進行薄膜化的具體方法並無特別限定，以適用於上述的批次式洗淨機與使用SC1溶液的洗淨(蝕刻)為佳。
依據此SOI晶圓的製造方法，於薄膜化處理之前去除形成在SOI層表面的熱氧化膜，藉由蝕刻來調整膜厚度，能夠製造在薄膜化處理後的SOI層的平面內膜厚度均一性良好的SOI晶圓。
另外本發明提供一種SOI晶圓的製造方法，係具有將形成有SOI層的SOI晶圓的SOI膜厚度予以調整的第一及第二薄膜化處理，其中該SOI晶圓的製造方法包含：(C0)一形成步驟，係在氧化性氣體氛圍下進行熱處理而於該SOI層的表面予以形成熱氧化膜；(C1)一測定步驟，係在仍帶有該熱氧化膜的狀態下，將在該(C0)步驟中形成熱氧化膜的SOI晶圓的SOI膜厚度予以測定；(C2)一旋轉步驟，係基於藉由在該(C1)步驟的膜厚度測定所得到的SOI膜厚度的平面內分布以及預先求出的在該第一薄膜化處理的平面內加工量分布，而決定出在進行該第一薄膜化處理時的該SOI晶圓的旋轉位置，使該SOI晶圓繞中心軸旋轉而達到該旋轉位置；(C3)一第一薄膜化步驟，係藉由批次(batch)式洗淨，而因應於該(C1)步驟所得到的SOI膜厚度來控制該SOI層的蝕刻量的同時，對該SOI層予以第一薄膜化處理而薄膜化至厚於最終的目標值，其中該批次式洗淨包括去除在該(C2)步驟中所旋轉出的SOI晶圓的SOI層表面的熱氧化膜以及該SOI層的蝕刻； (C4)一測定步驟，係測定該第一薄膜化處理後的SOI晶圓的SOI膜厚度；(C5)一旋轉步驟，係基於藉由該(C4)步驟的膜厚度測定所得到的SOI膜厚度的平面內分布以及預先求出的在該第二薄膜化處理的平面內加工量分布，而決定出在進行該第二薄膜化處理時的該SOI晶圓的旋轉位置，使該SOI晶圓繞中心軸旋轉而達到該旋轉位置；以及(C6)一第二薄膜化步驟，係藉由包括在該(C5)步驟中經旋轉的SOI晶圓的SOI層的蝕刻的洗淨，而因應於該(C4)步驟所得到的SOI膜厚度來控制該SOI層的蝕刻量的同時，對該SOI層予以第二薄膜化處理而薄膜化至最終的目標值。
參照第4圖的流程圖說明此種SOI晶圓的製造方法的一例。第4圖的SOI晶圓的製造方法中，首先於晶圓形成SOI層，接下來在氧化性氣體氛圍下進行熱處理而於SOI層的表面予以形成熱氧化膜(第4圖(C0))。接下來在仍帶有熱氧化膜的狀態下，將在第一薄膜化處理前的SOI膜厚度予以測定(第4圖(C1))。接下來基於藉由在(C1)步驟的膜厚度測定所得到的SOI膜厚度的平面內分布以及預先求出的在第一薄膜化處理的平面內加工量分布，而決定出在進行第一薄膜化處理時的SOI晶圓的旋轉位置，使SOI晶圓繞中心軸旋轉而達到所決定的旋轉位置(第4圖(C2))。接下來藉由批次式洗淨，而因應於(C1)步驟所得到的SOI膜厚度來控制SOI層的蝕刻量的同時，對SOI層予以薄膜化處理而薄膜化至厚於最終的目標值，其中批次式洗淨包括去除在(C2)步驟中所旋轉出的SOI晶圓的SOI層表面的熱氧化膜以及SOI層的蝕刻(第一薄膜化處理，第4圖(C3))。接下來，測定第一薄膜化處理後的SOI晶圓的SOI膜厚度(第4圖(C4))。接下來，基於藉由(C4)步驟的 膜厚度測定所得到的SOI膜厚度的平面內分布以及預先求出的在第二薄膜化處理的平面內加工量分布，而決定出在進行第二薄膜化處理時的SOI晶圓的旋轉位置，使SOI晶圓繞中心軸旋轉而達到該旋轉位置(第4圖(C5))。接下來，藉由包括在(C5)步驟中經旋轉的SOI晶圓的SOI層的蝕刻的洗淨，而因應於(C4)步驟所得到的SOI膜厚度來控制SOI層的蝕刻量的同時，對SOI層予以薄膜化處理而薄膜化至最終的目標值(第二薄膜化處理，第4圖(C6))。
再者，SOI層的形成、(C1)步驟以及(C2)步驟，分別以等同於上述的SOI層的形成、(A1)步驟以及(A2)步驟來進行即可。另外，(C0)步驟以等同於上述的(B0)步驟來進行即可。
<(C3)旋轉出的SOI晶圓的SOI層的薄膜化(第一薄膜化處理)>
(C3)步驟中，係藉由批次式洗淨，而因應於該(C1)步驟所得到的SOI膜厚度(例如：平面內平均值)來控制SOI層的蝕刻量的同時，對SOI層予以薄膜化處理而薄膜化至厚於最終的目標值，其中該批次式洗淨包括去除在(C2)步驟中所旋轉出的SOI晶圓的SOI層表面的熱氧化膜以及SOI層的蝕刻。(C3)步驟中，雖以等同於上述的(B3)步驟來進行即可，第一薄膜化處理中係以厚於最終的目標值來進行薄膜化處理，後述的第二薄膜化處理則薄膜化至最終的目標值。
<(C4)第一薄膜化處理後的SOI膜厚度測定>
(C4)步驟中，係測定第一薄膜化處理後的SOI晶圓的SOI膜厚度。(C4)步驟以等同於上述的(A1)步驟來進行即可。
<(C5)SOI晶圓的旋轉位置的決定以及SOI晶圓的旋轉>
(C5)步驟中，係基於藉由在(C4)步驟的膜厚度測定所得到的SOI膜厚度的平面內分布以及預先求出的在第二薄膜化處理的平面內加工量分布，而決定出在進行第二薄膜化處理時的SOI晶圓的旋轉位置，使SOI晶圓繞中心軸旋轉而達到該旋轉位置。(C5)步驟以等同於上述的(A2)步驟來進行即可。
<(C6)旋轉出的SOI晶圓的SOI層的薄膜化(第二薄膜化處理)>
(C6)步驟中，係藉由包括在(C5)步驟中經旋轉的SOI晶圓的SOI層的蝕刻的洗淨，而因應於(C4)步驟所得到的SOI膜厚度(例如：平面內平均值)來控制SOI層的蝕刻量的同時，對SOI層予以薄膜化處理而薄膜化至最終的目標值。再者，(C6)步驟中的洗淨，以等同於上述的(A3)步驟來進行即可，特別是以單片式洗淨來進行為佳。
依據此SOI晶圓的製造方法，藉由於薄膜化處理之前去除形成在SOI層表面的熱氧化膜的第一薄膜化處理，以及藉由蝕刻來調整至目標的膜厚度的第二薄膜化處理的兩階段的薄膜化處理，能夠製造在薄膜化處理後的SOI層的平面內膜厚度均一性更良好的SOI晶圓。
再者，以上所說明的本發明的SOI晶圓的製造方法，係適用於Smart Cut法或是SIMOX法(Separation by IMplanted Oxygen)、rTCCP法(room-Temeratture Controlled Cleave Process)等種種的SOI晶圓的製造方法，此些方法也能藉由於薄膜化處理前決定出在進行該薄膜化處理時的旋轉位置，使SOI晶圓旋轉而達到所決定的旋轉位置，能夠在薄膜化處理後改善SOI層的平面內膜厚度均一性。
如以上所示，依據本發明的SOI晶圓的製造方法，例如，在進行將形成在SOI層表面的熱氧化膜予以去除的SOI層的薄膜化方法中，或是在藉由去除熱氧化膜與膜厚度調整的兩階段的薄膜化處理來進行SOI層的薄膜化的方法中，能夠在高精度地控制SOI層的膜厚度的同時，製造在薄膜化處理後的SOI層的平面內膜厚度均一性良好的SOI晶圓。因此，此方法適合用於有極高SOI層膜厚度均一性要求的FD-SOI晶圓的製造方法。另外，由於提升了SOI膜厚度的平面內分布，而使具有目標的膜厚度的SOI晶圓製造產率提升，作為結果能降低程序的成本。
〔實施例〕
以下，使用實施例及比較例對本發明進行具體的說明，但本發明並未被限定於此。再者，以下的實施例及比較例係將SOI層的最終的目標值定於12.0nm，藉由第一與第二薄膜化步驟來進行薄膜化。
<實施例1>
首先，準備50片藉由離子注入剝離法製作的SOI膜厚度150nm的SOI晶圓(直徑300mm)，對此SOI晶圓，以顯示於表1的氧化條件進行熱處理，於SOI層的表面形成熱氧化膜。之後使用橢圓偏光計測定形成熱氧化膜後的SOI層與熱氧化膜的膜厚度。將結果顯示於表1。
接下來，基於藉由膜厚度測定所得到的SOI膜厚度的平面內分布以及預先求出的在第一薄膜化處理的平面內加工量分布，於SOI膜厚度測定後在移載機(SOI膜厚度測定裝置外)使晶圓以順時針方向135度旋轉後移載至洗淨用載體，使在SOI層的平面內膜厚度最薄的區域到達進行第一薄膜化處理的洗淨槽內的上側(即加工量最小的區域)。
接下來，作為第一薄膜化處理，係使用將複數個晶圓作為一個批次而置入同一個卡匣的批次式的洗淨機，以顯示於表1的洗淨條件進行批次式洗淨(去除氧化膜洗淨)使SOI膜厚度到達(較最終的目標為厚)13.0nm。再者，洗淨係組合使用15% HF溶液的洗淨(100秒)與使用SC1溶液(NH4OH水溶液(29%)：H2O2水溶液(30%)：H2O=1：1：5，液溫76℃)的洗淨來進行。
其後，進行第一薄膜化處理後的SOI膜厚度的測定，將結果顯示於表1。
接下來，基於藉由第一薄膜化處理後的膜厚度測定所得到的SOI膜厚度的平面內分布以及預先求出的在第二薄膜化處理的平面內加工量分布，於SOI膜厚度測定後在移載機(SOI膜厚度測定裝置外)旋轉各個晶圓後移載至洗淨用載體，使SOI層的平面內膜厚度最薄的區域到達進行第二薄膜化處理的洗淨槽內的上側(即加工量最小的區域)。
接下來，作為第二薄膜化處理，係使用批次式的洗淨機，以顯示於表1的洗淨條件使用SC1溶液進行批次式洗淨(膜厚度調整洗淨)。在批次式的膜厚度調整洗淨中，係基於第一薄膜化處理後的SOI膜厚度測定結果，劃分洗淨用載體，使SOI晶圓依照SOI膜厚度的平面內平均值於每隔0.1nm予以收容，於每個載體改變膜厚度調整洗淨的SC1浸泡時間，而薄膜化至目標值(12.0nm)。再者，所使用的SC1係與第一薄膜化處理的相同。
其後，進行第二薄膜化處理後的SOI膜厚度的測定。並且根據測定出的第二薄膜化處理後的SOI膜厚度的平面內分布，計算出SOI層已達到12.0nm±0.5nm的晶圓的比率(產率)。將結果顯示於表1。
<實施例2>
除了進行第一薄膜化處理前的SOI晶圓的旋轉以及進行第二薄膜化處理前的SOI晶圓的旋轉，不另外設置晶圓的旋轉步驟而於SOI膜厚度測定裝置內的晶圓旋轉機構進行以外，進行與實施例1相同的操作，而進行SOI層的薄膜化。再者，進行第一薄膜化處理以及第二薄膜化處理前的SOI晶圓的旋轉，與實施例1相同，旋轉使得在SOI層的平面內膜厚度最薄的區域到達進行薄膜化處理的洗淨槽內的上側(即加工量最小的區域)。
將實驗條件、在各階段的SOI膜厚度的測定結果以及計算出的產率顯示於表1。
<實施例3>
除了進行第一薄膜化處理前的SOI晶圓的旋轉以及進行第二薄膜化處理前的SOI晶圓的旋轉，不另外設置晶圓的旋轉步驟而於SOI膜厚度測定裝置內的晶圓旋轉機構進行，並且第二薄膜化處理以晶圓浸泡型的單片式洗淨來進行以外，進行與實施例1相同的操作，而進行SOI層的薄膜化。再者，進行第一薄膜化處理以及第二薄膜化處理前的SOI晶圓的旋轉，與實施例1相同，旋轉使得在SOI層的平面內膜厚度最薄的區域到達進行薄膜化處理的洗淨槽內的上側(即加工量最小的區域)。
另外，晶圓浸泡型的單片式洗淨係基於第一薄膜化處理後的SOI膜厚度測定結果，因應SOI膜厚度於每片晶圓改變SC1浸泡時間而薄膜化至目標值(12.0nm)。再者，所使用的SC1係與第一薄膜化處理的相同。
將實驗條件、各階段的SOI膜厚度測定結果以及計算出的產率顯示於表1。
<比較例1>
除了不進行第一薄膜化處理前的SOI晶圓的旋轉以及第二薄膜化處理前的SOI晶圓的旋轉以外，進行與實施例1相同的操作，而進行SOI層的薄膜化。將實驗條件、各階段的SOI膜厚度的測定結果以及計算出的產率顯示於表1。
如表1所示，與第一薄膜化處理(氧化膜去除洗淨)後的SOI膜厚度比較後，在第一薄膜化處理之前旋轉晶圓的實施例1~3中，第一薄膜化處理後的膜厚度Range成為0.64nm，與未旋轉晶圓的比較例1(膜厚度Range=0.75nm)相比，SOI層的膜厚度Range已有改善。
另外，與第二薄膜化處理(膜厚度調整洗淨)後的SOI膜厚度相比，第二薄膜化處理之前的晶圓旋轉的實施例1~3中，第二薄膜化處理後的膜厚度Range成為0.61nm，與未旋轉晶圓的比較例1(膜厚度Range=0.79nm)相比，SOI層的膜厚度Range已有改善。
另外，膜厚度Range改善的結果，對於SOI膜厚度的規格(12.0nm±0.5nm)的製造產率已有提昇。
再者，關於膜厚度Range或產率，SOI膜厚度測定的晶圓回收時，於膜厚度測定裝置內旋轉晶圓的狀況(實施例2)與SOI膜厚度測定後另外旋轉晶圓的狀況(實施例1)中並沒有發現差別。
根據以上可以很清楚地得知，本發明的SOI晶圓的製造方法，能夠製造出在調整SOI膜厚度的薄膜化處理後的SOI層的平面內膜厚度均一性良好的SOI晶圓。
此外，本發明並未被限定於上述實施例，上述實施例為例示，凡具有與本發明的申請專利範圍所記載的技術思想實質上相同的構成，能得到同樣的作用效果者，皆被包含在本發明的技術範圍內。

Claims (10)

  1. 一種絕緣體上的矽(SOI)晶圓的製造方法，係具有將形成有絕緣體上的矽層(SOI層)的SOI晶圓的絕緣體上的矽膜厚度(SOI膜厚度)予以調整的薄膜化處理，該SOI晶圓的製造方法包含：(A1)一測定步驟，係將形成有該SOI層的SOI晶圓在該薄膜化處理前的SOI膜厚度予以測定；(A2)一旋轉步驟，係基於藉由在該(A1)步驟的膜厚度測定所得到的SOI膜厚度的平面內分布以及預先求出的在該薄膜化處理的平面內加工量分布，而決定出在進行該薄膜化處理時的該SOI晶圓的旋轉位置，使該SOI晶圓繞中心軸旋轉而達到該旋轉位置；以及(A3)一薄膜化步驟，係將在該(A2)步驟中經旋轉完成之後的SOI晶圓的SOI層予以薄膜化處理。
  2. 一種SOI晶圓的製造方法，係具有將形成有SOI層的SOI晶圓的SOI膜厚度予以調整的薄膜化處理，其中該SOI晶圓的製造方法包含：(B0)一形成步驟，係在氧化性氣體氛圍下進行熱處理而於該SOI層的表面予以形成熱氧化膜；(B1)一測定步驟，係在仍帶有該熱氧化膜的狀態下，將在該(B0)步驟中形成有熱氧化膜的SOI晶圓的SOI膜厚度予以測定；(B2)一旋轉步驟，係基於藉由在該(B1)步驟的膜厚度測定所得到的SOI膜厚度的平面內分布以及預先求出的在該薄膜化處理的平面內加工量分布，而決定出在進行該薄膜化處理時的該SOI晶圓的旋轉位置，使該SOI晶圓繞中心軸旋轉而達到該旋轉位置；以及 (B3)一薄膜化步驟，係藉由批次(batch)式洗淨，而因應於該(B1)步驟所得到的SOI膜厚度來控制該SOI層的蝕刻量的同時，對該SOI層予以薄膜化處理，其中該批次式洗淨包括在該(B2)步驟中經旋轉完成之後的SOI晶圓的SOI層表面的熱氧化膜去除以及該SOI層的蝕刻。
  3. 一種SOI晶圓的製造方法，係具有將形成有SOI層的SOI晶圓的SOI膜厚度予以調整的第一及第二薄膜化處理，其中該SOI晶圓的製造方法包含下列步驟：(C0)一形成步驟，係在氧化性氣體氛圍下進行熱處理而於該SOI層的表面予以形成熱氧化膜；(C1)一測定步驟，係在仍帶有該熱氧化膜的狀態下，將在該(C0)步驟中形成有熱氧化膜的SOI晶圓的SOI膜厚度予以測定；(C2)一旋轉步驟，係基於藉由在該(C1)步驟的膜厚度測定所得到的SOI膜厚度的平面內分布以及預先求出的在該第一薄膜化處理的平面內加工量分布，而決定出在進行該第一薄膜化處理時的該SOI晶圓的旋轉位置，使該SOI晶圓繞中心軸旋轉而達到該旋轉位置；(C3)一第一薄膜化步驟，係藉由批次(batch)式洗淨，而因應於該(C1)步驟所得到的SOI膜厚度來控制該SOI層的蝕刻量的同時，對該SOI層予以第一薄膜化處理而薄膜化至厚於最終的目標值，其中該批次式洗淨包括去除在該(C2)步驟中經旋轉完成之後的SOI晶圓的SOI層表面的熱氧化膜以及該SOI層的蝕刻；(C4)一測定步驟，係測定該第一薄膜化處理後的SOI晶圓的SOI膜厚度； (C5)一旋轉步驟，係基於藉由該(C4)步驟的膜厚度測定所得到的SOI膜厚度的平面內分布以及預先求出的在該第二薄膜化處理的平面內加工量分布，而決定出在進行該第二薄膜化處理時的該SOI晶圓的旋轉位置，使該SOI晶圓繞中心軸旋轉而達到該旋轉位置；以及(C6)一第二薄膜化步驟，係藉由包括在該(C5)步驟中經旋轉完成之後的SOI晶圓的SOI層的蝕刻的洗淨，而因應於該(C4)步驟所得到的SOI膜厚度來控制該SOI層的蝕刻量的同時，對該SOI層予以第二薄膜化處理而薄膜化至最終的目標值。
  4. 如請求項3所述之SOI晶圓的製造方法，其中該(C6)步驟的洗淨係以單片式洗淨來進行。
  5. 如請求項1至4中任一項所述的SOI晶圓的製造方法，其中該旋轉位置的決定係被決定在會使一表示經該膜厚度測定所得到的SOI膜厚度的平面內分布的最大值的區域與一表示預先求出的在薄膜化處理的平面內加工量分布的最大值的區域相重合的位置。
  6. 如請求項1至4中任一項所述的SOI晶圓的製造方法，其中該旋轉位置的決定係被決定在會使一表示經該膜厚度測定所得到的SOI膜厚度的平面內分布的最小值的區域與一顯示預先求出的在薄膜化處理的平面內加工量分布的最小值的區域相重合位置。
  7. 如請求項1至4中任一項所述的SOI晶圓的製造方法，其中該旋轉位置的決定係基於經該膜厚度測定所得到的SOI膜厚度的平面內分布以及預先求出的在薄膜化處理的平面內加工量分布，分別計算以預定的角度變更該旋轉位置狀態下的薄膜化處理後的SOI膜厚度的平面內分布，而被決定在會使經 該計算出的薄膜化處理後的SOI膜厚度的平面內最大值與平面內最小值的差是在最小的位置。
  8. 如請求項1至4中任一項所述的SOI晶圓的製造方法，其中測定該薄膜化處理前的SOI膜厚度的步驟以及其後所進行的使該SOI晶圓旋轉的步驟，係於同一裝置內進行。
  9. 如請求項1至4中任一項所述的SOI晶圓的製造方法，其中該SOI層的形成係藉由離子注入剝離法來進行，該離子注入剝離法至少包括：一接合步驟，係將具有藉由注入離子所形成的微小氣泡層的接合晶圓與作為支持基板的基底晶圓予以接合，以及一形成步驟，係以該微小氣泡層為邊界，剝離接合晶圓而於基底晶圓上予以形成薄膜。
  10. 如請求項1至4中任一項所述的SOI晶圓的製造方法，其中該薄膜化處理係藉由浸泡於SC1溶液來進行。
TW104128754A 2014-09-24 2015-09-01 Method for manufacturing germanium wafer on insulator TWI640033B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-194425 2014-09-24
JP2014194425A JP6086105B2 (ja) 2014-09-24 2014-09-24 Ｓｏｉウェーハの製造方法

Publications (2)

Publication Number Publication Date
TW201624531A TW201624531A (zh) 2016-07-01
TWI640033B true TWI640033B (zh) 2018-11-01

Family

ID=55580599

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104128754A TWI640033B (zh) 2014-09-24 2015-09-01 Method for manufacturing germanium wafer on insulator

Country Status (8)

Country Link
US (1) US10115580B2 (zh)
EP (1) EP3200219B1 (zh)
JP (1) JP6086105B2 (zh)
KR (1) KR102259162B1 (zh)
CN (1) CN106663597B (zh)
SG (1) SG11201701629WA (zh)
TW (1) TWI640033B (zh)
WO (1) WO2016047047A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6354363B2 (ja) * 2014-06-12 2018-07-11 富士通セミコンダクター株式会社 半導体装置の製造方法
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
JP6747386B2 (ja) 2017-06-23 2020-08-26 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US10985028B1 (en) * 2019-10-18 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacturing
FR3104810B1 (fr) * 2019-12-17 2023-03-31 Soitec Silicon On Insulator Procede de gravure de substrats comportant une couche mince superficielle, pour ameliorer l’uniformite d’epaisseur de ladite couche
FR3155359A1 (fr) 2023-11-14 2025-05-16 Soitec Procede d’amincissement de la couche superficielle d’un substrat soi
CN118408477B (zh) * 2024-06-28 2024-09-13 北京特思迪半导体设备有限公司 位移传感器结构参数调整方法、液体环境控制方法及设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200509187A (en) * 2003-05-21 2005-03-01 Canon Kk Substrate manufacturing method and substrate processing apparatus
JP2005251853A (ja) * 2004-03-02 2005-09-15 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの結晶欠陥の評価方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3697106B2 (ja) 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
JP3297417B2 (ja) * 2000-03-29 2002-07-02 株式会社半導体先端テクノロジーズ ウェット洗浄装置およびウェットエッチング方法
JP4274813B2 (ja) * 2003-02-19 2009-06-10 株式会社ルネサステクノロジ 製品ウェハの処理レシピ決定方法
JP4509488B2 (ja) * 2003-04-02 2010-07-21 株式会社Sumco 貼り合わせ基板の製造方法
JP2005051210A (ja) * 2003-07-15 2005-02-24 Matsushita Electric Ind Co Ltd 面内分布データの圧縮法、面内分布の測定方法、面内分布の最適化方法、プロセス装置の管理方法及びプロセス管理方法
FR2868599B1 (fr) 2004-03-30 2006-07-07 Soitec Silicon On Insulator Traitement chimique optimise de type sc1 pour le nettoyage de plaquettes en materiau semiconducteur
JP2007173354A (ja) 2005-12-20 2007-07-05 Shin Etsu Chem Co Ltd Ｓｏｉ基板およびｓｏｉ基板の製造方法
EP1981064B1 (en) 2005-12-27 2021-04-14 Shin-Etsu Chemical Co., Ltd. Process for producing a soi wafer
JP2007266059A (ja) * 2006-03-27 2007-10-11 Sumco Corp Ｓｉｍｏｘウェーハの製造方法
DE102006023497B4 (de) 2006-05-18 2008-05-29 Siltronic Ag Verfahren zur Behandlung einer Halbleiterscheibe
JP5466410B2 (ja) * 2008-02-14 2014-04-09 信越化学工業株式会社 Ｓｏｉ基板の表面処理方法
JP5689218B2 (ja) * 2008-03-21 2015-03-25 信越化学工業株式会社 支持基板が透明なｓｏｉ基板の欠陥検出方法
JP5458525B2 (ja) * 2008-08-05 2014-04-02 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハの製造方法
JP5320954B2 (ja) 2008-10-03 2013-10-23 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP2010153809A (ja) 2008-11-26 2010-07-08 Sumco Corp シリコンウェーハの表面に形成された所定の膜厚を有する層の膜厚分布を均一化する処理方法及びシリコンウェーハの厚み分布を均一化する処理方法
KR20100092909A (ko) 2009-02-13 2010-08-23 주식회사 엘지생명과학 잔틴 옥시다제 저해제로서 효과적인 신규 화합물, 그 제조방법 및 그를 함유하는 약제학적 조성물
US8395191B2 (en) * 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
JP2011253906A (ja) * 2010-06-01 2011-12-15 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
JP2012004294A (ja) * 2010-06-16 2012-01-05 Shibaura Mechatronics Corp 基板処理装置および基板処理方法
JP5927894B2 (ja) 2011-12-15 2016-06-01 信越半導体株式会社 Ｓｏｉウェーハの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200509187A (en) * 2003-05-21 2005-03-01 Canon Kk Substrate manufacturing method and substrate processing apparatus
JP2005251853A (ja) * 2004-03-02 2005-09-15 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの結晶欠陥の評価方法

Also Published As

Publication number Publication date
EP3200219A4 (en) 2018-06-27
WO2016047047A1 (ja) 2016-03-31
TW201624531A (zh) 2016-07-01
EP3200219B1 (en) 2022-04-27
JP2016066692A (ja) 2016-04-28
KR102259162B1 (ko) 2021-06-01
JP6086105B2 (ja) 2017-03-01
EP3200219A1 (en) 2017-08-02
US10115580B2 (en) 2018-10-30
KR20170058924A (ko) 2017-05-29
CN106663597B (zh) 2019-05-17
CN106663597A (zh) 2017-05-10
US20170287697A1 (en) 2017-10-05
SG11201701629WA (en) 2017-04-27

Similar Documents

Publication Publication Date Title
TWI640033B (zh) Method for manufacturing germanium wafer on insulator
JP5458525B2 (ja) Ｓｏｉウェーハの製造方法
CN104160475B (zh) “绝缘体上硅”(soi)型衬底的活性硅层的薄化方法
JP6725286B2 (ja) 厚さが均一な埋め込み誘電体層を有する構造を作成するためのプロセス
WO2020158210A1 (ja) エッチング方法
TWI611568B (zh) 絕緣體上矽晶圓的製造方法
JP2002100603A (ja) シリコン残渣除去方法
JPWO2022270129A5 (zh)
JP2007242972A (ja) Ｓｏｉウェーハの製造方法
JP7364071B2 (ja) Ｓｏｉウェーハの製造方法
JP6864145B1 (ja) ウェーハの表面形状調整方法
JP7605841B2 (ja) 薄い表面層の厚さの均一性を改善するための、薄い表面層を備える基板をエッチングする方法
CN109273358A (zh) 晶圆的侧墙刻蚀方法
TWI266675B (en) CMP apparatus for polishing dielectric layer and method of controlling dielectric layer thickness
CN120642026A (zh) 在半导体基板中形成弱化区的方法
TW201905962A (zh) Soi晶圓的製造方法