TWI640065B - 具有貫穿電極之半導體裝置、製造其之方法及包含其之半導體封裝、其電子系統及其記憶卡 - Google Patents

Abstract

本發明揭示一種半導體裝置，其包含：一基板，其具有彼此相對之一第一表面及一第二表面；複數個貫穿電極，其穿透該基板且自該第一表面延伸至該第二表面；前側凸塊，其安置於該第一表面上且連接至該複數個貫穿電極當中之奇數貫穿電極；及背側凸塊，其安置於該第二表面上且連接至該複數個貫穿電極當中之偶數貫穿電極。本發明亦提供相關半導體封裝、製作方法、電子系統及記憶卡。

Description

具有貫穿電極之半導體裝置、製造其之方法及包含其之半導體封裝、其電子系統及其記憶卡 相關申請案的交叉參考

本申請案根據35 U.S.C 119(a)之規定主張於2014年10月6日在韓國智慧財產局提出申請之韓國申請案第10-2014-0134281號之優先權，該韓國申請案如全部闡明般以全文引用的方式併入本文中。

本發明之各種實施例係關於具有貫穿電極之半導體裝置、包含該半導體裝置之半導體封裝、製造該半導體裝置之方法、包含該半導體裝置之電子系統及包含該半導體裝置之記憶卡。

隨著較小及較高效能之電子產品之發展，具有一大容量之超小尺寸半導體裝置日益受歡迎。複數個半導體晶片可組裝於一單個半導體封裝中以增加半導體裝置之一容量。亦即，使用一多晶片封裝技術可容易增加半導體裝置之容量。

然而，儘管多晶片封裝技術用於增加半導體裝置之資料儲存容量，但可存在隨著半導體晶片之數目增加獲得用於多晶片封裝中之複 數個半導體晶片之間的電連接之一足夠空間的一限制。近來，已提出穿矽通孔(TSV)來解決多晶片封裝技術之限制。TSV可形成以穿透處於一晶圓層級之複數個晶片，且堆疊於封裝中之晶片可藉由TSV彼此電及物理連接。因此，若在封裝中採用TSV，則封裝之效能及儲存容量可得以改良。

各種實施例係針對具有貫穿電極之半導體裝置、包含該半導體裝置之半導體裝置、製造該半導體裝置之方法、包含該半導體裝置之電子系統及包含該半導體裝置之記憶卡。

根據一實施例，一半導體裝置包含：一基板，其具有彼此相對之一第一表面及一第二表面；複數個貫穿電極，其穿透該基板以自該第一表面至該第二表面延伸且彼此間隔開；前側凸塊，其安置於該第一表面上且連接至該複數個貫穿電極當中之奇數貫穿電極，及後側凸塊，其安置於該第二表面上且連接至該複數個貫穿電極當中之偶數貫穿電極。

該基板之該第一表面係毗鄰於安置於該基板中之作用區的一前側表面，且其中該第二表面係與該前側表面相對之一背側表面。該等奇數貫穿電極未連接至安置於該第二表面上之該等背側凸塊中之任何者，且其中該等偶數貫穿電極未連接至安置於該第一表面上之該等前側凸塊中之任何者。

該等前側凸塊中之每一者包含依序堆疊於該等奇數貫穿電極中之任一者上之一晶種金屬圖案、一第一金屬層及一第一接觸金屬層，且其中該等背側凸塊中之每一者包含依序堆疊於該等偶數貫穿電極中之任一者上之一第二金屬層及一第二接觸金屬層。

該半導體裝置進一步包括：一絕緣層，其安置於該基板之該第一表面上；及複數個接觸墊，其安置於該絕緣層中且分別與該等貫穿 電極中之每一者接觸，其中該複數個接觸墊中之每一者包含一導電材料。該複數個接觸墊包含與第二接觸墊交替排列之第一接觸墊，且其中該等第一接觸墊連接至該等奇數貫穿電極且該等第二接觸墊連接至該等偶數貫穿電極。

該半導體裝置進一步包括安置於與該基板相對之該等接觸墊之表面上之第一擴散障壁圖案，其中該等第一擴散障壁圖案中之每一者包含一鎳材料。該半導體裝置進一步包括安置於該基板之該第二表面上且覆蓋該等偶數貫穿電極之端部之第二擴散圖案，其中該等第二擴散障壁圖案中之每一者包含一鎳材料。

根據另一實施例，一半導體封裝包含一第一半導體晶片及一第二半導體晶片。該第一半導體晶片包含：一第一基板，其具有彼此相對之一第一表面及一第二表面；複數個第一貫穿電極，其穿透該第一基板且彼此間隔開；複數個第一前側凸塊，其安置於該第一基板之該第一表面上且連接至該等第一貫穿電極當中之第一奇數貫穿電極；及複數個第一背側凸塊，其安置於該第一基板之該第二表面上且連接至該等第一貫穿電極當中之第一偶數貫穿電極。該第二半導體晶片包含：一第二基板，其具有彼此相對之一第一表面及一第二表面；複數個第二貫穿電極，其穿透該第二基板且彼此間隔開；複數個第二前側凸塊，其安置於該第二基板之該第一表面上且連接至該等第二貫穿電極當中之第二奇數貫穿電極；及複數個第二背側凸塊，其安置於該第二基板之該第二表面上且連接至該等第二貫穿電極當中之第二偶數貫穿電極。該等第一及第二半導體晶片彼此組合以使得該第一基板之該第一表面面向該第二基板之該第二表面。

根據另一實施例，一半導體封裝包含一第一半導體晶片及一第二半導體晶片。該第一半導體晶片包含：一第一基板，其具有一第一表面及一第二表面；複數個第一貫穿電極，其穿透該第一基板以自該 第一表面至該第二表面延伸；及複數個第一前側凸塊，其安置於該第一基板之該第一表面上且連接至該等第一貫穿電極當中之第一奇數貫穿電極。該第二半導體晶片包含：一第二基板，其具有一第一表面及一第二表面；複數個第二貫穿電極，其穿透該第一基板以自該第一表面至該第二表面延伸；及複數個第二前側凸塊，其安置於該第二基板之該第一表面上且連接至該等第二貫穿電極當中之第二偶數貫穿電極。該等第一及第二半導體晶片彼此組合以使得該第一基板之該第一表面面向該第二基板之該第一表面。

根據另一實施例，一半導體封裝包含：一封裝基板；一第一半導體晶片，其安置於該封裝基板上，及至少一個額外半導體晶片，其堆疊於與該封裝基板相對之該第一半導體晶片之一表面上。該第一半導體晶片包含：一基板，其具有彼此相對之一第一表面及一第二表面；複數個貫穿電極，其穿透該基板；複數個前側凸塊，其安置於該第一表面上且連接至該等貫穿電極當中之奇數貫穿電極，及複數個背側凸塊，其安置於該第二表面上且連接至該等貫穿電極當中之偶數貫穿電極。該至少一個額外半導體晶片之背側凸塊分別電連接至該第一半導體晶片之該等偶數貫穿電極。

該等前側凸塊中之每一者包含依序堆疊於該等奇數貫穿電極中之一者之一第一金屬層及一第一接觸金屬層，且該等背側凸塊中之每一者包含依序堆疊於該等偶數貫穿電極中之一者之一第二金屬層及一第二接觸金屬層。

該第一半導體晶片進一步包含：一絕緣層，其安置於該基板之該第一表面上；及複數個導電接觸墊，其安置於該絕緣層中以分別接觸該等貫穿電極，其中該等基板之該第一表面係毗鄰於在該基板中界定之作用區的該基板之一前側表面，其中該基板之該第二表面係該基板之一背側表面，且其中該第一半導體晶片之該等前側凸塊安置於該 第一半導體晶片之該等接觸墊上。

根據另一實施例，一種製造一半導體裝置之方法包含：製備其中安置複數個貫穿電極之一基板，在該基板之至少一個表面上形成一擴散障壁層，及在安置於該基板之一第一表面上之該擴散障壁層上形成前側凸塊。該等前側凸塊經形成以分別連接至該等貫穿電極當中之奇數貫穿電極。在與該前側凸塊相對之該基板之一第二表面上形成背側凸塊。該等背側凸塊經形成以分別連接至該等貫穿電極當中之偶數貫穿電極。

形成該等前側凸塊包含：在該擴散障壁層上形成一晶種金屬層；在該晶種金屬層上形成曝露該晶種金屬層之部分之一遮罩圖案；在該晶種金屬層之該等經曝露部分中之每一者上依序形成一金屬層及一接觸金屬層；移除該遮罩圖案以在該等金屬層之間的空間中曝露該晶種金屬層之部分；及使用該等金屬層及該等接觸金屬層作為蝕刻遮罩來蝕刻該晶種金屬層，藉此在該等金屬層下方形成晶種金屬圖案，其中該等前側凸塊中之每一者包含依序堆疊之該晶種金屬圖案、該金屬層及該接觸金屬層。

該等奇數貫穿電極未連接至形成於該基板之該第二表面上之該等背側凸塊，且其中該等偶數貫穿電極未連接至形成於該基板之該第一表面上之該等前側凸塊。

形成該擴散障壁層之前是在該基板之該第一表面上形成一絕緣層，及在該絕緣層中形成導電接觸墊，其中該等前側凸塊形成於該等導電接觸墊上。該障壁層經形成以包含一鎳材料。該金屬層包含一銅材料。

根據另一實施例，一電子系統包含一半導體裝置。該半導體裝置包含：一基板，其具有彼此相對之一第一表面及一第二表面；複數個貫穿電極，其穿透該基板以自該第一表面至該第二表面延伸且彼此 間隔開；前側凸塊，其安置於該第一表面上且連接至該複數個貫穿電極當中之奇數貫穿電極；及背側凸塊，其安置於該第二表面上且連接至該複數個貫穿電極當中之偶數貫穿電極。

根據另一實施例，一記憶卡包含一半導體裝置。該半導體裝置包含：一基板，其具有彼此相對之一第一表面及一第二表面；複數個貫穿電極，其穿透該基板以自該第一表面至該第二表面延伸且彼此間隔開；前側凸塊，其安置於該第一表面上且連接至該複數個貫穿電極當中之奇數貫穿電極；及背側凸塊，其安置於該第二表面上且連接至該複數個貫穿電極當中之偶數貫穿電極。

100‧‧‧基板

100a‧‧‧第一表面

100b‧‧‧第二表面

101‧‧‧半導體裝置

101'‧‧‧半導體裝置/第一半導體裝置

102‧‧‧第二半導體裝置

120‧‧‧貫穿電極/第一貫穿電極/第二電極/電極

120a‧‧‧第一端表面

120b‧‧‧第二端表面

120x‧‧‧奇數貫穿電極/奇數電極

120y‧‧‧偶數貫穿電極/偶數電極

130‧‧‧絕緣層

135‧‧‧接觸墊

135a‧‧‧第一接觸墊

135b‧‧‧第二接觸墊

139‧‧‧擴散障壁圖案

139a‧‧‧第一擴散障壁圖案

139b‧‧‧第二擴散障壁圖案

140‧‧‧第一金屬層

141‧‧‧第一晶種金屬圖案

145‧‧‧第一接觸金屬層

150‧‧‧前側凸塊

160‧‧‧第二金屬層

165‧‧‧第二接觸金屬層

170‧‧‧背側凸塊

200‧‧‧基板

200a‧‧‧第一表面

200b‧‧‧第二表面

220‧‧‧貫穿電極

220a‧‧‧第一端表面

220b‧‧‧第二端表面

220x‧‧‧奇數貫穿電極

220y‧‧‧偶數貫穿電極

230‧‧‧絕緣層

235‧‧‧接觸墊

235a‧‧‧第一接觸墊

235b‧‧‧第二接觸墊

239a‧‧‧第一擴散障壁圖案

239b‧‧‧第二擴散障壁圖案

240‧‧‧第一金屬

241‧‧‧第一晶種金屬圖案

245‧‧‧第一接觸金屬層

250‧‧‧前側凸塊

260‧‧‧第二金屬層

265‧‧‧第二接觸金屬層

270‧‧‧背側凸塊

300‧‧‧基板

300a‧‧‧第一表面

300b‧‧‧第二表面

301‧‧‧第三半導體裝置

302‧‧‧第四半導體裝置

320‧‧‧貫穿電極

320x‧‧‧奇數貫穿電極

320y‧‧‧偶數貫穿電極

335‧‧‧接觸墊

335a‧‧‧第一接觸墊

335b‧‧‧第二接觸墊

340‧‧‧第一金屬層

345‧‧‧第一接觸金屬層

350‧‧‧前側凸塊

400‧‧‧基板

400a‧‧‧第一表面

400b‧‧‧第二表面

420‧‧‧貫穿電極

420x‧‧‧奇數貫穿電極

420y‧‧‧偶數貫穿電極

435‧‧‧接觸墊

435a‧‧‧第一接觸墊

435b‧‧‧第二接觸墊

440‧‧‧第一金屬層

445‧‧‧第一接觸金屬層

450‧‧‧前側凸塊

500‧‧‧半導體基板

500a‧‧‧第一表面

500b‧‧‧第二表面

500c‧‧‧第二表面

520‧‧‧貫穿電極

520a‧‧‧第一端表面

520b‧‧‧第二端表面

520x‧‧‧奇數貫穿電極

520y‧‧‧偶數貫穿電極

530‧‧‧絕緣層

535‧‧‧接觸墊

535a‧‧‧第一接觸墊

535b‧‧‧第二接觸墊

538‧‧‧擴散障壁層

539‧‧‧擴散障壁圖案/障壁圖案

540‧‧‧第一晶種金屬層

541‧‧‧第一晶種金屬圖案

545‧‧‧第一遮罩圖案

545a‧‧‧第一開口/開口

546‧‧‧第二遮罩圖案

550‧‧‧第一金屬層

555‧‧‧第一接觸金屬層

560‧‧‧前側凸塊

565‧‧‧遮罩圖案

565a‧‧‧開口

570‧‧‧第二晶種金屬層

571‧‧‧第二晶種金屬圖案

575‧‧‧第二金屬層

580‧‧‧第二接觸金屬層

585‧‧‧背側凸塊

600‧‧‧半導體基板

600a‧‧‧第一表面

600c‧‧‧凹入第二表面

620‧‧‧貫穿電極

620a‧‧‧第一端表面

620b‧‧‧第二端表面

620x‧‧‧奇數貫穿電極

620y‧‧‧偶數貫穿電極

630‧‧‧絕緣層

635‧‧‧接觸墊

635a‧‧‧第一接觸墊

635b‧‧‧第二接觸墊

639‧‧‧擴散障壁圖案

641‧‧‧第一晶種金屬圖案

650‧‧‧第一金屬層

655‧‧‧第一接觸金屬層

670‧‧‧前側凸塊

671‧‧‧第二晶種金屬圖案

675‧‧‧第二金屬層

680‧‧‧第二接觸金屬層

685‧‧‧背側凸塊

700-1‧‧‧第一半導體晶片

700-2‧‧‧第二半導體晶片

700-3‧‧‧第三半導體晶片

700-4‧‧‧第四半導體晶片

701‧‧‧經堆疊半導體封裝

705-1‧‧‧半導體基板

705-2‧‧‧半導體基板

705-3‧‧‧半導體基板

705-4‧‧‧半導體基板

710-1‧‧‧絕緣層

710-2‧‧‧絕緣層

710-3‧‧‧絕緣層

710-4‧‧‧絕緣層

715-1‧‧‧接觸墊

715-2‧‧‧接觸墊

715a-2‧‧‧第一接觸墊

715b-2‧‧‧第二接觸墊

715-3‧‧‧接觸墊

715a-3‧‧‧第一接觸墊

715b-3‧‧‧第二接觸墊

715-4‧‧‧接觸墊

715a-4‧‧‧第一接觸墊

715b-4‧‧‧第二接觸墊

720-1‧‧‧貫穿電極

720-2‧‧‧貫穿電極

720-3‧‧‧貫穿電極

720-4‧‧‧貫穿電極

725-1‧‧‧第二金屬層

725-2‧‧‧第二金屬層

725-3‧‧‧第二金屬層

730-1‧‧‧第二接觸金屬層

730-2‧‧‧第二接觸金屬層

730-3‧‧‧第二接觸金屬層

731-1‧‧‧背側凸塊

731-2‧‧‧背側凸塊

731-3‧‧‧背側凸塊

735-2‧‧‧第一金屬層

735-3‧‧‧第一金屬層

735-4‧‧‧第一金屬層

740-2‧‧‧第一接觸金屬層

740-3‧‧‧第一接觸金屬層

740-4‧‧‧第一接觸金屬層

745-2‧‧‧前側凸塊

745-3‧‧‧前側凸塊

745-4‧‧‧前側凸塊

750‧‧‧連接部件

800‧‧‧封裝基板

805‧‧‧墊

1710‧‧‧電子系統

1711‧‧‧控制器

1712‧‧‧輸入/輸出單元

1713‧‧‧記憶體

1714‧‧‧介面

1715‧‧‧匯流排

1800‧‧‧記憶卡

1810‧‧‧記憶體

1820‧‧‧記憶體控制器

1830‧‧‧主機

a₁‧‧‧間距

a₂‧‧‧間距

b₁‧‧‧寬度

b₂‧‧‧寬度

c₁‧‧‧距離

c₂‧‧‧距離

C1‧‧‧第一半導體晶片

C2‧‧‧第二半導體晶片

d₁‧‧‧第一距離

d₂‧‧‧第二距離

S1‧‧‧第一距離

S2‧‧‧第二距離

S3‧‧‧第一距離

S4‧‧‧第二距離

鑒於附圖及隨附詳細闡述，本發明之各種實施例將變得更明瞭，在附圖中：圖1係圖解說明根據一實施例之一半導體裝置之一剖面圖；圖2係圖解說明根據另一實施例之一半導體裝置之一剖面圖；圖3係圖解說明包含圖2之半導體裝置之一半導體封裝之一剖面圖；圖4係圖解說明根據另一實施例之一半導體封裝之一剖面圖；圖5至圖16係圖解說明根據一實施例之製造一半導體封裝之一方法之剖面圖；圖17係圖解說明根據一實施例之經製造以包含一半導體裝置之一半導體封裝之一剖面圖；圖18係圖解說明包含根據某些實施例之半導體裝置中之至少一者之一電子系統之一方塊圖；且圖19係圖解說明包含根據某些實施例之半導體裝置中之至少一者之另一電子系統之一方塊圖。

在以下實施例中，將理解，在一元件被稱為位於另一元件「上」、「上方」、「上面」、「下方」、「之下」或「下面」時，該元件可直接接觸另一元件，或在其之間可存在至少一個介入元件。因此，諸如本文中所使用之「在...上」、「在...上方」、「在...上面」、「在...下方」、「在...之下」、「在...下面」及諸如此類之術語係僅出於闡述特定實施例值目的且並不意欲限制本發明之範疇。

為便於圖解說明，在圖式中，組件之厚度及長度與實際實體厚度及間隔相比被誇大。在以下闡述中，可省略對已知相關功能及構成之一詳細闡述以避免不必要地模糊對象態樣(subject manner)。此外，「經連接/經耦合」表示一個組件直接耦合至另一組件或透過另一組件間接地耦合。在此說明書中，一單數形式可包含一複數形式，只要其未經闡釋為限於單數即可。

圖1係圖解說明根據一實施例之一半導體裝置101之一示意性剖視圖。參考圖1，半導體裝置101可包含：一基板100，其具有彼此相對之一第一表面100a及一第二表面100b；複數個貫穿電極120，其穿透基板100且彼此間隔開；前側凸塊150，其安置於基板100之第一表面100a上且電連接至複數個貫穿電極120當中之奇數貫穿電極120x；及背側凸塊170，其安置於基板100之第二表面100b上且電連接至複數個貫穿電極120當中之偶數貫穿電極120y。

換言之，當複數個貫穿電極120沿一給定方向依序配置時，該序列之第一貫穿電極120可稱作為一奇數電極120x，且該序列之第二電極120可稱作為一偶數電極120y。類似地，該序列之後續奇數電極120(例如，第三、第五及第七電極)稱作為奇數貫穿電極120x，且後續偶數電極120稱作為偶數電極120y。換言之，當複數個電極120沿一個方向依序配置時，電極120包含與偶數電極120y交替之奇數電極120x。序列中之每一電極交替地係一奇數電極120x及一偶數電極120y。

基板100之第一表面100a可對應於毗鄰於在基板100中界定之作用區的一前側表面，且基板100之第二表面100b可對應於與第一表面100a相對之一背側表面。包含源極/汲極區及閘極電極之電晶體(未展示)可安置於第一表面100a上，且諸如位元線之電路圖案(未展示)亦可安置於第一表面100a上。

貫穿電極120可自基板100之第一表面100a延伸至基板100之第二表面100b。貫穿電極120中之每一者可包含一銅(Cu)材料。貫穿電極120中之每一者可包含毗鄰於基板100之第一表面100a之一第一端表面120a及毗鄰於基板100之第二表面100b之一第二端表面120b。

一絕緣層130可安置於基板100之第一表面100a上。接觸墊135可安置於絕緣層130中且可電連接至貫穿電極120之第一端表面120a。接觸墊135可包含交替排列之第一接觸墊135a及第二接觸墊135b。第一接觸墊135a及第二接觸墊135b中之每一者可包含一導電材料，舉例而言，諸如一銅(Cu)材料或一鋁(Al)材料之一金屬材料。

接觸墊135當中之第一接觸墊135a可電連接至分別連接至奇數貫穿電極120x之前側凸塊150。前側凸塊150中之每一者可經組態以包含依序堆疊於第一接觸墊135a中之任一者上之一第一晶種金屬圖案141、一第一金屬層140及一第一接觸金屬層145。第一晶種金屬圖案141及第一金屬層140可具有一柱形狀且可包含一銅(Cu)材料。第一接觸金屬層145可包含一銀(Ag)材料或一錫(Sn)材料。

擴散障壁圖案139可另外分別安置於接觸墊135上。擴散障壁圖案139可防止前側凸塊150中之銅原子遷移至接觸墊135中。擴散障壁圖案139中之每一者可包含一鎳(Ni)材料。

由於前側凸塊150僅選擇性地連接至第一接觸墊135a，因此前側凸塊150可僅安置於奇數貫穿電極120x上，如圖1中所圖解說明。

背側凸塊170可安置於基板100之第二表面100b上且可連接至貫 穿電極120之第二端表面120b。背側凸塊170可僅連接至偶數貫穿電極120y。亦即，背側凸塊170可連接至偶數貫穿電極120y，該等偶數貫穿電極未電連接至第一表面100a處之前側凸塊150。因此，未連接至背側凸塊170之奇數貫穿電極120x之第二端表面120b可曝露於基板100之第二表面100b處。

背側凸塊170中之每一者可包含依序堆疊於偶數貫穿電極120y之第二端表面120b中之任一者上之一第二金屬層160及一第二接觸金屬層165。第二金屬層160可經形成以具有一柱形狀且可包含一銅(Cu)材料。第二接觸金屬層165可包含一銀(Ag)材料或一錫(Sn)材料。儘管圖式中未展示，但背側凸塊170中之每一者可進一步包含安置於第二金屬層160與偶數貫穿電極120y之間的一第二晶種金屬圖案。第二晶種金屬圖案可包含一銅(Cu)材料。

接觸墊135之一間距a1可係每一接觸墊135之一寬度b1與毗鄰接觸墊135之間的一距離c1之一總和。一般而言，若半導體裝置101變成更高度積體，則接觸墊135之間距a1可減少。在此一情形中，可存在用一蝕刻程序在所有接觸墊135上形成前側凸塊150(或背側凸塊170)之一限制。舉例而言，為形成前側凸塊150(或背側凸塊170)，諸如一銅層之一晶種金屬層可形成於包含接觸墊135之基板上，且連接至接觸墊135之前側凸塊150可使用一電鍍程序由一銅材料形成。

隨後，可移除前側凸塊150之間的晶種金屬層之部分以使前側凸塊150彼此電連接。可使用一濕式蝕刻程序來移除前側凸塊150之間的晶種金屬層。然而，若接觸墊135之間隔a1減少，則前側凸塊150之間的一距離亦可減少。因此，濕式蝕刻程序中所使用之蝕刻劑可能不均勻地供應至前側凸塊150之間的晶種金屬層上。因此，可能難以完全移除前側凸塊150之間的晶種金屬層。若前側凸塊150之間的晶種金屬層未完全移除，則洩漏電流可在前側凸塊150之間流動以使半導體裝 置101之可靠性降級。

然而，根據一實施例，前側凸塊150僅透過基板100之第一表面100a上之第一接觸墊135a電連接至奇數貫穿電極120x，且背側凸塊170僅電連接至基板100之第二表面100b上之偶數貫穿電極120y。亦即，第二接觸墊135b可不連接至前側凸塊150且可安置於第一表面100a上。因此，毗鄰前側凸塊150之間的一第一距離d1可大於毗鄰接觸墊135之間的距離c1。

另外，毗鄰前側凸塊150之間的第一距離d1可大於每一接觸墊135之寬度b1。因此，儘管半導體裝置101之積體密度增加以減少接觸墊135之間距a1，但毗鄰前側凸塊150之間的第一距離d1可大於每一接觸墊135之寬度b1。因此，可能完全且均勻地移除前側凸塊150之間的晶種金屬層。

此外，安置於基板100之第二表面100b上之背側凸塊170之間的一第二距離d2亦可大於每一背側凸塊170之一寬度。因此，可能完全且均勻地移除安置於背側凸塊170之間的一晶種金屬層之部分。

圖2係圖解說明根據另一實施例之一半導體裝置101’之一剖面圖。參考圖1論述之資訊中之某些資訊將在此實施例中被省略或簡要提及。

參考圖2，半導體裝置101’可包含穿透具有一第一表面100a及一第二表面100b之一基板100之複數個貫穿電極120。複數個貫穿電極120可自第一表面100a延伸至第二表面100b。前側凸塊150可安置於基板100之第一表面100a上且可電連接至複數個貫穿電極120當中之奇數貫穿電極120x。

一絕緣層130可安置於基板100之第一表面100a上。包含第一接觸墊135a及第二接觸墊135b之接觸墊135可安置於絕緣層130中。接觸墊135可將貫穿電極120電連接至前側凸塊150。接觸墊135中之每一者可 包含一銅(Cu)材料。第一接觸墊135a可電連接至僅安置於奇數貫穿電極120x上之前側凸塊150。

第一擴散障壁圖案139a可另外安置於接觸墊135上。第一擴散障壁圖案139a可防止前側凸塊150中之銅原子遷移至接觸墊135中。第一擴散障壁圖案139a中之每一者可包含一鎳(Ni)材料。

背側凸塊170可安置於基板100之第二表面100b上且可電連接至複數個貫穿電極120當中之偶數貫穿電極120y。背側凸塊170可僅電連接至複數個貫穿電極120當中之偶數貫穿電極120y。亦即，背側凸塊170可僅電連接至未連接至前側凸塊150之偶數貫穿電極120y。

第二擴散障壁圖案139b可安置於未連接至背側凸塊170之奇數貫穿電極120x之第二端表面120b上。第二擴散障壁圖案139b可抑制或防止奇數貫穿電極120x中之銅原子在奇數貫穿電極120x在一隨後程序中接合至焊料時擴散至該焊料中。

圖3係圖解說明包含圖2之半導體裝置之一半導體封裝之一剖面圖。參考圖3，半導體封裝可包含依序堆疊之一第一半導體裝置101’及一第二半導體裝置102。第一半導體裝置101’可對應於圖2中所圖解說明之半導體裝置101’，且第二半導體裝置102亦可具有與圖2中所圖解說明之半導體裝置101’實質上相同之組態。因此，闡述圖1及圖2之某些闡釋將在此實施例中被省略或簡要提及。

第二半導體裝置102可包含：一基板200，其具有彼此相對之一第一表面200a及一第二表面200b；複數個貫穿電極220，其穿透基板200且彼此間隔開，前側凸塊250，其安置於基板200之第一表面200a上且電連接至複數個貫穿電極220當中之奇數貫穿電極220x，及背側凸塊270，其安置於基板200之第二表面200b上且電連接至複數個貫穿電極220當中之偶數貫穿電極220y。第二半導體裝置102可進一步包含安置於毗鄰於基板200之第一表面200a之偶數貫穿電極220y之第一端 表面220a上之第一擴散障壁圖案239a及安置於毗鄰於基板200之第二表面200b之奇數貫穿電極220x之第二端表面220b上之第二擴散障壁圖案239b。

一絕緣層230可安置於基板200之第一表面200a上。接觸墊235可安置於絕緣層230中且可接觸貫穿電極220之第一端表面220a。接觸墊235可包含交替排列之第一接觸墊235a及第二接觸墊235b。第一接觸墊235可將奇數貫穿電極220x電連接至前側凸塊250。

第二半導體裝置102之前側凸塊250中之每一者可包含依序堆疊於第一接觸墊235a中之任一者上之一第一晶種金屬圖案241、一第一金屬層240及一第一接觸金屬層245。背側凸塊270中之每一者可包含依序堆疊於偶數貫穿電極220y之第二端表面220b中之任一者上之一第二金屬層260及一第二接觸金屬層265。

第二半導體裝置102可安置於第一半導體裝置101’上使得第一半導體裝置101’之第一擴散障壁圖案139a與第二半導體裝置102之背側凸塊270組合且第二半導體裝置102之第二擴散障壁圖案239b與第一半導體裝置101’之前側凸塊150組合。因此，根據本實施例之一半導體封裝可具有其中第一半導體裝置101’之前側凸塊150及第二半導體裝置102之背側凸塊270交替排列於基板100與基板200之間的一空間中之一結構。另外，第一半導體裝置101’之前側凸塊150之間的一距離(對應於圖1之第一距離d1)可大於每一接觸墊135之一寬度。因此，第二半導體裝置102可容易與第一半導體裝置101’組合。

圖4係圖解說明根據另一實施例之一半導體封裝之一剖面圖。

參考圖4，根據本實施例之半導體封裝可包含彼此組合之一第三半導體裝置301及一第四半導體裝置302。第三半導體裝置301可包含具有彼此相對之一第一表面300a及一第二表面300b之一基板300以及穿透基板300之複數個貫穿電極320。複數個貫穿電極320當中之奇數 貫穿電極320x可連接至接觸墊335之第一接觸墊335a，且複數個貫穿電極320當中之偶數貫穿電極320y可連接至接觸墊335之第二接觸墊335b。第三半導體裝置301可進一步包含安置於基板300之第一表面300a上且經由第二接觸墊335b電連接至偶數貫穿電極320y之前側凸塊350。

第四半導體裝置302可包含具有彼此相對之一第一表面400a及一第二表面400b之一基板400以及穿透基板400之複數個貫穿電極420。複數個貫穿電極420當中之奇數貫穿電極420x可連接至接觸墊435之第一接觸墊435a，複數個貫穿電極420當中之偶數貫穿電極420y可連接至接觸墊435之第二接觸墊435b。第四半導體裝置302可進一步包含安置於基板400之第一表面400a上且經由第一接觸墊435a電連接至奇數貫穿電極420x之前側凸塊450。前側凸塊350中之每一者可包含依序堆疊於第二接觸墊335b中之任一者上之一第一金屬層340及一第一接觸金屬層345，且前側凸塊450中之每一者可包含依序堆疊於第一接觸墊435a中之任一者上之一第一金屬層440及一第一接觸金屬層445。

第三半導體裝置301及第四半導體裝置302可彼此組合使得基板300之第一表面300a面向基板400之第一表面400a。因此，第三半導體裝置301之第一接觸墊335a可與第四半導體裝置302之前側凸塊450組合，且第四半導體裝置302之第二接觸墊435b可與第三半導體裝置301之前側凸塊350組合。

圖5至圖16係圖解說明根據一實施例之製造一半導體封裝之一方法之剖面圖。

參考圖5，可提供其中包含貫穿電極520之一半導體基板500。

半導體基板500可具有彼此相對之一第一表面500a及一第二表面500b。半導體基板500之第一表面500a可對應於半導體基板500之一前側表面，且半導體基板500之第二表面500b可對應於半導體基板500之 一背側表面。在本實施例中，半導體基板500之前側表面可視為主動元件或被動元件形成於其中之作用區的表面，且半導體基板500之背側表面可視為與前側表面相對之一表面。半導體基板500可係用於半導體記憶裝置、半導體邏輯裝置、拍攝裝置或顯示單元之製作中之一基板。在本實施例中，半導體基板500可係一矽基板，但實施例並不限於此。

包含閘極電極及源極/汲極區之電晶體(未展示)可形成於半導體基板500之第一表面500a上及半導體基板500之作用區中。另外，諸如位元線之電路圖案(未展示)亦可形成於半導體基板500之第一表面500a上。

貫穿電極520(舉例而言，穿矽通孔(TSV))可形成於半導體基板500中，如上文所闡述。貫穿電極520可形成於自第一表面500a至第二表面500b延伸之溝槽中。貫穿電極520可由一金屬材料製成。在某些實施例中，溝槽可使用一雷射鑽孔程序來形成。在形成溝槽之後，可藉由將一晶種金屬層(未展示)沈積於溝槽之內表面上及藉由用一金屬層填充由晶種金屬層環繞之溝槽來形成貫穿電極520。填充溝槽之金屬層可包含一銅(Cu)層、一銀(Ag)層或一錫(Sn)層。貫穿電極520可經形成以藉由一預定距離彼此間隔開。貫穿電極520中之每一者可包含與半導體基板500之第一表面500a共面之一第一端表面520a。貫穿電極520可包含奇數貫穿電極520x及偶數貫穿電極520y。

一絕緣層530可形成於半導體基板500之第一表面500a上，且接觸墊535可形成於絕緣層530中。接觸墊535可經形成以接觸貫穿電極520之第一端表面520a。在某些實施例中，可藉由以下步驟來形成接觸墊535：將絕緣層530沈積於半導體基板500之第一表面500a上，圖案化絕緣層530以形成曝露貫穿電極520之第一端表面520a之開口，及用一導電材料填充該等開口。填充該等開口之導電材料可包含一銅(Cu)材 料。接觸墊535可包含連接至奇數貫穿電極520x之第一接觸墊535a及連接至偶數貫穿電極520y之第二接觸墊535b。

接觸墊535之一間距a2可對應於每一接觸墊535之一寬度b2與毗鄰接觸墊535之間的一距離c2之一總和。若半導體封裝按比例縮小，則接觸墊535之間距a2可減少。

參考圖6，一擴散障壁層538可形成於半導體基板500之第一表面500a上。根據本實施例製造之一半導體裝置可與另一半導體裝置組合以形成一半導體封裝。亦即，接觸墊535中之某些接觸墊可直接接觸其他半導體裝置之背側凸塊之焊料部分。在此一情形中，若接觸墊535或貫穿電極520由一銅(Cu)材料製成，則接觸墊535或貫穿電極520中之銅原子可擴散至其他半導體裝置之背側凸塊之焊料部分中。然而，擴散障壁層538可防止接觸墊535或貫穿電極520中之銅原子擴散至其他半導體裝置之背側凸塊之焊料部分中，儘管根據本實施例之半導體裝置與另一半導體裝置組合。

擴散障壁層538可經形成以包含一鎳(Ni)材料。擴散障壁層538可形成於絕緣層530及接觸墊535上。

一第一晶種金屬層540可形成於擴散障壁層538上。儘管圖式中未展示，一黏合層可在形成第一晶種金屬層540之前形成於擴散障壁層538上。黏合層可經形成以增強擴散障壁層538與第一晶種金屬層540之間的一黏合強度。黏合層可經形成以包含選自由一鈦(Ti)層、一鎢(W)層及一鈦鎢(TiW)層組成之群組之至少一者。在形成黏合層之後，第一晶種金屬層540可形成於黏合層上。第一晶種金屬層540可使用一化學汽相沈積(CVD)程序或一物理汽相沈積(PVD)程序由一銅(Cu)層形成。

隨後，可在第一晶種金屬層540上形成包含第一開口545a之一第一遮罩圖案545。第一遮罩圖案545之開口545a可界定其中形成前側凸 塊之區。具體而言，一光阻劑材料可塗佈於第一晶種金屬層540上，且一曝光步驟及一顯影步驟可應用於光阻劑材料以形成包含第一開口545a之第一遮罩圖案545。第一遮罩圖案545可透過第一開口545a選擇性地曝露第一晶種金屬層540之部分，且前側凸塊可在一隨後程序中選擇性地形成於第一晶種金屬層540之曝光部分上。第一遮罩圖案545可經形成使得第一開口545a安置於第一接觸墊535a上。

參考圖7，一第一金屬層550及一第一接觸金屬層555可依序形成於第一晶種金屬層540之曝光部分中之每一者上。可使用一電鍍程序來形成第一金屬層550及第一接觸金屬層555。在此一情形中，第一金屬層550及第一接觸金屬層555可選擇性地生長於第一晶種金屬層540之經曝光部分中之每一者上。第一金屬層550可經形成以包含一銅(Cu)材料，且第一接觸金屬層555可經形成以包含一銀(Ag)材料或一錫(Sn)材料。

參考圖8，可使用一灰化程序或一剝除程序來移除第一遮罩圖案(圖7之545)。因此，可使覆蓋有第一遮罩圖案545之第一晶種金屬層540之部分曝光。隨後，可使用一蝕刻程序來移除第一晶種金屬層540之經曝光部分以在第一金屬層550下方形成第一晶種金屬圖案541。該蝕刻程序可在不使用任何光遮罩之情況下使用一毯覆式蝕刻技術來執行。該蝕刻程序可使用一濕式蝕刻程序來執行。蝕刻程序可經執行以移除藉由移除第一遮罩圖案545所曝露之第一晶種金屬層540之部分。亦即，蝕刻程序可選擇性地移除安置於第一金屬層550與第一接觸金屬層555之鄰近堆疊之間的第一晶種金屬層540之部分。

由於蝕刻程序，前側凸塊560可分別形成於第一接觸墊535a上。前側凸塊560中之每一者可經形成以包含依序堆疊之第一晶種金屬圖案541、第一金屬層550及第一接觸金屬層555。因此，擴散障壁層538之部分可曝露於前側凸塊560之間。第一金屬層550之間的一第一距離 S1可大於每一接觸墊535之一寬度。因此，可均勻且容易移除第一金屬層550之間的擴散障壁層538之經曝露部分，儘管接觸墊535之一間距減少。

參考圖9，一第二遮罩圖案546可形成於擴散障壁層538上在前側凸塊560之間。可藉由將一光阻劑材料塗佈於擴散障壁層538及前側凸塊560上且藉由對光阻劑材料應用一光微影程序(包含一曝光步驟及一顯影步驟)來形成第二遮罩圖案546。第二遮罩圖案546可經形成以與第二接觸墊535b重疊。

參考圖10，使用第二遮罩圖案546及前側凸塊560作為蝕刻遮罩，擴散障壁層538可經蝕刻以形成擴散障壁圖案539。障壁圖案539可經形成以覆蓋第一接觸墊535a及第二接觸墊535b。

參考圖11，可將半導體基板500之一背側部分移除達一預定厚度以曝露與第一端表面520a相對之貫穿電極520之第二端表面520b。具體而言，可對半導體基板500之第二表面500b應用一研磨程序及一化學機械拋光(CMP)程序中之至少一者以曝露貫穿電極520之第二端表面520b。因此，半導體基板500之初始第二表面500b可凹入以形成與貫穿電極520之第二端表面520b共面之一第二表面500c。

參考圖12，一第二晶種金屬層570可形成於半導體基板500之凹入第二表面500c及貫穿電極520之第二端表面520b上。第二晶種金屬層570可使用一CVD程序或一PVD程序由一銅(Cu)材料形成。一遮罩圖案565可形成於與半導體基板500相對之第二晶種金屬層570之一表面上。遮罩圖案565可經形成以具有界定其中形成背側凸塊之區之開口565a。遮罩圖案565可使用一光微影程序由一光阻劑材料形成。遮罩圖案565可經形成以使得開口565a曝露第二晶種金屬層570之部分且與偶數貫穿電極520y重疊。

參考圖13，一第二金屬層575及一第二接觸金屬層580可依序形 成於第二晶種金屬層570之經曝露部分中之每一者上。可使用一電鍍程序來形成第二金屬層575及第二接觸金屬層580。在此一情形中，第二金屬層575及第二接觸金屬層580可選擇性地生長於第二晶種金屬層570之經曝露部分中之每一者上。第二金屬層575可經形成以包含一銅(Cu)材料，且第二接觸金屬層580可經形成以包含一銀(Ag)材料或一錫(Sn)材料。

參考圖14，可將遮罩圖案(圖13之565)移除以曝露第二晶種金屬層570之部分。隨後，第二晶種金屬層570之經曝露部可經蝕刻以形成第二晶種金屬圖案571。因此，背側凸塊585可分別形成於偶數貫穿電極520y之第二端表面520b上。背側凸塊585中之每一者可包含依序堆疊於偶數貫穿電極520y之第二端表面520b中之任一者上之第二晶種金屬圖案571、第二金屬層575及第二接觸金屬層580。

背側凸塊585可分別電連接至偶數貫穿電極520y。由於背側凸塊585形成於偶數貫穿電極520y之第二端表面520b上，因此可曝露奇數貫穿電極520x之第二端表面520b。因此，由一第二距離S2界定之空間可提供於背側凸塊585之間。

根據所提及程序，可提供包含電連接至奇數貫穿電極520x之前側凸塊560及電連接至偶數貫穿電極520y之背側凸塊585之一第一半導體晶片C1。此外，前側凸塊560可僅形成於半導體基板500之第一表面500a上，且背側凸塊585可僅形成於半導體基板500之第二表面500b上。因此，前側凸塊560可在一平面圖中不與背側凸塊585重疊。亦即，貫穿電極520中之每一者可僅電連接至一給定晶片之前側凸塊560及背側凸塊585中之任一者。

根據上文所提及之程序，背側凸塊585可在形成前側凸塊560之後形成。然而，實施例並不限於上文所提及之程序。舉例而言，一晶種金屬層可形成於半導體基板500之第一表面500a及第二表面500b 上，且一前側遮罩圖案及一背側遮罩圖案可分別形成於第一表面500a及第二表面500b上以界定其中形成前側凸塊560及背側凸塊585之區。隨後，可使用一電鍍程序依序形成第一金屬層550及第二金屬層575以及第一接觸金屬層555及第二接觸金屬層580，且可移除前側遮罩圖案及背側遮罩圖案。

在此一情形中，前側凸塊560及背側凸塊585可分別同時形成於第一表面500a及第二表面500b上。此外，在形成背側凸塊585之後，額外擴散障壁圖案(未展示)可分別形成於奇數貫穿電極520x之第二端表面520b上。額外擴散障壁圖案可包含與擴散障壁圖案539之相同之材料(例如，一鎳材料)。

參考圖15，可提供一第二半導體晶片C2。可使用與參考圖5至圖14所闡述之相同方法來製造第二半導體晶片C2。因此，此處將不重複製造第二半導體晶片C2之一方法。第二半導體晶片C2可包含：一半導體基板600，其具有彼此相對之一第一表面600a及一第二表面600b；複數個貫穿電極620，其穿透半導體基板600；前側凸塊670，其安置於半導體基板600之第一表面600a上且電連接至複數個貫穿電極620當中之奇數貫穿電極620x；及背側凸塊685，其安置於半導體基板600之第二表面600b上且電連接至複數個貫穿電極620當中之偶數貫穿電極620y。

一絕緣層630可安置於半導體基板600之第一表面600a上。接觸墊635可安置於絕緣層630中且可電連接至貫穿電極620之第一端表面620a。接觸墊635可包含交替排列之第一接觸墊635a及第二接觸墊635b。

接觸墊635當中之第一接觸墊635a可電連接至分別連接至奇數貫穿電極620x之前側凸塊670。前側凸塊670中之每一者可包含依序堆疊於第一接觸墊635a中之任一者上之一第一晶種金屬圖案641、一第一 金屬層650及一第一接觸金屬層655。背側凸塊685中之每一者可包含依序堆疊於偶數貫穿電極620y之第二端表面620b中之任一者上之一第二晶種金屬圖案671、一第二金屬層675及一第二接觸金屬層680。擴散障壁圖案639可分別安置於第二接觸墊635b上。由於前側凸塊670安置於奇數貫穿電極620x之第一端表面620a上，因此由一第一距離S3界定之空間，可提供於前側凸塊670之間。此外，由於背側凸塊685安置於偶數貫穿電極620y之第二端表面620b上，因此由一第二距離S4界定之空間可提供於背側凸塊685之間。

第二半導體晶片C2可安置於第一半導體晶片C1上。第二半導體晶片C2可安置於第一半導體晶片C1上使得第二半導體晶片C2之凹入第二表面600c面向第一半導體晶片C1之第一表面500a。更具體而言，第二半導體晶片C2可與第一半導體晶片C1垂直對準以使得第二半導體晶片C2之奇數貫穿電極620x之第二端表面620b面向第一半導體晶片C1之前側凸塊560且第二半導體晶片C2之背側凸塊685面向第一半導體晶片C1之第二接觸墊535b。因此，若第二半導體晶片C2與第一半導體晶片C1組合，則第二半導體晶片C2之背側凸塊685可安置於第一半導體晶片C1之前側凸塊560之間的空間中。

參考圖16，第二半導體晶片C2可與第一半導體晶片C1組合。因此，第一半導體晶片C1之前側凸塊560可接合至第二半導體晶片C2之奇數貫穿電極620x之第二端表面620b，且第二半導體晶片C2之背側凸塊685可接合至第一半導體晶片C1之擴散障壁圖案539。擴散障壁圖案539可防止由一焊料材料形成之第二接觸金屬層680直接接合至由一銅材料形成之偶數貫穿電極520y。

在一實施例中，在每一半導體裝置中，前側凸塊可形成於奇數貫穿電極之第一端表面上且背側凸塊可形成於安置於奇數貫穿電極之間的偶數貫穿電極之第二端表面上。因此，提供於構成前側凸塊之第 一金屬層之間的空間足夠大使得足夠量之蝕刻劑可均勻地供應至曝露於第一金屬層之間的一晶種金屬層上。因此，曝露於第一金屬層之間的晶種金屬層之部分可完全移除以成功地形成前側凸塊。此外，在包含第一及第二半導體裝置(此外，稱作為第一及第二半導體晶片)之一半導體封裝中，擴散障壁圖案可安置於第一半導體裝置之偶數貫穿電極與第二半導體裝置之背側凸塊之間。因此，擴散障壁圖案可防止第一半導體裝置之偶數貫穿電極中之銅原子擴散至第二半導體裝置之背側凸塊(包含一焊料材料)中。

下文中參考圖17將闡述根據一實施例之另一堆疊半導體封裝。經堆疊之半導體封裝可包含兩個或兩個以上半導體晶片。在圖17中，將結合其中堆疊四個半導體晶片之一實例闡述經堆疊半導體封裝701。

參考圖17，經堆疊半導體封裝701可包含依序堆疊於一封裝基板800上之第四半導體晶片700-4、第三半導體晶片700-3、第二半導體晶片700-2及第一半導體晶片700-1。亦即，第四半導體晶片700-4可對應於使用連接部件750附接至封裝基板800之墊805之一最下部半導體晶片。儘管圖式中未展示，但封裝基板800可包含複數個互連線。

第一至第四半導體晶片700-1、700-2、700-3及700-4中每一者可包含一半導體基板705-1、705-2、705-3或705-4以及穿透半導體基板705-1、705-2、705-3或705-4之貫穿電極720-1、720-2、720-3或720-4。另外，第二至第四半導體晶片700-2、700-3及700-4中之每一者可包含電連接至其奇數貫穿電極之前側凸塊745-2、745-3或745-4，且第一至第三半導體晶片700-1、700-2及700-3中之每一者可包含電連接至其偶數貫穿電極之背側凸塊731-1、731-2或731-3。在另一實施例中，前側凸塊電連接至偶數貫穿電極，且背側凸塊電連接至奇數貫穿電極。

貫穿電極720-1、720-2、720-3或720-4之第一端表面可連接至接觸墊715-1、715-2、715-3或715-4。接觸墊715-2、715-3或715-4可包含電連接至奇數貫穿電極之第一接觸墊715a-2、715a-3或715a-4，以及電連接至偶數貫穿電極之第二接觸墊715b-2、715b-3或715b-4。亦即，第一接觸墊715a-2、715a-3或715a-4以及第二接觸墊715b-2、715b-3或715b-4可交替排列。接觸墊715-1、715-2、715-3或715-4可安置於一絕緣層710-1、710-2、710-3或710-4中。第一至第四半導體晶片700-1、700-2、700-3及700-4可由一密封材料(舉例而言，一環氧樹脂模製化合物(EMC)材料)囊封。

連接至貫穿電極720-2、720-3或720-4之前側凸塊745-2、745-3或745-4中之每一者可包含堆疊於一第一接觸金屬層740-2、740-3或740-4上之一第一金屬層735-2、735-3或735-4。背側凸塊731-1、731-2或731-3中之每一者可包含堆疊於一第二接觸金屬層730-1、730-2或730-3上之一第二金屬層725-1、725-2或725-3。

根據本實施例之半導體封裝可經組態以具有其中一上部半導體晶片之背側凸塊安置於一下部半導體晶片之前側凸塊之間的空間中之一結構。舉例而言，第三半導體晶片700-3之貫穿電極720-3可交替地連接至第一接觸墊715a-3及第二接觸墊715b-3。第三半導體晶片700-3之前側凸塊745-3可安置於連接至第三半導體晶片700-3之奇數貫穿電極之第一接觸墊715a-3上。在此一實施例中，第三半導體晶片700-3之第二接觸墊715b-3可連接至堆疊於第三半導體晶片700-3上之第二半導體晶片700-2之背側凸塊731-2。此外，第三半導體晶片700-3之奇數貫穿電極720-3可連接至第四半導體晶片700-4之前側凸塊745-4。

上文所闡述之半導體裝置中至少一者可應用於各種電子系統。

參考圖18，根據一實施例之一半導體裝置可應用於一電子系統1710。電子系統1710可包含一控制器1711、一輸入/輸出單元1712及 一記憶體1713。控制器1711、輸入/輸出單元1712及記憶體1713可透過提供資料透過其移動之一路徑之一匯流排1715而彼此耦合。

舉例而言，控制器1711可包含至少一個微處理器、至少一個數位信號處理器、至少一個微控制器及能夠執行與此等組件相同之功能之邏輯裝置中之任一者。控制器1711及記憶體1713可包含根據本發明之一實施例之半導體裝置中之至少一者。輸入/輸出單元1712可包含在一小鍵盤、一鍵盤、一顯示裝置及一觸控螢幕等等當中選擇之至少一者。記憶體1713係用於儲存資料之一裝置。記憶體1713可儲存欲由控制器1711執行之資料及/或命令，及諸如此類。

記憶體1713可包含諸如一DRAM之一揮發性記憶裝置及/或諸如一快閃記憶體之一揮發性記憶裝置。舉例而言，一快閃記憶體可安裝至諸如一行動終端或一桌上型電腦之一資訊處理系統。快閃記憶體可構成一固態硬碟(SSD)。在此情形中，電子系統1710可將大量資料穩定地儲存於一快閃記憶體系統中。

電子系統1710可進一步包含一介面1714，該介面經組態以將資料傳輸至一通信網路及自該通信網路接收資料。介面714可係一有線或無線類型。舉例而言，介面1714可包含一天線或一有線或無線收發器。

電子系統1710可實現為一行動系統、一個人電腦、一工業電腦或執行各種功能之一邏輯系統。舉例而言，行動系統可係一個人數位助理(PDA)、一可攜式電腦、一平板電腦、一行動電話、一智慧型電話、一無線電話、一膝上型電腦、一記憶卡、一數位音樂系統及一資訊傳輸/接收系統中之任一者。

在其中電子系統1710係能夠執行無線通信之一設備之一實施例中，電子系統1710可用於諸如採用CDMA(分碼多重存取)、GSM(全球行動通信系統)、NADC(北美數位蜂巢)、E-TDMA(增強式分時多 重存取)、WCDAM(寬頻分碼多重存取)、CDMA2000、LTE(長期演進)及Wibro(無線寬頻網際網路)中之一或多者之一系統之一通信系統中。

參考圖19，可以一記憶卡1800之形式提供根據一實施例之一半導體裝置。舉例而言，記憶卡1800可包含諸如一非揮發性記憶體裝置之一記憶體1810及一記憶體控制器1820。記憶體1810及記憶體控制器1820可儲存資料及讀取所儲存資料。

記憶體1810可包含本發明之一實施例之封裝技術應用於其之至少一個非揮發性記憶裝置。記憶體控制器1820可控制記憶體1810使得回應於來自一主機1830之一讀取/寫入請求而讀出所儲存資料或儲存資料。

出於圖解說明目的，上文已揭示本發明之實施例。熟習此項技術者將瞭解，各種修改、添加及替換係可能的，而不背離如所附申請專利範圍中所揭示之本發明之範疇及精神。

Claims (19)

1. 一種半導體封裝，其包括：一第一半導體晶片，其包含：一第一基板，其具有彼此相對之一第一表面及一第二表面；複數個第一貫穿電極，其穿透該第一基板且彼此間隔開，該複數個第一貫穿電極包含交替安置的第一奇數貫穿電極及第一偶數貫穿電極；複數個第一前側凸塊，其安置於該第一基板之該第一表面上且連接至該等第一貫穿電極當中之該等第一奇數貫穿電極；及複數個第一背側凸塊，其安置於該第一基板之該第二表面上且連接至該等第一貫穿電極當中之該等第一偶數貫穿電極；及一第二半導體晶片，其包含：一第二基板，其具有彼此相對之一第一表面及一第二表面；複數個第二貫穿電極，其穿透該第二基板且彼此間隔開，該複數個第二貫穿電極包含交替安置的第二奇數貫穿電極及第二偶數貫穿電極；複數個第二前側凸塊，其安置於該第二基板之該第一表面上且連接至該等第二貫穿電極當中之該等第二奇數貫穿電極；及複數個第二背側凸塊，其安置於該第二基板之該第二表面上且連接至該等第二貫穿電極當中之該等第二偶數貫穿電極，其中該等第一及第二半導體晶片彼此組合以使得該第一基板之該第一表面面向該第二基板之該第二表面。
2. 如請求項1之半導體封裝，其中該等第二背側凸塊電連接至該等第二偶數貫穿電極；且其中該等第一前側凸塊電連接至該等第一奇數貫穿電極。
3. 如請求項1之半導體封裝，其中該等第一前側凸塊中之每一者包含依序堆疊於該等第一奇數貫穿電極中之一者上之一第一金屬層及一第一接觸金屬層，且其中該等第一背側凸塊中之每一者包含依序堆疊於該等第一偶數貫穿電極中之一者上之一第二金屬層及一第二接觸金屬層。
4. 如請求項1之半導體封裝，其中該等第二前側凸塊中之每一者包含依序堆疊於該等第二奇數貫穿電極中之一者上之一第三金屬層及一第三接觸金屬層，且其中該等第二背側凸塊中之每一者包含依序堆疊於該等第二偶數貫穿電極中之一者上之一第四金屬層及一第四接觸金屬層。
5. 如請求項3之半導體封裝，其中該等第一前側凸塊之該等第一接觸金屬層接觸該第二半導體晶片。
6. 如請求項3之半導體封裝，其中該等第一前側凸塊之該等第一接觸金屬層電連接至該等第二奇數貫穿電極。
7. 如請求項4之半導體封裝，其中該等第二背側凸塊之該等第四接觸金屬層接觸該第一半導體晶片。
8. 如請求項4之半導體封裝，其中該等第二背側凸塊之該等第四接觸金屬層電連接至該等第一偶數貫穿電極。
9. 如請求項1之半導體封裝，其中該第一半導體晶片進一步包含：一第一絕緣層，其安置於該第一基板之該第一表面上；及複數個導電接觸墊，其安置於該第一絕緣層中且與該等第一 貫穿電極接觸，其中該第二半導體晶片進一步包含：一第二絕緣層，其安置於該第二基板之該第一表面上；及複數個導電接觸墊，其安置於該第二絕緣層中且與該等第二貫穿電極接觸，其中該等第一及第二基板之該等第一表面係毗鄰於在該等第一及第二基板中界定之作用區的該等第一及第二基板之前側表面，其中該等第一及第二基板之該等第二表面係該等第一及第二基板之背側表面，其中該等第一前側凸塊安置於該第一半導體晶片之該等接觸墊上，且其中該等第二前側凸塊安置於該第二半導體晶片之該等接觸墊上。
10. 如請求項9之半導體封裝，其中該第一半導體晶片之該等接觸墊包含連接至該等第一奇數貫穿電極之第一接觸墊及連接至該等第一偶數貫穿電極之第二接觸墊，且其中該第二半導體晶片之該等接觸墊包含電連接至該等第二奇數貫穿電極之第三接觸墊及電連接至該等第二偶數貫穿電極之第四接觸墊。
11. 如請求項10之半導體封裝，其中該等第一及第二半導體晶片中之每一者進一步包含安置於該等第一、第二、第三及第四接觸墊中之每一者上之第一擴散障壁圖案。
12. 如請求項11之半導體封裝，其中該等第一擴散障壁圖案中之每一者包含一鎳材料。
13. 如請求項11之半導體封裝，其中該等第二背側凸塊接觸該第一半導體晶片之該等第一擴散障壁圖案。
14. 如請求項3之半導體封裝，其中該等第一及第二半導體晶片中之每一者進一步包含安置於該第二表面上且覆蓋該等奇數貫穿電極之第二擴散障壁圖案。
15. 如請求項14之半導體封裝，其中該等第一前側凸塊之該等第一接觸金屬層接觸該第二半導體晶片之該等第二擴散障壁圖案。
16. 如請求項13之半導體封裝，其中該等第二擴散障壁圖案中之每一者包含一鎳材料。
17. 一種半導體封裝，其包括：一第一半導體晶片，其包含：一第一基板，其具有一第一表面及一第二表面，複數個第一貫穿電極，其穿透該第一基板且在該第一表面至該第二表面之間延伸，及複數個第一前側凸塊，其安置於該第一基板之該第一表面上且連接至該等第一貫穿電極當中之第一奇數貫穿電極；及一第二半導體晶片，其包含：一第二基板，其具有一第一表面及一第二表面，複數個第二貫穿電極，其穿透該第一基板且在該第一表面與該第二表面之間延伸，及複數個第二前側凸塊，其安置於該第二基板之該第一表面上且連接至該等第二貫穿電極當中之第二偶數貫穿電極，其中該等第一及第二半導體晶片彼此組合以使得該第一基板之該第一表面面向該第二基板之該第一表面。
18. 如請求項17之半導體封裝，其中該等第一前側凸塊中之每一者包含依序堆疊於該等第一 奇數貫穿電極中之一者上之一第一金屬層及一第一接觸金屬層，且其中該等第二前側凸塊中之每一者包含依序堆疊於該等第二偶數貫穿電極中之一者上之一第二金屬層及一第二接觸金屬層。
19. 如請求項17之半導體封裝，其中該第一半導體晶片進一步包含：一第一絕緣層，其安置於該第一基板之該第一表面上；及複數個接觸墊，其安置於該第一絕緣層中且耦合至該等第一貫穿電極，其中該第二半導體晶片進一步包含：一第二絕緣層，其安置於該第二基板之該第一表面上；及複數個接觸墊，其安置於該第二絕緣層中且耦合至該等第二貫穿電極，其中該等第一及第二基板之該等第一表面係毗鄰於在該等第一及第二基板中界定之作用區的該等第一及第二基板之前側表面，其中該等第一及第二基板之該等第二表面係該等第一及第二基板之背側表面，其中該等第一前側凸塊安置於該第一半導體晶片之該等接觸墊上，且其中該等第二前側凸塊安置於該第二半導體晶片之該等接觸墊上。