CN106298558A - 包括插入物的半导体封装及其制造方法 - Google Patents

Abstract

包括插入物的半导体封装及其制造方法。一种半导体封装可包括：半导体晶片，其被安装在插入物晶片的第一表面上，使得半导体晶片的晶片连接部分面向插入物晶片的第一表面；保护部分，其可被设置在插入物晶片的第一表面上以覆盖半导体晶片；以及互连结构，其被设置在插入物晶片中和插入物晶片上。该互连结构可包括位于插入物晶片的与半导体晶片相对的第二表面上的外部连接部分、穿透插入物晶片以端部与晶片连接部分结合的贯通电极部分以及将贯通电极部分连接到外部连接部分的延伸部分。还提供了相关方法。

Description

包括插入物的半导体封装及其制造方法

技术领域

本公开的各种实施方式总体上涉及封装技术，更具体地讲，涉及包括插入物的半导体封装及其制造方法。

背景技术

电子系统中所采用的半导体器件可由各种电子电路元件组成。这些电子电路元件可被集成在被称作半导体芯片或晶片的半导体基板上。可提供半导体封装以保护电子电路元件或半导体芯片免于物理损坏或环境冲击。可在诸如计算机、移动装置或数据存储装置的电子产品中采用半导体封装。随着诸如智能电话的电子产品不断小型化，对小且薄的半导体封装的需求不断增加。

发明内容

根据实施方式，可提供一种制造半导体封装的方法。该制造半导体封装的方法可包括形成从插入物晶圆的第一表面延伸到插入物晶圆的主体中的通孔，并且在通孔中和插入物晶圆的第一表面上形成互连结构。各个互连结构可被形成为包括填充多个通孔中的一个通孔的贯通电极部分、设置在插入物晶圆的第一表面上的外部连接部分以及将贯通电极部分连接到外部连接部分的延伸部分。可使插入物晶圆的与外部连接部分相对的第二表面凹进，以在凹进的第二表面处暴露贯通电极部分的端部。可将半导体晶片安装在插入物晶圆的凹进的第二表面上，以将半导体晶片的晶片连接部分电连接到贯通电极部分的端部。可在插入物晶圆的凹进的第二表面上形成覆盖半导体晶片的保护部分。

根据实施方式，可提供一种制造半导体封装的方法。该制造半导体封装的方法可包括将半导体晶片附接到插入物晶圆的第一表面以使得半导体晶片的晶片连接部分面朝该第一表面。该方法可包括在插入物晶圆的第一表面上形成覆盖半导体晶片的保护部分。该方法可包括使插入物晶圆的与半导体晶片相对的第二表面凹进以减小插入物晶圆的厚度。该方法可包括在具有凹进的第二表面的插入物晶圆中形成通孔以暴露晶片连接部分。该方法可包括在通孔中和插入物晶圆的凹进的第二表面上形成互连结构。各个互连结构可被形成为包括填充多个通孔中的一个通孔的贯通电极部分、设置在插入物晶圆的凹进的第二表面上的外部连接部分以及将贯通电极部分连接到外部连接部分的延伸部分。

根据实施方式，可提供一种半导体封装。该半导体封装可包括插入物晶片，该插入物晶片具有彼此相对的第一表面和第二表面。互连结构可被设置在插入物晶片中和插入物晶片上。互连结构可包括穿透插入物晶片并且端部在第二表面处暴露的贯通电极部分、可设置在插入物晶片的第一表面上的外部连接部分以及将贯通电极部分连接到外部连接部分的延伸部分。半导体晶片可被设置在插入物晶片的第二表面上以使得半导体晶片的晶片连接部分可与贯通电极部分的端部联接。保护部分可被设置在插入物晶片的第二表面上以覆盖半导体晶片。

根据实施方式，可提供一种半导体封装。该半导体封装可包括半导体晶片，该半导体晶片被安装在插入物晶片的第一表面上以使得半导体晶片的晶片连接部分面朝插入物晶片的第一表面。该半导体封装可包括保护部分，该保护部分被设置在插入物晶片的第一表面上以覆盖半导体晶片。该半导体封装可包括互连结构，该互连结构被设置在插入物晶片中和插入物晶片上。该互连结构可包括位于插入物晶片的与半导体晶片相对的第二表面上的外部连接部分、穿透插入物晶片并且端部与晶片连接部分联接的贯通电极部分以及将贯通电极部分连接到外部连接部分的延伸部分。

根据实施方式，可提供一种包括半导体封装的存储卡。该半导体封装可包括插入物晶片，该插入物晶片具有彼此相对的第一表面和第二表面。互连结构可被设置在插入物晶片中和插入物晶片上。该互连结构可包括穿透插入物晶片并且端部在第二表面处暴露的贯通电极部分、设置在插入物晶片的第一表面上的外部连接部分以及将贯通电极部分连接到外部连接部分的延伸部分。半导体晶片可被设置在插入物晶片的第二表面上以使得半导体晶片的晶片连接部分可与贯通电极部分的端部联接。保护部分可被设置在插入物晶片的第二表面上以覆盖半导体晶片。

根据实施方式，可提供一种包括半导体封装的存储卡。该半导体封装可包括半导体晶片，该半导体晶片被安装在插入物晶片的第一表面上以使得半导体晶片的晶片连接部分面朝插入物晶片的第一表面。该半导体封装可包括：保护部分，其被设置在插入物晶片的第一表面上以覆盖半导体晶片；以及互连结构，其被设置在插入物晶片中和插入物晶片上。该互连结构可包括位于插入物晶片的与半导体晶片相对的第二表面上的外部连接部分、穿透插入物晶片并且端部与晶片连接部分联接的贯通电极部分以及将贯通电极部分连接到外部连接部分的延伸部分。

根据实施方式，可提供一种包括半导体封装的电子系统。该半导体封装可包括插入物晶片，该插入物晶片具有彼此相对的第一表面和第二表面。互连结构可被设置在插入物晶片中和插入物晶片上。该互连结构可包括穿透插入物晶片并且端部在第二表面处暴露的贯通电极部分、设置在插入物晶片的第一表面上的外部连接部分以及将贯通电极部分连接到外部连接部分的延伸部分。半导体晶片可被设置在插入物晶片的第二表面上以使得半导体晶片的晶片连接部分可与贯通电极部分的端部联接。保护部分可被设置在插入物晶片的第二表面上以覆盖半导体晶片。

根据实施方式，可提供一种包括半导体封装的电子系统。该半导体封装可包括：半导体晶片，其被安装在插入物晶片的第一表面上以使得半导体晶片的晶片连接部分面朝插入物晶片的第一表面；保护部分，其被设置在插入物晶片的第一表面上以覆盖半导体晶片；以及互连结构，其被设置在插入物晶片中和插入物晶片上。该互连结构可包括位于插入物晶片的与半导体晶片相对的第二表面上的外部连接部分、穿透插入物晶片并且端部与晶片连接部分结合的贯通电极部分以及将贯通电极部分连接到外部连接部分的延伸部分。

附图说明

图1和图2分别是示出根据实施方式的半导体封装的示例的表示的横截面图和立体图。

图3、图4、图5、图6、图7、图8、图9、图10和图11是示出根据各种实施方式的半导体封装的制造方法的示例的表示的横截面图。

图12是示出根据实施方式的半导体封装的示例的表示的横截面图。

图13、图14、图15、图16、图17、图18、图19和图20是示出根据各种实施方式的半导体封装的制造方法的示例的表示的横截面图。

图21是示出采用包括根据实施方式的封装的存储卡的电子系统的示例的表示的框图。

图22是示出包括根据实施方式的封装的电子系统的示例的表示的框图。

具体实施方式

本文所使用的术语可对应于考虑其在实施方式中的功能而选择的词，术语的含义可根据实施方式所属领域的普通技术人员而不同地解释。如果被详细定义，则术语可根据所述定义来解释。除非另外定义，否则本文所使用的术语(包括技术术语和科学术语)具有与实施方式所属领域的普通技术人员通常理解的含义相同的含义。

将理解，尽管本文中可使用术语第一、第二、第三等来描述各种元件，这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件相区分。因此，在不脱离发明构思的教导的情况下，一些实施方式中的第一元件在其它实施方式中可被称为第二元件。

半导体封装可包括诸如半导体芯片的电子器件，所述半导体芯片可通过利用划片工艺将诸如晶圆的半导体基板分离成多片来获得。半导体芯片可对应于存储芯片或逻辑芯片。例如但不限于，存储芯片可包括集成在半导体基板上和/或半导体基板中的动态随机存取存储器(DRAM)电路、静态随机存取存储器(SRAM)电路、闪存电路、磁随机存取存储器(MRAM)电路、电阻随机存取存储器(ReRAM)电路、铁电随机存取存储器(FeRAM)电路或相变随机存取存储器(PcRAM)电路。逻辑芯片可包括集成在半导体基板上和/或半导体基板中的逻辑电路。例如但不限于，半导体封装可被应用于诸如移动终端的信息/通信系统、与生物技术或保健关联的电子系统或者可穿戴电子系统。

贯穿说明书，相同的标号表示相同的元件。因此，即使没有参照附图提及或描述标号，也可参照另一附图提及或描述该标号。另外，即使附图中未示出标号，也可参照其它附图提及或描述它。

图1和图2分别是示出根据实施方式的半导体封装10的示例的表示的示意图。

参照图1，半导体封装10可被配置为包括层叠的插入物晶片109A和半导体晶片500。插入物晶片109A可具有基板的形状，插入物晶片109A包括与正面对应的第一表面101以及与背面对应的第二表面105。插入物晶片109A可以是通过锯切与裸硅晶圆对应的插入物晶圆而获得的多个晶片中的一个。插入物晶片109A可通过处理裸硅晶圆来形成，但是也可通过处理诸如玻璃基板的另一材料基板来提供。

插入物晶片109A可包括互连结构200以充当提供电连接线的构件。各个互连结构200可包括基本上穿透插入物晶片109A的主体以到达第二表面105的贯通电极部分210。贯通电极部分210的端部211可在第二表面105处暴露。贯通电极部分210的与端部211相对的另一端部可延伸到第一表面101上以提供延伸部分230。延伸部分230可作为连接部分或延伸部分来提供，其将贯通电极部分210电连接到位于插入物晶片109A的第一表面101上以与贯通电极部分210间隔开并偏移预定距离的外部连接部分231。构成互连结构200的延伸部分230、外部连接部分231和贯通电极部分210可由单个统一体构成。由于延伸部分230、外部连接部分231和贯通电极部分210在没有任何异构结的情况下作为单个统一体提供，所以互连结构200的电阻值可最小化。

具有暴露外部连接部分231的开口301的介电层图案300可被设置在插入物晶片109A的第一表面101上。外部连接端子700可分别附接到外部连接部分231。各个外部连接端子700可包括诸如焊料凸点或焊球的连接构件。

半导体晶片500可被安装在插入物晶片109A的第二表面105上。半导体晶片500可具有芯片的形状，半导体晶片500包括第三表面505以及与第三表面505相对的第四表面507，电连接到插入物晶片109A的晶片连接部分510被设置在第三表面505上。半导体晶片500可与插入物晶片109A对齐以使得半导体晶片500的晶片连接部分510分别与贯通电极部分210的端部211垂直地交叠。晶片连接部分510可分别通过互连器550电连接到贯通电极部分210的端部211。各个互连器550可包括导电凸点或焊料层。半导体晶片500可以是包括集成电路的存储器半导体晶片。

可提供覆盖半导体晶片500的侧壁和插入物晶片109A的第二表面105的保护部分600。保护部分600可包括诸如环氧模塑料(EMC)的介电材料。保护部分600可被设置为使得半导体晶片500的第四表面507被暴露。保护部分600可扩展或延伸以填充半导体晶片500的第三表面505与插入物晶片109A的第二表面105之间的空间。保护部分600可包围并保护互连器550。

参照图1和图2，与互连结构200的一部分对应的外部连接部分231可被设置在插入物晶片109A的第一表面101上以充当贯通电极部分210的延伸。贯通电极部分210可被设置在插入物晶片109A中以分别与半导体晶片500的晶片连接部分510交叠。从贯通电极部分210横向延伸的外部连接部分231可相对于贯通电极部分210偏移。在一些实施方式中，外部连接部分231可被设置在插入物晶片109A的边缘上。连接到外部连接部分231的外部连接端子700也可被设置为相对于晶片连接部分510偏移。

由于外部连接部分231被设置为相对于晶片连接部分510偏移，所以外部连接部分231可具有与晶片连接部分510不同的线宽大小S2和间距大小P2。由于贯通电极部分210的端部211被设置为与晶片连接部分510对齐，所以贯通电极部分210或者贯通电极部分210的端部211可被设置为具有基本上与晶片连接部分510相同的间距大小P1。贯通电极部分210的端部211的线宽大小S1可不等于晶片连接部分510的线宽大小。然而，在一些实施方式中，端部211的线宽大小S1可被设定为小于间距大小P1以使得端部211具有与晶片连接部分510相同的间距大小P1。由于各个外部连接部分231通过延伸部分230从多个贯通电极部分210中的一个延伸到插入物晶片109A的一个边缘上，所以外部连接部分231的线宽大小S2可大于贯通电极部分210的端部211的线宽大小S1。另外，外部连接部分231也可被设置为具有比贯通电极部分210的端部211的间距大小P1大的间距大小P2。

如图1和图2所示，如果外部连接部分231被设置为具有比贯通电极部分210大的线宽大小S2和间距大小P2，则插入物晶片109A的第一表面101的面积可大于半导体晶片500的第三表面505的面积。另外，外部连接部分231可被设置为比贯通电极部分210更靠近插入物晶片109A的侧壁。由于外部连接部分231相对于贯通电极部分210偏移而没有与贯通电极部分210交叠，所以互连结构200中可包括将外部连接部分231连接到贯通电极部分210的延伸部分230。

当半导体晶片500的晶片连接部分510按照边缘焊盘的形状成两列设置在半导体晶片500的边缘部分上时，贯通电极部分210也可被设置为成两列并排地与晶片连接部分510对齐，如图2所示。外部连接部分231也可成两列并排地设置到贯通电极部分210的外侧以及图1的插入物晶片109A的边缘。

一起参照图1和图2，互连结构200可包括与半导体晶片500的晶片连接部分510对齐以交叠的贯通电极部分210，并且可被设置为使得贯通电极部分210的端部211与晶片连接部分510直接交叠。因此，半导体晶片500可被直接安装在插入物晶片109A的第二表面105上。由于在半导体晶片500与插入物晶片109A的第二表面105之间没有引入单独的互连，所以可使得半导体封装10的总厚度更薄。

贯通电极部分210可具有足够的长度以穿透插入物晶片109A的主体，并且可延伸以连接到位于插入物晶片109A的第一表面101上的外部连接部分231。由于位于插入物晶片109A的第一表面101上的外部连接部分231和贯通电极部分210作为具有单一体的导电层提供，所以没有必要引入单独的互连来将外部连接部分231和贯通电极部分210电连接。因此，可使得半导体封装10的总厚度更薄。

图3至图11是示出根据各种实施方式的半导体封装的制造方法的示例的表示的横截面图。

图3示出引入插入物晶圆100的步骤。参照图3，插入物晶圆100可具有基板或晶圆的形状，插入物晶圆100包括第一表面(可以是正面)和第二表面103(可以是与第一表面101相对的初始背面)。插入物晶圆100可作为裸硅晶圆提供。由于插入物晶圆100按照硅晶圆的形状被引入，所以可对插入物晶圆100执行晶圆处理。例如，可对插入物晶圆100应用硅通孔(TSV)技术。插入物晶圆100可作为提供图1的插入物晶片109A的构件被引入。图1的插入物晶片109A可通过后续的减薄工艺被形成为比插入物晶圆100薄。插入物晶圆100可由具有相同形状的晶圆的不同材料制成。例如，插入物晶圆100可设置有玻璃材料。

图4示出形成通孔110的步骤。参照图4，具有深度D的通孔110可形成在插入物晶圆100的第一表面101上。可通过应用干法蚀刻、湿法蚀刻或激光蚀刻来形成具有约5μm至约10μm的深度的通孔110。

图5示出形成互连结构200的步骤。参照图5，可形成填充图4的通孔110并延伸到相邻插入物晶圆100的第一表面101的互连结构200。尽管未示出，为了互连结构200与插入物晶圆100的主体之间的电绝缘，可在互连结构200与插入物晶圆100的主体之间引入绝缘层或介电层。绝缘层可作为包括二氧化硅(SiO₂)的层被引入。

各个互连结构200可包括填充图4的通孔110的贯通电极部分210。贯通电极部分210的端部211可位于图4的通孔110的底部。各个互连结构200可包括外部连接部分231，外部连接部分231位于插入物晶圆100的第一表面101上并且连接到外部装置(例如，其它电子组件或模块基板)。各个互连结构200可包括延伸部分230，延伸部分230将外部连接部分231和贯通电极部分210连接并且使贯通电极部分210电延伸以基本上到达外部连接部分231。各个外部连接部分210和各个贯通电极部分210可被设置为逐一匹配。贯通电极部分210、外部连接部分231和延伸部分230可被形成为包括延伸并集成的基本上相同的层。

外部连接部分231和延伸部分230利用贯通电极部分210形成在一个层中。因此，由于外部连接部分231和延伸部分230没有形成在不同的并且分开的层中，所以用于形成它们的过程可简化。例如，通过形成暴露插入物晶圆100的第一表面101上的要形成外部连接部分231、延伸部分230和贯通电极部分210的区域的抗蚀剂图案(未示出)并且执行镀覆工艺，可同时形成互连结构200的具有外部连接部分231、延伸部分230和贯通电极部分210的形状的层。由于图4的通孔110的深度D相对浅，所以可在填充通孔110的同时形成用于互连结构200的导电层以延伸到插入物晶圆100的第一表面101上以提供外部连接部分231和延伸部分230。用于互连结构200的导电层可利用包括铜(Cu)层的金属层来提供，但是不限于此。互连结构200还可包括用于镀铜的种子层(未示出)以及用于防止铜离子扩散的扩散阻挡层(未示出)。

图6示出形成暴露外部连接部分231的介电层图案300的步骤。参照图6，具有暴露外部连接部分231的表面的开口301的介电层图案300可被形成为覆盖插入物晶圆100的第一表面101。介电层图案300可被形成为覆盖并遮挡延伸部分230以及贯通电极部分210的在插入物晶圆100的第一表面101上暴露的暴露部分，并且可被形成为使得外部连接部分231被暴露于外。介电层图案300可由有机聚合物材料构成。介电层图案300可被形成为包括光致抗蚀剂材料。

图7示出附接载体基板400的步骤。参照图7，插入物晶圆100可被附接在载体基板400上。可使用粘合层410来将载体基板400附接在插入物晶圆100的第一表面101上。可引入粘合层410以附接载体基板400和基本上设置在第一表面101上的介电层图案300。载体基板400可作为便于处理第二表面103(可以是插入物晶圆100的初始背面)的工艺的操纵的构件被引入。载体基板400在处理第二表面103的过程中可起到保护第一表面101的作用。

图8示出使插入物晶圆100凹进的步骤。参照图8，插入物晶圆100可被固定到载体基板400，并且可使插入物晶圆100的暴露的第二表面103凹进。可通过蚀刻或研磨第二表面103来使第二表面103凹进。可对第二表面103应用化学机械抛光以便更精细地控制凹进程度。

可通过使插入物晶圆100的第二表面103凹进来提供凹进的第二表面105。通过此工艺，可将插入物晶圆100转换为具有比初始厚度T1薄的厚度T2的插入物晶圆109。被减薄以具有更薄的厚度T2的插入物晶圆109可被设置为使贯通电极部分210的端部211暴露于凹进的第二表面105。通过执行用于凹进的CMP工艺以使贯通电极部分210的端部211暴露，插入物晶圆109可具有与贯通电极部分210的深度(图4的D)基本上相同的厚度。可通过调节应用于CMP工艺的浆料的组成来调节CMP工艺以使得插入物晶圆109主体和贯通电极部分210的蚀刻速率变得彼此不同。如果应用与铜的蚀刻速率相比具有更高蚀刻速率的硅的浆料，则可调节CMP工艺以使得贯通电极部分210的端部211被暴露于插入物晶圆109的凹进的第二表面105上。插入物晶圆109可具有约5μm至10μm(可为贯通电极部分210的深度)的厚度T2。尽管像这样将插入物晶圆109处理为薄厚度，它可维持在能够通过载体基板400操纵的状态。

图9示出将半导体晶片500安装在插入物晶圆109上的步骤。参照图9，半导体晶片500可被引入在插入物晶圆109上，并且可被对齐以使得半导体晶片500的晶片连接部分510与贯通电极部分210的暴露于第二表面105的端部211交叠。互连器550可将半导体晶片500的晶片连接部分510和贯通电极部分210的端部211彼此紧固，并且可将它们电连接和物理连接。各个互连器550可包括导电凸点或者焊料层的形状。半导体晶片500可以是集成有集成电路的存储器半导体晶片。半导体晶片500可具有芯片的形状，其包括具有用于与外部装置电连接的晶片连接部分510的第三表面505以及与第三表面505相对的第四表面507。

参照图9以及图4，由于半导体晶片500被安装在插入物晶圆109上以使得晶片连接部分510被紧固到贯通电极部分210的端部211，所以用贯通电极部分210填充的通孔(图4的110)可位于与半导体晶片500的晶片连接部分510交叠的插入物晶圆(图4的100)的第二表面(图4的101)处。

图10示出形成保护部分600的步骤。参照图10，可形成覆盖插入物晶圆109的第二表面105并且保护半导体晶片500的侧部的保护部分600。各个保护部分600可由介电材料形成。所述介电材料可包括环氧模塑料(EMC)。可通过在将多个半导体晶片500并排地安装在插入物晶圆109的第二表面105上之后执行模制工艺来形成保护部分600。保护部分600可被模制以填充半导体晶片500与相邻的不同半导体晶片500之间的部分。保护部分600可被形成为使得半导体晶片500的第四表面507被暴露。如果保护部分600被形成为使半导体晶片500的第四表面507暴露而没有包围第四表面507，则因为半导体封装的总厚度没有增加那么多，所以可实现薄封装。另外，根据半导体晶片500的操作而生成的热可通过暴露的第四表面507来更有效地消散。保护部分600可按照扩展或延伸形状形成以填充半导体晶片500与插入物晶圆109的第二表面105之间的部分。

图11示出将外部连接端子700附接到外部连接部分231的步骤。参照图11，用于外部连接的外部连接端子700可被附接到外部连接部分231。各个外部连接端子700可包括诸如焊料凸点或焊球的连接构件。在附接外部连接端子700之前，可执行去除载体基板(图10的400)和粘合层(图10的410)的工艺。可通过将焊料凸点或焊球附接到通过去除载体基板400或粘合层410而暴露的外部连接部分231来形成外部连接端子700。

参照图11以及图2，外部连接部分231可作为将贯通电极部分210电延伸至外部的构件来提供。尽管贯通电极部分210被设置为位于插入物晶圆109的与半导体晶片500交叠的部分处，由于外部连接部分231位于通过延伸部分230从贯通电极部分210延伸至外部的位置处，所以外部连接部分231可不被设置在与晶片连接部分510对齐的位置处，而是设置在偏移位置处。连接到外部连接部分231的外部连接端子700也可被设置为不位于与晶片连接部分510对齐的位置处，而是位于偏移位置处。

由于外部连接部分231没有被设置在与晶片连接部分510对齐的位置处，而是被设置在偏移位置处，所以外部连接部分231可被设置为具有与晶片连接部分510不同的线宽大小S2(图2)和间距大小P2(图2)。由于贯通电极部分210的端部211被设置为与晶片连接部分510对齐，所以贯通电极部分210或者贯通电极部分210的端部211可被设置为具有与晶片连接部分510的布置间距大小基本上相同的布置间距大小P1(图2)。贯通电极部分210的端部211的线宽大小S1(图2)无需与晶片连接部分510的线宽大小相同。然而，贯通电极部分210的端部211的线宽大小S1可被限制为比间距大小P1小的大小以导致基本上相同的间距大小P1。由于贯通电极部分210被形成为具有精细线宽大小S1(图2)的端部211，所以可通过利用硅插入物晶圆209应用硅工艺来执行用于形成贯通电极部分210的工艺。外部连接部分231可被设置为具有比贯通电极部分210的端部211的线宽大小S1(图2)大的线宽大小S2(图2)，并且具有比贯通电极部分210的端部211的布置间距大小P1(图2)大的布置间距大小P2。

返回参照图11，将外部连接端子700附接到外部连接部分231的步骤的所得结构可通过执行单一化工艺而被分离成各个半导体封装。所得结构可利用切割工艺(例如，激光切割、机械刀锯切)来被分离成各个封装。参照图1以及图11，插入物晶圆109可通过分离工艺而成为包括插入物晶片109A(图1)的单个封装的形状。

图12是示出根据实施方式的半导体封装结构的示例的表示的横截面图。

参照图12，半导体封装11可包括插入物晶片1109A和半导体晶片1500的层压结构。插入物晶片1109A可以是板形状，其包括第一表面1101(可以是正面)和第二表面1105(可以是与第一表面1101相对的背面)。插入物晶片1109A可以是从可作为裸硅晶圆提供的插入物晶圆分离的单个晶片的形状。插入物晶片1109A可通过处理裸硅晶圆来形成。插入物晶片1109A可设置有玻璃材料的基板。

插入物晶片1109A可作为包括互连结构1200并提供电连接线的构件引入。各个互连结构1200可包括贯通电极部分1210，贯通电极部分1210从第二表面1105基本上穿透插入物晶片1109A的主体到达与第二表面1105相对的第一表面1101。贯通电极部分1210可被设置为穿透在插入物晶片1109A与半导体晶片1500之间引入并且将它们彼此接合的第一介电层1310。贯通电极部分1210的端部1211可从第一表面1101暴露。与贯通电极部分1210的端部1211相对的部分可位于第二表面1105上并且通过延伸部分1230延伸。延伸部分1230可作为连接部分或延伸部分提供，其将位于插入物晶片1109A的第二表面1105的部分处以与贯通电极部分1210间隔开并偏移预定距离的外部连接部分1231与贯通电极部分1210连接。形成互连结构1200的延伸部分1230、外部连接部分1231和贯通电极部分1210可具有主体并且可利用集成的单一体层提供。由于延伸部分1230、外部连接部分1231和贯通电极部分1210利用单个延伸的导电层而非分离的层提供，所以可防止由于层的接触引起的电阻增加。

具有暴露外部连接部分1231的表面的开口1331的介电层图案1330可被设置在插入物晶片1109A的第二表面1105上。用于外部连接的外部连接端子1700可被附接在外部连接部分1231上。各个外部连接端子1700可包括诸如焊料凸点或焊球的连接构件。

半导体晶片1500可被安装在插入物晶片1109A的第一表面1101上。半导体晶片1500可具有芯片的形状，其包括具有用于电连接到插入物晶片1109A的晶片连接部分1510的第三表面1505以及与第三表面1505相对的第四表面1507。可提供覆盖插入物晶片1109A的第一表面1101并且保护半导体晶片1500的侧部的保护部分1600。

外部连接部分1231(互连结构1200的一部分)可被设置在第二表面1105上，作为将贯通电极部分1210电延伸至外部的构件。尽管贯通电极部分1210被设置为位于插入物晶片1109A的与半导体晶片1500的晶片连接部分1510交叠的部分处，但是由于外部连接部分1231位于通过延伸部分1230从贯通电极部分1210延伸到外部的位置处，所以外部连接部分1231可被设置为不位于与晶片连接部分1510对齐的位置处，而是位于偏移位置处。连接到外部连接部分1231的外部连接端子1700也可被设置为不位于与晶片连接部分1510对齐的位置处，而是位于偏移位置处。

由于外部连接部分1231可被设置为不位于与晶片连接部分1510对齐的位置处，而是位于偏移位置处，所以外部连接部分1231可具有与晶片连接部分1510不同的线宽大小和间距大小。由于贯通电极部分1210的端部1211被设置为与晶片连接部分1510对齐，所以贯通电极部分1210或者贯通电极部分1210的端部1211可被设置为具有与晶片连接部分1510的布置间距大小基本上相同的布置间距大小。外部连接部分1231可被设置为具有比贯通电极部分1210的端部1211的线宽大小更大的线宽大小，并且具有比贯通电极部分1210的端部1211的布置间距大小更大的布置间距大小。

图13至图20是示出根据各种实施方式的半导体封装的制造方法的示例的表示的横截面图。

图13示出将半导体晶片1500安装在插入物晶圆1100上的步骤。参照图13，插入物晶圆1100可具有基板或晶圆的形状，插入物晶圆1100包括第一表面1101(可以是正面)和第二表面1103(可以是与第一表面1101相对的初始背面)。插入物晶圆1100可利用裸硅晶圆来提供。插入物晶圆1100也可利用具有晶圆形状的玻璃材料来提供。

用于附接的第一介电层1310可被形成在插入物晶圆1100的第一表面1101上。第一介电层1310可作为将要安装在插入物晶圆1100的第一表面1101上的半导体晶片1500附接到插入物晶圆1100的粘合层被引入。半导体晶片1500可被并排地引入以在第一表面1101上对齐，使得晶片连接部分1510面向插入物晶圆1100的第一表面1101。各个半导体晶片1500可以是集成有集成电路的存储器半导体晶片。半导体晶片1500可具有芯片的形状，半导体晶片1500包括设置有用于电连接到外部的晶片连接部分1510的第三表面1505以及与第三表面1505相对的第四表面1507。

图14示出形成保护部分1600的步骤。参照图14，可在插入物晶圆1100的第一表面1101上形成覆盖第一介电层1310并且保护半导体晶片1500的侧部的保护部分1600。保护部分1600可由介电材料形成。所述介电材料可包括环氧模塑料(EMC)。可通过在将多个半导体晶片1500并排地安装在插入物晶圆1100的第一表面1101上的第一介电层1310上之后执行模制工艺来形成保护部分1600。保护部分1600可被模制以填充半导体晶片1500与相邻的不同半导体晶片1500之间的部分。保护部分1600可被形成为使得半导体晶片1500的第四表面1507被暴露。如果保护部分1600被形成为使半导体晶片1500的第四表面1507暴露而没有包围第四表面1507，则因为半导体封装的总厚度没有增加那么多，所以可实现薄封装。另外，根据半导体晶片1500的操作而生成的热可通过暴露的第四表面1507来更有效地消散。保护部分1600可被形成为覆盖半导体晶片1500的侧表面，在一些情况下，可延伸以覆盖半导体晶片1500的第四表面1507。

图15示出使插入物晶圆1100凹进的步骤。参照图15，可使插入物晶圆1100的暴露的第二表面1103凹进。可通过蚀刻或研磨第二表面1103来执行使第二表面1103凹进的工艺。可对第二表面1103应用化学机械抛光以便更精细地调节凹进程度。

可通过使插入物晶圆1100的第二表面1103凹进来提供凹进的第二表面1105。通过此工艺，可将插入物晶圆1100转换为具有比初始厚度T1薄的厚度T2的插入物晶圆1109。被减薄以具有更薄的厚度T2的插入物晶圆1109可被设置为使得与凹进的第二表面1105相对的第一表面1101通过第一介电层1310和保护部分1600被固定。包括被模制以保护半导体晶片1500的保护部分1600的结构可在针对插入物晶圆1109的凹进工艺期间起到操纵基板或载体基板的作用。包括被模制以保护半导体晶片1500的保护部分1600的结构可在针对插入物晶圆1109的凹进工艺期间充当固定插入物晶圆1109的构件，并且可在后续工艺中充当通过固定插入物晶圆1109来实现工艺的操纵基板或载体基板。插入物晶圆1109可具有约5μm至10μm的薄厚度T2。尽管像这样将插入物晶圆1109处理为薄厚度，但是插入物晶圆1109可维持在能够通过包括模制的保护部分1600的结构来操纵的状态。

图16示出在插入物晶圆1109的凹进的第二表面1105上形成蚀刻掩模1800的步骤。参照图16，具有暴露第二表面1105的部分的开口1801的蚀刻掩模1800可形成在插入物晶圆1109的第二表面1105上。蚀刻掩模1800可包括光致抗蚀剂材料。蚀刻掩模1800的开口1801可被形成为使第二表面1105的与半导体晶片1500的晶片连接部分1510交叠的区域暴露。蚀刻掩模1800的第一开口1801可与半导体晶片1500的晶片连接部分1510对齐。

图17示出形成通孔1110的步骤。参照图17，暴露半导体晶片1500的晶片连接部分1510的表面的通孔1110可形成在插入物晶圆1109的第二表面1105上。通孔1110可利用干法蚀刻工艺、湿法蚀刻工艺或激光蚀刻工艺被形成为具有约5μm至约10μm的深度。可这样形成通孔1110：使用蚀刻掩模作为阻挡物去除第二表面1105的暴露于第一开口1801(图16)的部分，然后蚀刻并去除第一介电层1310的在暴露的插入物晶圆1109下面的部分。通孔1110可被设置为与半导体晶片1500的晶片连接部分1510对齐。可在蚀刻工艺之后选择性地去除蚀刻掩模1800。

图18示出形成互连结构1200的步骤。参照图18，可形成填充通孔1110并延伸到与通孔1110相邻的插入物晶圆1109的第二表面1105上的互连结构1200。尽管未示出，可在互连结构1200与插入物晶圆1109的主体之间的界面上引入绝缘层或介电层以使互连结构1200与插入物晶圆1109的主体电绝缘。绝缘层可利用包括二氧化硅(SiO₂)的层来提供。

各个互连结构1200可包括填充通孔1110的贯通电极部分1210。各个贯通电极部分1210的端部1211可位于通孔1110的底部，并且可被直接连接并紧固到暴露于通孔1110的晶片连接部分1510。可在各个贯通电极部分1210的端部1211与晶片连接部分1510的表面之间设置诸如单独的凸点或焊料层的中间连接构件。各个互连结构1200可包括外部连接部分1231，外部连接部分1231位于插入物晶圆1109的第二表面1105上并且要连接到诸如其它电子组件或模块基板的外部装置。各个互连结构1200可包括将外部连接部分1231连接到贯通电极部分1210的延伸部分1230，并且使贯通电极部分1211电延伸以基本上到达外部连接部分1231。外部连接部分1231和贯通电极部分1210可被设置为一对一匹配。贯通电极部分1210、外部连接部分1231和延伸部分1230可被形成为包括以基本上相同的层延伸和集成的层。

外部连接部分1231和延伸部分1230可利用贯通电极部分1210形成在一层中。因此，由于外部连接部分1231和贯通电极部分1210没有形成在不同的分离的层中，所以用于形成它们的工艺可简化。例如，互连结构1200的具有外部连接部分1231、延伸部分1230和贯通电极部分1210的形状的层可同时形成。由于通孔1110的深度相对较浅，所以在填充通孔1110的同时用于互连结构1200的导电层可被形成为延伸到插入物晶圆1100的第二表面1105上以提供外部连接部分1231和延伸部分1230。互连结构1200可利用包括铜(Cu)层的金属层来提供，但不限于此。互连结构1200还可包括用于镀铜的种子层(未示出)以及用于防止铜离子扩散的扩散阻挡层(未示出)。在实施方式中，延伸部分1230可在第二表面1105上在与外部连接部分1231相反的方向上延伸。

图19示出形成暴露外部连接部分1231的第二介电层图案1330的步骤。参照图19，具有暴露外部连接部分1231的表面的开口1331的第二介电层图案1330可被形成为覆盖插入物晶圆1109的第二表面1105。第二介电层图案1330可覆盖并遮挡延伸部分1230以及贯通电极部分1210的暴露于插入物晶圆1109的第二表面1105的暴露部分，并且可被形成为使得外部连接部分1231被暴露于外。第二介电层图案1330可由有机聚合物材料形成。第二介电层图案1330可被形成为包括光致抗蚀剂材料。

图20示出将外部连接端子1700附接到外部连接部分1231的步骤。参照图20，用于外部连接的外部连接端子1700可被附接到外部连接部分1231。各个外部连接端子1700可包括诸如焊料凸点或焊球的连接构件。

各个外部连接部分1231可作为将贯通电极部分210电延伸至外部的构件来提供。贯通电极部分1210被设置在插入物晶圆109的与半导体晶片1500交叠的部分处。外部连接部分1231可通过延伸部分1230被设置在相对于贯通电极部分1210向一侧偏置的位置处，并且可被设置在相对于晶片连接部分1510偏移的位置处。连接到外部连接部分1231的外部连接端子1700也可被设置为不位于与晶片连接部分1510对齐的位置处，而是位于偏移位置处。

由于外部连接部分1231没有被设置在与晶片连接部分1510对齐的位置处，而是设置在偏移位置处，所以外部连接部分1231可具有与晶片连接部分1510不同的线宽大小和间距大小。外部连接部分1231可被设置为具有比贯通电极部分1210的端部1211的线宽大小更大的线宽大小，并且具有比贯通电极部分1210的端部1211的布置间距大小更大的布置间距大小。

返回参照图20，将外部连接端子1700附接到外部连接部分1231的步骤的所得结构可通过执行单一化工艺而被分离成各个半导体封装。所得结构可利用切割工艺(例如，激光切割、机械刀锯切)来被分离成各个封装。参照图12以及图20，插入物晶圆1109可通过分离工艺而成为包括插入物晶片1109A(图12)的单个封装的形状。

图21是示出根据实施方式的包括存储卡7800的电子系统的示例的表示的框图，该存储卡7800包括至少一个半导体器件。存储卡7800包括诸如非易失性存储器装置的存储器7810以及存储器控制器7820。存储器7810和存储器控制器7820可存储数据或读取存储的数据。存储器7810和/或存储器控制器7820包括设置在根据实施方式的嵌入式封装中的一个或更多个半导体芯片。

存储器7810可包括本公开的实施方式的技术所应用于的非易失性存储器装置。存储器控制器7820可控制存储器7810，使得响应于来自主机7830的读/写请求读出所存储的数据或者存储数据。

图22是示出包括根据实施方式的至少一个器件的电子系统8710的示例的表示的框图。电子系统8710可包括控制器8711、输入/输出单元8712和存储器8713。控制器8711、输入/输出装置8712和存储器8713可通过提供数据移动的路径的总线8715来彼此联接。

在实施方式中，控制器8711可包括一个或更多个微处理器、数字信号处理器、微控制器和/或能够执行与这些组件相同的功能的逻辑装置。控制器8711或存储器8713可包括根据本公开的实施方式的一个或更多个半导体封装。输入/输出装置8712可包括从键区、键盘、显示装置、触摸屏等中选择出的至少一个。存储器8713是用于存储数据的装置。存储器8713可存储要由控制器8711等执行的数据和/或命令。

存储器8713可包括诸如DRAM的易失性存储器装置和/或诸如闪存的非易失性存储器装置。例如，闪存可被安装到诸如移动终端或台式计算机的信息处理系统。闪存可构成固态盘(SSD)。在这种情况下，电子系统8710可在闪存系统中稳定地存储大量数据。

电子系统8710还可包括接口8714，接口8714被配置为向通信网络发送数据以及从通信网络接收数据。接口8714可以是有线型或无线型的。例如，接口8714可包括天线或者有线或无线收发器。

电子系统8710可被实现为移动系统、个人计算机、工业计算机或者执行各种功能的逻辑系统。例如，移动系统可以是个人数字助理(PDA)、便携式计算机、平板计算机、移动电话、智能电话、无线电话、膝上型计算机、存储卡、数字音乐系统和信息发送/接收系统中的任一个。

如果电子系统8710是能够执行无线通信的设备，则电子系统8710可用在诸如CDMA(码分多址)、GSM(全球移动通信系统)、NADC(北美数字蜂窝)、E-TDMA(增强时分多址)、WCDMA(宽带码分多址)、CDMA2000、LTE(长期演进)和Wibro(无线宽带互联网)的通信系统中。

为了例示性目的公开了本公开的实施方式。本领域技术人员将理解，在不脱离本公开和附图的范围和精神的情况下，可进行各种修改、添加和替代。

相关申请的交叉引用

本申请要求2015年6月25日提交于韩国知识产权局的韩国申请No.10-2015-0090451的优先权，其整体以引用方式并入本文。

Claims (24)

1.一种制造半导体封装的方法，该方法包括以下步骤：

形成从插入物晶圆的第一表面延伸到所述插入物晶圆的主体中的通孔；

在所述通孔中和所述插入物晶圆的所述第一表面上形成互连结构，各个所述互连结构包括填充所述通孔中的一个的贯通电极部分、设置在所述插入物晶圆的所述第一表面上的外部连接部分以及将所述贯通电极部分连接到所述外部连接部分的延伸部分；

使所述插入物晶圆的与所述外部连接部分相对的第二表面凹进，以在凹进的第二表面处暴露所述贯通电极部分的端部；

将半导体晶片安装在所述插入物晶圆的所述凹进的第二表面上，以将所述半导体晶片的晶片连接部分电连接到所述贯通电极部分的所述端部；以及

在所述插入物晶圆的所述凹进的第二表面上形成覆盖所述半导体晶片的保护部分。

2.根据权利要求1所述的方法，其中，所述插入物晶圆包括硅晶圆。

3.根据权利要求1所述的方法，其中，形成所述互连结构的步骤包括形成导电层，该导电层填充所述通孔以提供所述贯通电极部分并且延伸到所述插入物晶圆的所述第一表面上以提供所述外部连接部分和所述延伸部分。

4.根据权利要求1所述的方法，其中，所述通孔被形成为分别与所述半导体晶片的所述晶片连接部分对齐。

5.根据权利要求1所述的方法，其中，所述外部连接部分被形成为分别相对于所述半导体晶片的所述晶片连接部分偏移。

6.根据权利要求1所述的方法，其中，各个所述外部连接部分被形成为具有比各个所述贯通电极部分的线宽大小大的线宽大小。

7.根据权利要求1所述的方法，其中，所述外部连接部分被形成为具有比所述贯通电极部分的间距大小大的间距大小。

8.根据权利要求1所述的方法，该方法还包括以下步骤：在使所述插入物晶圆的所述第二表面凹进之前，将载体基板附接到所述插入物晶圆的所述第一表面。

9.根据权利要求8所述的方法，其中，在形成所述保护部分之后，所述载体基板被去除以暴露所述外部连接部分。

10.根据权利要求9所述的方法，该方法还包括以下步骤：在去除所述载体基板之后，将外部连接端子附接到暴露的外部连接部分。

11.根据权利要求1所述的方法，

其中，安装所述半导体晶片的步骤包括形成将所述晶片连接部分与所述贯通电极部分的所述端部结合的互连器；并且

其中，各个所述互连器包括凸点或者中间焊料层。

12.根据权利要求11所述的方法，其中，所述保护部分被形成为延伸到所述半导体晶片与所述插入物晶圆之间的空间中并且包围所述互连器。

13.根据权利要求1所述的方法，

其中，所述半导体晶片的所述晶片连接部分成两列设置在所述半导体晶片的边缘部分上，并且

其中，所述贯通电极部分被设置为成两列并排地与所述晶片连接部分对齐。

14.根据权利要求13所述的方法，其中，所述外部连接部分分别成两列并排地设置到所述贯通电极部分的外侧并且与所述插入物晶片的边缘相邻。

15.一种制造半导体封装的方法，该方法包括以下步骤：

将半导体晶片附接到插入物晶圆的第一表面，使得所述半导体晶片的晶片连接部分面朝所述第一表面；

在所述插入物晶圆的所述第一表面上形成覆盖所述半导体晶片的保护部分；

通过使所述插入物晶圆的与所述半导体晶片相对的第二表面凹进来减小所述插入物晶圆的厚度；

在具有凹进的第二表面的所述插入物晶圆中形成通孔以暴露所述晶片连接部分；以及

在所述通孔中和所述插入物晶圆的所述凹进的第二表面上形成互连结构，各个所述互连结构包括填充所述通孔中的一个的贯通电极部分、设置在所述插入物晶圆的所述凹进的第二表面上的外部连接部分以及将所述贯通电极部分连接到所述外部连接部分的延伸部分。

16.根据权利要求15所述的方法，其中，形成所述互连结构的步骤包括形成导电层，该导电层填充所述通孔以提供所述贯通电极部分并且延伸到所述插入物晶圆的所述凹进的第二表面上以提供所述外部连接部分和所述延伸部分。

17.根据权利要求16所述的方法，其中，所述导电层被形成为与通过所述通孔暴露的所述晶片连接部分直接接触。

18.根据权利要求15所述的方法，其中，所述通孔被形成为分别与所述半导体晶片的所述晶片连接部分对齐。

19.根据权利要求15所述的方法，其中，所述外部连接部分被形成为相对于所述半导体晶片的所述晶片连接部分偏移。

20.根据权利要求15所述的方法，其中，各个所述外部连接部分被形成为具有比各个所述贯通电极部分的线宽大小大的线宽大小。

21.一种半导体封装，该半导体封装包括：

插入物晶片，该插入物晶片具有彼此相对的第一表面和第二表面；

互连结构，该互连结构包括穿透所述插入物晶片并且端部在所述第二表面处暴露的贯通电极部分、设置在所述插入物晶片的所述第一表面上的外部连接部分以及将所述贯通电极部分连接到所述外部连接部分的延伸部分；

半导体晶片，该半导体晶片被安装在所述插入物晶片的所述第二表面上，使得所述半导体晶片的晶片连接部分与所述贯通电极部分的所述端部联接；以及

保护部分，该保护部分被设置在所述插入物晶片的所述第二表面上以覆盖所述半导体晶片。

22.根据权利要求21所述的半导体封装，该半导体封装还包括互连器，该互连器将所述晶片连接部分与所述贯通电极部分的所述端部联接，

其中，所述互连器包括凸点或者中间焊料层。

23.根据权利要求22所述的半导体封装，其中，所述保护部分延伸到所述半导体晶片与所述插入物晶片之间的空间中以包围所述互连器。

24.一种半导体封装，该半导体封装包括：

半导体晶片，该半导体晶片被安装在插入物晶片的第一表面上，使得所述半导体晶片的晶片连接部分面朝所述插入物晶片的所述第一表面；

保护部分，该保护部分被设置在所述插入物晶片的所述第一表面上以覆盖所述半导体晶片；以及

互连结构，该互连结构包括位于所述插入物晶片的与所述半导体晶片相对的第二表面上的外部连接部分、穿透所述插入物晶片并且端部与所述晶片连接部分结合的贯通电极部分以及将所述贯通电极部分连接到所述外部连接部分的延伸部分。