TWI640051B - 半導體製程及其製程設備與控制裝置 - Google Patents
半導體製程及其製程設備與控制裝置 Download PDFInfo
- Publication number
- TWI640051B TWI640051B TW105113805A TW105113805A TWI640051B TW I640051 B TWI640051 B TW I640051B TW 105113805 A TW105113805 A TW 105113805A TW 105113805 A TW105113805 A TW 105113805A TW I640051 B TWI640051 B TW I640051B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- surface topography
- information
- uncorrectable error
- process step
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 238000003672 processing method Methods 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 205
- 238000012876 topography Methods 0.000 claims abstract description 64
- 238000003860 storage Methods 0.000 claims description 24
- 238000001514 detection method Methods 0.000 claims description 17
- 235000012431 wafers Nutrition 0.000 description 73
- 238000012544 monitoring process Methods 0.000 description 11
- 238000001459 lithography Methods 0.000 description 10
- 238000005498 polishing Methods 0.000 description 8
- 229910052732 germanium Inorganic materials 0.000 description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000000227 grinding Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000004886 process control Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000000427 thin-film deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- AUCDRFABNLOFRE-UHFFFAOYSA-N alumane;indium Chemical compound [AlH3].[In] AUCDRFABNLOFRE-UHFFFAOYSA-N 0.000 description 1
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- -1 grinding 320 (eg Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910003468 tantalcarbide Inorganic materials 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Abstract
一種半導體製程，包括：對第一晶圓進行第一製程步驟；在完成所述第一製程步驟後，依據所述第一晶圓的實際表面形貌資訊獲取第一不可校正誤差資訊；以及，依據所述第一不可校正誤差資訊來調整所述第一製程步驟的製程參數。本揭露更提出適用此半導體製程的製程設備與控制裝置。
Description
本揭露是有關於一種半導體製程及其製程設備與控制裝置，且特別是有關於一種藉由反饋不可校正誤差來調整製程參數，以提高製程良率的半導體製程及其製程設備與控制裝置。
在半導體製程中，由各種可能因素所引起的晶圓不平坦會導致晶圓表面形貌的缺陷。此問題在晶圓邊緣更為嚴重，而可能在晶圓後段製程(Back End Of Line, BEOL)的步驟發生問題。例如可能在化學機械研磨(Chemical-Mechanical Polishing, CMP)步驟發生研磨不足(under-polish)或研磨過量(over-polish)，從而導致後續的微影製程發生離焦(defocus)的問題。因此，對於晶圓邊緣的表面形貌進行監測與改良有助於提高晶圓的製程良率。然而，現行檢測技術存在覆蓋率不足、靈敏度與取樣效率(capture rate)低落以及反饋時間過長等問題。
本揭露提供一種半導體製程，包括：對第一晶圓進行第一製程步驟；在完成所述第一製程步驟後，依據所述第一晶圓的實際表面形貌(topography)資訊獲取第一不可校正誤差(Non-correctable Error, NCE)資訊；以及，依據所述第一不可校正誤差資訊來調整所述第一製程步驟的製程參數(recipe)。
在一實施例中，所述半導體製程更包括：依據調整後的所述製程參數來對第二晶圓進行所述第一製程步驟。
在一實施例中，所述半導體製程更包括：對所述第一晶圓進行第二製程步驟；在完成所述第二製程步驟後，依據所述第一晶圓的實際表面形貌資訊獲取第二不可校正誤差資訊；以及，依據所述第二不可校正誤差資訊來調整所述第二製程步驟的製程參數。
在一實施例中，獲取所述第一不可校正誤差資訊的步驟包括：掃描所述第一晶圓以獲取所述第一晶圓的所述實際表面形貌資訊；以及，依據所述實際表面形貌資訊與預期表面形貌資訊的差異，獲取所述第一不可校正誤差資訊。
在一實施例中，所述預期表面形貌資訊得自於所述第一製程步驟的所述製程參數。
在一實施例中，所述製程參數包括製程裝置相對於所述晶圓的掃描設定參數(scan profile)。
本揭露更提供一種半導體製程的控制裝置，包括輸入/輸出單元、儲存單元以及處理器。所述輸入/輸出單元被設置成接收在晶圓完成製程步驟後所獲取的所述晶圓的實際表面形貌資訊。所述儲存單元被設置成儲存所述製程步驟的製程參數。此外，所述處理器耦接到所述輸入/輸出單元以及所述儲存單元。所述處理器被設置成依據所述實際表面形貌資訊與得自於所述製程參數的預期表面形貌資訊的差異來獲取不可校正誤差資訊，並且依據所述不可校正誤差資訊來調整所述製程步驟的製程參數。
在一實施例中，所述控制裝置耦接到製程裝置，用以對所述晶圓進行所述製程步驟，並且所述製程參數包括所述製程裝置相對於所述晶圓的掃描設定參數。
本揭露又提供一種半導體製程設備，包括製程裝置、檢測裝置以及控制裝置。所述製程裝置被設置成對晶圓進行製程步驟。所述檢測裝置被設置成在完成所述製程步驟後，獲取所述晶圓的實際表面形貌資訊。所述控制裝置包括輸入/輸出單元、儲存單元以及處理器。所述輸入/輸出單元被設置成接收所述實際表面形貌資訊。所述儲存單元被設置成儲存所述製程步驟的製程參數。此外，所述處理器耦接所述輸入/輸出單元以及所述儲存單元。所述處理器被設置成依據所述實際表面形貌資訊與得自於所述製程參數的預期表面形貌資訊的差異來獲取不可校正誤差資訊，並且依據所述不可校正誤差資訊來調整所述製程步驟的製程參數。
在一實施例中，所述製程參數包括所述製程裝置相對於所述晶圓的掃描設定參數。
基於上述，本揭露藉由檢測製程步驟所形成的晶圓表面形貌來獲取不可校正誤差資訊，並且將所述不可校正誤差資訊反饋至檢測製程，用以即時調整製程步驟的製程參數。如此，有助於減少所述製程步驟後續產生的不可校正誤差，即時反饋製程誤差，實現半導體製程的在線(inline)即時監測，而能有效提高製程良率。另一方面，藉由檢測晶圓表面形貌所獲取的不可校正誤差資訊可涵蓋絕大部分的晶圓表面，並且具有良好的檢測覆蓋率、靈敏度以及取樣效率。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
以下揭露內容提供用於實施所提供的標的之不同特徵的許多不同實施例或實例。以下所描述的構件及配置的具體實例是為了以簡化的方式傳達本揭露為目的。當然，這些僅僅為實例而非用以限制。舉例來說，於以下描述中，在第一特徵上方或在第一特徵上形成第二特徵可包括第二特徵與第一特徵形成為直接接觸的實施例，且亦可包括第二特徵與第一特徵之間可形成有額外特徵使得第二特徵與第一特徵可不直接接觸的實施例。此外，本揭露在各種實例中可使用相同的元件符號及/或字母來指代相同或類似的部件。元件符號的重複使用是為了簡單及清楚起見，且並不表示所欲討論的各個實施例及/或配置本身之間的關係。
另外，為了易於描述，附圖中所繪示的一個構件或特徵與另一組件或特徵的關係，本文中可使用例如「在...下」、「在...下方」、「下部」、「在…上」、「在…上方」、「上部」及類似術語的空間相對術語。除了附圖中所繪示的定向之外，所述空間相對術語意欲涵蓋元件在使用或操作時的不同定向。設備可被另外定向（旋轉90度或在其他定向），而本文所用的空間相對術語可被相應地作出解釋。
另外，下文所揭露的實施例並無必要說明所有出現於結構中的元件或特徵。舉例而言，單個元件的複數型態可能於圖式中省略，而單個元件的說明將足以傳達多個實施例中的不同樣態。此外，此處所討論的方法實施例可依照特定的順序進行；然而，其他實施例亦可依照任何一種符合邏輯的順序進行。
圖1是依據本揭露之一實施例的半導體製程設備的方塊圖。如1所示，半導體製程設備100包括製程裝置110、檢測裝置120以及控制裝置130。所述製程裝置110被設置成對晶圓進行製程步驟。所述檢測裝置120被設置成在完成所述製程步驟後，獲取所述晶圓的實際表面形貌資訊。所述控制裝置130則依據所述晶圓的實際表面形貌資訊來獲取不可校正誤差資訊，並且依據所獲取的不可校正誤差資訊來調整所述製程步驟的製程參數。
更具體而言，本實施例的製程裝置110例如是用於薄膜沉積、化學機械研磨或微影(lithography)等諸多半導體製程步驟中的至少一個，用以執行各種半導體結構製造和微影步驟，包括塗佈(coating)、校準、曝光(exposure)、烘烤(baking)、顯影(developing)、圖案化(patterning)、研磨(polish)等各種處理或量測裝置。換言之，此處所提到的晶圓例如是具有基本半導體(例如，晶矽、多晶矽、非晶矽、鍺和鑽石)、化合物半導體(例如，碳化矽和鎵砷)、合金半導體(例如，矽鍺、磷砷化鎵、砷化銦鋁、磷化鋁鎵和磷化鎵銦)、或其任意組合之半導體晶圓(或晶圓)。此外，隨著製程步驟的進行，所述晶圓上可能已經形成有完整或部分的半導體元件結構。
此外，所述不可校正誤差資訊例如包含所述晶圓上的一或多個不可校正誤差的位置和程度。舉例而言，不可校正誤差的程度例如是在所述晶圓的同一位置上的實際表面形貌資訊與得自於所述製程參數的預期表面形貌資訊的差異。以化學機械研磨步驟或微影步驟中的曝光動作為例，所述製程參數例如是製程裝置相對於晶圓的掃描設定參數，例如承載晶圓的載台相對於研磨工具或曝光光源進行平移、旋轉或俯仰動作的移動參數。
在本實施例中，可藉由檢測裝置120掃描所述晶圓，以獲取所述晶圓的實際表面形貌資訊。所述檢測裝置120可包括成像元件，例如雷射光源或其他波長的光源，用以投射特定波長的光束到晶圓表面的不同位置的上方或下方。接著，依據光束從晶圓表面的不同位置反射回來所花費的時間或反射特性，如反射光的強度，可決定晶圓在各個位置上的高度。
又，在某些實施例中，可發射第一光束至晶圓上的第一位置，以量測晶圓在第一位置的高度，並且調整光源的焦點，將光束聚焦在晶圓上的第二位置，以量測晶圓在第二位置的高度。此動作可被持續進行，直到晶圓上有足夠多位置的高度被決定為止。在某些實施例中，可能對兩萬個以上的位置進行前述動作，以決定各個位置的高度。藉此，可得到晶圓的實際表面形貌資訊。並且，比較晶圓的實際表面形貌資訊與得自於所述製程參數的預期表面形貌資訊，以獲取晶圓整體的不可校正誤差資訊。
圖2是依據本揭露之一實施例的前述控制裝置130的方塊圖。如圖2所示，控制裝置130包括輸入/輸出單元132、儲存單元134以及處理器136。所述輸入/輸出單元132可通過匯流排(Bus)138接收來自檢測裝置120的所述實際表面形貌資訊。所述儲存單元134連接匯流排138，並且被設置成儲存所述製程步驟的製程參數134a，例如製程裝置相對於晶圓的掃描設定參數。在某些實施例中，儲存單元134還可被設置成儲存輸入/輸出單元132所接收的實際表面形貌資訊134b。實際上，儲存單元134可為任何可能的型態，例如電腦可讀取媒體，包括：軟碟、軟盤、硬碟、磁帶、任意磁性媒介、CD-ROM、任意光學媒介、打孔卡(punch card)、紙膠帶、任意具有孔洞之物理媒介、隨機存取記憶體、可程式化唯讀記憶體、抹除式可程式化唯讀記憶體、閃現抹除式可程式化唯讀記憶體、任意記憶體晶片或盒式磁帶、載波、或其他可被電腦讀取之任意媒體。
所述處理器136例如是微處理器、專用積體電路或其他適當的邏輯元件，並且通過匯流排138耦接輸入/輸出單元132以及所述儲存單元134，以依據所述實際表面形貌資訊與得自於所述製程參數的預期表面形貌資訊的差異來獲取不可校正誤差資訊，並且依據所述不可校正誤差資訊輸出控制訊號至製程裝置110，來調整所述製程步驟的製程參數。
圖3是依據本揭露之一實施例的一種半導體製程的流程圖，其中列舉晶圓後段製程中的幾個常見的步驟，以說明本揭露實現在線即時監測的方法。當然，所述多個步驟在其他實施例中可能依照其他順序進行，或者有部分步驟被省略，又或者插入其他步驟。
如圖3所示，晶圓後段製程可能進行例如銅金屬或其他材料的薄膜沉積310、研磨320(如化學機械研磨)、微影330、蝕刻350以及清洗360等步驟。此外，例如在微影330之後，可對晶圓進行檢測340，其中例如藉由前述檢測裝置120量測晶圓完成微影330之後的實際表面形貌資訊。並且，依據實際表面形貌資訊來獲取不可校正誤差資訊，以將不可校正誤差資訊反饋至先前的例如研磨320或微影330等步驟，藉以調整所述製程步驟的製程參數。此時，圖1所示的製程裝置110例如是進行研磨320或微影330等步驟的裝置，而被調整的所述製程參數例如是製程裝置相對於晶圓的掃描設定參數，例如承載晶圓的載台相對於研磨工具或曝光光源進行平移、旋轉或俯仰動作的移動參數。
藉由前述方法，可以優化製程裝置的製程參數，使得下一個晶圓在進行此製程步驟後能得到更接近預期表面形貌的實際表面形貌，並且降低不可校正誤差。
圖4繪示藉由例如半導體製程設備100在例如圖3所示的半導體製程中進行在線即時監測與回饋的步驟。首先，如步驟410所示，對晶圓進行第一製程步驟。在此，第一製程步驟例如是圖3所示的研磨320或微影330等步驟。
接著，在完成所述第一製程步驟後，如步驟420所示，依據所述晶圓的實際表面形貌資訊獲取第一不可校正誤差資訊。圖5進一步繪示此步驟的具體流程。如步驟510所示，例如是藉由如圖1所示的所述檢測裝置120掃描所述晶圓，以獲取所述晶圓的實際表面形貌資訊。此時，如圖2所示的控制裝置130可以藉由輸入/輸出單元132接收來自檢測裝置120的實際表面形貌資訊，並且將其儲存在儲存單元134中。之後，進行步驟520，如圖2所示的處理器136可依據所述實際表面形貌資訊與預先儲存於儲存單元的製程參數所得到的預期表面形貌資訊之間的差異來獲取第一不可校正誤差資訊。
之後，如圖4的步驟430所示，依據第一不可校正誤差資訊來調整所述第一製程步驟的製程參數。此時，處理器136可依據第一不可校正誤差資訊輸出控制訊號至製程裝置110，來調整所述第一製程步驟的製程參數。例如是，調整製程裝置110相對於晶圓的掃描設定參數，例如承載晶圓的載台相對於研磨工具或曝光光源進行平移、旋轉或俯仰動作的移動參數。
圖6繪示依據本揭露另一實施例的半導體製程的步驟。如圖6所示，在完成圖4所示的在線即時監測與回饋的步驟410~430之後，第一製程步驟的製程參數已經被調整。之後，可如步驟610所示，依據調整後的製程參數對後續進入製程裝置110的另一晶圓來進行第一製程步驟。如此，可使得所述另一晶圓在進行此製程步驟後能得到更接近預期表面形貌的實際表面形貌，並且降低不可校正誤差。
圖7繪示依據本揭露又一實施例的半導體製程的步驟。如圖7所示，在完成圖4所示的在線即時監測與回饋的步驟410~430之後或同時，可如步驟710所示，對晶圓進行後續的第二製程步驟。在此，也可以選擇以相同的方法對第二製程步驟進行在線即時監測與回饋。也就是說，如步驟720所示，在完成所述第二製程步驟後，依據所述晶圓的實際表面形貌資訊獲取第二不可校正誤差資訊。並且，如步驟730所示，依據第二不可校正誤差資訊來調整第二製程步驟的製程參數。步驟720與730的具體作法可參照前述對於步驟420與430的說明，於此不再贅述。
換言之，此處所揭露的實施例是列舉一系列半導體製程步驟中的幾個步驟進行說明。實際上，可適用於本揭露的技術方案的製程步驟不限於此。此領域具有通常知識者在參酌本揭露後，當可選擇將本揭露的技術方案應用於特定或甚至所有可能的半導體製程步驟，以即時反饋製程結果並回頭調整先前製程步驟的製程參數，實現對半導體製程的全程或特定步驟的在線即時監測，提高製程良率。
綜上所述，本揭露藉由檢測製程步驟所形成的晶圓表面形貌來獲取不可校正誤差資訊，並且將所述不可校正誤差資訊反饋至檢測製程，用以即時調整製程步驟的製程參數。由於對於不可校正誤差的檢測可以覆蓋絕大部分的晶圓表面，進行比已知檢測工具更大面積的檢測，因此可以提供良好的檢測覆蓋率。此外，對於不可校正誤差的檢測也比已知檢測工具所進行的檢測具有更好的靈敏度以及取樣效率。
另外，由於本揭露是在半導體製程步驟之間藉由不可校正誤差來進行即時反饋與調整製程參數，因此能實現半導體製程的在線(inline)即時監測。相較於已知在製程末段進行的檢測，需耗費一個月甚至更久的時間才能將製程誤差反饋至製程步驟，本揭露的技術方案能夠藉由即時監測將製程誤差快速反饋至前段製程，而能有效提高製程良率。
本發明的一實施例提出一種半導體製程，包括：對第一晶圓進行第一製程步驟；在完成所述第一製程步驟後，依據所述第一晶圓的實際表面形貌資訊獲取第一不可校正誤差資訊；以及，依據所述第一不可校正誤差資訊來調整所述第一製程步驟的製程參數。
本發明的另一實施例提出一種半導體製程的控制裝置，其包括輸入/輸出單元、儲存單元以及處理器。所述輸入/輸出單元被設置成接收在晶圓完成製程步驟後所獲取的所述晶圓的實際表面形貌資訊。所述儲存單元被設置成儲存所述製程步驟的製程參數。此外，所述處理器耦接到所述輸入/輸出單元以及所述儲存單元。所述處理器被設置成依據所述實際表面形貌資訊與得自於所述製程參數的預期表面形貌資訊的差異來獲取不可校正誤差資訊，並且依據所述不可校正誤差資訊來調整所述製程步驟的製程參數。
本發明的另一實施例提出一種半導體製程設備，其包括製程裝置、檢測裝置以及控制裝置。所述製程裝置被設置成對晶圓進行製程步驟。所述檢測裝置被設置成在完成所述製程步驟後，獲取所述晶圓的實際表面形貌資訊。所述控制裝置包括輸入/輸出單元、儲存單元以及處理器。所述輸入/輸出單元被設置成接收所述實際表面形貌資訊。所述儲存單元被設置成儲存所述製程步驟的製程參數。此外，所述處理器耦接所述輸入/輸出單元以及所述儲存單元。所述處理器被設置成依據所述實際表面形貌資訊與得自於所述製程參數的預期表面形貌資訊的差異來獲取不可校正誤差資訊，並且依據所述不可校正誤差資訊來調整所述製程步驟的製程參數。
以上概述了數個實施例的特徵，使本領域具有通常知識者可更佳了解本揭露的態樣。本領域具有通常知識者應理解，其可輕易地使用本揭露作為設計或修改其他製程與結構的依據，以實行本文所介紹的實施例的相同目的及/或達到相同優點。本領域具有通常知識者還應理解，這種等效的配置並不悖離本揭露的精神與範疇，且本領域具有通常知識者在不悖離本揭露的精神與範疇的情況下可對本文做出各種改變、置換以及變更。
100‧‧‧半導體製程設備
110‧‧‧製程裝置
120‧‧‧檢測裝置
130‧‧‧控制裝置
132‧‧‧輸入/輸出單元
134‧‧‧儲存單元
134a‧‧‧製程參數
134b‧‧‧實際表面形貌資訊
136‧‧‧處理器
138‧‧‧匯流排
310~360、410~430、510~520、610、710~730‧‧‧步驟
圖1是依據本揭露之一實施例的半導體製程設備的方塊圖。 圖2是依據本揭露之一實施例的控制裝置的方塊圖。 圖3是依據本揭露之一實施例的半導體製程的流程圖。 圖4繪示依據本揭露之一實施例在半導體製程中進行在線即時監測與回饋的步驟。 圖5進一步繪示圖4之步驟420的具體流程。 圖6繪示依據本揭露另一實施例的半導體製程的步驟。 圖7繪示依據本揭露又一實施例的半導體製程的步驟。
Claims (10)
- 一種半導體製程，包括： 對第一晶圓進行第一製程步驟； 在完成該第一製程步驟後，依據該第一晶圓的實際表面形貌(topography)資訊獲取第一不可校正誤差(non-correctable error)資訊；以及 依據該第一不可校正誤差資訊來調整該第一製程步驟的製程參數(recipe)。
- 如申請專利範圍第1項所述的半導體製程，更包括： 依據調整後的該製程參數來對第二晶圓進行該第一製程步驟。
- 如申請專利範圍第1項所述的半導體製程，更包括： 對該第一晶圓進行第二製程步驟； 在完成該第二製程步驟後，依據該第一晶圓的實際表面形貌資訊獲取第二不可校正誤差資訊；以及 依據該第二不可校正誤差資訊來調整該第二製程步驟的製程參數。
- 如申請專利範圍第1項所述的半導體製程，其中獲取該第一不可校正誤差資訊的步驟包括： 掃描該第一晶圓以獲取該第一晶圓的該實際表面形貌資訊；以及 依據該實際表面形貌資訊與預期表面形貌資訊的差異，獲取該第一不可校正誤差資訊。
- 如申請專利範圍第4項所述的半導體製程，其中該預期表面形貌資訊得自於該第一製程步驟的該製程參數。
- 如申請專利範圍第5項所述的半導體製程，其中該製程參數包括製程裝置相對於該晶圓的掃描設定參數(scan profile)。
- 一種半導體製程的控制裝置，包括： 輸入/輸出單元，被設置成接收在晶圓完成製程步驟後所獲取的該晶圓的實際表面形貌資訊； 儲存單元，被設置成儲存該製程步驟的製程參數；以及 處理器，耦接到該輸入/輸出單元以及該儲存單元，該處理器被設置成依據該實際表面形貌資訊與得自於該製程參數的預期表面形貌資訊的差異來獲取不可校正誤差資訊，並且依據該不可校正誤差資訊來調整該製程步驟的製程參數。
- 如申請專利範圍第7項所述的半導體製程的控制裝置，其中該控制裝置耦接到製程裝置，用以對該晶圓進行該製程步驟，並且該製程參數包括該製程裝置相對於該晶圓的掃描設定參數。
- 一種半導體製程設備，包括： 製程裝置，被設置成對晶圓進行製程步驟； 檢測裝置，被設置成在完成該製程步驟後，獲取該晶圓的實際表面形貌資訊； 控制裝置，包括： 輸入/輸出單元，被設置成接收該實際表面形貌資訊； 儲存單元，被設置成儲存該製程步驟的製程參數；以及 處理器，耦接該輸入/輸出單元以及該儲存單元，該處理器被設置成依據該實際表面形貌資訊與得自於該製程參數的預期表面形貌資訊的差異來獲取不可校正誤差資訊，並且依據該不可校正誤差資訊來調整該製程步驟的製程參數。
- 如申請專利範圍第9項所述的半導體製程設備，其中該製程參數包括該製程裝置相對於該晶圓的掃描設定參數。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105113805A TWI640051B (zh) | 2016-05-04 | 2016-05-04 | 半導體製程及其製程設備與控制裝置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105113805A TWI640051B (zh) | 2016-05-04 | 2016-05-04 | 半導體製程及其製程設備與控制裝置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201740478A TW201740478A (zh) | 2017-11-16 |
| TWI640051B true TWI640051B (zh) | 2018-11-01 |
Family
ID=61022546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW105113805A TWI640051B (zh) | 2016-05-04 | 2016-05-04 | 半導體製程及其製程設備與控制裝置 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI640051B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI271797B (en) * | 2004-09-02 | 2007-01-21 | Taiwan Semiconductor Mfg | System and method for process control using in-situ thickness measurement |
| TW201324600A (zh) * | 2011-12-09 | 2013-06-16 | United Microelectronics Corp | 化學機械研磨製程及化學機械研磨系統 |
-
2016
- 2016-05-04 TW TW105113805A patent/TWI640051B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI271797B (en) * | 2004-09-02 | 2007-01-21 | Taiwan Semiconductor Mfg | System and method for process control using in-situ thickness measurement |
| TW201324600A (zh) * | 2011-12-09 | 2013-06-16 | United Microelectronics Corp | 化學機械研磨製程及化學機械研磨系統 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201740478A (zh) | 2017-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6462022B2 (ja) | 向上したプロセス制御のための品質測定値を提供するための方法 | |
| US11668558B2 (en) | Thickness estimation method and processing control method | |
| US20220252507A1 (en) | Substrate processing apparatus, substrate inspecting method, and storage medium | |
| JP2006506812A (ja) | 一体型計測を使用して誘電体エッチング効率を改善する方法及び装置 | |
| TWI782210B (zh) | 整合式掃描式電子顯微鏡及用於先進製程控制之光學分析技術 | |
| US10503087B2 (en) | Methods for controlling lithographic apparatus, lithographic apparatus and device manufacturing method | |
| TW201907156A (zh) | 光學檢驗結果之計量導引檢驗樣品成形 | |
| CN113013049B (zh) | 半导体制程及其制程设备与控制装置 | |
| US20210389685A1 (en) | Lithography system and method | |
| JP4400331B2 (ja) | ウエーハの形状評価方法及び管理方法 | |
| US20250391014A1 (en) | Methods to automatically adjust one or more parameters of a camera system for optimal 3d reconstruction of features formed within/on a semiconductor substrate | |
| US20180315670A1 (en) | Guided Metrology Based on Wafer Topography | |
| CN114341630A (zh) | 等概率缺陷检测 | |
| TWI640051B (zh) | 半導體製程及其製程設備與控制裝置 | |
| JP2005057222A (ja) | マーク検出装置、マーク検出方法、マーク検出プログラム、露光装置、デバイスの製造方法、及び、デバイス | |
| KR20120129302A (ko) | 웨이퍼 결함 고속 검사장치 | |
| CN112292753B (zh) | 用于更好的设计对准的目标选择改进 | |
| JP7676437B2 (ja) | 標本走査のためのフォーカス設定の決定 | |
| KR20190134168A (ko) | 기판 검사 방법, 기판 처리 방법 및 이를 수행하기 위한 기판 처리 시스템 | |
| CN114946016B (zh) | 用于晶片缺陷检测的投影及距离切割算法 | |
| JP7598872B2 (ja) | Ｚ高さの絶対値を利用したツール間の相乗効果 | |
| JP2024140425A (ja) | データ処理装置およびレーザ加工装置 |