[go: up one dir, main page]

TWI539531B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI539531B
TWI539531B TW101105109A TW101105109A TWI539531B TW I539531 B TWI539531 B TW I539531B TW 101105109 A TW101105109 A TW 101105109A TW 101105109 A TW101105109 A TW 101105109A TW I539531 B TWI539531 B TW I539531B
Authority
TW
Taiwan
Prior art keywords
region
capacitor
resistor
active region
semiconductor substrate
Prior art date
Application number
TW101105109A
Other languages
English (en)
Other versions
TW201248737A (en
Inventor
井上亞矢子
津村和宏
Original Assignee
精工半導體有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 精工半導體有限公司 filed Critical 精工半導體有限公司
Publication of TW201248737A publication Critical patent/TW201248737A/zh
Application granted granted Critical
Publication of TWI539531B publication Critical patent/TWI539531B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

半導體裝置及其製造方法
本發明係關於在相同基板上具有所有之金屬氧化物半導體場效電晶體(MOSFET)、電容器、及電阻器的半導體裝置，也有關於半導體裝置的製造方法。
近年來，電容器及電阻器已被廣泛使用於類比電路。此外，隨著電路規模及集成度的增加，電晶體元件、電容器、及電阻器一起被安裝在相同的半導體基板上之半導體裝置已成為主流。
特別是，在類比電路中，廣泛地使用由多晶矽所製成的高電阻之電阻器。在此情況中，關於用以穩定地增加電阻器的電阻之有用方法，使用降低電阻器的厚度之方法。同時，由於努力地簡化製程以統一結構及共用各別電路元件之製造方法中的製程，所以，在很多情況中，電晶體的閘極電極及電容器的下電極；以及電容器的上電極和電阻器同時由相同的多晶矽膜而被分別地製成。
因此，縮減電阻器的厚度以便增加電阻器的電阻且同時會降低電容器之上電極的厚度。
電容器之上電極的厚度縮減會造成下述問題。
(a)在電容器之上電極的接觸孔是淺的，因此，上電極容易受到過蝕刻。可靠度變差且接點的穿透會造成電容器的故障。
(b)上電極之薄的厚度造成電阻高，而使得寄生電阻等的電壓相依性大，其造成用作為電極之功能的縮減。
日本公告專利申請案號2003-282726揭示半導體裝置的製造方法，所述半導體裝置包含形成在具有不同長度之接觸孔中的接點，其中，防止對應於短接觸孔的電路元件的表面受到過蝕刻。根據日本公告專利申請案號2003-282726，氮化物膜被形成於作為中止膜的各個電路元件上，當執行形成接觸孔的蝕刻時，藉以防止電路元件受到過蝕刻。
但是，當類比裝置所需的高電阻之電阻器及電容器係由相同的多晶矽膜所形成時，日本公告專利申請案號2003-282726中所揭示之半導體裝置的製造方法能解決上述問題(a)，但是無法解決上述問題(b)，因而無法製造具有充分功能的電容器。
本發明之目的在於提供半導體裝置的製造方法，所述半導體裝置在相同的半導體基板上包含電晶體元件、電容器、及電阻器，所述方法能夠製造具有充分功能的電容器。
本發明使用下述措施以取得上述目的。
電容器被形成於主動區上，並且，電阻器被形成於元件隔離區上，以致於電阻器的上表面變成高度比電容器之上電極的上表面更高。之後，當使表面平坦化時向下研磨 半導體基板的表面直到電阻器具有所需的厚度為止。此時，歸因於形成在主動區與元件隔離區之間的段差(step)，同時形成薄電阻器及厚電容器。
歸因於上述措施形成的電容器之厚的上電極，能夠防止接點的穿透以及例如伴隨電阻增加之電壓相依性增加等特徵劣化，結果，能製造具有充分功能的電容器。
根據本發明，在相同的半導體基板上包含電晶體元件、電容器、及電阻器的半導體裝置中，藉由利用形成在主動層與元件隔離區之間的段差，能夠同時形成具有高電阻之薄的電阻器及電容器之厚的上電極，因此，在與類比電路所需的高電阻之電阻器共同的製程中，可以形成電容器，此外，能夠製造具有充分功能的電容器。
於下，詳述本發明的實施例。
圖1是視圖，顯示本實施例中所製造的半導體裝置的結構，其在相同基板上包含電阻器元件、電容器、及電阻器。
首先，參考圖1，說明本實施例中所製造的半導體裝置的結構。
如圖1所示，在半導體基板1上，形成主動區、及元件隔離區2，主動區是元件形成區，元件隔離區2係由具有高度被設定成高於主動區的高度之表面的氧化矽膜所形成。在主動區中，形成MOSFET電晶體。在電晶體形成區 3中，沿著半導體基板1的主表面而形成第一導電率型的井區4。在井區4中，藉由擴散具有第二導電率型式的高濃度雜質以形成源極區5和汲極區5。在形成有源極區5和汲極區5的基板之表面上，閘極電極7被形成於閘極氧化物膜6上。如此而形成本實施例的電晶體元件。
電容器被形成於主動區上。用於電容器的下電極8係由與CMOS電晶體元件的閘極電極7相同的導電膜(第一多晶矽膜)所形成。在下電極8上，經由電容器絕緣體9的介入(intermediation)，以形成上電極10。電容器絕緣體9係由氧化矽膜所形成，上電極10係由被佈植第一導電率型式的雜質之第二多晶矽膜所形成。
電阻器11被形成在元件隔離區2上。電阻器11係由與構成電容器的上電極10的第二多晶矽膜相同的導電膜所形成，所述第二多晶矽膜被佈植以第一導電率型式的雜質。但是，電阻器11的厚度及上電極10的厚度彼此不同，並且，它們之間的厚度差取決於元件隔離區2的表面與主動區的表面之間的段差。亦即，形成在對應於表面高度高的元件隔離區之氧化矽膜上的電阻器11、以及形成在表面高度不高的主動區上之電容器的上電極10係由相同的第二多晶矽膜所形成，但是，它們的厚度彼此不同，而它們之間的厚度差取決於形成在元件隔離區的表面與主動區的表面之間的段差。
此外，在電晶體元件、電容器、及電阻器上，形成由例如氧化矽膜所形成的層間絕緣體12。在層間絕緣體中，開 通多個接觸孔13以致分別抵達電晶體元件的閘極電極7、源極區5、和汲極區5的表面、電容器的下電極8及上電極10的表面、以及電阻器11的表面。各別元件經由接觸孔13而被連接至佈線層。因此，形成本實施例中所製造的半導體裝置。
當第一導電率型式被設定為P型時，第二導電率型式是N型，且當第一導電率型式被設定為N型時，第二導電率型式是P型。
接著，將參考圖2A至4C，說明如上所述建構的本實施例之半導體裝置的製造方法。
在本實施例中，舉例而言，說明半導體裝置，半導體裝置包含在P型基板上的N通道型MOS電晶體元件、PIP型電容器、及由多晶矽所製成的電阻器，在PIP型電容器中，絕緣體被形成在多晶矽膜之間。
首先，如圖2A中所示，在P型半導體基板14上，以現有的元件隔離技術之矽局部氧化(LOCOS)來形成元件形成區的主動區、以及元件隔離區15。此處，元件隔離區15被設置成其表面在高度上比主動區的表面更高。
接著，如圖2B所示，P型雜質以範圍在5×1012原子/cm2至1×1013原子/cm2的劑量，經由厚度約為500Å的犧牲氧化物膜(未顯示出)而被佈植至電晶體區16中，電晶體區16是形成在P型半導體基板14中的主動區的一部份。然後，執行熱處理，藉以形成P型井區17。
接著，如圖2C中所示，在P型井區17的表面上，在 犧牲氧化物膜被剝離之後，以熱氧化來形成閘極氧化物膜18至具有約400Å的厚度。
接著，如圖3A中所示，以CVD，在基板的整個表面上，沈積第一多晶矽膜(未顯示出)至具有約2,800Å的厚度，並且，以範圍從1×1015原子/cm2至1×1016原子/cm2的劑量，以離子佈植而將N型雜質植入其中。然後，執行熱處理及蝕刻，藉以在主動區中形成閘極電極19和電容器的下電極20，閘極電極19和電容器的下電極20是由第一多晶矽膜所形成。
接著，在電晶體元件的源極區和汲極區中，以範圍從3×1015原子/cm2至5×1015原子/cm2的劑量來離子佈植N型雜質。然後，執行熱處理，藉以形成源極區21和汲極區21。此處，對多晶矽膜的雜質佈植以及對源極區和汲極區的離質佈植是以相同的劑量來予以同時地執行。
接著，如圖3B中所示，以CVD，在電容器區22中，沈積氧化矽至具有約250 Å的厚度。然後，執行蝕刻，藉以形成電容器絕緣體23。
接著，如圖3C中所示，在電容器區22及電阻器區24中，以CVD，在基板的整個表面上沈積約2,800 Å的厚度之第二多晶矽膜。然後，執行蝕刻，藉以形成多晶矽膜來作為電容器的上電極25及電阻器26。然後，電容器的上電極25及電阻器26受到雜質的離子佈植。此時，在先前步驟中對源極區和汲極區的雜質佈植以及對電容器的上電極25和電阻器26的雜質佈植，以相同劑量而同時地執 行。此外，在上述中，值得注意的是說明多晶矽膜首先受到蝕刻而後受到雜質佈植之方法。但是，次序可以是使多晶矽膜的整個表面首先受到雜質佈植，然後受到蝕刻，以取得電容器的上電極25及電阻器26。
接著，如圖4A中所示，在基板的整個表面上，形成由例如氧化矽膜所形成的層間絕緣體27。
接著，如圖4B中所示，以現有的平坦化技術之化學機械拋光(CMP)，向下研磨基板的整個表面直到電阻器的多晶矽膜具有所需厚度為止。依此方式，如圖4C所示，歸因於主動區與元件隔離區之厚度差，形成具有不同厚度的多晶矽膜，具有不同厚度的多晶矽膜是要被形成為電容器的上電極25及電阻器26。
在本實施例中，以CMP，當平坦化表面時，向下研磨表面，藉以形成具有不同厚度的電容器的上電極及電阻器。或者，例如BPSG及臭氧TEOS等平坦化膜可以用來使層間絕緣體平坦化，並且，基板的整個表面可以受到深蝕刻(etch back)。也在此情況中，取得類似於本實施例的效果。
圖4B顯示電容器的上電極的表面被向下研磨之情況，但是，藉由調整元件隔離區2的高度，可以不向下研磨電容器的上電極25的表面。本實施例也包含藉由調整元件隔離區2的高度，而不向下研磨電容器的上電極25的表面。
接著，將N型雜質離子佈植至要被形成作為電容器的 上電極之多晶矽膜中。此外，將P型雜質離子佈植至要被形成作為電阻器的多晶矽膜。然後，執行熱處理，藉以形成電容器的上電極25以及電阻器26。
接著，在基板的整個表面上形成層間絕緣體，然後執行蝕刻以開通接觸孔(未顯示出)。在接觸孔形成之後的步驟，亦即，形成電極佈線的步驟及後續的步驟(形成金屬佈線及保護膜的製程)與一般的半導體裝置製造方法中的步驟相同，因而省略其詳細說明。
上述是根據本實施例的製造方法。
藉由具體實例，說明本實施例，但是，在不悖離本發明的範圍之下，各別條件的修改是可能的。
根據上述本實施例，可以取得下述效果。
根據本發明，藉由利用形成在主動區與元件隔離區之間的段差，同時地形成具有高電阻的薄電阻器及電容器的厚上電極，因此，在與類比電路所需的高電阻電阻器共同的製程中，形成電容器，又能製造具有充分功能的電容器。
1‧‧‧半導體基板
2‧‧‧元件隔離區
3‧‧‧電晶體形成區
4‧‧‧井區
5‧‧‧源極區/汲極區
6‧‧‧閘極氧化物膜
7‧‧‧閘極電極
8‧‧‧下電極
9‧‧‧電容器絕緣體
10‧‧‧上電極
11‧‧‧電阻器
12‧‧‧層間絕緣體
13‧‧‧接觸孔
14‧‧‧P型半導體基板
15‧‧‧元件隔離區
16‧‧‧電晶體區
17‧‧‧P型井區
18‧‧‧閘極氧化物膜
19‧‧‧閘極電極
20‧‧‧下電極
21‧‧‧源極區/汲極區
22‧‧‧電容器區
23‧‧‧電容器絕緣體
24‧‧‧電阻器區
25‧‧‧上電極
26‧‧‧電阻器
27‧‧‧層間絕緣體
在附圖中：圖1是剖面視圖，顯示根據本發明的半導體裝置的元件結構；圖2A至2C是剖面視圖，顯示根據本發明的製造方法之步驟； 圖3A至3C是剖面視圖，顯示接續在圖2A至2C中所示的步驟後之根據本發明的製造方法之步驟；以及圖4A至4C是剖面視圖，顯示接續在圖3A至3C中所示的步驟後之根據本發明的製造方法之步驟。
14‧‧‧P型半導體基板
15‧‧‧元件隔離區
16‧‧‧電晶體區
17‧‧‧P型井區
18‧‧‧閘極氧化物膜

Claims (6)

  1. 一種半導體裝置的製造方法，包括：(a)在半導體基板上形成主動區及元件隔離區，該元件隔離區具有高度高於該主動區的表面之表面；(b)在沿著該主動區上的該半導體基板的主表面所形成的第一導電率型式的井區上，形成電晶體元件的閘極氧化物膜；(c)在該半導體基板上形成第一多晶矽膜；(d)圖案化該第一多晶矽膜，藉以在該主動區中形成該電晶體元件的閘極電極以及電容器的下電極；(e)將第二導電率型式的雜質佈植入該閘極電極及該下電極中；(f)藉由使用該閘極電極作為掩罩，將該第二導電率型式的雜質佈植入該第一電導率型式的該井區的表面，藉以形成該電晶體元件的源極區和汲極區；(g)在該電容器的該下電極上形成電容器絕緣體；(h)在該半導體基板上形成第二多晶矽膜；(i)圖案化該第二多晶矽膜，藉以形成該電容器的上電極、以及電阻器；(j)將該第二導電率型式的雜質佈植入該上電極中；(k)將該第一導電率型式的雜質佈植入該電阻器中；(l)在該半導體基板上形成第一層間絕緣體； (m)向下研磨至少該第一層間絕緣體及該電阻器，直到該電阻器具有預定的厚度為止；(n)在該半導體基板上形成第二層間絕緣體；以及(o)在該第二層間絕緣體上形成接觸孔。
  2. 如申請專利範圍第1項之半導體裝置的製造方法，其中，該步驟(a)包括以矽局部氧化法(LOCOS)來形成該元件隔離區。
  3. 如申請專利範圍第1項之半導體裝置的製造方法，其中，以化學機械拋光來執行該步驟(m)。
  4. 如申請專利範圍第1項之半導體裝置的製造方法，其中：該第一層間絕緣體被使用作為平坦化膜；以及該步驟(m)包括深蝕刻。
  5. 如申請專利範圍第1項之半導體裝置的製造方法，其中，該步驟(e)及該步驟(f)、或該步驟(f)和該步驟(j)被同時地執行。
  6. 一種半導體裝置，包括：半導體基板；電晶體元件、電容器、及電阻器，被形成在相同的該半導體基板上；第一主動區、第二主動區、以及元件隔離區，該元件隔離區具有在高度上比該第一主動區的表面及該第二主動區的表面更高的表面，該第一主動區、該第二主動區、及該元件隔離區係配置在該半導體基板上； 第一導電率型式的井區，沿著該半導體基板的主表面而被形成在該第一主動區中；閘極氧化物膜，係配置在該井區上；配置在該閘極氧化物膜上的閘極電極、及配置在該第二主動區上之用於該電容器的下電極，該閘極電極及該下電極係由第一多晶矽膜所形成；源極區和汲極區，都具有第二導電率型式，係配置在該井區的表面中以致將該閘極電極夾置於其間；電容器絕緣體，係配置在該下電極上；以及配置在該電容器絕緣體上之用於該電容器的上電極、及配置在該元件隔離區上的電阻器，該上電極及該電阻器係由第二多晶矽膜所形成，其中：構成該電阻器之該第二多晶矽膜具有厚度小於構成該上電極的該第二多晶矽膜之厚度；以及該電阻器被定位成使得其上表面是在高度上大於該上電極的上表面與在高度上等於該上電極的上表面兩者的其中之一。
TW101105109A 2011-03-08 2012-02-16 半導體裝置及其製造方法 TWI539531B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011050242A JP5616823B2 (ja) 2011-03-08 2011-03-08 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
TW201248737A TW201248737A (en) 2012-12-01
TWI539531B true TWI539531B (zh) 2016-06-21

Family

ID=46794748

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101105109A TWI539531B (zh) 2011-03-08 2012-02-16 半導體裝置及其製造方法

Country Status (5)

Country Link
US (2) US8581316B2 (zh)
JP (1) JP5616823B2 (zh)
KR (1) KR101899155B1 (zh)
CN (1) CN102683343B (zh)
TW (1) TWI539531B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5546298B2 (ja) 2010-03-15 2014-07-09 セイコーインスツル株式会社 半導体回路装置の製造方法
CN103855160A (zh) * 2012-12-03 2014-06-11 上海华虹宏力半导体制造有限公司 新型otp器件结构及其制造方法
US9117845B2 (en) 2013-01-25 2015-08-25 Fairchild Semiconductor Corporation Production of laterally diffused oxide semiconductor (LDMOS) device and a bipolar junction transistor (BJT) device using a semiconductor process
US8987107B2 (en) * 2013-02-19 2015-03-24 Fairchild Semiconductor Corporation Production of high-performance passive devices using existing operations of a semiconductor process
CN103646947B (zh) * 2013-11-29 2016-05-04 无锡中感微电子股份有限公司 平面工艺下的三维集成电路及其制造方法
CN105226044B (zh) 2014-05-29 2018-12-18 联华电子股份有限公司 集成电路及形成集成电路的方法
KR102728511B1 (ko) * 2019-07-22 2024-11-12 삼성전자주식회사 도핑 영역을 갖는 저항 소자 및 이를 포함하는 반도체 소자

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5726084A (en) * 1993-06-24 1998-03-10 Northern Telecom Limited Method for forming integrated circuit structure
US5930638A (en) * 1993-07-12 1999-07-27 Peregrine Semiconductor Corp. Method of making a low parasitic resistor on ultrathin silicon on insulator
US5837592A (en) * 1995-12-07 1998-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method for stabilizing polysilicon resistors
KR100209278B1 (ko) * 1995-12-30 1999-07-15 김영환 반도체 소자의 폴리레지스터 구조 및 그 제조방법
US5866451A (en) * 1996-05-28 1999-02-02 Taiwan Semiconductor Manufacturing Company Ltd Method of making a semiconductor device having 4t sram and mixed-mode capacitor in logic
JP4202031B2 (ja) * 1996-08-02 2008-12-24 セイコーインスツル株式会社 Ｍｏｓ型半導体装置とその製造方法
CN1051879C (zh) * 1997-12-08 2000-04-26 中国科学院上海冶金研究所 双层多晶硅cmos数模混合集成电路及其制造方法
JPH11312791A (ja) * 1998-04-30 1999-11-09 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2000058755A (ja) * 1998-06-02 2000-02-25 Seiko Instruments Inc 半導体装置とその製造方法
JP3180783B2 (ja) * 1998-11-11 2001-06-25 日本電気株式会社 半導体装置の製造方法、及び、半導体装置
JP2001257272A (ja) * 2000-03-10 2001-09-21 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6580145B2 (en) * 2001-01-16 2003-06-17 Taiwan Semiconductor Manufacturing Co., Ltd Low programming voltage anti-fuse structure
JP2002313940A (ja) * 2001-04-10 2002-10-25 Seiko Instruments Inc 半導体装置の製造方法
US6448137B1 (en) * 2001-11-02 2002-09-10 Macronix International Co. Ltd. Method of forming an NROM embedded with mixed-signal circuits
JP4298955B2 (ja) 2002-03-14 2009-07-22 Ｉｄｅｃ株式会社 配線接続装置
JP2003282726A (ja) 2002-03-27 2003-10-03 Nec Electronics Corp 半導体装置及びその製造方法
US6888219B2 (en) * 2002-08-29 2005-05-03 Honeywell International, Inc. Integrated structure with microwave components
KR100456700B1 (ko) * 2002-10-09 2004-11-10 삼성전자주식회사 저항 패턴을 가지는 반도체 장치 및 그 제조방법
US7022246B2 (en) * 2003-01-06 2006-04-04 International Business Machines Corporation Method of fabrication of MIMCAP and resistor at same level
JP4282328B2 (ja) * 2003-01-27 2009-06-17 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US7239005B2 (en) * 2003-07-18 2007-07-03 Yamaha Corporation Semiconductor device with bypass capacitor
JP2005116981A (ja) 2003-10-10 2005-04-28 Hitachi Ltd 半導体装置
CN2752961Y (zh) * 2003-10-24 2006-01-18 雅马哈株式会社 带有电容器和熔断层的半导体器件
TWI246767B (en) * 2003-10-24 2006-01-01 Yamaha Corp Semiconductor device with capacitor and fuse and its manufacture method
JP2005183686A (ja) * 2003-12-19 2005-07-07 Renesas Technology Corp 半導体装置およびその製造方法
US20070090417A1 (en) * 2005-10-26 2007-04-26 Chiaki Kudo Semiconductor device and method for fabricating the same
US7696603B2 (en) * 2006-01-26 2010-04-13 Texas Instruments Incorporated Back end thin film capacitor having both plates of thin film resistor material at single metallization layer
KR100848241B1 (ko) * 2006-12-27 2008-07-24 동부일렉트로닉스 주식회사 반도체 소자의 제조방법
US8786396B2 (en) * 2008-09-17 2014-07-22 Stmicroelectronics Pte. Ltd. Heater design for heat-trimmed thin film resistors
US8058125B1 (en) * 2010-08-04 2011-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Poly resistor on a semiconductor device
US8796745B2 (en) * 2011-07-05 2014-08-05 Texas Instruments Incorporated Monolithically integrated active snubber
US8779526B2 (en) * 2011-10-28 2014-07-15 United Microelectronics Corp. Semiconductor device

Also Published As

Publication number Publication date
KR101899155B1 (ko) 2018-09-14
US20140035016A1 (en) 2014-02-06
KR20120102541A (ko) 2012-09-18
CN102683343B (zh) 2016-02-17
TW201248737A (en) 2012-12-01
JP5616823B2 (ja) 2014-10-29
CN102683343A (zh) 2012-09-19
US8963224B2 (en) 2015-02-24
US20120228686A1 (en) 2012-09-13
JP2012186426A (ja) 2012-09-27
US8581316B2 (en) 2013-11-12

Similar Documents

Publication Publication Date Title
TWI539531B (zh) 半導體裝置及其製造方法
US6509615B2 (en) Semiconductor device having dynamic threshold transistors and element isolation region and fabrication method thereof
JP5229626B2 (ja) ディープトレンチ構造を有する半導体素子の製造方法
KR101377705B1 (ko) 단위 면적당 고 커패시턴스를 갖는 커패시터를 포함하는 반도체 소자를 제조하기 위한 방법
US7883955B2 (en) Gate dielectric/isolation structure formation in high/low voltage regions of semiconductor device
JP2004088064A (ja) 半導体装置およびその製造方法
TWI446518B (zh) 半導體裝置及其製造方法
TWI587402B (zh) 高壓半導體裝置及其製造方法
US8823137B2 (en) Semiconductor device
US20090121283A1 (en) Semiconductor device and fabrication method of the same
JP2001257272A (ja) 半導体集積回路装置およびその製造方法
JP5008363B2 (ja) 半導体装置
JP2007053399A (ja) 半導体装置
US8669156B2 (en) Method of manufacturing semiconductor circuit device
TW202324742A (zh) 半導體裝置
JP2000223570A (ja) 半導体装置及びその製造方法
TW201338117A (zh) 薄膜電阻結構
KR20050045680A (ko) 복합 반도체 소자의 제조 방법
JPH08236697A (ja) 半導体装置
JP2001015695A (ja) 半導体装置及び半導体装置の製造方法
JPH0621373A (ja) 半導体装置の製造方法
KR20010066392A (ko) 모스전계효과 트랜지스터 제조 방법
JP2006066757A (ja) 半導体装置
JP2004281567A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees