[go: up one dir, main page]

TWI539041B - 單晶矽半導體晶圓及其製造方法 - Google Patents

單晶矽半導體晶圓及其製造方法 Download PDF

Info

Publication number
TWI539041B
TWI539041B TW102127598A TW102127598A TWI539041B TW I539041 B TWI539041 B TW I539041B TW 102127598 A TW102127598 A TW 102127598A TW 102127598 A TW102127598 A TW 102127598A TW I539041 B TWI539041 B TW I539041B
Authority
TW
Taiwan
Prior art keywords
less
bmd
semiconductor wafer
single crystal
defect
Prior art date
Application number
TW102127598A
Other languages
English (en)
Other versions
TW201445013A (zh
Inventor
提摩 穆勒
古德倫 基辛格
大衛 寇特
安卓亞斯 沙特勒
Original Assignee
世創電子材料公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 世創電子材料公司 filed Critical 世創電子材料公司
Publication of TW201445013A publication Critical patent/TW201445013A/zh
Application granted granted Critical
Publication of TWI539041B publication Critical patent/TWI539041B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • H10P14/20—
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/14—Heating of the melt or the crystallised materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10P36/00—
    • H10P36/20—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]
    • Y10T428/24967—Absolute thicknesses specified
    • Y10T428/24975—No layer or component greater than 5 mils thick

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Description

單晶矽半導體晶圓及其製造方法
本發明係關於一種單晶矽半導體晶圓及其製造方法。該半導體晶圓具有一不含BMD缺陷且從半導體晶圓正面延伸至半導體晶圓塊體內的區域DZ，縮寫為DZ，以及一含有BMD缺陷且從DZ進一步延伸至半導體晶圓塊體內的區域。
製造半導體晶圓係涉及先由一根據柴可斯基法(Czochralski method)提拉的一單晶切割一基底晶圓。該柴可斯基法包括使矽在一由石英玻璃製成的坩堝中熔化，將一單晶晶種浸入該熔體中，並連續地提升晶種離開熔體表面。在此移動過程中，單晶在浸入晶種期間在熔體與晶種下端部之間形成的相介面處生長。加工由單晶切割的基底晶圓，以形成一經拋光的單晶矽基底晶圓，隨後實施熱處理。
通過該方法，最後獲得一單晶矽半導體晶圓(矽單晶晶圓)，其具有一從正面延伸至半導體晶圓塊體內的區域DZ，該區域DZ稱作「潔淨區(denuded zone)」且不含BMD缺陷(塊體微 缺陷(bulk mico defects))。在DZ中，無法檢測到缺陷，如尺寸大於20奈米且密度不小於2.5×105/立方公分的COP缺陷(晶體原生顆粒(crystal originated particles))和LPit缺陷(大蝕坑缺陷(large etch pit defects))。詞彙「正面(front side)」通常表示半導體晶圓需要建構電子裝置的表面。半導體晶圓另具有一延伸至半導體晶圓塊體內且與DZ相鄰接的含有BMD缺陷的區域。
COP缺陷和LPit缺陷屬於在製造矽單晶期間由於本質點缺陷(intrinsic point defects)過飽和而產生的缺陷，因此亦稱作原生缺陷(grown-in defects)。本質點缺陷是空位(vacancies)和矽晶格間隙原子(silicon interstitials)。COP缺陷是由於空位聚集而產生的缺陷，LPit缺陷是由於矽晶格間隙原子聚集而產生的缺陷。
在過飽和的氧聚簇形成氧化物析出物時會產生BMD缺陷。其形成尤其可與金屬雜質結合的中心(吸雜位點(gettering sites))。因此值得期待的是，在半導體晶圓塊體內存在高密度的持久地使此等雜質遠離DZ的BMD缺陷。存在自由的空位有利於形成可產生BMD缺陷的核心。
EP 1 975 990 A1描述一種可製造單晶矽半導體晶圓的方法，該晶圓具有DZ及BMD缺陷的平均密度例如為7×109/立方公分的在DZ外部的區域。為了確保不存在「原生缺陷」，根據所述文獻的教導，在製造矽單晶時應當注意，單晶具有一從中心延伸至單晶圓周的N區域。
N區域是在一單晶中的區域的名稱，其中空位與矽晶格間隙原子的濃度幾乎相等，從而在此無法檢測到尺寸大於20奈米的COP缺陷以及LPit缺陷。例如通過IR雷射光在COP缺陷處的散射並檢測散射光(IR雷射層析成像(IR laser tomography))檢測尺寸大於20奈米的COP缺陷。一種合適的測量裝置(亦使用於本文所述之實施例中)是日本Mitsui的MO-441。下文將由此沿著基底晶圓的斷口邊緣實施的IR雷射層析成像稱作MO-441測量。
此外，N區域亦不含OSF缺陷(氧化誘生疊層層錯(oxidation induced stacking faults))。OSF缺陷是指位錯環。其是在由於氧化產生矽晶格間隙原子，並在氧析出物的核心處形核時產生的。其中矽晶格間隙原子的數量超過空位數量的N區域稱作Ni區域，而其中本質點缺陷的該濃度比恰好相反的N區域稱作Nv區域。
以提拉速率V與垂直於生長的單晶的相介面的溫度梯度G的比例V/G作為關鍵參數，測定在生長的單晶的晶格內是否存在過量所述類型的本質點缺陷及其程度。因此，藉由控制V/G可以製造矽單晶，其例如在軸向長度上完全或部分地具有N區域從中心延伸至單晶圓周的區域，或者區域特徵在於具有COP缺陷且從中心向外延伸的區域、以及特徵在於與N區域鄰接且延伸至單晶圓周的區域。
此外，藉由控制V/G的徑向分佈可以使N區域完全是Nv區域或完全是Ni區域，或是一連串在徑向上相鄰的Nv區域和Ni 區域。
由此一單晶切割並加工成一經拋光的基底晶圓的半導體晶圓相應地具有由其中心至其邊緣的N區域，或具有COP缺陷並且由基底晶圓中心向外延伸的區域、以及一與其鄰接並且延伸至基底晶圓邊緣的N區域。然而，該基底晶圓仍不具有DZ，且仍不具有與其相鄰的在基底晶圓塊體內含有BMD缺陷的區域。
EP 1 975 990 A1描述一種方法，其使用對基底晶圓的RTP熱處理(快速熱處理(rapid thermal processing))以產生DZ。在此，在短時間內加熱基底晶圓至約為1180℃的溫度，保持在該溫度範圍內一短時間，並在短時間內冷卻。RTP熱處理在將空位注入基底晶圓的氣體氣氛中進行。所述空位可以藉由與矽晶格間隙原子再結合或者藉由擴散至基底晶圓的表面而消除。然而後者只有在擴散長度足以到達表面的情況下才能發生。此一機制的一種後果是，在熱處理之後存在空位在軸向上不均勻的濃度分佈，其中空位在與基底晶圓的正面和背面鄰接的區域內耗乏(depletion)，條件是背面也暴露在注入空位的氣氛中。
空位耗乏的區域形成DZ(潔淨區)。在與其鄰接的區域內，注入的空位與氧形成複合物，該複合物可以藉由後續的熱處理形成核並發展成為BMD缺陷。
根據在EP 1 975 990 A1中所描述的方法，對基底晶圓在800至1000℃的溫度範圍下實施後期RTP熱處理，歷時不超過2小時。發展的BMD缺陷的檢測包含在900℃的溫度下且處理時間為 10小時的進一步熱處理。
EP 1 887 110 A1描述由一摻雜有氮且在含有氫的氣氛中提拉的單晶製造單晶矽半導體晶圓。存在半導體晶圓中的氮還促進核心的形成，從而可產生BMD缺陷。在含有氫的氣氛中提拉單晶簡化了對比例V/G的控制。該比例必須保持在其中的範圍變寬，從而在單晶中形成一由中心延伸至單晶圓周的N區域。
所謂的吸雜效率(getter efficiency，GE)係指半導體晶圓塊體內的BMD缺陷使金屬雜質離開半導體晶圓表面的功效如何。若將特定量的金屬雜質，例如銅，經由背面擴散進入半導體晶圓塊體內，並對在半導體晶圓的正面上可檢測的雜質的量進行測量，則可以根據下式計算吸雜效率：GE=(1-C/Ct)×100%其中，Ct為經由半導體晶圓背面擴散進入塊體內的量，C為在半導體晶圓正面上檢測的雜質的量。
為了將雜質驅入半導體晶圓塊體內，通常對半導體晶圓進行加熱。Kim等人(Journal of the Electrochemical Society,155(11)H912 H917(2008))顯示，該驅入步驟可在特定的條件下進行，亦可在室溫下進行。為了將雜質從半導體晶圓塊體內驅離至半導體晶圓的正面，可以對半導體晶圓實施熱處理。該驅離熱處理促使雜質向半導體晶圓的正面擴散，在Kim等人的文獻中被稱作低溫向外擴散(low-temperature out-diffusion，LTOD)。
Shabani等人(J.Electrochem.Soc.,Vol.143,No.6, June 1996)顯示，若在半導體晶圓塊體內具有吸雜作用的BMD缺陷不足，則即使在室溫下銅也可以在幾天的時間內從p型摻雜的矽半導體晶圓塊體內幾乎完全地向外擴散至半導體晶圓的表面。
本發明的目的在於確保半導體晶圓即使在較長的儲存時間之後，仍然保持矽半導體晶圓的高吸雜效率。
具體而言，請求保護的方法的發明人發現，必須滿足特定的條件以實現所述目的，而不至於將本發明限制在製造包含一DZ和一與其鄰接的含有BMD缺陷的區域的半導體晶圓。
該目的是藉由一種用於製造單晶矽半導體晶圓的方法實現的，該晶圓具有一不含BMD缺陷的區域DZ，且具有一與DZ鄰接的含有BMD缺陷的區域，該方法包括：根據柴可斯基法提拉一矽單晶；加工該單晶以形成一經拋光的單晶矽基底晶圓，該晶圓從中心至邊緣係由N區域組成，或者具有尺寸大於20奈米且平均密度小於2.5×105/立方公分的COP缺陷，且該晶圓的氮濃度不大於1×1012個原子/立方公分，氧濃度不小於5.2×1017個原子/立方公分且不大於6.0×1017個原子/立方公分；在一實質上由NH3和氬以不小於1：25且不大於1：5的體積比組成的氣氛中，對基底晶圓以不小於30K/秒且不大於50K/秒的加熱速率和冷卻速率迅速加熱和冷卻該基底晶圓至一不小於1165℃且不大於1180℃的溫度； 以一不小於0.5K/分鐘且不大於1.5K/分鐘的加熱速率，由一不小於500℃且不大於550℃的溫度緩慢加熱該經迅速加熱和冷卻的基底晶圓至一不小於930℃且不大於1000℃的溫度；以及使該基底晶圓保持在不小於930℃且不大於1000℃的溫度，歷時不小於7小時且不大於10小時。
除了所述的二種熱處理以外，根據本發明的方法較佳係不包含使該基底晶圓處於大於1000℃的溫度的針對該基底晶圓的額外熱處理。
COP缺陷的平均密度是指在該基底晶圓的半徑上的平均COP缺陷密度。
所述目的亦藉由所述方法的產品實現，即一單晶矽半導體晶圓，其根據缺陷描繪(defect delineation)/光學顯微鏡分析係包含：一由半導體晶圓的正面延伸至半導體晶圓塊體內的不含BMD缺陷且平均厚度不小於5微米的區域DZ，及一與DZ鄰接且進一步延伸至半導體晶圓塊體內的含有尺寸不小於50奈米的BMD缺陷的區域，其中在該區域內的BMD缺陷的深度分佈具有一局部最大值，該局部最大值係位於相對於該半導體晶圓正面不小於20微米且不大於200微米的距離處，且其中該處於該局部最大值的BMD缺陷的密度係不小於2×1010/立方公分。
半導體晶圓的DZ的平均厚度對應於在半導體晶圓的半徑上的平均DZ厚度。
BMD缺陷的密度同樣可借助MO-441測量裝置沿著半導體晶圓的斷口邊緣加以測定。可供替代地，可利用Secco蝕刻或Wright蝕刻蝕刻斷口邊緣，經蝕刻露出(etched-free)的BMD缺陷可以在光學顯微鏡下進行計數。與借助MO-441的測量不同，半導體晶圓必須在1000℃下實施額外的熱處理16小時，該熱處理係在蝕刻之前進行且是BMD缺陷的生長步驟。該額外的熱處理並不是用於製造根據本發明的半導體晶圓的步驟，而是用於檢測BMD密度的深度分佈的特定特徵的步驟。所述由額外的熱處理、斷口邊緣的蝕刻和在光學顯微鏡下的評估所組成的替代性的BMD密度測量，在此稱作缺陷描繪/光學顯微鏡分析。
經由MO-441測量，處於局部最大值的BMD缺陷的密度係不小於6×109/立方公分。
該矽半導體晶圓不僅在製造之後立即展現不小於90%的吸雜效率，且在較長的儲存時間之後也顯示出該效率。因此，半導體晶圓的吸雜能力長久地保持，且即使在半導體晶圓處於促使雜質向半導體晶圓表面向外擴散的溫度時也得以保持。根據本發明所製造的半導體晶圓不需要進一步的熱處理以最佳化BMD缺陷的尺寸和/或密度。其較佳係進一步加工以製造電子裝置，其中在此進一步加工的過程中的熱處理特別較佳係無例外地是LTB過程(低熱預算(low thermal budget))。這是指對半導體晶圓在不大於1000℃的溫度下進行的熱處理。
所述方法包括根據柴可斯基法製造一矽單晶，其中 必須滿足關於形成本質點缺陷及關於在單晶中吸收氮和氧的各種條件。
在進行提拉單晶時，控制提拉速率V與垂直於生長的單晶的相介面的溫度梯度G的比例V/G，從而產生至少一個不含LPit缺陷且其中一N區域從中心延伸至單晶圓周的區域，或者產生至少一個其中尺寸大於20奈米的COP缺陷從中心至圓周的平均密度小於2.5×105/立方公分的區域。
所述區域具有一對應於具有單晶標稱直徑(nominal diameter)的單晶的區段長度的軸向長度，或者該長度的分量。該標稱直徑較佳係不小於300毫米，特別較佳為450毫米。
此外，藉由免除以氮故意摻雜熔體，控制單晶具有所述點缺陷分佈的區域的氮濃度為不大於1×1012個原子/立方公分。
所述方法更涉及控制單晶的具有所述點缺陷分佈的區域的間隙氧濃度為不小於5.2個原子/立方公分且不大於6.0×1017個原子/立方公分(ASTM F 121，1983)。用於設定氧濃度的加工參數例如是坩堝和晶種的轉速、引導通過提拉室的惰性氣體的壓力和流量、以及作用於熔體的磁場的種類和強度。
將單晶的具有所需的關於點缺陷分佈及氮和氧的濃度的特性的區域，加工形成經拋光的單晶矽基底晶圓。
此一基底晶圓具有經拋光的正面和同樣可以進行拋光的背面。該基底晶圓具有藉由單晶預先界定的點缺陷分佈。其 不含LPit缺陷，且從中心至邊緣係由N區域組成，或由一尺寸大於20奈米的COP缺陷從中心至基底晶圓邊緣的平均密度小於2.5×105/立方公分的區域組成。類似於具有從中心至邊緣的N區域的基底晶圓，較佳係亦具有包含尺寸大於20奈米的COP缺陷且從基底晶圓中心向外延伸的區域的基底晶圓，該區域與延伸至基底晶圓邊緣的N區域鄰接，條件是COP缺陷從中心至基底晶圓邊緣的平均密度小於2.5×105/立方公分。此含有COP缺陷的區域(COP圓盤)的半徑較佳係不大於基底晶圓半徑的30%。
N區域較佳係包括至少一個Nv區域和至少一個Ni區域，例如Nv區域和與其鄰接的Ni區域或Nv區域、與其鄰接的Ni區域和與該Ni區域鄰接的另一個Nv區域。
基底晶圓中的氮濃度不大於1×1012個原子/立方公分，這是藉由免除了在製造單晶期間用氮進行摻雜而實現的。免除了此摻雜的優點在於，不會發生由氮誘生的BMD形核，且避免了與此相關的困難。用氮摻雜會導致由於形成BMD缺陷而無法產生具有足夠深度的DZ。
在將空位注入基底晶圓的氣氛中對經拋光的單晶矽基底晶圓實施RTP熱處理。RTP熱處理是一第一熱處理，且產生延伸至該基底晶圓塊體內平均不小於5微米並因此具有足夠厚度的DZ。RTP熱處理還產生一與DZ鄰接且進一步延伸至該基底晶圓塊體內且其中存在高密度的BMD核心的區域。隨後藉由對基底晶圓進一步的第二熱處理使BMD核心發展成為使半導體晶圓具有所需 吸雜能力的BMD缺陷。
在與DZ鄰接的區域內BMD密度的深度分佈根據缺陷描繪/光學顯微鏡分析包含一BMD缺陷密度不小於2×1010/立方公分的局部最大值。該局部最大值較佳係位於從半導體晶圓正面進入半導體晶圓塊體內不小於20微米且不大於200微米的距離處。所發展的BMD缺陷的尺寸不小於50奈米，較佳係不小於75奈米。
RTP熱處理必須在特定的條件下進行。其必須在一實質上由NH3和氬組成的氣氛中進行。NH3/氬的體積比不小於1：25且不大於1：5。在更小的比例的情況下，注入基底晶圓的空位的數量及於此形成的BMD核心的數量不足。若該比例更大，則包含BMD核心的區域延伸至接近基底晶圓正面，且DZ的厚度不足。
將基底晶圓在短時間內加熱至在一不小於1165℃且不大於1180℃的範圍內的溫度，保持在此溫度範圍一短時間，及在短時間內冷卻。在所述溫度範圍內的停留時間較佳係為10至25秒。若溫度低於該下限值，則注入基底晶圓的空位的數量及於此形成的BMD核心的數量不足。若溫度高於該上限值，則包含BMD核心的區域延伸至接近基底晶圓正面，且DZ的厚度不足。
較佳係以相等的加熱速率和冷卻速率，迅速的加熱和冷卻基底晶圓。加熱時的速率(升溫速率(ramp rate))和冷卻時的速率不小於30K/秒且不大於50K/秒。加熱速率小於給定的下限值會導致在與DZ鄰接的區域內BMD缺陷完全發展後BMD缺陷 的密度和尺寸不足以獲得所需的吸雜作用。冷卻速率大於給定的上限值會導致DZ的厚度不足，這是因為包含BMD核心的區域延伸至接近基底晶圓正面。
為了使BMD核心完全發展成為BMD缺陷，在RTP熱處理之後對基底晶圓實施進一步的第二熱處理(後期RTP，後期RTP退火)。為此目的，將基底晶圓以特定的加熱速率從一特定的起始溫度加熱至一特定的目標溫度，並在特定的時間之後再度冷卻。該進一步的熱處理的條件同樣必須小心地選擇。
起始溫度是實施進一步的熱處理的爐中的溫度，更精確地說是在該爐裝載基底晶圓時的溫度。起始溫度不小於500℃且不大於550℃。若起始溫度低於該下限值，則所述方法不太經濟。若起始溫度高於該上限值，則會導致在與DZ鄰接的區域內BMD缺陷完全發展之後BMD缺陷的密度和尺寸不足以獲得所需的吸雜作用。於是BMD缺陷尤其是小於50奈米，這導致其作為吸雜中心的作用降低。
加熱速率不小於0.5K/分鐘且不大於1.5K/分鐘。若加熱速率小於該下限值，則所述方法不太經濟。若加熱速率大於該上限值，則會導致在與DZ鄰接的區域內BMD缺陷完全發展之後BMD缺陷的密度和尺寸不足以獲得所需的吸雜作用。於是BMD缺陷尤其是小於50奈米，這導致其作為吸雜中心的作用降低。
目標溫度係在不小於930℃且不大於1000℃的範圍內。若目標溫度低於該下限值，則會導致在與DZ鄰接的區域內 BMD缺陷完全發展之後BMD缺陷的密度和尺寸不足以獲得所需的吸雜作用。於是BMD缺陷尤其是小於50奈米，這導致其作為吸雜中心的作用降低。在此情況下，基底晶圓中的溫度和氧濃度不足以使BMD缺陷以所期望的方式發展。若目標溫度高於該上限值，則使BMD核心消溶(decomposed)。由此同樣導致在與DZ鄰接的區域內BMD缺陷完全發展之後BMD缺陷的密度和尺寸不足以獲得所需的吸雜作用。於是BMD缺陷尤其是小於50奈米，這導致其作為吸雜中心的作用降低。
在一不小於930℃且不大於1000℃的溫度範圍內的目標溫度下對該基底晶圓進一步熱處理的持續時間係不小於7小時且不大於10小時。若持續時間小於該下限值，則由此導致在與DZ鄰接的區域內BMD缺陷完全發展之後BMD缺陷的密度和尺寸不足以獲得所需的吸雜作用。於是BMD缺陷尤其是小於50奈米，這導致其作為吸雜中心的作用降低。若持續時間大於該上限值，則所述方法不太經濟。
由於熱處理及其後果，半導體晶圓中氮和氧的濃度低於基底晶圓。
前述方法並沒有利用藉由用氮摻雜並在含有氫的氣氛中提拉單晶所帶來的優點。此外，其沒有對含有濃度相對較低的間隙氧的基底晶圓的熱處理進行最佳化。
一種同樣實現本發明上述目的且更適合於此一基底晶圓的替代性方法包含：在一含有氫的氣氛中提拉單晶，及用氮 摻雜單晶。該替代性方法還要求在對基底晶圓進一步熱處理期間與已述不同的程序。
所述目的亦是藉由一種用於製造單晶矽半導體晶圓的方法實現的，該晶圓具有一不含BMD缺陷的區域DZ以及一與DZ鄰接的含有BMD缺陷的區域，所述方法包括：根據柴可斯基法提拉一矽單晶，其中生長的單晶係摻雜有氮並且在一含有氫的氣氛中提拉；加工該單晶以形成一經拋光的單晶矽基底晶圓，其從中心至邊緣係由N區域組成，或者由一尺寸大於20奈米的COP缺陷從中心至基底晶圓邊緣的平均密度小於2.5×105/立方公分的區域組成，且該晶圓的氮濃度不小於3×1013個原子/立方公分且不大於3×1014個原子/立方公分，氧濃度不小於5.0×1017個原子/立方公分且不大於5.8×1017個原子/立方公分；在一實質上由NH3和氬以不小於1：25且不大於1：5的體積比組成的氣氛中，以不小於30K/秒且不大於50K/秒的加熱速率和冷卻速率迅速加熱和冷卻該基底晶圓至一不小於1165℃且不大於1180℃的溫度；以一不小於3K/分鐘且不大於7K/分鐘的加熱速率，由一不小於500℃且不大於550℃的溫度緩慢加熱該經迅速加熱和冷卻的基底晶圓至一不小於900℃且不大於1000℃的溫度；以及使該基底晶圓保持在一不小於900℃且不大於1000℃的溫度，歷時不小於5小時且不大於8小時。
該替代性方法利用了用於在含有氫的氣氛中提拉單晶時控制比例V/G的變寬的範圍的優點。還利用以氮作為形成BMD核心的促進劑的作用，從而可發展更大數量的BMD缺陷。由於其數量更大，BMD缺陷亦可更小，不會由此降低吸雜作用。該替代性方法還避免產生由氮誘生的缺陷，該缺陷阻止所需的DZ的形成。
在提拉單晶期間，氫分壓較佳係為不小於10帕且不大於80帕。
在提拉單晶期間，控制單晶的具有所述本質點缺陷分佈的區域的間隙氧濃度為不小於5.0×1017個原子/立方公分且不大於5.8×1017個原子/立方公分(ASTM F 121，1983)。
藉由將含氮化合物溶解在熔體中，從而用氮摻雜生長的單晶。例如使由一經氮化矽塗覆的矽半導體晶圓連同多晶矽一起在坩堝中熔化。
基底晶圓中的氮濃度為不小於3×1013個原子/立方公分且不大於3×1014個原子/立方公分。若氮濃度低於該給定的下限，則由於氧濃度低而無法形成足夠數量的BMD核心。若氮濃度高於該給定的上限，則雖然氧濃度比較低，仍然難以獲得具有足夠深度的DZ。
該基底晶圓具有經拋光的正面和同樣可以進行拋光的背面。該基底晶圓具有藉由單晶預先界定的點缺陷分佈。其不含LPit缺陷，且從中心至邊緣係由N區域組成，或者由一尺寸大於 20奈米的COP缺陷從中心至基底晶圓邊緣的平均密度小於2.5×105/立方公分的區域組成。類似的具有從中心至邊緣的N區域的基底晶圓，較佳係為一具有一含有尺寸大於20奈米的COP缺陷且從基底晶圓中心向外延伸的區域的基底晶圓，該區域與延伸至基底晶圓邊緣的N區域鄰接，條件是COP缺陷從中心至基底晶圓邊緣求平均的密度小於2.5×105/立方公分。該包含COP缺陷的區域(COP圓盤)的半徑較佳係不大於基底晶圓半徑的30%。
N區域較佳係包括至少一個Nv區域和至少一個Ni區域，例如Nv區域和與其鄰接的Ni區域或Nv區域、與其鄰接的Ni區域和與該Ni區域鄰接的另一個Nv區域。
在對基底晶圓實施RTP熱處理方面，該替代性方法與已述的方法沒有區別。在對基底晶圓實施進一步的熱處理(後期RTP熱處理)方面，區別在於，該替代性方法更經濟。
加熱速率不小於3K/分鐘且不大於7K/分鐘。若加熱速率小於該下限值，則所述方法不太經濟。若加熱速率大於該上限值，則由此導致在與DZ鄰接的區域內BMD缺陷完全發展之後BMD缺陷的密度和尺寸不足以獲得所需的吸雜作用。於是BMD缺陷尤其是小於25奈米，這導致其作為吸雜中心的作用降低。
在不小於900℃且不大於1000℃的溫度範圍內，對基底晶圓進一步熱處理的持續時間為不小於5小時且不大於8小時。若持續時間小於該下限值，則會導致在與DZ鄰接的區域內BMD缺陷完全發展之後BMD缺陷的密度和尺寸不足以獲得所需的吸雜作 用。若持續時間大於該上限值，則所述方法不太經濟。
本發明的目的亦藉由該替代性方法的產品實現。
因此本發明亦係關於一種摻雜有氮和氫的單晶矽半導體晶圓，其根據缺陷描繪/光學顯微鏡分析係包含：一由半導體晶圓的正面延伸至半導體晶圓塊體內的不含BMD缺陷且平均厚度不小於5微米的區域DZ，及一與DZ鄰接且進一步延伸至半導體晶圓塊體內的含有尺寸不小於25奈米的BMD缺陷的區域，其中在該區域內的BMD缺陷的深度分佈在所述區域內具有一第一局部最大值，該第一局部最大值係位於相對於該半導體晶圓正面不小於20微米且不大於100微米的距離處，且其中該處於第一局部最大值的BMD缺陷的密度係不小於1.0×1010/立方公分，且該BMD缺陷的深度分佈具有一第二局部最大值，該第二局部最大值係位於相對於半導體晶圓正面不小於300微米且不大於500微米的距離處，且其中處於該第二局部最大值的BMD缺陷的密度係不小於2×1010/立方公分。
與藉由缺陷描繪/光學顯微鏡分析進行的測量不同，MO-441測量過程由於檢測靈敏度隨著測量深度的增大而降低且缺少額外的熱處理而顯示更低的或顯示不出BMD密度的第二局部最大值。
經由MO-441測量，處於第一局部最大值的BMD缺陷的密度係不小於6×109/立方公分，而在相對於半導體晶圓正面不小於300微米且不大於500微米的距離處的平均BMD密度係不小於 3×109/立方公分。
雖然藉由該替代性方法製造的根據本發明的半導體晶圓塊體內的BMD缺陷較小，但其在更深區域(距離半導體晶圓正面約50微米起)存在的數量更大，這對於所需的吸雜作用是足夠的。BMD缺陷的尺寸係不小於25奈米且較佳係不大於100奈米。根據缺陷描繪/光學顯微鏡分析，與DZ鄰接的包含BMD缺陷的區域的深度分佈具有一第一和一第二局部最大值。BMD缺陷的密度在第一局部最大值處係不小於1.0×1010/立方公分，而在第二局部最大值處係不小於2×1010/立方公分。該第一局部最大值係位於相對於半導體晶圓正面不小於20微米且不大於100微米的距離處，該第二局部最大值位係於相對於半導體晶圓正面不小於300且不大於500微米的距離處。
無論是否採用該替代性方法，根據本發明製造的矽半導體晶圓不僅在製造後立即顯示出不小於95%的吸雜效率，且在較長的儲存時間後也顯示出該效率。該吸雜效率在製造半導體晶圓後立即為不小於95%。
第1圖：根據缺陷描繪/光學顯微鏡分析，BMD密度(BMD-D)對應於相對於半導體晶圓正面的深度(d)的曲線圖。
第2圖：根據缺陷描繪/光學顯微鏡分析，BMD密度(BMD-D)對應於相對於半導體晶圓正面的深度(d)的曲線圖。
第3圖：根據缺陷描繪/光學顯微鏡分析，BMD密度(BMD-D)對應於相對於半導體晶圓正面的深度(d)的曲線圖。
第4圖：根據MO-411測量，BMD密度(BMD-D)對應於相對於半導體晶圓正面的深度(d)的曲線圖。
第5圖：根據MO-411測量，BMD密度(BMD-D)對應於相對於半導體晶圓正面的深度(d)的曲線圖。
第6圖：根據MO-411測量，BMD密度(BMD-D)對應於相對於半導體晶圓正面的深度(d)的曲線圖。
第7圖：根據MO-411測量，BMD密度(BMD-D)對應於相對於半導體晶圓正面的深度(d)的曲線圖。
第8圖：根據MO-441測量，COP密度(COP-D)對應於基底晶圓半徑(R)的曲線圖。
實施例/比較例：以根據本發明的方式及以與此不同的方式製造矽半導體晶圓，並加以表徵及檢驗其吸雜能力。
提拉單晶並加工成為經拋光的單晶矽基底晶圓，其具有從中心至邊緣的N區域，或具有一含有尺寸大於20奈米且平均密度小於2.5×105/立方公分的COP缺陷的區域。
一部分基底晶圓係源自摻雜有氮和氫的單晶。其他部分未摻雜氫和氮。首先根據本發明的要求對所有的基底晶圓實施RTP熱處理。
隨後，將基底晶圓區分成實施根據本發明的要求的進一步的熱處理者(實施例)和實施與此不同的進一步的熱處理者(比較例)。
對以此方式製造的半導體晶圓加以表徵及對其吸雜能力進行測試。為此將半導體晶圓分成正方形試樣。
計算BMD尺寸：使用Schmolke等人(Electrochemical Society Proc.Vol.2002-2,page 658)所述的類比模型計算BMD尺寸。利用以下參數進行計算：表面能(Sigma=0)，每個析出的氧原子的析出物體積=3.45×10-23立方公分。
測量BMD尺寸：額外利用MO-441測量一部分試樣的尺寸。為此目的的檢測設定為：雷射功率100毫瓦，每個數據點的測量時間=1毫秒，兩個過濾片的強度過濾設定(50和100%)。
利用缺陷描繪/光學顯微鏡分析測定BMD缺陷的深度分佈：在1000℃下在氮氣中熱處理各個試樣16小時，隨後分裂成二部分。然後，蝕刻斷口表面，借助一光學顯微鏡測定取決於相對於半導體晶圓正面的距離的BMD缺陷密度。
測定DZ的厚度：在1000℃下在氮氣中熱處理各個試樣16小時，隨後分裂成二部分。然後，蝕刻斷口表面，借助一光學顯微鏡測量在 沿著斷口邊緣的長度為5毫米的測量路徑上的第一個BMD缺陷的深度。然後，測定在該測量路徑上的其他7個BMD缺陷的深度，計算所實施的8次深度測量的平均值，並指明為「潔淨區」的平均厚度。
測定吸雜效率：a)用銅污染試樣：將各個試樣浸入一氟化氫水溶液(50重量%HF)中10分鐘，隨後在背面上用銅離子污染。為此目的，在室溫下將試樣的背面與包含Cu(NO3)2的水溶液接觸5分鐘，從而用1×1013/平方公分的銅離子污染背面。隨後，將試樣浸入氟化氫水溶液(50重量%HF)中10分鐘，並用水沖洗。
b)驅入熱處理：在1000℃的溫度下在氮氣氛中熱處理各個試樣，歷時10分鐘。
c)儲存：使各個試樣在室溫下儲存7天。
d)測量銅離子的濃度：在500×500平方微米的面積上利用飛行時間二次離子質譜儀(time of flight secondary ion mass spectrometry，TOF-SIMS)測量各個試樣正面上的銅濃度。
e)計算吸雜效率：根據式GE=(1-CCu/CtCu)×100%計算吸雜效率 (GE)，其中CtCu是污染試樣背面的銅離子的濃度，CCu是在試樣正面上利用TOF-SIMS檢測的銅離子的濃度。
第1圖至第8圖所示為： 第1圖：根據缺陷描繪/光學顯微鏡分析，BMD密度(BMD-D)對應於相對於半導體晶圓正面的深度(d)：基底晶圓的間隙氧濃度[Oi]為5.4×1017/立方公分；第一熱處理：RTA：Ar/NH3 20：1，在1175℃下，保持時間20秒；第二熱處理：500至950℃，升溫速率1K/分鐘，保持時間8小時；在缺陷描繪/光學顯微鏡分析的範疇內的額外熱處理：1000℃，歷時16小時。
第2圖：根據缺陷描繪/光學顯微鏡分析，BMD密度(BMD-D)對應於相對於半導體晶圓正面的深度(d)：基底晶圓的間隙氧濃度[Oi]為5.9×1017/立方公分；第一熱處理：RTA，Ar/NH3 20：1，在1175℃下，保持時間20秒；第二熱處理：500至950℃，升溫速率1K/分鐘，保持時間6小時；在缺陷描繪/光學顯微鏡分析的範疇內的額外熱處理：1000℃，歷時16小時。
第3圖：根據缺陷描繪/光學顯微鏡分析，BMD密度(BMD-D)對應於相對於半導體晶圓正面的深度(d)：基底晶圓的間隙氧濃度[Oi]為5.3×1017/立方公分且氮濃度為8×1013/立方公分；提拉單晶期間的氫分壓：15.5帕(0.155毫帕)；第一熱處理：RTA，Ar/NH3 20：1，在1175℃下，保持時間20秒；第二熱處理：500至950℃，升溫速率1K/分鐘，保持時間6小時；在缺陷描繪/光學顯微鏡分析的範疇內的額外熱處理：1000℃，歷時16小時。
第4圖：根據MO-411測量，BMD密度(BMD-D)對應於相對於半導體晶圓正面的深度(d)：基底晶圓的間隙氧濃度[Oi]為5.4×1017/立方公分；第一熱處理：RTA，Ar/NH3 20：1，在1175℃下，保持時間20秒；第二熱處理：500至950℃，升溫速率1K/分鐘，保持時間10小時。
第5圖：根據MO-411測量，BMD密度(BMD-D)對應於相對於半導體晶圓正面的深度(d)：基底晶圓的間隙氧濃度[Oi]為5.9×1017/立方公分；第一熱處理：RTA，Ar/NH3 20：1，在1175℃下，保持時間20秒；第二熱處理：500至950℃，升溫速率1K/分鐘，保持時間10小時。
第6圖：根據MO-411測量，BMD密度(BMD-D)對應於相對於半導體晶圓正面的深度(d)：基底晶圓的間隙氧濃度[Oi]為5.3×1017/立方公分且氮濃度為8×1013/立方公分；提拉單晶期間的氫分壓：15.5帕(0.155毫帕)；第一熱處理：RTA，Ar/NH3 20：1，在1175℃下，保持時間20秒；第二熱處理：500至950℃，升溫速率1K/分鐘，保持時間6小時。
第7圖：根據MO-411測量，BMD密度(BMD-D)對應於相對於半導體晶圓正面的深度(d)：基底晶圓的間隙氧濃度[Oi]為5.3×1017/立方公分且氮濃度為8×1013/立方公分；提拉單晶期間的氫分壓：15.5帕(0.155毫帕)；第一熱處理：RTA，Ar/NH3 20：1，在1175℃下，保持時間20秒；第二熱處理：500至950℃，升溫速率1K/分鐘，保持時間8小時。
第8圖：根據MO-441測量，COP密度(COP-D)對應於基底晶圓半徑(R)，其中裝置設定1000毫瓦以測量尺寸大於20奈米的COP缺陷。平均COP密度為5×104/立方公分。實線所示為5個資料點的移動平均(從半徑150毫米位置起計算)。
在一個試驗中，試樣在室溫下儲存7天後測定吸雜效率。
試驗結果彙整於表1和2中。
在表中：「N+H」和「-」分別代表在用和不用氮和氫摻雜單晶的情況下製造單晶；[Oi]代表基底晶圓中的間隙氧濃度；「後期RTP」代表在RTP熱處理之後進一步的第二熱處理。

Claims (7)

  1. 一種製造單晶矽半導體晶圓的方法，該晶圓具有一不含BMD缺陷的區域DZ，且具有一與DZ鄰接的含有BMD缺陷的區域，該方法包括：根據柴可斯基法(Czochralski method)提拉一矽單晶；加工該單晶以形成一經拋光的單晶矽基底晶圓，該晶圓從中心至邊緣係由N區域組成，或者具有尺寸大於20奈米且平均密度小於2.5×105/立方公分的COP缺陷，且該晶圓的氮濃度不大於1×1012個原子/立方公分，氧濃度不小於5.2×1017個原子/立方公分且不大於6.0×1017個原子/立方公分；在一實質上由NH3和氬以不小於1：25且不大於1：5的體積比組成的氣氛中，以不小於30K/秒且不大於50K/秒的加熱速率和冷卻速率迅速加熱和冷卻該基底晶圓至一不小於1165℃且不大於1180℃的溫度；以一不小於0.5K/分鐘且不大於1.5K/分鐘的加熱速率，由一不小於500℃且不大於550℃的溫度緩慢加熱該經迅速加熱和冷卻的基底晶圓至一不小於930℃且不大於1000℃的溫度；以及使該基底晶圓保持在一不小於930℃且不大於1000℃的溫度，歷時不小於7小時且不大於10小時。
  2. 一種製造一單晶矽半導體晶圓的方法，該晶圓具有一不含BMD缺陷的區域DZ，且具有一與DZ鄰接的含有BMD缺陷的區域， 該方法包括：根據柴可斯基法提拉一矽單晶，其中生長的單晶係摻雜有氮且在一含有氫的氣氛中提拉；加工該單晶以形成一經拋光的單晶矽基底晶圓，該晶圓從中心至邊緣係由N區域組成，或者具有尺寸大於20奈米且平均密度小於2.5×105/立方公分的COP缺陷，且該晶圓的氮濃度不小於3×1013個原子/立方公分且不大於3×1014個原子/立方公分，氧濃度不小於5.0×1017個原子/立方公分且不大於5.8×1017個原子/立方公分；在一實質上由NH3和氬以不小於1：25且不大於1：5的體積比組成的氣氛中，以不小於30K/秒且不大於50K/秒的加熱速率和冷卻速率迅速加熱和冷卻該基底晶圓至一不小於1165℃且不大於1180℃的溫度；以一不小於3K/分鐘且不大於7K/分鐘的加熱速率，由一不小於500℃且不大於550℃的溫度緩慢加熱該經迅速加熱和冷卻的基底晶圓至一不小於900℃且不大於1000℃的溫度；以及使該基底晶圓保持在一不小於900℃且不大於1000℃的溫度，歷時不小於5小時且不大於8小時。
  3. 如請求項1或2的方法，其中，該方法不包含使該基底晶圓處於大於1000℃的溫度的針對該基底晶圓的額外熱處理。
  4. 如請求項2的方法，其中，在一含有分壓不小於10帕且不大於80 帕的氫的氣氛中提拉該生長的單晶。
  5. 如請求項3的方法，其中，在一含有分壓不小於10帕且不大於80帕的氫的氣氛中提拉該生長的單晶。
  6. 一種氮濃度不大於1×1012個原子/立方公分的單晶矽半導體晶圓，其根據缺陷描繪(defect delineation)/光學顯微鏡分析係包含：一由半導體晶圓正面延伸至半導體晶圓塊體內的不含BMD缺陷且平均厚度不小於5微米的區域DZ，以及一與DZ鄰接且進一步延伸至半導體晶圓塊體內的含有尺寸不小於50奈米的BMD缺陷的區域，其中在該區域內的BMD缺陷的深度分佈具有一局部最大值，該局部最大值係位於相對於該半導體晶圓正面不小於20微米且不大於200微米的距離處，且其中該處於局部最大值的BMD缺陷的密度係不小於2×1010/立方公分。
  7. 一種摻雜有氮和氫的單晶矽半導體晶圓，其根據缺陷描繪/光學顯微鏡分析係包含：一由半導體晶圓的正面延伸至半導體晶圓塊體內的不含BMD缺陷且平均厚度不小於5微米的區域DZ，以及一與DZ鄰接且進一步延伸至半導體晶圓塊體內的含有尺寸不小於25奈米的BMD缺陷的區域，其中在該區域內的BMD缺陷的深度分佈具有一第一局部最大值，該第一局部最大值係位於相對於該半導體晶圓正面不小於20微米且不大於100微米的距離處， 且其中處於該第一局部最大值的BMD缺陷的密度係不小於1.0×1010/立方公分，且該BMD缺陷的深度分佈具有一第二局部最大值，該第二局部最大值係位於相對於該半導體晶圓正面不小於300微米且不大於500微米的距離處，且其中處於該第二局部最大值的BMD缺陷的密度係不小於2×1010/立方公分。
TW102127598A 2012-08-08 2013-08-01 單晶矽半導體晶圓及其製造方法 TWI539041B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102012214085.9A DE102012214085B4 (de) 2012-08-08 2012-08-08 Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung

Publications (2)

Publication Number Publication Date
TW201445013A TW201445013A (zh) 2014-12-01
TWI539041B true TWI539041B (zh) 2016-06-21

Family

ID=50050493

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102127598A TWI539041B (zh) 2012-08-08 2013-08-01 單晶矽半導體晶圓及其製造方法

Country Status (8)

Country Link
US (2) US9458554B2 (zh)
JP (1) JP5693680B2 (zh)
KR (1) KR101494730B1 (zh)
CN (1) CN103578976B (zh)
DE (1) DE102012214085B4 (zh)
MY (1) MY161961A (zh)
SG (1) SG2013056395A (zh)
TW (1) TWI539041B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI775502B (zh) * 2020-06-23 2022-08-21 德商世創電子材料公司 製備半導體晶圓的方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10141413B2 (en) 2013-03-13 2018-11-27 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer strength by control of uniformity of edge bulk micro defects
US9064823B2 (en) * 2013-03-13 2015-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method for qualifying a semiconductor wafer for subsequent processing
DE102014208815B4 (de) * 2014-05-09 2018-06-21 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe aus Silizium
DE102015200890A1 (de) * 2015-01-21 2016-07-21 Siltronic Ag Epitaktisch beschichtete Halbleiterscheibe und Verfahren zur Herstellung einer epitaktisch beschichteten Halbleiterscheibe
JP6296001B2 (ja) * 2015-05-20 2018-03-20 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法及び評価方法
DE102015224983B4 (de) * 2015-12-11 2019-01-24 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
DE102015226399A1 (de) * 2015-12-22 2017-06-22 Siltronic Ag Siliciumscheibe mit homogener radialer Sauerstoffvariation
CN107151817A (zh) 2016-03-03 2017-09-12 上海新昇半导体科技有限公司 单晶硅的生长方法及其制备的单晶硅锭
JP6704781B2 (ja) * 2016-04-27 2020-06-03 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
CN111201341B (zh) 2016-06-08 2023-04-04 环球晶圆股份有限公司 具有经改进的机械强度的高电阻率单晶硅锭及晶片
DE102016225138A1 (de) * 2016-12-15 2018-06-21 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium
US10020203B1 (en) * 2017-01-06 2018-07-10 Sumco Corporation Epitaxial silicon wafer
EP3428325B1 (en) * 2017-07-10 2019-09-11 Siltronic AG Semiconductor wafer made of single-crystal silicon and process for the production thereof
JP7057122B2 (ja) * 2017-12-22 2022-04-19 グローバルウェーハズ・ジャパン株式会社 金属汚染評価方法
JP6897598B2 (ja) * 2018-02-16 2021-06-30 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
GB201815815D0 (en) * 2018-09-28 2018-11-14 Metryx Ltd Method and apparatus for controlling the temperature of a semiconductor wafer
CN113825862B (zh) 2019-04-11 2024-12-10 环球晶圆股份有限公司 后段主体长度具有减小变形的锭的制备工艺
CN113906171B (zh) * 2019-04-16 2024-11-29 信越半导体株式会社 单晶硅晶圆的制造方法及单晶硅晶圆
JP2022529451A (ja) 2019-04-18 2022-06-22 グローバルウェーハズ カンパニー リミテッド 連続チョクラルスキー法を用いる単結晶シリコンインゴットの成長方法
US11111596B2 (en) 2019-09-13 2021-09-07 Globalwafers Co., Ltd. Single crystal silicon ingot having axial uniformity
US11111597B2 (en) 2019-09-13 2021-09-07 Globalwafers Co., Ltd. Methods for growing a nitrogen doped single crystal silicon ingot using continuous Czochralski method
CN114280072B (zh) * 2021-12-23 2023-06-20 宁夏中欣晶圆半导体科技有限公司 单晶硅体内bmd的检测方法
JP7694487B2 (ja) * 2022-07-08 2025-06-18 株式会社Sumco シリコンウェーハ及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6503594B2 (en) * 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
US6663708B1 (en) * 2000-09-22 2003-12-16 Mitsubishi Materials Silicon Corporation Silicon wafer, and manufacturing method and heat treatment method of the same
JP4106862B2 (ja) * 2000-10-25 2008-06-25 信越半導体株式会社 シリコンウェーハの製造方法
JP4794137B2 (ja) 2004-04-23 2011-10-19 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコン半導体基板の熱処理方法
JP4617751B2 (ja) * 2004-07-22 2011-01-26 株式会社Sumco シリコンウェーハおよびその製造方法
JP4797477B2 (ja) * 2005-04-08 2011-10-19 株式会社Ｓｕｍｃｏ シリコン単結晶の製造方法
JP2007045662A (ja) 2005-08-10 2007-02-22 Sumco Corp 半導体シリコンウェーハおよびその製造方法
JP2007194232A (ja) * 2006-01-17 2007-08-02 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
JP5239155B2 (ja) * 2006-06-20 2013-07-17 信越半導体株式会社 シリコンウエーハの製造方法
JP5072460B2 (ja) 2006-09-20 2012-11-14 ジルトロニック アクチエンゲゼルシャフト 半導体用シリコンウエハ、およびその製造方法
JP5276863B2 (ja) * 2008-03-21 2013-08-28 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
DE102008046617B4 (de) * 2008-09-10 2016-02-04 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren für deren Herstellung
JP5537802B2 (ja) 2008-12-26 2014-07-02 ジルトロニック アクチエンゲゼルシャフト シリコンウエハの製造方法
US8357939B2 (en) 2009-12-29 2013-01-22 Siltronic Ag Silicon wafer and production method therefor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI775502B (zh) * 2020-06-23 2022-08-21 德商世創電子材料公司 製備半導體晶圓的方法
US12497710B2 (en) 2020-06-23 2025-12-16 Siltronic Ag Method for producing semiconductor wafers

Also Published As

Publication number Publication date
MY161961A (en) 2017-05-15
US9458554B2 (en) 2016-10-04
KR20140020188A (ko) 2014-02-18
US20140044945A1 (en) 2014-02-13
SG2013056395A (en) 2014-03-28
CN103578976A (zh) 2014-02-12
US20160053405A1 (en) 2016-02-25
JP2014034513A (ja) 2014-02-24
JP5693680B2 (ja) 2015-04-01
TW201445013A (zh) 2014-12-01
DE102012214085B4 (de) 2016-07-07
CN103578976B (zh) 2016-08-24
DE102012214085A1 (de) 2014-05-15
KR101494730B1 (ko) 2015-02-23

Similar Documents

Publication Publication Date Title
TWI539041B (zh) 單晶矽半導體晶圓及其製造方法
US11753741B2 (en) Nitrogen doped and vacancy dominated silicon ingot and thermally treated wafer formed therefrom having radially uniformly distributed oxygen precipitation density and size
KR100573473B1 (ko) 실리콘 웨이퍼 및 그 제조방법
CN100397595C (zh) 硅片的制造方法
US8231852B2 (en) Silicon wafer and method for producing the same
KR101822479B1 (ko) 실리콘 웨이퍼의 제조 방법
KR100971163B1 (ko) 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법
TW200817541A (en) Silicon disk, for use in electronic components, has a zone of rotational symmetry with a low bulk micro defect density
WO2004035879A1 (ja) シリコン単結晶インゴットの点欠陥分布を測定する方法
CN105917449B (zh) 单晶硅晶圆的热处理方法
JP2007045662A (ja) 半導体シリコンウェーハおよびその製造方法
KR20140021543A (ko) 실리콘 기판의 제조방법 및 실리콘 기판
JP5678211B2 (ja) アニールウエハの製造方法
US7074271B2 (en) Method of identifying defect distribution in silicon single crystal ingot
JP4857517B2 (ja) アニールウエーハ及びアニールウエーハの製造方法
CN105900220B (zh) 单晶硅晶圆的热处理方法
JP3933010B2 (ja) シリコン単結晶インゴットの点欠陥分布を測定する方法