TWI538098B - 半導體結構及其製造方法 - Google Patents

Description

半導體結構及其製造方法

本發明是有關於一種半導體結構及其製造方法，且特別是有關於一種電性接地均勻的半導體結構及其製造方法。

在傳統的半導體封裝技術中，是利用打線(wire bonding)製程將銲線電性連接於晶片上的接地墊與外部接地元件之間。而且，在高頻及高功率的晶片中，每一個接地墊均需與多條銲線連接，以應付高功率的電流傳輸。

然而，由於各接地墊可容納之銲線數量受限於接地墊的面積，因此在半導體元件日趨微小的今日，銲線的佈局難度也隨之升高。此外，若晶片上各接地墊與外部接地元件之間的距離不一致，則所使用之銲線長度亦不相同。若銲線的長度過長，將使電性有衰退之虞，並因而產生電性不匹配的現象。

是以，如何縮短晶片之接地訊號傳輸距離以提高傳輸效率，實已成為目前亟欲解決之課題。

有鑑於此，本發明的目的就是在提供一種半導體結構的製造方法，以提高接地訊號的傳輸品質。

本發明的再一目的是提供一種半導體結構，其具有均勻的接地性，並因而具有良好的運作效能。

本發明提出一種半導體結構的製造方法，其是先提供具有彼此相對之主動表面與背面的半導體基底，且此半導體基底包括至少一個接地墊，配置於其主動表面上。接著，在半導體基底中形成至少一個矽通孔，此矽通孔係自背面貫穿至主動表面，而暴露出接地墊。然後，在半導體基底之背面形成導電層，此導電層是填入矽通孔內而同時與半導體基底及接地墊電性連接。

在本發明之一實施例中，在形成上述之矽通孔之前，更包括將半導體基底之主動表面黏著於承載板上。而且，在形成導電層之後，可將半導體基底與承載板分離。

在本發明之一實施例中，上述之半導體基底更包括至少一個電源/訊號墊，其係配置於主動表面上。而且，再將半導體基底與承載板分離之後，更包括在半導體基底的主動表面上進行打線製程，以使電源/訊號墊與外部電路電性連接。

本發明還提出一種半導體結構，包括半導體基底以及導電層。其中，半導體基底具有彼此相對的主動表面與背面，並包括至少一個接地墊，配置於主動表面上。而且，半導體基底中具有至少一個矽通孔，自背面貫穿至主動表面而暴露出接地墊。導電層則是配置於半導體基底之背面而填入矽通孔內，以同時與接地墊及半導體基底電性連接。

在本發明之一實施例中，上述之半導體基底更包括至少一個電源/訊號墊，配置於主動表面上。

在本發明之一實施例中，上述之電源/訊號墊係相對接地墊鄰近半導體基底的邊緣。

在本發明之一實施例中，上述之導電層的材質例如是銅或鋁。

本發明係先在半導體基底中形成矽通孔而暴露出接地墊，再將導電層形成在半導體基底背面，並填入矽通孔內而與接地墊電性連接。也就是說，本發明是利用TSV技術來製作接地訊號的傳輸路徑，與習知的打線技術相較之下，本發明可增加單位面積之接地訊號的傳輸密度。

為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。

圖1A至圖1E為本發明之一實施例中的半導體結構在製程中的剖面示意圖。請參照圖1A，首先提供半導體基底110，其具有彼此相對之主動表面112與背面114。以本實施例來說，半導體基底110例如是晶圓，但本發明不以此為限，在其他實施例中，半導體基底110也可以是切割晶圓而得的晶片。而且，半導體基底110包括至少一個接地墊116，配置於主動表面112上。具體來說，半導體基底110之主動表面112上是形成有多層材料層115，且各層材料層中均可以配置有接地墊116。為方便說明，圖1A僅繪示出單層材料層115及位於其中的多個接地墊116。此外，本實施例之半導體基底110還包括至少一個電源/訊號墊118，其與接地墊116同樣均配置於主動表面112上。

值得一提的是，由於本實施例在後續製程中是利用銲線(圖未示)將這些電源/訊號墊118電性連接至外部電路，因此本實施例是將電源/訊號墊118設置於相對接地墊116而鄰近半導體基底110的邊緣之處，以便於後續打線製程的進行。

請參照圖1B，為避免半導體基底110在使用機台設備進行後續製程時因剛性不足而損壞，本實施例是先將半導體基底110黏著至承載板130上。舉例來說，半導體基底110例如是透過黏著層135而黏著至承載板130上，且半導體基底110是以其主動表面112與黏著層135接觸。其中，黏著層135例如是具有暫時性黏著力的黏膠材料，例如紫外膠、熱熔膠、或者可以溶劑將其溶解的可溶解膠，但不以此為限。承載板130則可以是透明的塑膠基板。

需要注意的是，雖然本實施例是將黏著層135佈滿於承載板130與半導體基底110之間，但在其他實施例中，如圖2所示，黏著層135還可呈圖案化地分佈於承載板130與半導體基底110之間，而不與半導體基底110之主動表面112上的元件(圖未示)接觸，以避免在移除黏著層135時損壞這些元件。

請參照圖1C，在半導體基底110中形成至少一個矽通孔(through silicon via,TSV)120，以暴露出配置在主動表面112的接地墊116。具體來說，矽通孔120的數量是與接地墊116的數量相符，以將主動表面112上的所有接地墊116暴露出來。本實施例例如是自半導體基底110的背面114，使用雷射穿孔或深反應式離子蝕刻(deep reactive ion etching,DRIE)的方式形成貫穿至主動表面112的矽通孔120，本發明但不以此為限。

請參照圖1D，在半導體基底110的背面114上形成導電層140，且導電層140是填入矽通孔120內而與接地墊116電性連接。在後續製程中，接地墊116即是透過導電層140而與外部接地元件(圖未示)電性連接。值得注意的是，導電層140是直接填入矽通孔120內，其與半導體基底110之間並未配置有任何絕緣材料。換言之，半導體基底110之主動表面112上的所有接地墊116可透過導電層140及半導體基底110而彼此電性連接，進而具有均勻的接地性，並因而適用於高頻或高功率之半導體裝置。

在本實施例中，導電層140的材質可以包括銅或鋁，但不以此為限。而且，雖然本實施例之導電層140是共形地填入矽通孔120內，但在其他實施例中，如圖3所示，所形成之導電層140也可以是將矽通孔120填滿。本發明不在此做任何限定。

請參照圖1D及圖1E，本實施例在形成導電層140之後，接著即是將半導體基底110與承載基板130分離。具體來說，將半導體基底110與承載基板130分離的方法包括紫外線光照、熱熔法、溶劑溶解或以機械力剝離，其可視黏著層135的材質而定。此時已大致完成半導體結構100的製程，而後續還可以接著對半導體結構100進行切割及封裝等製程，熟習此技藝者應該瞭解其細節，此處不再贅述。

值得一提的是，若初始所提供之半導體基底110為晶片，則可在將半導體基底110與承載基板130分離之後，於半導體基底110的主動表面上進行打線製程，以將電源/訊號墊118電性連接至外部電路(圖未示)。

綜上所述，本發明係先在半導體基底中形成矽通孔而暴露出接地墊，再將導電層形成在半導體基底背面，並填入矽通孔內而與接地墊電性連接。也就是說，本發明是利用TSV技術來製作接地訊號的傳輸路徑，與習知的打線技術相較之下，本發明可增加單位面積之接地訊號的傳輸密度。

此外，導電層與半導體基底之間並無設置任何絕緣材料，因此半導體基底上的接地墊可以透過導電層均勻地傳輸接地訊號至外部接地元件，進而提昇本發明之半導體結構運作效能。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100．．．半導體結構

110．．．半導體基底

112．．．主動表面

114．．．背面

115．．．材料層

116．．．接地墊

118．．．電源/訊號墊

120．．．矽通孔

130．．．承載板

135．．．黏著層

140．．．導電層

圖1A至圖1E為本發明之一實施例中的半導體結構在製程中的剖面示意圖。

圖2為本發明之另一實施例中的半導體結構在部分製程中的剖面示意圖。

圖3為本發明之另一實施例中的半導體結構在部分製程中的剖面示意圖。

100．．．半導體結構

110．．．半導體基底

112．．．主動表面

114．．．背面

115．．．材料層

116．．．接地墊

118．．．電源/訊號墊

120．．．矽通孔

140．．．導電層

Claims (11)

1. 一種半導體結構的製造方法，包括：提供一半導體基底，該半導體基底具有一主動表面與一背面，其中該主動表面與該背面相對，且該半導體基底包括至少一接地墊，該接地墊係配置於該主動表面上；將該半導體基底之該主動表面黏著於一承載板上，接著從該背面形成至少一矽通孔於該半導體基底中，以暴露出該接地墊；於該半導體基底之該背面形成一導電層，其中該導電層是填入該矽通孔內而同時與該半導體基底及該接地墊電性連接；以及在形成該導電層後，將該半導體基底與該承載板分離。
2. 如申請專利範圍第1項所述之半導體結構的製造方法，其中該半導體基底更包括至少一電源/訊號墊，配置於該主動表面上，且在將該半導體基底與該承載板分離後，更包括對該電源/訊號墊進行打線製程。
3. 一種半導體結構的製造方法，包括：自一半導體基底之一第一表面至該半導體基底之一第二表面上之一接地墊形成一通孔；將該半導體基底之該第二表面黏著於一承載板上，接著於該半導體基底之該第一表面上及該通孔內形成一導電層，以與該接地墊形成一電性連接；以及在形成該導電層後，將該半導體基底與該承載板分離；其中在形成該導電層後，該導電層與該半導體基底之間沒有 一電絕緣層。
4. 如申請專利範圍第3項所述之製造方法，其中該半導體基底更包括至少一電源供應/訊號墊配置於該第二表面上，且其中在將該半導體基底與該承載板分離後，該方法更包括進行一打線製程，以電性連接該電源供應/訊號墊及一外部電路。
5. 如申請專利範圍第3項所述之製造方法，更包括在形成該通孔前，於該半導體基底之該第二表面上形成該接地墊。
6. 如申請專利範圍第3項所述之製造方法，其中將該半導體基底之該第二表面黏著於該承載板上的步驟包括在該半導體基底與該承載板之間完全塗佈一黏著層。
7. 如申請專利範圍第3項所述之製造方法，其中將該半導體基底之該第二表面黏著於該承載板上的步驟包括在該半導體基底與該承載板之間圖樣化一黏著層。
8. 如申請專利範圍第3項所述之製造方法，其中形成該導電層之步驟包括電性連接該導電層至該接地墊，且其中該接地墊具有均勻之一接地訊號。
9. 如申請專利範圍第3項所述之製造方法，其中形成該導電層之步驟包括僅以該導電層部分填充該通孔。
10. 如申請專利範圍第3項所述之製造方法，其中形成該導電層之步驟包括以該導電層完全填滿該通孔。
11. 如申請專利範圍第3項所述之製造方法，更包括將該接地墊連接至一外部接地元件。