CN102437109A - 半导体结构及其制作方法 - Google Patents
半导体结构及其制作方法 Download PDFInfo
- Publication number
- CN102437109A CN102437109A CN2011103913164A CN201110391316A CN102437109A CN 102437109 A CN102437109 A CN 102437109A CN 2011103913164 A CN2011103913164 A CN 2011103913164A CN 201110391316 A CN201110391316 A CN 201110391316A CN 102437109 A CN102437109 A CN 102437109A
- Authority
- CN
- China
- Prior art keywords
- conductive
- semiconductor
- back side
- semiconductor structure
- based end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 83
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 claims description 25
- 238000010422 painting Methods 0.000 claims description 8
- 239000002904 solvent Substances 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 6
- 239000000853 adhesive Substances 0.000 abstract 1
- 230000001070 adhesive effect Effects 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 7
- 238000002360 preparation method Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开一种半导体结构及其制作方法。该制作方法包括：提供半导体基底以及线路层。半导体基底具有彼此相对的正面与背面。线路层配置于半导体基底的正面上，且线路层具有至少一位于正面上的接垫。形成至少一个连接半导体基底的正面与背面的贯孔。贯孔暴露出部分接垫。形成导电胶以填满贯孔且覆盖半导体基底的背面，而构成至少一位于贯孔内的导电通孔以及位于背面上的导电层。导电通孔电性连接接垫与导电层。
Description
技术领域
本发明涉及一种半导体结构及其制作方法，且特别是涉及一种具有共接点结构的半导体结构及其制作方法。
背景技术
在集成电路的制作中，芯片(chip)是经由晶片(wafer)制作、形成集成电路以及切割晶片(wafer sawing)等步骤而完成。当晶片内部的集成电路完成之后，可将线路层配置于晶片的表面上，并透过形成多个连接晶片的表面与背面的贯孔的方式，来分别暴露出线路层的多个接垫。然而，由于这些接垫彼此分离，因此最终由晶片切割所形成的芯片无法直接经由这些贯孔所暴露出的这些接垫直接与外部电路电性连接。
发明内容
本发明提供一种半导体结构及其制作方法，其工艺步骤简单，可减少工艺时间及生产成本。
本发明提出一种半导体结构，其包括半导体基底、线路层、多个导电通孔以及导电层。半导体基底具有正面与背面以及至少一连接正面与背面的贯孔。线路层配置于半导体基底的正面上，且具有多个接垫，其中这些贯孔分别暴露出部分这些接垫。这些导电通孔分别配置于这些贯孔内。导电层配置于半导体基底的背面上，且覆盖背面，其中这些导电通孔分别电性连接这些接垫与导电层。
本发明还提出一种半导体结构的制作方法，其包括以下步骤。提供半导体基底以及线路层。半导体基底具有正面与背面，且线路层配置于半导体基底的正面上。线路层具有至少一位于正面上的接垫。形成至少一个连接半导体基底的正面与背面的贯孔，其中贯孔暴露出部分接垫。形成导电胶以填满贯孔且覆盖半导体基底的背面，而构成至少一分别位于贯孔内的导电通孔以及位于背面上的导电层，其中导电通孔电性连接接垫与导电层。
基于上述，本发明是透过网版印刷的方式来同时形成这些导电通孔及连接这些导电通孔的导电层，其中这些导电通孔分别连接线路层的这些接垫。因此，本发明的半导体结构可具有共接点结构(即导电层与这些导电通孔)的设计，而本发明的半导体结构的制作方法可具有工艺步骤简单及可减少工艺时间及生产成本的优势。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1G为本发明的实施例的一种半导体结构的制作方法的剖面示意图。
图2A至图2B为本发明的另一实施例的一种半导体结构的制作方法的局部步骤的剖面示意图。
附图标记说明
100：半导体结构
110：半导体基底
112：正面
114：背面
116：贯孔
120：线路层
122：接垫
130、130a、130b：导电胶
140：导电通孔
145：导电层
150：网板
160：刀具
C：共接点结构
具体实施方式
图1A至图1G为本发明的实施例的一种半导体结构的制作方法的剖面示意图。依照本实施例的半导体结构的制作方法，首先，请参考图1A，提供半导体基底110以及线路层120，其中半导体基底110具有彼此相对的正面112与背面114，且线路层120配置于半导体基底110的正面112上。
需说明的是，在本实施例中，线路层120是由现行的半导体集成电路工艺所制作，且线路层120可由至少一介电层、至少一线路层以及至少一电子元件，其中电子元件例如是有源元件(active device)、无源元件(passive device)或微机电系统元件(Microelectromechanical system device，MEMS device)，在此并不加以限制。
接着，请参考图1B，利用干式蚀刻方式或是激光切割方式形成至少一个连接半导体基底110的正面112与背面114的贯孔116(图1B中仅示意地绘示三个)，其中这些贯孔116分别暴露出线路层120的至少一个接垫122(图1B中仅示意地绘示三个)，且这些接垫122是位于半导体基底110的正面112上。
接着，进行网版印刷步骤，其中网版印刷步骤包括以下步骤。首先，请参考图1C，放置网版(stencil)150于半导体基底110的背面114上，其中网版150暴露出半导体基底110的部分背面114。接着，请参考图1D，使导电胶130填满这些贯孔116并覆盖未被网版150所覆盖的半导体基底110的背面114。之后，请参考图1E，移除网版150以暴露出半导体基底110的部分背面114，并对导电胶130进行真空烘烤步骤，以移除导电胶130内的溶剂，而形成至少一个分别位于这些贯孔116内的导电通孔140以及位于半导体基底110的背面114上的导电层145。
特别是，在本实施例中，这些导电通孔140分别连接这些贯孔116所暴露出的线路层120的这些接垫122，而导电层145连接这些导电通孔140。换言之，这些接垫122可透过这些导电通孔140而结构性且电性连接至导电层145。再者，导电层145的厚度与网版150(请参考图1C)的厚度实质上相同。也就是说，可依据所需的导电层145的厚度来选择网板150的厚度。
最后，请同时参考图1F与图1G，沿着半导体基底110被暴露出的部分背面114透过刀具160切割半导体基底110与线路层120，而形成至少一半导体结构100(图1E中仅示意地绘示一个)。于此，是以网版150(请参考图1C)的位置来定义出刀具160进行切割的位置，但并不以此为限。至此，已完成半导体结构100的制作。
值得一提的是，图1C、图1D及图1E所绘示的网版印刷步骤仅是作为举例说明之用。于其他实施例中，亦可采用涂布的方式来形成导电胶130a。详细来说，请参考图2A，可于图1B的步骤后，即形成这些连接半导体基底110的正面112与背面114的贯孔116之后，透过涂布的方式使导电胶130a填满这些贯孔116并覆盖该半导体基底110的背面112。接着，请参考图2B，对导电胶130a进行薄化程序，以减少导电胶130a的厚度，而形成具有较薄厚度的导电胶130b。最后，再对导电胶130b进行图1E的真空烘烤步骤，以移除导电胶130b内的溶剂，而形成这些分别位于这些贯孔116内的导电通孔140以及位于半导体基底110的背面114上的导电层145。上述图2A至图2B采用涂布步骤来形成导电胶130a此仍属于本发明可采用的技术方案，不脱离本发明所欲保护的范围。
在结构上，请再参考图1G，本实施例的半导体结构100包括半导体基底110、线路层120、这些导电通孔140以及导电层145。半导体基底110具有彼此相对的正面112与背面114以及这些连接正面112与背面114的贯孔116。线路层120配置于半导体基底110的正面112上，且具有这些接垫122，其中这些贯孔116分别暴露出线路层120的部分这些接垫122。这些导电通孔140分别配置于这些贯孔116内。导电层145配置于半导体基底110的背面114上，且覆盖背面114，其中这些导电通孔140分别连接线路层120的这些接垫122，而导电层145连接这些导电通孔140，且导电层145与这些导电通孔140皆是由导电胶130所构成。换言之，导电层145与这些导电通孔140实质上一体成形。此外，导电层145与这些导电通孔140构成共接点结构C。
由于本实施例是透过网版印刷的方式来同时形成这些导电通孔140及连接这些导电通孔140的导电层145，因此本实施例的半导体结构100的制作方法具有工艺步骤简单及可减少工艺时间及生产成本的优势。再者，由于线路层120的这些接垫122可透过这些导电通孔140而结构性且电性连接至导电层145。意即，这些接垫122分别经由这些导电通孔140连接至同一接点(即导电层145)。因此，所形成的半导体结构100可透过此共接点结构C(即导电层145与这些导电通孔140)的设计与外部电路(未绘示)电性连接，亦或，可将此导电层145视为接地层，可有效扩充半导体结构100的应用范围。
综上所述，本发明是透过网版印刷的方式来同时形成这些导电通孔及连接这些导电通孔的导电层，其中这些导电通孔分别连接线路层的这些接垫。因此，本发明的半导体结构可具有共接点结构(即导电层与这些导电通孔)的设计，而本发明的半导体结构的制作方法可具有工艺步骤简单及可减少工艺时间及生产成本的优势。
虽然本发明已以实施例披露如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定为准。
Claims (13)
1.一种半导体结构的制作方法，包括：
提供半导体基底以及线路层，该半导体基底具有正面与背面，且该线路层配置于该半导体基底的该正面上，其中该线路层具有至少一位于该正面上的接垫；
形成至少一个半导体基底的该正面与该背面的贯孔，其中该贯孔暴露出接垫；以及
形成导电胶以填满该贯孔且覆盖该半导体基底的该背面，而构成至少一位于该贯孔内的导电通孔以及位于该背面上的导电层，其中该导电通孔电性连接该接垫与该导电层。
2.如权利要求1所述的半导体结构的制作方法，其中形成该导电胶的方法包括网版印刷步骤。
3.如权利要求2所述的半导体结构的制作方法，其中该网版印刷步骤包括：
放置网版于该半导体基底的该背面上，其中该网版暴露出部分该背面；以及
以该导电胶填满该贯孔并覆盖未被该网版所覆盖的该背面。
4.如权利要求3所述的半导体结构的制作方法，还包括：
对该导电胶进行真空烘烤步骤，以移除该导电胶内的溶剂，而形成该导电通孔与该导电层。
5.如权利要求4所述的半导体结构的制作方法，还包括：
于进行该真空烘烤步骤之后，沿着该半导体基底被暴露出的部分该背面切割该半导体基底与该线路层，而形成至少一半导体结构。
6.如权利要求1所述的半导体结构的制作方法，其中形成该导电胶的方法包括涂布法。
7.如权利要求6所述的半导体结构的制作方法，还包括：
对该导电胶进行真空烘烤步骤，以移除该导电胶内的溶剂，而形成该导电通孔与该导电层。
8.如权利要求7所述的半导体结构的制作方法，还包括：
于进行该真空烘烤步骤之前，对该导电胶进行薄化程序，以减少该导电胶的厚度。
9.如权利要求1所述的半导体结构的制作方法，其中该至少一接垫包括多个接垫，而该至少一贯孔包括多个贯孔，至少一导电通孔包括多个导电通孔，且该多个导电通孔与该导电层构成共接点结构。
10.一种半导体结构，包括：
半导体基底，具有正面与背面以及至少一连接该正面与该背面的贯孔；
线路层，配置于该半导体基底的该正面上，且具有多个接垫，其中该多个贯孔分别暴露出部分该多个接垫；
多个导电通孔，分别配置于该多个贯孔内；以及
导电层，配置于该半导体基底的该背面上，且覆盖该背面，其中该多个导电通孔分别电性连接于该多个接垫和该导电层。
11.如权利要求10所述的半导体结构，其中该导电层与该多个导电通孔一体成形。
12.如权利要求10所述的半导体结构，其中该导电层与该多个导电通孔为同一导电胶所组成。
13.如权利要求10所述的半导体结构，其中该多个导电通孔与该导电层构成共接点结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011103913164A CN102437109A (zh) | 2011-11-30 | 2011-11-30 | 半导体结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011103913164A CN102437109A (zh) | 2011-11-30 | 2011-11-30 | 半导体结构及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102437109A true CN102437109A (zh) | 2012-05-02 |
Family
ID=45985098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011103913164A Pending CN102437109A (zh) | 2011-11-30 | 2011-11-30 | 半导体结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102437109A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2737548B2 (ja) * | 1992-06-24 | 1998-04-08 | 日本電気株式会社 | 多層プリント配線板の製造方法 |
| CN201383900Y (zh) * | 2009-02-18 | 2010-01-13 | 王定锋 | 盲孔型线路板 |
| CN102157462A (zh) * | 2010-01-21 | 2011-08-17 | 精材科技股份有限公司 | 晶片封装体及其制造方法 |
| TW201140750A (en) * | 2010-05-06 | 2011-11-16 | Mos Art Pack Corp | Semiconductor structure and manufacturing method thereof |
-
2011
- 2011-11-30 CN CN2011103913164A patent/CN102437109A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2737548B2 (ja) * | 1992-06-24 | 1998-04-08 | 日本電気株式会社 | 多層プリント配線板の製造方法 |
| CN201383900Y (zh) * | 2009-02-18 | 2010-01-13 | 王定锋 | 盲孔型线路板 |
| CN102157462A (zh) * | 2010-01-21 | 2011-08-17 | 精材科技股份有限公司 | 晶片封装体及其制造方法 |
| TW201140750A (en) * | 2010-05-06 | 2011-11-16 | Mos Art Pack Corp | Semiconductor structure and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12398066B2 (en) | Method for producing a display having a carrier substrate, a carrier substrate produced according to said method, and a cover glass intended for a flexible display | |
| US9711403B2 (en) | Method for forming chip package | |
| KR101585554B1 (ko) | 임베디드 트레이스 기판과 그의 범프 형성 방법 | |
| CN101853842A (zh) | 芯片封装体及其制作方法 | |
| KR101476947B1 (ko) | 상호연결층 스택에 라미네이트된 액정 폴리머 솔더 마스크를 갖는 전자 디바이스 제조 방법 및 관련된 디바이스 | |
| WO2016121491A1 (ja) | 電子回路モジュール | |
| CN101320702A (zh) | 半导体器件及其制造方法 | |
| WO2007106625A2 (en) | Perforated embedded plane package and method | |
| US10123413B2 (en) | Package substrate and manufacturing method thereof | |
| CN117747587A (zh) | 封装载板及其制作方法、半导体器件及半导体组件 | |
| CN103167748A (zh) | 电路板的制造方法 | |
| JP2005051144A (ja) | 半導体装置の製造方法 | |
| CN105023931A (zh) | 一种背照式影像芯片模组结构及其制作方法 | |
| KR101101496B1 (ko) | 배선기판 제조용 캐리어 및 이를 이용한 배선기판의 제조방법 | |
| CN102931156B (zh) | 半导体芯片的构造及制作方法 | |
| US20150155250A1 (en) | Semiconductor package and fabrication method thereof | |
| KR20080003802A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| CN102437109A (zh) | 半导体结构及其制作方法 | |
| KR101411734B1 (ko) | 관통 전극을 갖는 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스 | |
| CN113097194A (zh) | 射频模组及其制备方法 | |
| CN117594550A (zh) | 走线基板及走线基板的制作方法 | |
| US8969176B2 (en) | Laminated transferable interconnect for microelectronic package | |
| KR20120009702A (ko) | 필름 회로 기판의 제조 방법 및 칩 패키지의 제조 방법 | |
| CN104053082A (zh) | 集成麦克风的结构和方法 | |
| CN102254862B (zh) | 半导体装置的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120502 |