[go: up one dir, main page]

TWI530985B - 永久接合晶圓的方法 - Google Patents

永久接合晶圓的方法 Download PDF

Info

Publication number
TWI530985B
TWI530985B TW101112348A TW101112348A TWI530985B TW I530985 B TWI530985 B TW I530985B TW 101112348 A TW101112348 A TW 101112348A TW 101112348 A TW101112348 A TW 101112348A TW I530985 B TWI530985 B TW I530985B
Authority
TW
Taiwan
Prior art keywords
reservoir
layer
contact surface
reaction
substrate
Prior art date
Application number
TW101112348A
Other languages
English (en)
Other versions
TW201248682A (en
Inventor
馬克斯 威普林格
克特 亨格爾
湯瑪斯 普拉格
克里斯多夫 伏洛傑恩
Original Assignee
Ｅｖ集團Ｅ塔那有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｅｖ集團Ｅ塔那有限公司 filed Critical Ｅｖ集團Ｅ塔那有限公司
Publication of TW201248682A publication Critical patent/TW201248682A/zh
Application granted granted Critical
Publication of TWI530985B publication Critical patent/TWI530985B/zh

Links

Classifications

    • H10P10/128—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H10P90/1914—
    • H10P95/00—
    • H10W10/181—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Chemical Vapour Deposition (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

永久接合晶圓的方法
本發明係關於一種用於將第一基板之第一接觸表面接合至第二基板之第二接觸表面的方法，如技術方案1中所主張。
基板之永久或不可逆接合的目標為產生儘可能強且尤其儘可能不可逆之互連，因此要在基板之兩個接觸表面之間產生高接合力。在先前技術中，存在用於此目的之各種途徑及生產方法。
迄今所遵循之已知生產方法及途徑常常導致不能再生或僅可不良地再生且尤其幾乎不能應用於更改之條件的結果。詳言之，目前使用之生產方法常常使用高溫(尤其>400℃)以便確保可再生結果。
由於迄今對於高接合力為必要的在某種程度上遠高於300℃之高溫，導致各種技術問題，諸如，高能量消耗及基板上存在之結構之可能破壞。
其他需求存在於以下方面：
- 前段製程相容性。
此經定義為在生產電作用組件期間之製程的相容性。接合製程因此必須經設計以使得已存在於結構晶圓上之作用組件(諸如，電晶體)在處理期間既不會受不利影響，亦不會被損壞。相容性準則主要包括某些化學元素(主要在CMOS結構中)之純度及主要受熱應力影響之機械負載能 力。
- 低污染。
- 不施加力。
- 溫度儘可能低，尤其對於具有不同熱膨脹係數之材料。
接合力之減少導致較謹慎地處理結構晶圓且因此導致減少由直接機械負載導致之故障機率。
本發明之目標因此為設計一種用於以儘可能高之接合力同時在儘可能低之溫度下謹慎地生產永久接合的方法。
此目標藉由技術方案1之特徵達成。本發明之有利發展在附屬技術方案中給出。說明書、申請專利範圍及/或圖中給出之特徵中之至少兩者的所有組合亦落入本發明之架構內。在給定值範圍下，所指示極限內之值亦將被視為作為邊界值而揭示且將在任何組合中主張。
本發明之基本理念為設計至少在基板之一者上之用於保持第一離析劑的儲集器，在接觸或產生基板之間的暫時接合之後使該離析劑與兩個基板之一者中(尤其在反應層中)存在之第二離析劑反應，且因此在基板之間形成不可逆或永久接合。在第一及/或第二基板中之儲集器形成層中形成儲集器之前或之後，進行該或該等基板之大體上清潔(尤其藉由沖洗步驟)。此清潔應大體上確保在表面上不存在會導致未接合位點的顆粒。
如本發明中主張，在形成該或該等儲集器之後，為了縮 短離析劑之間的距離，將至少一反應層塗覆至儲集器中之至少一者或形成於該等儲集器上。反應層尤其由第二離析劑，較佳由可氧化材料，更佳由矽組成。
儲集器及儲集器中含有之離析劑產生在以專用方式產生暫時或可逆接合之後尤其藉由經由反應使接觸表面中之至少一者，較佳為與儲集器相對之接觸表面或兩個接觸表面變形來直接在接觸表面上誘發增加接合速度及加強永久接合的反應之技術可能性。
對於預接合步驟，為了在基板之間產生暫時或可逆接合，存在在基板之接觸表面之間產生弱相互作用的各種可能途徑。預接合強度至少為永久接合強度的1/2至1/3、尤其1/5、較佳1/15、又更佳1/25。作為基準值，提及具有約略100 mJ/m2之純非活化親水性矽及具有約略200 mJ/m2至300 mJ/m2之純電漿活化親水性矽的預接合強度。分子潤濕基板之間的預接合主要歸因於不同晶圓側之分子之間的凡得瓦爾相互作用而出現。因此，大體上具有永久偶極矩之分子適合用於實現晶圓之間的預接合。以下化學化合物被提及作為互連劑，其作為實例但不限於此
- 水
- 硫醇
- AP3000
- 矽烷及/或
- 矽烷醇。
如本發明中主張，基板為其材料能夠作為離析劑與另一 供應之離析劑反應以形成具有較高莫耳體積之產物的基板，作為該反應之結果，導致在基板上形成生長層。以下組合尤其有利，在箭頭之左側指定離析劑，且在箭頭之右側指定該/該等產物，而無與特定地指定的離析劑反應之供應之離析劑或副產物：
- Si → SiO2、Si3N4、SiNxOy
- Ge → GeO2、Ge3N4
- α-Sn → SnO2
- B → B2O3、BN
- Se → SeO2
- Te → TeO2、TeO3
- Mg → MgO、Mg3N2
- Al → Al2O3、AlN
- Ti → TiO2、TiN
- V → V2O5
- Mn → MnO、MnO2、Mn2O3、Mn2O7、Mn3O4
- Fe → FeO、Fe2O3、Fe3O4
- Co → CoO、Co3O4，
- Ni → NiO、Ni2O3
- Cu → CuO、Cu2O、Cu3N
- Zn → ZnO
- Cr → CrN、Cr23C6、Cr3C、Cr7C3、Cr3C2
- Mo → Mo3C2
- Ti → TiC
- Nb → Nb4C3
- Ta → Ta4C3
- Zr → ZrC
- Hf → HfC
- V → V4C3、VC
- W → W2C、WC
- Fe → Fe3C、Fe7C3、Fe2C
亦可將半導體之以下混合形式設想為基板：
- III-V：GaP、GaAs、InP、InSb、InAs、GaSb、GaN、AlN、InN、AlxGa1-xAs、InxGa1-xN
- IV-IV：SiC、SiGe，
- III-IV：InAlP，
- 非線性光學器件：LiNbO3、LiTaO3、KDP(KH2PO4)
- 太陽電池：CdS、CdSe、CdTe、CuInSe2、CuInGaSe2、CuInS2、CuInGaS2
- 導電氧化物：In2-xSnxO3-y
如本發明中主張，在晶圓中之至少一者上存在儲集器(或若干儲集器)，用於體積膨脹反應之特定量的所供應離析劑中之至少一者可儲存於儲集器中。離析劑可因此為(例如)O2、O3、H2O、N2、NH3、H2O2等。歸因於尤其由氧化物生長支配之膨脹，基於反應搭配物減少系統能量之傾向，接觸表面之間的可能間隙、孔隙及空腔被最小化，且因此接合力藉由使此等區中之基板之間的距離變窄而增加。在最佳可能狀況下，現有間隙、孔隙及空腔經完全閉 合，以使得整個接合區域增加且因此如本發明中主張的接合力相應地上升。用於生長層之生長的在第一離析劑與第二離析劑之間的反應由被製作得尤其比儲集器薄，較佳至少為儲集器之一半薄的反應層加速，該反應層至少主要由第二離析劑組成，係塗覆至儲集器或形成於儲集器上。如本發明中主張，進行所塗覆反應層之厚度的選擇，以使得基本上整個反應層在第一離析劑與第二離析劑之反應期間被消耗。根據反應層之大小，儲集器之形成及儲集器之填充亦受控制。另外塗覆之反應層的厚度尤其在1 nm與15 nm之間，較佳在2 nm與10 nm之間，又更佳在3 nm與5 nm之間。
如本發明中主張，若在塗覆額外反應層之後，儘可能同時地、尤其係在2小時內、較佳在30分鐘內、又更佳在10分鐘內、理想地在5分鐘內發生接觸，則尤其有利。此措施最小化可能之不想要之反應，諸如反應層之氧化。
如本發明中主張，可存在用於在接觸表面接觸之前尤其藉由第二基板之反應層的鈍化，較佳藉由曝露於N2、形成氣體或惰性氛圍或在真空下或藉由非晶形化而抑制反應層之此等反應的構件。就此而論，藉由含有形成氣體，尤其主要由形成氣體組成之電漿的處理已證明為尤其合適的。此處，形成氣體定義為含有至少2%、較佳4%、理想地10%或15%之氫氣的氣體。混合物之剩餘部分由諸如(例如)氮氣或氬氣之惰性氣體組成。具有惰性氛圍或真空氛圍之系統可較佳實施為其中基板自一製程腔室至下一製程 腔室之轉移藉由基板處置系統發生的系統，該基板處置系統可完全在受控可調整氛圍，尤其真空氛圍中執行基板之轉移。此等系統在業界為習知的且對於熟習此項技術者而言為已知的。
接觸表面習知地展示具有0.2 nm之二次粗糙度(Rq)之粗糙度。此對應於在1 nm之範圍中的表面之峰間值。此等經驗值係藉由原子力顯微鏡(AFM)判定。
如本發明中主張，該反應適合用於允許：針對具有1個水單層(ML)之具有200 mm至300 mm之直徑的圓形晶圓的習知晶圓表面，生長層生長0.1 nm至0.3 nm。
如本發明中主張，因此尤其規定流體(尤其為水)的至少2個ML、較佳至少5個ML、甚至更佳至少10個ML儲存於儲集器中。
藉由曝露於電漿而形成儲集器尤其較佳，此係因為電漿曝露另外導致作為綜效效應的接觸表面之平滑化及親水性。表面係主要藉由儲集器形成層之材料之黏性流藉由電漿活化而平滑化。親水性之增加尤其由於氫氧化矽化合物之增加，較佳由於存在於表面上之Si-O化合物(諸如，Si-O-Si)之破裂，尤其根據以下反應而發生：Si-O-Si+H2O 2SiOH
另一副效應(尤其作為上述效應之結果)在於預接合強度提高尤其2倍至3倍。
第一基板之第一接觸表面上之儲集器形成層(及視情況第二基板之第二接觸表面上之儲集器形成層)中的儲集器 係(例如)藉由第一基板之電漿活化而形成，第一基板已藉由熱氧化物塗佈。在真空腔室中執行電漿活化以便能夠調整電漿所需之條件。如本發明中主張，對於電漿放電，使用離子能量在自0 eV至2000 eV之範圍中的N2氣體、O2氣體或氬氣，作為其結果，產生經處理表面(在此狀況下為第一接觸表面)之儲集器經，其深度高達20 nm、較佳高達15 nm、更佳高達10 nm、最佳高達5 nm。如本發明中主張，可使用適合用於產生儲集器之任何粒子類型(原子及/或分子)。較佳地，使用產生具有所要性質的儲集器之彼等原子及/或分子。相關性質主要為孔隙大小、孔隙分佈及孔隙密度。或者，如本發明中主張，可使用氣體混合物，諸如空氣或由95%之Ar及5%之H2組成的形成氣體。取決於所使用之氣體，在儲集器中在電漿處理期間尤其存在以下離子：N+、N2+、O+、O2+、Ar+。第一離析劑可容納於該/該等儲集器之未佔用的自由空間中。儲集器形成層及因此儲集器可延伸至反應層中。
有利地，存在可與反應層反應且至少部分、較佳大部分由第一離析劑組成之不同類型的電漿物質。就第二離析劑為Si/Si而言，Ox電漿物質將為有利的。
基於以下考慮形成該/該等儲集器：孔隙大小小於10 nm、較佳小於5 nm、更佳小於1 nm、甚至更佳小於0.5 nm、最佳小於0.2 nm。
孔隙密度較佳與藉由衝擊作用產生孔隙之粒子的密度成正比例，最佳可甚至由於衝擊物質之分壓而變化，且取決 於處理時間及尤其所使用之電漿系統的參數。
孔隙分佈較佳在表面下方具有至少一最大孔隙密集度區，此係藉由疊加至較佳平台形區(見圖7)中之若干此等區之參數的變化達成。孔隙分佈隨著深度增加向零收斂。在轟擊期間在表面附近之區具有與表面附近之孔隙密度幾乎相同的孔隙密度。在電漿處理結束之後，作為應力鬆弛機制之結果，表面上之孔隙密度可減少。在厚度方向上之孔隙分佈相對於表面具有一陡峭側翼且相對於塊體具有較為平坦但持續降低之側翼(見圖7)。
對於孔隙大小、孔隙分佈及孔隙密度，類似考慮應用於未藉由電漿產生之所有方法。
可藉由受控地使用及組合製程參數來設計儲集器。圖7展示藉由電漿注入之氮原子的濃度隨至氧化矽層中之穿透深度而變的表示。有可能藉由變化該等實體參數產生兩個剖面。第一剖面11藉由氧化矽中較深處之加速得較快的原子產生，相反地剖面12在更改製程參數之後在較低密度下產生。兩個剖面之疊加產生總和曲線13，總和曲線13表證儲集器之特性。注入原子及/或分子物質之濃度之間的關係為明顯的。較高濃度指示具有較高缺陷結構，因此具有容納後續離析劑之較多空間的區。在電漿活化期間尤其以專用方式控制之製程參數的連續改變使得可能實現在深度上離子分佈增加之儲集器，該(分佈)為儘可能均一的。
作為藉由電漿產生之儲集器之替代的儲集器，可設想在基板之至少一者(至少第一基板)上使用TEOS(正矽酸四乙 酯)氧化物層。此氧化物一般而言比熱氧化物較鬆散，出於此理由，壓實係有利的，如本發明中所主張。壓實藉由熱處理發生，其目標為設定儲集器之規定孔隙度。
根據本發明之一實施例，填充儲集器可尤其有利地與藉由將儲集器作為塗層塗覆至第一基板而形成儲集器同時發生，該塗層已包含第一離析劑。
可將儲集器設想為具有在奈米範圍中之孔隙度的多孔層或具有通道之層，其中通道密度小於10 nm、更佳小於5 nm、甚至更佳小於2 nm、最佳小於1 nm、尤其最佳小於0.5 nm。
對於藉由第一離析劑或離析劑之第一群組填充儲集器之步驟，如本發明中主張，可設想以下實施例(亦為組合)：- 將儲集器曝露於環境氛圍，- 藉由尤其去離子水沖洗，- 藉由含有離析劑(尤其為H2O、H2O2、NH4OH)或由離析劑組成之流體沖洗，- 將儲集器曝露於任何氣體氛圍，尤其原子氣體、分子氣體、氣體混合物，- 將儲集器曝露於含有水蒸氣或過氧化氫蒸氣之氛圍及- 將已藉由離析劑填充之儲集器作為儲集器形成層沈積於第一基板上。
以下化合物可能作為離析劑：Ox +、O2、O3、N2、NH3、H2O、H2O2及/或NH4OH。
上述過氧化氫蒸氣之使用被視為除了使用水之外的較佳 版本。此外過氧化氫擁有具有較大的氧與氫之比的優點。此外，過氧化氫在某些溫度以上及/或經由使用在MHz範圍中之高頻場解離為氫及氧。
主要在使用具有不同熱膨脹係數之材料時，使用不導致任何值得注意的溫度增加或充其量導致局部/特定溫度增加的用於解離上述物質之方法為有利的。詳言之，存在至少促進，較佳導致解離之微波輻射。
(另外塗覆之)反應層藉由以下方法中之一或多者塗覆：
- PECVD
- LPCVD
- 氣相沈積
- 磊晶法
- MOCVD
根據本發明之一有利實施例，規定生長層之形成及不可逆接合之強化藉由第一離析劑至反應層中的擴散而發生。
根據本發明之另一有利實施例，規定不可逆接合之形成在通常小於300℃之溫度、有利地小於200℃之溫度、更佳小於150℃之溫度、甚至更佳小於100℃之溫度、最佳在室溫下，尤其在最多12天、更佳最多1天、甚至更佳最多1小時、最佳最多15分鐘期間發生。另一有利熱處理方法為藉由微波之介電加熱。
此處，若不可逆接合具有大於1.5 J/m2、尤其大於2 J/m2、較佳大於2.5 J/m2之接合強度則尤其有利。
可尤其有利地增加接合強度，此係因為在反應期間，如 本發明中主張，具有比第二離析劑之莫耳體積大的莫耳體積之產物形成於反應層中。以此方式，實現在第二基板上之生長，作為其結果，接觸表面之間的間隙可藉由化學反應閉合，如本發明中主張。結果，接觸表面之間的距離(因此平均距離)減少，且死空間經最小化。
就藉由電漿活化形成儲集器而言，尤其在活化頻率在10 kHz與600 kHz之間及/或功率密度在0.075瓦特/cm2與0.2瓦特/cm2之間及/或壓力在0.1毫巴與0.6毫巴之間的加壓之情況下，實現諸如接觸表面之平滑化以及接觸表面之親水性明顯增加之額外效應。
作為其替代，如本發明中主張，可藉由將以受控方式壓實至某一孔隙度的四乙氧基矽烷氧化物層用作儲集器形成層而形成儲集器。
根據本發明之另一有利實施例，規定儲集器形成層主要、尤其基本上完全由尤其非晶形二氧化矽(尤其為藉由熱氧化產生之非晶形二氧化矽)組成，且反應層由可氧化材料，尤其主要、較佳基本上完全由Si、Ge、InP、GaP或GaN(或上文替代性地提及之另一材料)組成。尤其有效地閉合現存間隙之尤其穩定的反應係藉由氧化實現。
除了在形成該/該等儲集器之後所塗覆的反應層之外，如本發明中主張，在每一儲集器下方可存在尤其主要由第二離析劑或第二群組組成之另一反應層。換言之，如本發明中主張，規定第一基板(1)具有一反應層及/或第二基板具有至少主要由第二離析劑或第二群組組成的鄰近儲集器 形成層之一反應層。
此處，如本發明中主張，若儲集器形成層及/或反應層充當生長層，則尤其有利。如本發明中主張，生長層經受由反應導致之生長。尤其在與反應層之界面上，且尤其在第一接觸表面與第二接觸表面之間的間隙之區中，藉由非晶形SiO2之重新形成及由此導致之生長層之變形(尤其凸出)，生長由轉變Si-SiO2產生。此導致兩個接觸表面之間的距離減少或死空間減少，作為其結果，兩個基板之間的接合強度增加。在200℃與400℃之間的溫度、較佳約略200℃與150℃之間的溫度、更佳150℃與100℃之間的溫度、最佳100℃與室溫之間的溫度尤其有利。生長層可劃分為若干生長區。生長層可同時為第二基板之儲集器形成層，在該儲集器形成層中形成加速反應之另一儲集器。
此處，若在形成不可逆接合之前生長層具有在0.1 nm與5 nm之間的平均厚度A，則尤其有利。生長層愈薄，經由生長層，尤其藉由第一離析劑通過生長層至反應層之擴散的在第一離析劑與第二離析劑之間的反應愈迅速及容易發生。離析劑通過生長層之擴散速率由生長層增加，該生長層已尤其薄化且因此至少在永久接合之形成的開始時或在反應之開始時極其薄。此導致在相同溫度下離析劑之輸送時間較少。
根據本發明之一實施例，有利地規定在真空中執行儲集器之形成。因此，可避免藉由不想要之材料或化合物污染儲集器。
在本發明之另一實施例中，有利地規定藉由以下所述之步驟中的一或多者發生儲集器之填充：- 將第一接觸表面曝露於大氣，以用於藉由空氣中含有之大氣濕度及/或氧氣填充儲集器，- 將第一接觸表面曝露於尤其主要(較佳幾乎完全)由尤其去離子之H2O及/或H2O2組成的流體，- 將第一接觸表面曝露於尤其具有在自0 eV至2000 eV之範圍中的離子能量之N2氣體及/或O2氣體及/或Ar氣體及/或尤其由95%之Ar及5%之H2組成的形成氣體，- 氣相沈積以用於藉由任何已指定離析劑填充儲集器。
若儲集器較佳以在0.1 nm與25 nm之間、更佳在0.1 nm與15 nm之間、甚至更佳在0.1 nm與10 nm之間、最佳在0.1 nm與5 nm之間的厚度R形成，則對製程序列尤其有效。此外，根據本發明之一實施例，若緊接在形成不可逆接合之前在儲集器與相對基板之反應層之間的平均距離B在0.1 nm與15 nm之間，尤其在0.5 nm與5 nm之間，較佳在0.5 nm與3 nm之間，則為有利的。距離B可受薄化影響。
如本發明中主張，形成一種用於執行方法之器件，該器件具有：一腔室，其用於形成儲集器；一腔室，其被尤其單獨地提供以用於填充儲集器；及一尤其單獨提供之腔室，其用於形成預接合，所有腔室經由真空系統直接連接至彼此。
在另一實施例中，儲集器之填充亦可直接經由大氣發生，因此在可對大氣開放之腔室中抑或簡單地在不具有護 封但可半自動及/或完全自動地處置晶圓之結構上發生。
自較佳例示性實施例之以下描述且使用圖式，本發明之其他優點、特徵及細節將變得顯而易見。
在圖中，相同或等效特徵以相同參考數字識別。
在圖1a中所展示及在第一基板1之第一接觸表面3與第二基板2之第二接觸表面4之間的預接合步驟期間或緊接在預接合步驟之後進行的化學反應之僅一萃取物經展示的情形中[原文如此]。表面以極性OH基封端且因此為親水性的。第一基板1及第二基板2由介於表面上存在之OH基與H2O分子之間且亦介於單獨H2O分子之間的氫橋之引力固持。至少第一基板1之親水性已藉由先前步驟中之電漿處理增加。
根據替代實施例，尤其與對第一基板1之電漿處理同時，另外使第二基板2或第二接觸表面4經受電漿處理尤其有利。
如本發明中所主張，已藉由電漿處理形成由熱二氧化矽組成之儲集器形成層6中的儲集器5以及在根據圖1b之替代實施例中在儲集器形成層6'中之第二相對儲集器5'。在儲集器形成層6、6'下方，含有第二離析劑或離析劑之第二群組的反應層7、7'直接鄰接。藉由離子能量在0 eV與2000 eV之間的範圍中之O2離子的電漿處理產生儲集器5的約略15 nm之平均厚度R，離子在儲集器形成層6中形成通道或孔隙。
同樣地，在圖1中所展示之步驟之前且在電漿處理之後 至少主要以作為第一離析劑之H2O填充儲集器5(及視情況儲集器5')。電漿製程中存在之減少的離子物質亦可位於儲集器中，尤其O2、N2、H2、Ar。
含有第二離析劑之極其薄之反應層17經塗覆至儲集器5。反應層17藉由以下方法中之一或多者塗覆：
- PECVD
- LPCVD
- 氣相沈積及
- 磊晶法
- MOCVD
因此，在本發明中，有利地可能將儲集器形成為較厚的、尤其非晶形氧化物層，此係因為視情況除了在儲集器形成層6、6'下方之外，亦存在反應層7、7'，反應層7、7'同樣含有第二離析劑，在此處描述之實例中特別為矽。
在圖1a及圖1b中所展示之階段中進行接觸之後，接觸表面3、4仍具有相對寬間隙，其尤其由在接觸表面3、4之間存在的水支配。因此，現有接合強度相對低且約略在100 mJ/cm2與300 mJ/cm2之間，尤其大於200 mJ/cm2。就此而論，先前電漿活化起決定性作用，尤其歸因於電漿活化之第一接觸表面3之增加的親水性及由電漿活化引起之平滑化效應。
圖1中所展示且稱作預接合之製程可較佳在環境溫度或最大50℃下進行。圖2a及圖2b展示親水性接合，Si-O-Si橋隨著藉由-OH封端表面來分裂水而出現。圖2a及圖2b中之 製程在室溫下持續約略300 h。在50℃下約略60 h。圖2b中之狀態在所指示溫度下發生而不產生儲集器5(或儲集器5、5')。
在接觸表面3、4之間，形成H2O分子，且H2O分子至少部分用於進一步在儲集器5中填充至仍存在自由空間之範圍。其他H2O分子經移除。在根據圖1之步驟中，存在約略3至5個個別OH基或H2O層，且自根據圖1之步驟至根據圖2a之步驟，1至3個H2O單層被移除或容納於儲集器5中。
在圖2a中所展示之步驟中，氫橋鍵現直接形成於矽氧烷基之間，作為其結果，較大接合力出現。此更強力地將接觸表面3、4牽引至彼此且減少接觸表面3、4之間的距離。因此，在接觸表面1、2之間僅存在1至2個個別OH基層。
在圖2b中所展示之步驟中，又隨著根據下文插入之反應分離H2O分子，呈矽烷醇基之形式的共價化合物現形成於接觸表面3、4之間，此導致強得多之接合力且要求較少空間，以使得接觸表面3、4之間的距離進一步減少直至基於接觸表面3、4直接與彼此相會而最終達到圖3中所展示的最小距離：Si-OH+HO-Si Si-O-Si+H2O
直到階段3，尤其歸因於儲集器5(及視情況額外儲集器5')之形成，不必不適當地增加溫度，實情為，允許其甚至在室溫下進行。以此方式，根據圖1至圖3之製程步驟的尤其謹慎進行為可能的。
在圖4中所展示之製程步驟中，溫度較佳增加至最高 500℃，更佳至最高300℃，甚至更佳至最高200℃，最佳至最高100℃，尤其最佳不超過室溫以便在第一接觸表面與第二接觸表面之間形成不可逆或永久接合。在無額外反應層17之情況下，僅又取決於表面粗糙度的接合強度將為可能的。與先前技術相比該等相對低之溫度為可能的唯一原因係儲集器5(及視情況另外儲集器5')包含用於圖5及圖6中所展示之反應的第一離析劑，且另外存在反應層17，其減少儲集器5、5'及/或接觸表面4、5與反應層17之間的距離或除了現存反應層7、7'之外產生反應表面：Si+2H2O → SiO2+2H2
藉由增加尤其在儲集器形成層6'與反應層7、17之間的界面上(及視情況另外在儲集器形成層6與反應層7'、17之間的界面上)之H2O分子的莫耳體積及擴散，歸因於最小化在於接觸表面3、4之間存在間隙9之區中發生之自由吉布斯焓增強型生長之目標，呈生長層8之形式的體積增加。藉由生長層8之體積的增加而閉合間隙9。更確切地：在上述輕微增加之溫度下，H2O分子作為第一離析劑自儲集器5(或儲集器5、5')擴散至反應層7、7'、17(其最接近，如本發明中所主張地提供)。此擴散可經由作為氧化物層形成的儲集器形成層6、6'與各別反應層7、7'、17之直接接觸或經由存在於氧化物層之間的間隙9或自間隙9而發生。該處，氧化矽(因此為相比於純矽具有較大莫耳體積之化學化合物)被形成為來自反應層7之上述反應的反應產物10。二氧化矽在反應層7與生長層8及/或儲集器形成 層6、6'之界面上生長，且因此在間隙9之方向上形成生長層8。此處，亦需要來自儲集器之H2O分子。
歸因於存在在奈米範圍中之間隙，存在生長層8凸出的可能性，結果，接觸表面3、4上之應力可減少。以此方式，接觸表面3、4之間的距離減少，結果，作用接觸表面及因此接合強度進一步增加。與部分未熔接之先前技術中的產物形成對比，以此方式出現的閉合所有孔隙且在整個晶圓上形成之熔接連接從根本上促成增加接合力。如本發明中主張，提供反應層17基本上完全由反應消耗，以使得儲集器形成層6、6'在結束時直接接觸。熔接至彼此之兩個非晶形氧化矽表面之間的接合類型為具有共價及離子部分之混合形式。
第一離析劑(H2O)與第二離析劑(Si)之上述反應在反應層7中尤其迅速或在儘可能低之溫度下發生，至第一接觸表面3與反應層7之間的平均距離B儘可能小之程度。
因此，各自由矽之反應層7、7'及作為儲集器5、5'之非晶形氧化物層組成的第一基板1之預處理及第二基板2之預處理係決定性的。如本發明中主張，出於兩個理由另外提供儘可能薄之反應層17。反應層17極其薄以使得其可經由反應層7、7'、17之一者上的新形成之反應產物10而朝著主要在奈米間隙9之區中的各別相對基板1、2之儲集器形成層6、6'凸出。此外，需要儘可能短之擴散路徑以便儘可能快且以儘可能低之溫度達成所要效應。第一基板1同樣由矽層及在其上作為儲集器形成層6而產生之氧化物層組 成，儲集器5至少部分或完全形成於儲集器形成層6中。
如本發明中主張，儲集器5(或儲集器5、5')至少以閉合奈米間隙9所必要之第一離析劑的量來填充，以使得生長層8之最佳生長可在儘可能短之時間內及/或在儘可能低之溫度下發生以閉合奈米間隙9。
1‧‧‧第一基板
2‧‧‧第二基板
3‧‧‧第一接觸表面
4‧‧‧第二接觸表面
5‧‧‧儲集器
5'‧‧‧儲集器
6‧‧‧儲集器形成層
6'‧‧‧儲集器形成層
7‧‧‧反應層
7'‧‧‧反應層
8‧‧‧生長層
9‧‧‧奈米間隙
10‧‧‧反應產物
11‧‧‧第一剖面
12‧‧‧第二剖面
13‧‧‧總和曲線
17‧‧‧反應層
A‧‧‧平均厚度
B‧‧‧平均厚度
R‧‧‧平均厚度
圖1a展示緊接在第一基板與第二基板接觸之後的如本發明中主張之方法之第一步驟，圖1b展示緊接在第一基板與第二基板接觸之後的如本發明中主張之方法之替代第一步驟，圖2a及圖2b展示如本發明中主張之方法之用於形成較高接合強度的其他步驟，圖3展示在根據圖1、圖2a及圖2b之步驟之後的如本發明中主張之方法的另一步驟，其中基板接觸表面相接觸，圖4展示如本發明中主張之用於在基板之間形成不可逆/永久接合的步驟，圖5展示在根據圖3及圖4之步驟期間在兩個接觸表面上進行的化學/物理製程之放大，圖6展示在根據圖3及圖4之步驟期間在兩個接觸表面之間的界面上進行之化學/物理製程之另一放大，及圖7展示如本發明中主張之儲集器之產生的圖。
1‧‧‧第一基板
2‧‧‧第二基板
3‧‧‧第一接觸表面
4‧‧‧第二接觸表面
5‧‧‧儲集器
6‧‧‧儲集器形成層
7‧‧‧反應層
8‧‧‧生長層
10‧‧‧反應產物
17‧‧‧反應層
R‧‧‧平均厚度

Claims (12)

  1. 一種將第一基板之第一接觸表面接合至第二基板之第二接觸表面的方法，其包括以下步驟：在該第一基板及/或該第二基板上之至少一個儲集器於至少一個儲集器形成層中形成，該儲集器至少主要包括非晶形材料，其中利用正矽酸四乙酯-氧化層形成至少一個儲集器作為儲集器形成層，在該至少一儲集器經形成之後，以第一離析劑或第一群組至少部分填充該/該等儲集器，將反應層形成或塗覆至該儲集器，該反應層含有第二離析劑或第二群組，在該至少一個儲集器經填充之後，使該第一接觸表面與該第二接觸表面接觸以形成預接合連接，及在該第一接觸表面與該第二接觸表面之間形成永久接合，該永久接合至少部分藉由該第一離析劑或該第一群組與該第二離析劑或該第二群組之反應強化。
  2. 如請求項1之方法，其中該永久接合之形成及/或強化係藉由該第一離析劑擴散至該反應層中而發生。
  3. 如請求項1或2之方法，其中該永久接合之形成係在室溫與200℃之間的溫度下，在12天之內發生。
  4. 如請求項1或2之方法，其中該永久接合具有大於1.5J/m2之接合強度。
  5. 如請求項1或2之方法，其中在該反應期間，於該反應層中形成具有比該第二離析劑之莫耳體積大之莫耳體積的 反應產物。
  6. 如請求項1或2之方法，其中該儲集器形成層包括第二非晶形材料，該非晶形材料係藉由熱氧化所產生，且該反應層包括可氧化材料。
  7. 如請求項1或2之方法，其中該第一基板具有一個反應層及/或該第二基板具有一個反應層，該等反應層包括該第二離析劑且鄰近該等儲集器形成層。
  8. 如請求項7之方法，其中在該形成永久接合之前，該儲集器形成層具有在1埃與10nm之間的平均厚度A。
  9. 如請求項1或2之方法，其中該儲集器形成層及/或該反應層係作為生長層。
  10. 如請求項1或2之方法，其中該儲集器係藉由以下之一或多個步驟填充：將該第一接觸表面及/或該第二接觸表面曝露於具有高氧及/或水含量之氛圍，將該第一接觸表面及/或該第二接觸表面曝露於尤其包括去離子H2O及/或H2O2的流體，將該第一接觸表面及/或該第二接觸表面曝露於具有在自0eV至200eV之範圍中的離子能量之N2氣體及/或O2氣體及/或Ar氣體及/或包括95% Ar及5% H2的形成氣體。
  11. 如請求項1或2之方法，其中緊接在形成該永久接合之前，在該儲集器與該反應層之間的平均距離係在0.1nm與15nm之間。
  12. 如請求項1或2之方法，其中該永久接合具有包含該預接合強度之至少兩倍之接合強度。
TW101112348A 2011-04-08 2012-04-06 永久接合晶圓的方法 TWI530985B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2011/055471 WO2012136268A1 (de) 2011-04-08 2011-04-08 Verfahren zum permanenten bonden von wafern

Publications (2)

Publication Number Publication Date
TW201248682A TW201248682A (en) 2012-12-01
TWI530985B true TWI530985B (zh) 2016-04-21

Family

ID=44625741

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101112348A TWI530985B (zh) 2011-04-08 2012-04-06 永久接合晶圓的方法

Country Status (8)

Country Link
US (1) US8975158B2 (zh)
EP (1) EP2695182B1 (zh)
JP (1) JP5980309B2 (zh)
KR (1) KR101680932B1 (zh)
CN (1) CN103460342B (zh)
SG (1) SG193903A1 (zh)
TW (1) TWI530985B (zh)
WO (1) WO2012136268A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108682623B (zh) 2011-01-25 2022-09-27 Ev 集团 E·索尔纳有限责任公司 用于永久接合晶片的方法
KR101794390B1 (ko) 2011-04-08 2017-12-01 에베 그룹 에. 탈너 게엠베하 웨이퍼 영구 접합 방법
US8735219B2 (en) 2012-08-30 2014-05-27 Ziptronix, Inc. Heterogeneous annealing method and device
CN105612602B (zh) 2013-09-25 2019-04-16 Ev 集团 E·索尔纳有限责任公司 用于结合基板的装置及方法
DE102014112430A1 (de) 2014-08-29 2016-03-03 Ev Group E. Thallner Gmbh Verfahren zur Herstellung eines leitenden Mehrfachsubstratstapels
EP3070735B1 (en) 2015-03-17 2020-11-18 IMEC vzw Protection of porous substrates during plasma etching
FR3036225B1 (fr) 2015-05-13 2018-05-25 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de collage d'une premiere structure et d'une seconde structure
EP3367425A1 (en) * 2017-02-28 2018-08-29 IMEC vzw A method for direct bonding of semiconductor substrates
CN118737998A (zh) 2017-03-02 2024-10-01 Ev 集团 E·索尔纳有限责任公司 用于键合芯片的方法和装置
US11664357B2 (en) 2018-07-03 2023-05-30 Adeia Semiconductor Bonding Technologies Inc. Techniques for joining dissimilar materials in microelectronics
CN109346495A (zh) * 2018-11-21 2019-02-15 德淮半导体有限公司 晶圆键合方法
FR3098985B1 (fr) * 2019-07-15 2022-04-08 Soitec Silicon On Insulator Procédé de collage hydrophile de substrats
WO2021188846A1 (en) 2020-03-19 2021-09-23 Invensas Bonding Technologies, Inc. Dimension compensation control for directly bonded structures
WO2024240350A1 (de) 2023-05-25 2024-11-28 Ev Group E. Thallner Gmbh Verfahren zum auftrennen eines gesamtsubstrats in ein erstes substrat und ein zweites substrat sowie vorrichtung für ein solches verfahren
WO2025082598A1 (de) 2023-10-18 2025-04-24 Ev Group E. Thallner Gmbh Verfahren zum transfer einer funktionalen einheit, gebersubstrat und eine anlage zum durchführen eines solchen verfahrens
WO2025153185A1 (de) 2024-01-19 2025-07-24 Ev Group E. Thallner Gmbh Vorrichtung und verfahren zur verhinderung von randdefekten mittels einer randbeschichtung
WO2025228530A1 (de) 2024-05-02 2025-11-06 Ev Group E. Thallner Gmbh Verfahren zum temporären verbinden eines produktsubstrats und eines trägersubstrats, trägersubstrat, produktsubstrat und schichtsystem sowie deren anordnung und eine vorrichtung zum durchführen eines solchen verfahrens

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
EP1295314A2 (en) 2000-06-26 2003-03-26 Applied Materials, Inc. Method and apparatus for wafer cleaning
US7261793B2 (en) 2004-08-13 2007-08-28 Hewlett-Packard Development Company, L.P. System and method for low temperature plasma-enhanced bonding
JP2006080314A (ja) * 2004-09-09 2006-03-23 Canon Inc 結合基板の製造方法
FR2884966B1 (fr) * 2005-04-22 2007-08-17 Soitec Silicon On Insulator Procede de collage de deux tranches realisees dans des materiaux choisis parmi les materiaux semiconducteurs
US7601271B2 (en) * 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion
JP5499428B2 (ja) * 2007-09-07 2014-05-21 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
US8101501B2 (en) 2007-10-10 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
CN101261932A (zh) * 2008-04-18 2008-09-10 华中科技大学 一种低温圆片键合方法
JP5552276B2 (ja) * 2008-08-01 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
FR2980916B1 (fr) * 2011-10-03 2014-03-28 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant

Also Published As

Publication number Publication date
US20140073112A1 (en) 2014-03-13
TW201248682A (en) 2012-12-01
CN103460342A (zh) 2013-12-18
US8975158B2 (en) 2015-03-10
SG193903A1 (en) 2013-11-29
WO2012136268A1 (de) 2012-10-11
KR20140014197A (ko) 2014-02-05
JP5980309B2 (ja) 2016-08-31
JP2014510418A (ja) 2014-04-24
CN103460342B (zh) 2016-12-07
KR101680932B1 (ko) 2016-11-29
EP2695182A1 (de) 2014-02-12
EP2695182B1 (de) 2016-03-30

Similar Documents

Publication Publication Date Title
TWI530985B (zh) 永久接合晶圓的方法
TWI543237B (zh) 永久接合晶圓的方法
TWI536431B (zh) 永久接合晶圓的方法
TWI594292B (zh) 永久接合晶圓的方法
TWI590341B (zh) 晶圓永久結合之方法及裝置
JP2014510418A5 (zh)
JP2014516470A5 (zh)
JP2020065090A (ja) ウエハの永久接合方法
JP7592118B2 (ja) ウエハの永久接合方法
JP7258992B2 (ja) ウエハの永久接合方法
JP6679666B2 (ja) ウエハの永久接合方法
JP6106239B2 (ja) ウェハを恒久的にボンディングするための方法
JP2016178340A (ja) ウエハの永久接合方法