TWI529851B - Manufacturing method of semiconductor device - Google Patents

Description

半導體裝置之製造方法

本發明涉及一種半導體裝置之製造技術，特別涉及一種在已安裝有半導體晶片之基板之主面上再層積其他基板之半導體裝置之有效技術。

近年來，對於已安裝半導體晶片之半導體裝置之多引腳化需求越來越強烈，為了滿足這種需求，半導體裝置採用BGA(Ball Grid Array：球閘陣列封裝)封裝方式較為有效。即在佈線基板之上表面安裝半導體晶片，同時在佈線基板之下表面配置作為外部端子之複數之錫球。

對於如前述之半導體裝置，例如，在日本公開特許公報特開2007-335581號公報(專利文獻1)中公開了上述結構。另外，在上述半導體裝置中所使用之佈線基板上，還需要在各電極表面形成鍍敷層，專利文獻1中，公開了配置電解鍍敷用之供電線，並經由該供電線在各電極形成鍍敷層之技術。

[先行技術文獻] [專利文獻]

專利文獻1：日本特開2007-335581號公報

在使用佈線基板之所謂BGA型半導體裝置中，為了實現半導體裝置之多引腳化(高功能化)及小型化，優選如專利文獻1所示之結構，即不僅將佈線基板之複數之電極(焊接引線、連接盤)配置在佈線基板之外緣部，還配置在中央部。

如果考慮到半導體裝置之可靠性，優選如專利文獻1所述，在佈線基板之各電極表面使用電解鍍敷法形成鍍敷層。其理由是，在與安裝在佈線基板上之半導體晶片之各電極(接合焊墊)、或者安裝在該佈線基板上之其他電子裝置(半導體裝置)進行電性連接時，可提高所使用之導電性材料(焊線、突起電極等)和佈線基板之電極之間之接合強度。

另外，如果單形成鍍敷層，也可採用無電解鍍敷法，但是由於在形成鍍敷層時，無電解鍍敷法比電解鍍敷法需要更長時間(鍍敷膜之層積時間)，所以優選採用電解鍍敷法。

另一方面，採用電解鍍敷法時，如專利文獻1所述，需要將向佈線基板之各電極墊供電之佈線(供電線)從各電極拉出到佈線基板之外緣部。

但是，隨著半導體裝置之多引腳化(高功能化)及小型化，對設在佈線基板中央部之各電極，很難再為上述佈線(供電線)單獨留出佈線空間。

因此，如專利文獻1所述，將與配置在佈線基板中央部側之複數之電極分別連接之佈線(供電線)放到某個區域(專利文獻1中為配置在佈線基板中央部側之複數之電極之內側)中共用(共通化)，就可減少從拉到佈線基板端部為止之佈線(供電線)數量，係一種有效之方法。

但是，本案發明人所研究之半導體裝置中，由於在佈線基板上形成之電極數量增加了，難於在佈線基板之中央部側(配置在佈線基板之中央部側之複數之電極之內側)使所有連接配置在佈線基板中央部側之複數之電極之每一個電極之佈線(供電線)進行共用(共通化)。這是由於佈線基板中央部之區域(配置在佈線基板中央部側之複數之電極之內側之區域)比佈線基板外緣部之區域(配置在佈線基板中央部側之複數之電極之外側之區域)狹窄(小)之緣故。

因此，本案發明人對於共用問題進行了如下探討。即在俯視時被配置在佈線基板中央部側之電極和配置在佈線基板外緣部側之電極之間，使連接配置在佈線基板中央部側之複數之電極之每一個電極之佈線(供電線)進行共用(共通化)。結果發現了如下問題。

由於形成在佈線基板上之複數之電極之每一個中無共通信號(包括電源電位及基準電位)通過，所以在佈線基板之各電極表面形成鍍敷層後，還需進行彼此間之電分離。

但是，因上述分離步驟將形成在佈線基板上表面之溝槽作為起點，所以在佈線基板上產生了裂痕。

如果在佈線基板上產生裂痕，裂痕將發展到形成於佈線基板上之佈線，從而可能造成佈線斷線等問題。所以，必須採取適當防裂痕對策。

另外，根據本案發明人進一步研究發現，根據專利文獻1之技術，在分離步驟中被除去之佈線(供電線)之共用部分被配置在半導體晶片之正下方(被半導體晶片覆蓋之部分)，藉由分離步驟形成之溝槽被因安裝半導體晶片所使用之晶片黏合材料(黏合劑)所堵塞，因而上述溝槽難於成為裂痕之起點。

針對上述問題，本發明之目的係為了提供可提高半導體裝置可靠性之技術。

本發明之另一目的在於，提供可實現半導體裝置多引腳化之技術。

另外，本發明之又一目的在於，提供可實現半導體裝置小型化之技術。

本發明之上述內容及上述內容以外之目的和新特徵在本說明書之描述及附圖說明中寫明。

下面簡要說明關於本專利申請書中所公開之發明中具有代表性之實施方式之概要。

根據具有代表性之實施方式，本案中半導體裝置之製造方法特徵在於：在佈線基板之準備步驟中，準備具有第1上表面側絕緣膜和第2上表面側絕緣膜之佈線基板，其中，上述第1上表面側絕緣膜具有對第1區域進行開口之開口部，以露出第1電極端子群及第2電極端子群且覆蓋複數之第1供電線和第2供電線之方式形成於上表面上，上述第2上表面側絕緣膜以堵塞上述開口部內部且露出上述第1電極端子群及上述第2電極端子群之方式形成於上述第1上表面側絕緣膜上。另外，上述第1電極端子群及上述第2電極端子群之表面形成有使用電解鍍敷法形成之鍍敷層，俯視時，上述第1區域沿著半導體晶片之邊設置，上述第1區域配置於上述半導體晶片之周圍，上述第2上表面側絕緣膜呈環狀形成於上述半導體晶片周圍。

下面簡要說明關於本專利申請書所公開之發明中根據具有代表性之實施方式所獲得之效果。

可提高半導體裝置之可靠性。

在以下之實施方式中，必要時除外，原則上對於同一或者同樣部分之內容，不進行重複說明。

在以下實施方式中，為了方便，在必要時將幾個部分或將實施方式分割進行說明，除了特別說明之外，這些要素都非彼此獨立且無關係的，而係與其他一部分或者全部變形例、詳細內容及補充說明等相互關聯的。

在以下實施方式中提及要素數等(包括個數、數值、量、範圍等)時，除了特別說明及原理上已經明確限定了特定數量等除外，上述特定數並非指固定數量，而係可大於等於上述特定數或可小於等於上述特定數。

而且，在以下實施方式中，除了特別說明及原理上已經明確了必要時除外，上述構成要素(包括要素步驟等)也並非必須之要素。

在實施形態等敍述上，對於材料及構成等方面，除了寫明瞭僅限於上述材料外，「由A構成」、「具有A」、「包括A」等表述還指主要構成要素除了A以外還有其他要素。如為關於成分之敍述時為「以A為主要成分，還包括X」之意。例如，提到「矽材料」時，並非限定於純矽材料，還包括如SiGe(鍺矽合金)及其他以矽為主要成分之多元合金及其它添加物等材料。另外，除了特別說明之外，鍍金、Cu層、鍍鎳等也非限定為純金、純銅、純鎳等材料，還可包括以金、銅、鎳等為主要成分之材料。

為了說明實施方式之所有圖中，原則上對具有同一功能之構件採用同一或類似之符號及參考符號，並省略掉重複之說明。

(實施方式)

圖1係本發明之實施方式中半導體裝置構造之一例之剖面圖。

下面首先說明本實施方式之半導體裝置。

上述半導體裝置係在已安裝了半導體晶片之佈線基板上，層積已安裝有半導體晶片之其他佈線基板而成，本文將以層積複數之半導體封裝而成之POP(Package On Package：封裝體疊層)型半導體裝置(以下簡稱POP)為例進行說明。

POP例如由安裝了存儲類半導體晶片之佈線基板(基材)和安裝了嵌入有控制該存儲類半導體晶片之控制電路組合而成之控制類半導體晶片之其他佈線基板(基材)構成。將上述複數之佈線基板進行層積，並經由導電性材料等將上部側之佈線基板和下部側之佈線基板進行電性連接，便可完成POP構造之半導體裝置。由此，將安裝在各佈線基板上之半導體晶片進行電性連接，便構成了系統。而且，POP例如還可經由設置在下部側之佈線基板下表面之外部端子安裝到已安裝有外部電子設備之母板(安裝基板)等上。

圖1所示本實施方式之半導體裝置即POP1為在安裝了控制類半導體晶片即控制晶片3之下部封裝2上，層積安裝了存儲類半導體晶片即記憶體晶片10之上部封裝9而成之2段式結構層積型半導體封裝。下部封裝2之佈線基板(下部基板)7和上部封裝9之佈線基板(上部基板)13之間經由上下部連接用之導電性材料進行電性連接。在下部基板7之下表面7b上設置有成為POP1之外部端子之複數之錫球5。另外，本實施方式中，上下部連接用之導電性材料例如為錫球8。

因此，在POP1中，下部側之控制晶片3藉由錫球8對上部側之記憶體晶片10進行控制，同時還藉由錫球5與外部電子設備進行電信號之發送和接收。

在POP1之下部封裝2中，控制晶片3藉由作為導電性材料之突起電極4與下部基板7電性連接(倒裝片接合)，另一方面，上部封裝9中，記憶體晶片10藉由作為導電性材料之焊線15與上部基板13電性連接(引線連接)。另外，本實施方式中突起電極4例如由焊錫(包括無鉛焊錫)構成。

接下來對POP1中之下部封裝2進行詳細說明。

圖2係圖1中半導體裝置之下部封裝構造之一例之平面圖，圖3係沿著圖2中A-A線剖開之構造之一例之剖面圖，圖4係圖2中下部封裝背面側構造之一例之背面圖。

首先說明下部封裝2之構造。如圖2及圖3所示，下部封裝2具有：形成有多層佈線層之佈線基板即下部基板7、以倒裝片接合之方式安裝於下部基板7之上表面7a上之控制晶片3、將下部基板7和控制晶片3進行電性連接之複數之突起電極4、填充於控制晶片3和下部基板7間之同時還被配置於控制晶片3外周部之底部填充材料6、及圖4所示設於下部基板7之下表面7b上之複數之錫球5等。

即，下部封裝2中，形成有突起電極4之控制晶片3經由突起電極4被倒裝在下部基板7之上表面7a上，倒裝片接合部由填充在控制晶片3和下部基板7之間之底部填充材料(封裝材料)6保護。即，控制晶片3以面朝下之方式安裝到下部基板7之上表面7a上。

另外，如圖2所示，下部封裝2之下部基板7之上表面7a之平面形狀為四角形，且在上表面7a之外緣部排列配置有2列複數之電極。這些電極為疊前連接盤(第1電極)7c，被配置在下部基板7之控制晶片3外側之區域上。如圖1所示，疊前連接盤7c為與錫球8連接之下部側之基板電極，上述錫球8將下部封裝2和上部封裝9進行電性連接。

另外，如圖2所示，對應下部基板7之上表面7a各邊之疊前連接盤7c之集合群即第1連接盤群(第1電極端子群)7d更靠內之區域，即俯視時，在上表面7a中央部(圖7所示之晶片安裝區域7k)中，如圖3所示，倒裝片接合用電極即複數之反轉接點(第2電極)7e對應控制晶片3之主面3a之焊墊3d之排列而設，並經由焊料突起即突起電極4與對應於控制晶片3之各焊墊3d之各反轉接點7e電性連接。

因此，控制晶片3以主面3a朝向下部基板7之上表面7a之方式即面朝下安裝方式被配置於上表面7a之中央部。

POP1中，如圖3所示，對應控制晶片3之焊墊列，反轉接點7e也被配置為內側列之反轉接點7f和外側列之反轉接點7h共2列。

另外，如圖2所示，在被下部基板7之上表面7a之底部填充材料6所塗布之區域外側，俯視時，絕緣膜(阻焊膜7t2)7s形成為環狀。如圖3所示，為使疊前連接盤7c及反轉接點7e露出，上述絕緣膜(阻焊膜7t2)7s以下述方式形成：即從形成於下部基板7之上表面7a上之絕緣膜(阻焊膜7t1)7s之上方(上部基板13側)凸出之方式形成。絕緣膜7s(阻焊膜7t2)作為底部填充材料6之防溢出錫堤，同時在除去圖7所示之供電線7zc時，還具有堵塞絕緣膜(阻焊膜7t1)7s之開口部7ac之功能。

因此，俯視時，呈環狀形成之絕緣膜(阻焊膜7t2)7s內側之區域成為配置底部填充材料6之區域。配置條件為底部填充材料6之外周端不可越過絕緣膜(阻焊膜7t2)7s，但可填充到絕緣膜(阻焊膜7t2)7s上。

如圖4所示，下部基板7之下表面7b上，作為POP1外部端子之複數之錫球5從下表面7b之端部(邊)起配置為3列。複數之錫球5如圖3所示分別連接於下表面7b之連接盤(球狀連接盤)7j，並呈格子狀配置在下表面7b中除了晶片下之中央部區域外之周圍所對應之區域上。本實施方式中，對在所有連接盤7j上形成錫球5進行了說明，但是複數之連接盤7j中之一部分可不形成錫球5，而可用作測試用之連接盤。

另外，圖3中雖未畫出下部基板7之反轉接點7e及疊前連接盤7c上之鍍敷層，但實際上，反轉接點7e及疊前連接盤7c各自表面上都形成有例如金(Au)等鍍敷層(鍍敷膜)。

接著說明下部基板7之構造和製造方法。

圖5係組裝圖2之下部封裝時所用佈線基板構造之一例之部分剖面圖，圖6係組裝圖2之下部封裝時所用佈線基板構造之一例之部分平面圖，圖7係圖6中佈線基板構造之一例之部分擴大平面圖，圖8係沿著圖7中A-A線剖開之構造之一例之剖面圖，圖9係沿著圖7中B-B線剖開之構造之一例之部分擴大剖面圖。圖10係除去圖6中佈線基板之供電線後之構造之一例之部分平面圖，圖11係圖10中佈線基板構造之一例之部分擴大平面圖，圖12係沿著圖11中A-A線剖開之構造之一例之剖面圖，圖13係在組裝圖2中之下部封裝時所用佈線基板上形成第1上表面側絕緣膜後構造之一例之部分剖面圖，圖14係在組裝圖2中之下部封裝時所用佈線基板上形成第2上表面側絕緣膜時之構造之一例之部分平面圖。圖15係圖14中佈線基板構造之一例之部分擴大平面圖，圖16係沿著圖15中A-A線剖開之構造之一例之剖面圖，圖17係圖16之C部之構造之一例之擴大剖面圖，圖18係在組裝圖2中下部封裝時所用佈線基板上形成第2上表面側絕緣膜後之構造之一例之部分剖面圖。

首先說明下部基板7之概略構造。如圖3所示，下部基板7為在基材即內層板材7v之表面7w及背面7x分別層積有多層絕緣膜7s和複數之佈線層之多層佈線基板，本實施方式中以具有4層佈線層(表面佈線層、背面佈線層及2層之內層佈線)之多層佈線基板為例進行說明。

另外，將各佈線層彼此進行電絕緣之絕緣膜7s例如由內層板材7v和絕緣膜7s構成，其中，上述內層板材7v即由將玻璃纖維浸在樹脂中之預浸材構成之基材；上述絕緣膜7s形成於內層板材7v上且由不含有玻璃纖維之絕緣性樹脂構成。此時，絕緣膜7s中以露出疊前連接盤7c、反轉接點7e及球狀連接盤7j之方式形成之絕緣膜相當於阻焊膜(上表面側絕緣膜、下表面絕緣膜)7t1、7t2和7u。另外，4層佈線層之各層佈線例如由以銅(Cu)為主體之導電膜構成。

也就是說，內層板材7v為樹脂材料中含有玻璃纖維之絕緣膜(預浸材)，與此相反，覆蓋複數之佈線層中最上層(第1層)之佈線層(上表面側佈線層)之絕緣膜(阻焊膜(上表面側絕緣膜)7t1、7t2)7s、及比起複數之佈線層中最上層(第1層)佈線層和比上述最上層佈線層更靠近基材側配置之佈線層(本實施方式中為第2層)之間之絕緣膜(上表面側絕緣膜)7s不含有玻璃纖維，為僅由樹脂材料構成之絕緣膜(樹脂材料)。另外，覆蓋複數之佈線層中最下層(第4層)佈線層之絕緣膜(阻焊膜(下表面側絕緣膜)7u)7s、及比起複數之佈線層中最下層(第4層)佈線層(下表面側佈線層)和比上述最下層佈線層更靠近內層板材7v側配置之佈線層(本實施方式中為第3層)之間之絕緣膜(下表面側絕緣膜)7s也不含有玻璃纖維，為僅由樹脂材料構成之絕緣膜(樹脂材料)。

如圖6所示，下部基板7係一種電解鍍敷用基板，其利用供電線7z並使用電解鍍敷法在反轉接點7e及疊前連接盤7c上形成金(Au)等鍍敷層(鍍敷膜)。其中，反轉接點7e及疊前連接盤7c分別由最上層(第1層)佈線層之一部分構成，連接盤7j由最下層(第4層)佈線層之一部分構成。

下面說明下部基板7之製造方法。

首先，在內層板材(基材)7v之表面及背面形成相當於第2層及第3層佈線層(上表面側佈線層、下表面側佈線層)7m、7q後，再以覆蓋上述佈線層7m、7q之方式形成絕緣膜(上表面側絕緣膜、下表面側絕緣膜)7s。接著，在上述絕緣膜7s上形成導通孔7p後，如圖5所示，在上述絕緣膜(上表面側絕緣膜、下表面側絕緣膜)7s上形成相當於第1層和第4層佈線層之佈線層(上表面側佈線層、下表面側佈線層)7n、7r，其中，上述佈線層7n、7r經由上述導通孔7p(形成于導通孔7p內部之佈線)分別與相當於第2層及第3層佈線層之佈線層7m、7q電性連接。此時，相當於第2層佈線層之佈線層7m與相當於第3層佈線層之佈線層7q經由通孔7y(形成于通孔7y內部之佈線)電性連接。

接著在佈線層7n、7r上形成絕緣膜(阻焊膜7t1、阻焊膜7u)7s。本實施方式中，之阻焊膜7t1、7u由不含有玻璃纖維之絕緣性樹脂(如玻璃環氧樹脂)構成。如以膜狀形成且厚度為10 μm。

之後，藉由對絕緣膜(阻焊膜7t1、7u)7s進行曝光及成像處理，以形成(準備)圖6所示之使反轉接點7e及疊前連接盤7c按所需要形狀露出之MAP(Mold Array Package)基板14。

本實施方式中，以MAP基板14為例對下部基板7之製造方法進行說明。如圖6所示，MAP基板14為如圖7及圖8所示之設有複數之器件區域14a之複數之可斷拼板，本實施方式中，俯視時配置在行列上之形狀(圖中未示出)。也就是說，本實施方式所使用之MAP基板14具有複數之器件區域14a。而且，形成於複數之器件區域14a之間之切割區14b中設有電解鍍敷用之供電線7z，形成於各器件區域14a內之供電線(第1供電線7za、第2供電線7zb、第3供電線7zc、第4供電線7zd、第5供電線7ze)7z與上述切割區14b之供電線7z連接(電性連接)。

另外，本實施方式中，圖中僅示出了用於進行說明之2個器件區域14a，而省略了其他器件區域14a。如上上述，本實施方式中所使用之MAP基板14中複數之器件區域14a俯視時呈行列狀配置，但並不僅限於此，還可只配置在1行上(或者1列上)。

圖6中對於供電線7z只示出了其共用部分，而不示出共用部分以外之部分，但實際上，在MAP基板14上形成有複數之連接反轉接點7e及疊前連接盤7c之各種供電線(7za、7zb、7zc、7zd、7ze)7z。另外，圖6中省略了供電線7z以外之佈線，實際上，在MAP基板14之各器件區域14a內還設有將各疊前連接盤7c及各反轉接點7e進行電性連接(連接)之複數之佈線。

本文藉由圖7~圖9對下部基板7之詳細結構進行說明。

首先，如圖7所示，下部基板7之上表面7a之平面結構為：具有平面形狀為四角形之上表面7a、如圖8所示設於上表面7a上之晶片安裝區域7k、形成在上表面7a上且沿著上表面7a之端部(邊)7aa設置之第1連接盤群(第1電極端子群)7d、形成在上表面7a上且俯視時形成在比第1連接盤群7d更靠近內側之第2連接盤群(第2電極端子群)7g、7i。另外，第2連接盤群7g、7i具有：俯視時，配置在上表面7a中央部側之內側列之第2連接盤群7g、及俯視時，配置在上述內側列之第2連接盤群7g和第1連接盤群7d之間之外側列之第2連接盤群7i。而且，還具有：分別連接於各個第1連接盤群(複數之疊前連接盤7c)7d且從上述複數之疊前連接盤7c之每一個朝向上表面7a之端部7aa延伸之複數之供電線7za；分別連接於外側列第2連接盤群(複數之反轉接點7e)7i且從外側列之第2連接盤群(複數之反轉接點7e)7i之每一個朝向第1區域7ab延伸之複數之供電線7zb，其中，俯視時，上述第1區域7ab位於第1連接盤群7d和第2連接盤群7i之間；分別連接於內側列之第2連接盤群7g且從內側列之第2連接盤群7g之每一個朝向第2區域延伸之複數之供電線7zd，其中，俯視時，上述第2區域位於上表面7a之中央部側。還具有：分別與複數之供電線7zb連接之供電線(共用部分)7zc、分別與複數之供電線7zd連接之供電線(共用部分)7ze、將第1區域7ab進行開口之開口部(溝槽、凹部)7ac、將第2區域進行開口之開口部(溝槽、凹部)7ae，及，以露出第1連接盤群7d、第2連接盤群7g、7i及供電線(共用部分)7zc、7ze之方式、同時，以覆蓋複數之供電線7za及供電線7zb之方式形成於上表面7a上之阻焊膜(上表面側絕緣膜)7t1。

另外，位於下部基板7之上表面7a相反側之如圖8所示之下表面7b側之構造為具備：形成於下表面7b上且分別與第1連接盤群7d及第2連接盤群7g、7i電性連接之第3電極端子群即第3連接盤群7ad之複數之連接盤7j；以露出第3連接盤群7ad之複數之連接盤7j之方式形成於下表面7b之絕緣膜(阻焊膜(下表面側絕緣膜)7u)7s。

如圖7所示，從上表面7a之平面上看，上表面7a之第1區域7ab沿著中央部之四角形之晶片安裝區域7k之邊或沿著上表面7a之端部7aa而設，且配置在晶片安裝區域7k之周圍或封裝區域之周圍。

如上上述，本實施方式中之下部基板7中，橫跨上表面7a外緣部上之複數列(本實施方式中為2列)設置有複數之疊前連接盤7c，另一方面，在中央部之晶片安裝區域7k上，對應於控制晶片3之焊墊3d之配置列設有複數之反轉接點7e。本實施方式之POP1中，為對應多引腳化而將控制晶片3之焊墊3d之配置列如後述之圖19所示，呈交錯狀地配置(沿著半導體晶片之邊，交互配置外側之焊墊3d和內側之焊墊3d)，因此，與此對應之複數之反轉接點7e之配置列也係沿著控制晶片3之外周部(沿著下部基板7之邊(端部7aa))由內側列和外側列呈交錯狀交互配置。

此時，因多引腳化而使反轉接點7e中相鄰電極間之間距變窄(大致相當於佈線寬度)，所以很難將與配置在外側列之反轉接點7h連接之供電線7z(供電線7zb)穿過配置於內側列之反轉接點7f之間。

因此，俯視時，位於配置在中央部側之反轉接點7e之第2連接盤群7g、7i和配置在外緣部側之疊前連接盤7c之第1連接盤群7d之間之區域即第1區域7ab上，設有連接外側列之反轉接點7h之供電線7z之共用部分即供電線7zc，而與外側列之反轉接點7h連接之供電線7zb和與內側列之反轉接點7f連接之供電線7zd這兩者與第1區域7ab中之供電線7z之共用部分即供電線7zc連接(供電線7zd經由供電線7ze與供電線7zc連接)。而且，供電線7zc穿過疊前連接盤7c間並被拉出到端部7aa之方向，最後與切割區14b之供電線7z連接。

本實施方式中之下部基板7中，藉由在上表面7a中第1連接盤群7d和第2連接盤群7g、7i之間之第1區域7ab上設置供電線7z之共用部分即供電線7zc，就可將配置在第2連接盤群7g、7i之2列上之複數之反轉接點7e中，配置在外側之反轉接點7h之供電線7zb從第2連接盤群7i迂回拉出到外側且與第1區域7ab之供電線7zc連接。

由此，可將第2連接盤群7g、7i之內側列之反轉接點7f和外側列之反轉接點7h分別將內側之供電線7z拉出到內側，將外側之供電線7z拉出到外側，由此可分別從內側和外側拉出供電線7z。

其結果，即使2列之複數之反轉接點7e之間之間距狹小也可將各電極之供電線7z進行迂回佈線，以此可對應多引腳化。由此，可實現POP1之多引腳化(高功能化)。

另外，可將配置在第2連接盤群7g、7i之2列上之複數之反轉接點7e分為內側和外側並拉出供電線7z。換言之就是，由於無需將連接於內側列之第2連接盤群7g之佈線迂回到外側列之第2連接盤群7i中相鄰之第2連接盤(反轉接點)之間，所以可縮小相鄰之第2連接盤(反轉接點)之間之間距，因此可對應間距之狹小化。由此，還可將第2連接盤群7g、7i配置到內側，從而實現POP1之小型化。

另外，第2連接盤群7g、7i之複數之反轉接點7e以內側列和外側列共2列進行配置，且從內側列和外側列將供電線7z之拉出方向分為內側(供電線7zd)和外側(供電線7zb)，因此更易於進行迂回佈線。尤其是由於提高了晶片安裝區域7k(中央部)中之佈線迂回之自由度，所以可對應為實現間距狹窄化而將焊墊進行交錯狀地配置之半導體晶片(控制晶片3)而配置反轉接點7e。

另外，圖7所示之E部和G部上繪出了與導通孔7p連接之疊前連接盤7cb及反轉接點7ea。本實施方式中所使用之佈線基板7中，幾乎對於所有複數之疊前連接盤7c及複數之反轉接點7ea都分別設有相應之導通孔7p，圖7中，僅對複數之導通孔7p中之一部分(對應E部和G部中之疊前連接盤7c及反轉接點7e之導通孔7p)進行說明，而省略了其他導通孔7p之說明。

與上述導通孔7p(形成于導通孔7p內之佈線)連接之疊前連接盤7cb及反轉接點7ea，例如，如圖8所示，經由佈線層7m、7n、7q、7r及下表面7b側之導通孔7p(形成于導通孔7p內之佈線)與下表面7b之連接盤7j電性連接。

另外，即使有時無法在表層中將內側列之反轉接點7f和外側列之反轉接點7h進行連接，但也可如圖8所示，經由導通孔7p(形成于導通孔7p內之配線)及下層(本實施方式中為第2層)之佈線層7m將內側列之反轉接點7f和外側列之反轉接點7h進行連接。

另外，形成於1個器件區域14a中之複數之供電線7zc有時還包括比其他第1區域7ab之供電線7zc短之供電線7zc(請參照圖7之C部)。在上述區域中，藉由在D部之第1區域7ab之剩餘空間中配置佈線，外側列之反轉接點7eb(7h)就可經由佈線部7af與圖7中格子狀之疊前連接盤7ca(7c)直接連接，而且，經由佈線部7af與切割區14b之供電線7z連接。即，第2連接盤群7g、7i中幾個不與供電線7zb電性連接，而是包括經由形成於佈線層7n上之佈線(佈線部7af)與第1連接盤群7d之複數之疊前連接盤7c之幾個(疊前連接盤7ca)電性連接之反轉接點7eb。

即，不連續配置供電線7zc時，就可確保在第1區域7ab上具有穿過佈線部7af等佈線之剩餘空間，藉由利用上述剩餘空間，可提高迂回佈線之效率。例如，如圖9所示，可藉由佈線部7af將反轉接點7eb和疊前連接盤7ca直接連接，而且還可藉由佈線部7af將疊前連接盤7ca和切割區14b之供電線7z進行連接。為上述構造時，可藉由疊前連接盤7ca將反轉接點7eb直接與直接上部封裝9之記憶體晶片10電性連接，由此可有效進行上部封裝9之記憶體晶片10之控制信號用之佈線。

另外，圖7之F部所示之加了剖面線之疊前連接盤7cc為配置在與切割區14b之供電線7z連接之供電線附近之疊前連接盤7c，如前上述，配置在供電線附近之疊前連接盤7cc也可與將供電線7z進行分割並與分割後之供電線7z直接連接。

下面說明下部基板7之厚度方向之構造。

如圖8所示，下部基板7內部包括具有表面7w及背面7x之內層板材(基材)7v。內層板材7v之表面7w側具有：形成於內層板材7v之表面7w上之佈線層(上表面側佈線層)7m、形成於佈線層7m上之絕緣膜7s、形成於佈線層7m上且經由導通孔7p(形成于導通孔7p內之佈線)與上述佈線層7m電性連接之佈線層(上表面側佈線層)7n、形成於佈線層7n上之上表面側絕緣膜即絕緣膜(阻焊膜7t1)7s。

另一方面，內層板材7v之背面7x側具有：形成於背面7x且與佈線層7m電性連接之佈線層(下表面側佈線層)7q、形成於佈線層7q下方之絕緣膜(阻焊膜7u)7s、形成於絕緣膜(阻焊膜7u)7s下方且經由導通孔7p(形成于導通孔7p內之佈線)與佈線層7q電性連接之佈線層(下表面側佈線層)7r、形成於佈線層7r下方之絕緣膜(阻焊膜7u)7s。

本實施方式中，內層板材7v由含有玻璃纖維之絕緣性之第1樹脂材料即預浸材構成，另一方面，絕緣膜(阻焊膜7t1及阻焊膜7u)7s由不含上述玻璃纖維之絕緣性之第2樹脂材料構成。上述第2樹脂材料例如為玻璃環氧樹脂。因此，上述第2樹脂材料之強度比上述第1樹脂材料之強度小。由於絕緣膜(阻焊膜7t1及阻焊膜7u)7s僅由樹脂構成，所以可對應狹小間距之佈線形成(加工)絕緣膜。另外，本實施方式雖然說明了絕緣膜7s由不含玻璃纖維之絕緣性樹脂構成，但並不僅限於此，如果非狹間距產品而且不要求很高加工精度時，如內層板材7v也可由含有玻璃纖維之絕緣性樹脂構成。由此，可提高佈線基板7之強度(剛性)。

如圖6所示，對於上述構造中之MAP基板14，藉由供電線7z實施電解鍍敷。此時，從圖8所示之第1上表面側絕緣膜即絕緣膜(阻焊膜7t1)7s露出之第1連接盤群7d及第2連接盤群7g、7i之表面上，利用電解鍍敷法形成鍍敷層(鍍敷膜)11(請參照圖13)。

此時，首先在阻焊膜7s上塗布將成為電解鍍敷掩膜之抗蝕膜，形成抗蝕膜後再藉由曝光及成像處理等除去多餘之抗蝕膜。

之後，以上述抗蝕膜作為掩膜，使用電解鍍敷法在第2連接盤群7g、7i之反轉接點7e、第1連接盤群7d之疊前連接盤7c之表面上形成金等之鍍敷層11，形成鍍敷層後，再除去用作掩膜之上述抗蝕膜。

之後，進行回蝕以使供電線7z分離。上述回蝕為一種藉由蝕刻法除去佈線之技術，本實施方式中，使用蝕刻法除去供電線7z(佈線)之共用部分(供電線7z之一部分、及第3供電線7zc及第5供電線7ze)。

此時，首先在絕緣膜7s上塗布將成為回蝕時之掩膜之抗蝕膜，形成抗蝕膜後再藉由曝光及成像處理等除去多餘抗蝕膜。

之後，利用蝕刻法分別除去用作掩膜之上述抗蝕膜：從圖7所示之切割區14b之開口部7ag露出之供電線7z、從第1區域7ab之開口部7ac露出之供電線7zc及從中央部之開口部7ae露出之供電線7ze，並在除去各供電線後，再除去用作掩膜之上述抗蝕膜。

本實施方式中，圖10~圖13係除去上述各供電線後之MAP基板14之構造圖，在切割區14b之開口部7ag、第1區域7ab之開口部7ac及中央部開口部7ae中，如圖12所示，為上層之絕緣膜7s從覆蓋第1層之佈線層7n之絕緣膜(阻焊膜7t1)7s露出之狀態。

另外，在本實施方式之除去上述各供電線之步驟中，如圖10所示，不除去MAP基板14中切割區14b之角部，即與供電線7z交叉形成之交叉點部14c。

但是，作為變形例，在除去上述各供電線時，如果同時除去交叉點部14c，就可減少切割區14b中之金屬量，所以可以降低在切割步驟中將封裝體進行劃片時劃片刀16之磨耗量，從而提高劃片刀16之壽命。

本實施方式中對使用蝕刻法除去共用部分(供電線等之佈線)之情況進行了說明，但除去共用部分之方法並不僅限於蝕刻法，還可藉由鐳射法等除去供電線等之共用部分，還有使用槽刨機(劃片刀16)或使用噴水器除去供電線等共用部分之方法。

回蝕結束後形成絕緣膜(阻焊膜7t2)7s。本實施方式中係指以堵塞圖7所示之第1區域7ab之開口部7ac內部且露出第1連接盤群7d及第2連接盤群7g、7i之方式，如圖14至圖16所示，在絕緣膜(阻焊膜7t1)7s上形成絕緣膜(阻焊膜7t2)7s。

另外，上述絕緣膜(阻焊膜7t2)7s也與覆蓋最表層(第1層)之佈線層7n之絕緣膜(阻焊膜7t1)7s一樣，由不含玻璃纖維之絕緣性樹脂構成，上述樹脂例如為玻璃環氧樹脂。另外，絕緣膜(阻焊膜7t2)7s優選有具有流動性(膏狀)之樹脂滴下而形成，但也可使用薄膜狀之絕緣膜形成阻焊膜7t2。

由於上述絕緣膜(阻焊膜7t2)7s由僅由樹脂形成之絕緣材料形成，所以可形成(加工)對應狹小間距之佈線。

在形成阻焊膜(上表面側絕緣膜)7t2時，首先在阻焊膜7t1上塗布阻焊膜(上表面側絕緣膜)7t2，然後再藉由對阻焊膜7t2進行曝光及成像等以形成所需之形狀。

本實施方式中，如圖14及圖15所示，阻焊膜7t2形成於圖16所示之晶片安裝區域7k之周圍，即在第2連接盤群7g、7i外側之周圍呈環狀形成。藉由使阻焊膜7t2呈環狀形成，可防止在將半導體晶片安裝到佈線基板7上時所使用之底部填充材料(封裝材料)6即使從晶片安裝區域7k流出，也不會流到疊前連接盤7c上。因此，俯視時，阻焊膜7t2不呈環狀，即，即使阻焊膜7t2被分割為複數之，雖然形成有上述阻焊膜7t2之位置具有防止晶片黏合材料溢出之效果，但晶片黏合材料有可能從沒形成有阻焊膜7t2之部分流出，所以優選圖14及圖15所示，阻焊膜7t2一體地形成之方式。

另外，如果僅考慮上述佈線基板7之防裂痕對策，阻焊膜7t2也可無需一體形成。即，只需堵住為了除去供電線(共用部分)而在阻焊膜7t1上形成之開口部7ac，則無需使阻焊膜7t2相互連接，其中，上述阻焊膜7t2堵塞沿著半導體晶片之各邊形成之開口部7ac。但是，伴隨著半導體裝置薄型化之要求而使佈線基板7厚度變薄，這是造成上述裂痕產生之原因之一。即，由於佈線基板7厚度變薄，佈線基板7之強度(剛性)也因而降低。因此，為了提高佈線基板7之強度(剛性)，如圖14及圖15所示，優選使上述阻焊膜7t2一體形成之方式。

為了使阻焊膜7t2具有防溢出錫堤之功能，不僅藉由阻焊膜7t2填埋圖12所示之開口部7ac，最好還使阻焊膜7t1較厚地形成。即，如圖16及圖17所示，使阻焊膜7t2之厚度大於阻焊膜7t1之厚度。例如，形成厚度為25 μm左右之阻焊膜7t2。

如上上述，藉由使阻焊膜7t2厚度大於阻焊膜7t1之厚度，在提高了防溢出之效果之同時，還可防止在對開口部7ac施加熱應力時在開口部7ac產生裂痕。

這是由於，如果只單純地將樹脂樹脂(阻焊膜7t2)填埋在開口部7ac，而在填埋處之絕緣膜之表面有時將比其周圍之絕緣膜之表面低，此時，所填埋處之絕緣膜之表面低之部分有可能再次成為裂痕之起點。如本實施發上述，藉由使阻焊膜7t2之膜厚形成得比阻焊膜7t1之膜厚厚，就可阻止在阻焊膜7t2表面出現裂痕之起點，從而可阻止裂痕出現。

另外，在開口部7ac中不被阻焊膜7t2填埋，而係露出下層阻焊膜7t1之表面時，發生裂痕之可能性非常高。特別由於阻焊膜7t2和阻焊膜7t1為僅由樹脂構成之絕緣膜，所以其強度比預浸材之強度低。另外，如果上述絕緣膜(阻焊膜7t1，7t2)7s中使用與內層板材7v相同之預浸材，雖然可在一定程度上提高佈線基板7之強度(剛性)，但是很難以抑制裂痕之發生。

因此，作為佈線基板7之防裂痕對策，雖然用阻焊膜7t2堵住開口部7ac之方法不可或缺，但優選使上述阻焊膜7t2之高度至少比阻焊膜7t1表面為相同高度或比阻焊膜7t1之表面高(使其突出)。

另外，如圖17所示，優選阻焊膜7t2以在第1區域7ab之開口部7ac之周圍與阻焊膜7t1具有交疊處(交疊部7ah)之方式形成。即，優選在形成於絕緣膜(阻焊膜7t1)7s之開口部7ac之周圍，具有與上述絕緣膜(阻焊膜7t1)7s重合之部分之方式形成絕緣膜(阻焊膜7t2)7s。

由此，在塗布阻焊膜7t2時，易於對開口部7ac進行阻焊膜7t2之位置校準。

藉由上述操作，即可完成圖14~圖18所示之開口部7ac被阻焊膜7t2堵塞之MAP基板14之製造步驟。

下面對安裝於下部基板7上之半導體晶片進行說明。

圖19係安裝在圖2之下部封裝2上之半導體晶片構造之一例之平面圖。

安裝在下部封裝2上之半導體晶片為如圖19所示之控制晶片3，如圖1所示，其在控制嵌入上部封裝9中之記憶體晶片10之同時，與外部電子設備等進行電信號之發送和接收。

圖19所示之控制晶片3具有：平面形狀為四角形之主面(表面)3a、形成於主面3a之複數之焊墊(焊墊)3d、及位於與主面3a相反側之背面3b。

本實施方式中半導體裝置為圖1所示之POP1，為實現了多引腳化之裝置。因此，雖然在控制晶片3之主面3a上以狹窄之焊墊間距設置了複數之焊墊3d，但是，為了使圖面簡單易懂，圖19中並未全部示出所有焊墊3d，而省略了一部分之焊墊3d。也就是說，在控制晶片3之主面3a上以交錯狀配置有2列之複數之焊墊3d。

另外，控制晶片3由矽構成，所以，其熱膨脹係數(α)與阻焊膜7t1和阻焊膜7t2等樹脂不同。

下部封裝2中控制晶片3以倒裝片接合之方式與下部基板7電性連接。

下面對本實施方式中嵌入了半導體裝置(POP1)之上部封裝9進行說明。

如圖1所示，上部封裝9具有：具有上表面13a和位於上述上表面13a相反側之下表面13b之上部基板13；經由晶片黏合材料(黏合劑、封裝材料)17安裝於上部基板13之上表面13a中央部(晶片安裝區域)之半導體晶片即記憶體晶片10；將記憶體晶片10之焊墊10c和上部基板13之焊接引線13c電性連接之導電性材料即複數之焊線15(例如金線)；及經樹脂將記憶體晶片10和複數之焊線15進行封裝之封裝體12。

即，上部封裝9中，記憶體晶片10以背面10B朝向上部基板13之上表面13a之面朝上方式安裝到上部基板13上，而且，記憶體晶片10藉由引線連接與上部基板13電性連接。

下面對嵌入了POP1之上部封裝9之上部基板13進行說明。

如圖1所示，上部基板13具有：平面形狀為四角形之上表面13a；形成於上表面13a上之複數之焊接引線13c；位於上表面13a相反側之下表面13b；形成於下表面13b上之複數之連接盤13d。另外，內部還具有內層板材13e，且在內部之表面和背面形成有佈線層13f，而且，在上述表面和背面兩側上還分別形成有覆蓋佈線層13f之絕緣膜即阻焊膜13g。

另外，表面側之佈線層13f之佈線和背面側之佈線層13f之佈線經由通孔13h電性連接。

表面側之佈線層13f之一部分即複數之焊接引線13c，對應安裝在上部基板13上之記憶體晶片10之焊墊10c而配置。另一方面，由於背面側之佈線層13f之一部分即複數之連接盤13d經由錫球8分別與下部封裝2之下部基板7之上表面7a之複數之疊前連接盤7c電性連接，所以配置在對應下部基板7之上表面7a之疊前連接盤7c之位置上。

下面對安裝在上部基板13上之半導體晶片即記憶體晶片10進行說明。如圖1所示，記憶體晶片10受嵌入在下部封裝2中控制晶片3控制，且具有：平面形狀為四角形之主面10a；形成於主面10a上之複數之焊墊10c；及位於主面10a相反側之背面10B。

另外，由於記憶體晶片10與控制晶片3一樣，由矽構成，因此熱膨脹係數(α)與阻焊膜13g等樹脂不同。

另外，上部封裝9中，記憶體晶片10以面朝上之方式安裝於上部基板13上，並經引線連接與上部基板13電性連接。

下面說明本實施方式中之半導體裝置(POP1)之組裝方法。

圖20係組裝圖1中半導體裝置之下部封裝時所用佈線基板構造之一例之部分平面圖，圖21係圖20中佈線基板構造之一例之部分剖面圖，圖22係組裝圖1中半導體裝置之下部封裝過程中晶片焊接後佈線基板構造之一例之部分平面圖、圖23係圖22中佈線基板構造之一例之部分剖面圖。圖24係組裝圖1之半導體裝置之下部封裝過程中填充底部填充材料後佈線基板構造之一例之部分平面圖，圖25係圖24中佈線基板構造之一例之部分剖面圖。圖26係組裝圖1之半導體裝置之下部封裝過程中進行球焊後佈線基板構造之一例之部分剖面圖，圖27係組裝圖1半導體裝置之下部封裝過程中進行切割後佈線基板構造之一例之部分剖面圖，圖28係本發明之實施方式中半導體裝置構造之一例之剖面圖，圖29係圖28中半導體裝置之安裝結構之一例之剖面圖。

首先，準備如圖20及圖21所示之MAP基板14。如圖16所示，上述MAP基板14為呈矩陣狀配置有複數之器件區域14a之複數之可斷拼板，但本實施方式中，為了便於說明，圖中僅示出了用於進行說明之2個器件區域14a，而省略了其他器件區域14a。

另外，組裝本實施方式之半導體裝置時所用MAP基板14之剖面圖(圖21、圖23、圖25~圖27)中，省略了基板之剖面結構，其詳細構造如圖16所示。

圖20及圖21所示之MAP基板14中，已除去了切割區14b中如圖7所示之供電線7z(共用部分)和中央部(晶片安裝區域7k)之供電線7ze(共用部分)，而且，在上表面7a之晶片安裝區域7k周圍呈環狀及凸狀形成有阻焊膜7t2。

而且，在疊前連接盤7c和反轉接點7e各自之表面上還形成有圖18所示之鍍敷層11(例如鍍金層)。

另外，圖20中，為如圖7所示間斷地除去供電線7ze後之結構，但實際上，各條邊中被除去之部分也可相互連接。

之後，如圖22及圖23所示，進行晶片焊接。

首先，將控制晶片3安裝到MAP基板(佈線基板)14中如圖7所示之晶片安裝區域7k。其中，上述控制晶片3如圖19所示，具有：平面形狀為四角形之主面3a；形成於主面3a上之複數之焊墊3d；及位於主面3a相反側之背面3b。

此時，將事先在複數之焊墊3d上分別形成了導電部件即突起電極4(例如焊料突起)之控制晶片控制晶片3，藉由搬送夾具等將其吸附提起並進行搬送後，再經由突起電極4將其配置在MAP基板14上如圖16所示之器件區域14a之上述晶片安裝區域7k上。

即，以控制晶片3之主面3a朝向MAP基板14之上表面7a之方式進行配置(控制晶片3之背面3b朝向上方)。此時，使各個反轉接點7e之位置與與其對應之突起電極4進行對準，並經由這些突起電極4配置控制晶片3。此時，MAP基板14配置在具有加熱装置之加熱台(圖中未示出)上，且在MAP基板14被施加熱之狀態下，將控制晶片3分別安裝到MAP基板14中複數之器件區域14a上。由此，形成於器件區域14a且與反轉接點7e接觸之突起電極4熔化，由此進行突起電極14與反轉接點7e之間之接合。本實施方式中，施加了220℃左右或更高溫度。

之後，進行底部填充材料(樹脂)6之填充。本實施方式中係將具有流動性(膏狀)之封裝材料即底部填充材料(晶片黏合材料、黏合劑)6供給到控制晶片3和MAP基板14之間。具體為在保持將控制晶片3配置到MAP基板14時之加熱狀態下，供給底部填充材料6。本實施方式中，在藉由封裝材料(底部填充材料6)將突起電極4和反轉接點7e之接合部進行封裝之前，如果所加熱之MAP基板14之溫度降低，有可能出現接合部斷裂。因此，本實施方式中，為了儘量保持MAP基板14之溫度，所以即使在供給封裝材料之步驟中，也對MAP基板14進行加熱。另外，圖中未示出之封裝材料之供給方法係沿著控制晶片3之2個邊，從噴嘴向控制晶片3之側邊滴下底部填充材料6進行填充。因此，如圖24所示，從這2個邊側被擠出之底部填充材料6之擠出量比另外2個邊中擠出之底部填充材料6之擠出量大。

但是，並不僅限於對控制晶片3之2個邊滴下底部填充材料6，也可只對其中之1個邊進行滴下。

另外，如圖25所示，控制晶片3之側面3c之一部分為被底部填充材料6所覆蓋之狀態。

本實施方式之POP1組裝過程中，如圖24及圖25所示，由於阻焊膜7t2呈環狀地形成在MAP基板14之上表面7a中如圖16所示之晶片安裝區域7k周圍，所以在供給底部填充材料6時阻焊膜7t2成為錫堤，所以可防止底部填充材料6溢到疊前連接盤7c上。

但是，也可為底部填充材料6溢到阻焊膜7t2上之狀態，只要不溢到疊前連接盤7c上即可。

另外，藉由在控制晶片3和MAP基板14之間填充底部填充材料6，形成於阻焊膜7t1之中央部(晶片安裝區域7k)上之開口部7ae內也將被底部填充材料6填充。因此，可抑制在佈線基板7出現以上述開口部7ae為起點之裂痕。

在完成接合部之封裝後，如圖26所示進行球焊。本實施方式中係指在MAP基板14之下表面7b中圖16所示之第3電極端子群即第3連接盤群7ad上分別形成外部端子即複數之錫球5。具體地說就是，在各個第3連接盤群7ad之複數之連接盤7j上分別配置球狀導電性材料，藉由對上述導電性材料及MAP基板14進行加熱，可使導電性材料熔化，從而在形成於器件區域14a上之連接盤7j上形成錫球5。

在上述球焊步驟中，例如施加了240~245℃左右之溫度(以下稱為「回流焊」)。另外，在對佈線基板7進行加熱時，特別容易發生前述佈線基板7上之裂痕。具體說就是，對佈線基板7進行加熱時，因熱之影響而使佈線基板7膨脹。之後，如果佈線基板7之溫度降低，則佈線基板7將進行收縮。此時，如果佈線基板7上固定(安裝)有與佈線基板7之熱膨脹係數不同之部件，因上述部件之膨脹係數之差異，而使應力集中在佈線基板7上。接下來在佈線基板7上形成開口部7ac、7ae時，上述開口部7ac、7ae將成為裂痕起點。但在本實施方式中，由於開口部7ac、7ae被封裝材料(本實施方式中為底部填充材料6)或阻焊膜7t2堵塞，所以不容易出現以開口部7ac、7ae為裂痕起點之情況。

結果，即使在球焊步驟中之回流焊時，也可抑制裂痕出現，從而可提高半導體裝置(POP1)之可靠性。

在完成球焊後，進行如圖27所示之切割步驟。即，藉由使切割用之劃片刀16在圖26所示之切割區14b上劃動，即可切斷MAP基板14，由此而形成複數之封裝。

即，藉由使用上述劃片刀16將MAP基板14進行切斷之步驟，即可完成下部封裝2之組裝。

之後，如圖28所示，進行下部封裝2和上部封裝9之接合(預疊)便可完成POP1之組裝。本實施方式中為將事先組裝好之上部封裝9層積於下部封裝2上。

此時，藉由導電性材料如錫球8將下部封裝2之下部基板7之疊前連接盤7c和上部封裝9之上部基板13之連接盤13d電性連接。本實施方式中為藉由回流焊將錫球8熔化後，再經由上述錫球8將疊前連接盤7c和連接盤13d電性連接。

即使在上述下部封裝2上經由錫球8層積上部封裝9之預疊步驟中，也要施加如240~245℃左右之溫度。此時，如果阻焊膜7t1之開口部7ac、7ae為無堵塞之開口狀態，熱應力施加在上述開口部7ac、7ae時，容易出現以開口部7ac、7ae為起點之裂痕之問題。

但是，本實施方式中，開口部7ac、7ae被封裝材料(本實施方式中為底部填充材料6)或阻焊膜7t2堵塞，所以不容易出現開口部7ac、7ae成為裂痕之起點之情況。

結果，即使在上述預疊步驟中之回流焊時也可抑制裂痕出現，由此可提高半導體裝置(POP1)之可靠性。

下面說明本實施方式中POP1之安裝結構。

如圖29所示，將組裝後之POP1經由外部端子即錫球5安裝到母板(安裝基板)18上。此時，藉由回流焊使錫球5熔化，並經由上述錫球5將連接盤7j和引線18a電性連接後，將POP1安裝到母板18上。

即使在上述POP1之安裝步驟中，也施加例如240~245℃左右之溫度。如果此時阻焊膜7t1之開口部7ac、7ae為無堵塞之開口狀態，在熱應力施加到上述開口部7ac、7ae時，容易出現以開口部7ac、7ae為起點之裂痕。但是，本實施方式中，由於開口部7ac、7ae內被封裝材料(本實施方式中為底部填充材料6)或阻焊膜7t2堵塞，所以開口部7ac、7ae中不易成為裂痕之起點。

結果，即使在POP1之上述安裝步驟中之回流焊時也可抑制裂痕出現，由此可提高半導體裝置(POP1)之可靠性。

下面說明本實施方式之變形例。

上述實施方式中已經說明了反轉接點7e橫跨複數列而形成，如圖30之第1變形例所示，但本實施方式也適用於反轉接點7e以1列形成之佈線基板，如佈線基板7。下面說明其理由。首先，複數之反轉接點7e如圖30所示以1列形成(配置)時，俯視時，與上述反轉接點7e連接之供電線之共用部分被設置在佈線基板7上表面中比上述反轉接點7e更靠近佈線基板7上表面上之中央部側。如果將供電線之共用部分設置到佈線基板7之上表面中之中央部上，就可使在後來安裝半導體晶片之步驟中所使用之晶片黏合材料(黏合劑)或者封裝材料(底部填充材料)來填充為了除去供電線之共用部分而在阻焊膜7t1上形成之開口部。

但是，隨著半導體裝置之小型化，所用佈線基板7及半導體晶片之外形尺寸都在趨於小型化。因此，將難於在佈線基板7上表面之中央部配置與反轉接點7e連接之所有導通孔7p。因此，必須將供電線7z分別從反轉接點列之內側區域和外側區域(第1區域7ab)拉出，結果可在晶片安裝區域7k外之外側區域(第1區域7ab)形成開口部7ac。

基於以上理由，即使將反轉接點7e配置為1列，且從反轉接點列之內側區域和外側區域(第1區域7ab)分別拉出供電線7z時，為了提高半導體裝置之可靠性，如本實施方式上述，必須事先使阻焊膜7t2堵塞形成於外側區域之開口部。

圖31係本發明之實施方式之半導體裝置中下部封裝之第2變形例之構造之平面圖，圖32係沿著圖31中A-A線剖開之構造之剖面圖，圖33係除掉圖31之下部封裝之封裝體後之構造之平面圖。

圖31~圖33係POP1中下部封裝2採用了引線鍵合之構造圖。即，控制晶片3之焊墊3d和下部基板7之焊接引線7ai由導電性材料即焊線19電性連接，而且，上述複數之焊線19和安裝於下部基板7上之控制晶片3被由樹脂材料構成之封裝體20進行樹脂封裝。由於控制晶片3係經引線進行連接，所以為主面3a朝向上方以面朝上之安裝方式安裝在下部基板7上，而且經由晶片黏合材料17接合到下部基板7上。另外，本第2變形例之焊接引線7ai之表面上，經由供電線而形成金(Au)等鍍敷膜。

因此，在將控制晶片3安裝到下部基板7上時，使控制晶片3之背面3b朝向下部基板7之上表面7a，且以具有流動性(膏狀)之晶片黏合材料17(黏合劑)將控制晶片3安裝到下部基板7之晶片安裝區域上。

另外，如圖31及圖32所示，第2變形例之下部封裝2之上表面7a上，阻焊膜7t2呈環狀形成。如圖32所示，阻焊膜7t2形成在阻焊膜7t1上以堵塞形成在阻焊膜7t1上之開口部7ac，而且，如圖33所示，阻焊膜7t2以環狀形成在焊接引線7ai之周圍。本實施方式中，本第2變形例也與上述實施方式一樣，優選阻焊膜7t2以環狀一體地形成之理由為：本第2變形例中，將半導體晶片安裝到佈線基板時所用之晶片黏合材料17與前述之實施方式中所用之封裝材料一樣，都具有流動性。因此，為了防止晶片黏合材料17流向疊前連接盤7c，與前述之實施方式一樣，優選阻焊膜7t2以環狀一體地形成。

另外，如上所述，本第2變形例中具有封裝體20。上述封裝體20形成於環狀之阻焊膜7t2內側之區域。考慮到下部封裝2之翹曲，優選封裝體20由與阻焊膜7t1和阻焊膜7t2材料之熱膨脹係數(α)相近之同類材料(環氧樹脂)構成。而且，如果封裝體20之樹脂量用量過多，將引起封裝之翹曲，所以，優選樹脂使用量少之封裝體。

為減少第2變形例下部封裝2中封裝體20之樹脂量，如圖32所示，將封裝體20之外周端設於焊接引線7ai之近接外側，並以上述區域(環狀之阻焊膜7t2內側之區域)作為封裝區域。即，以露出開口部7ac之方式形成封裝體20，其中，上述開口部7ac係為了除去與焊接引線7ai連接之供電線而形成。

如上所述，即使在經引線連接而連接有半導體晶片之下部封裝2中，如果阻焊膜7t1之開口部7ac無樹脂堵塞時，開口部7ac就有可能成為裂痕之起點，所以優選如圖31~圖33所示，在第2變形例之下部封裝2中，以阻焊膜7t2堵塞開口部7ac之方式。由此，可抑制開口部7ac成為裂痕之起點，所以，可用作POP1之下部側之封裝。

因此，即使在嵌入了圖31~圖33所示之第2變形例之下部封裝2之POP1中，也可獲得與圖1之POP1同樣之效果。

以上按照實施方式具體地說明瞭本案發明人所作之發明，但是本發明並不受到上述實施方式之限定，在不超出其要旨之範圍內能夠進行種種變更，在此無需贅言。

例如，上述實施方式中，說明了供電線(共用部分)形成於配置在POP型半導體裝置之佈線基板(下部基板)7之上表面7a側之佈線層7n之情況，但是，供電線(共用部分)也可形成於配置在佈線基板7下表面(安裝面)7b側之佈線層7r上。此時，如上所述，為了提高佈線基板之強度(剛性)，優選上述實施方式中所述，不將堵塞開口部之絕緣膜(阻焊膜)進行分割而一體形成。但是，俯視時，形成於佈線基板7下表面7b之複數之連接盤7j為無間隙地配置在行列上，即為所謂全排列結構時，由於難於在相鄰之連接盤間配置供電線(共用部分)，所以，關於前述之全排列結構，如上所述，優選在佈線基板7之上表面側事先形成供電線(共用部分)之結構。

另外，在上述實施方式中，對將半導體晶片分別安裝到MAP基板之複數之器件區域之各個安裝步驟中，先將半導體晶片配置到晶片安裝區域7k後，再在半導體晶片和佈線基板之上表面之間供給封裝材料之步驟進行了說明，但並不僅限於此，也可為如下方法：事先將封裝材料(底部填充材料6)配置到晶片安裝區域7k後，以半導體晶片之主面朝向佈線基板上表面之方式，在對佈線基板加熱之狀態下將半導體晶片配置到晶片安裝區域7k上，而且，藉由對半導體晶片之背面施加負載，使上述封裝材料向塗布了上述封裝材料部分之周圍擴散，同時將突起電極4和反轉接點7e進行電性連接，並以上述擴散之封裝材料對突起電極4和反轉接點7e之接合部進行封裝。

另外，上述變形例中對以下方法進行了說明：即，使阻焊膜7t2堵塞形成於覆蓋最上層(第1層)佈線層7n之阻焊膜7t1上之開口部中形成於反轉接點列內側區域之開口部，並以在之後之安裝半導體晶片步驟中所用之晶片黏合材料(黏合劑)或封裝材料(底部填充材料)進行堵塞之方法。但是，如果安裝在佈線基板上之半導體晶片之外形尺寸比形成於被反轉接點列內側區域之開口部圍住之區域之面積(尺寸)小，也可藉由將上述半導體晶片進行封裝之封裝體20來堵塞形成於反轉接點列之內側區域之開口部。

[產業上之可利性]

本發明可應用於在已安裝有半導體晶片之基板上再層積其他基板而成之電子設備。

1．．．POP(半導體裝置)

2．．．下部封裝

3．．．控制晶片(半導體晶片)

3a．．．主面(表面)

3b．．．背面

3c．．．側面

3d．．．焊墊(焊墊)

4．．．突起電極(導電性材料)

5．．．錫球(外部端子)

6．．．底部填充材料(封裝材料)

7．．．佈線基板(下部基板)

7a．．．上表面

7b．．．下表面

7c，7ca，7cb，7cc．．．疊前連接盤(第1電極)

7d．．．第1連接盤群(第1電極端子群)

7e，7ea，7eb，7f，7h．．．反轉接點(第2電極)

7g、7i．．．第2連接盤群(第2電極端子群)

7j．．．連接盤(球狀連接盤)

7k．．．晶片安裝區域

7m．．．佈線層(上表面側佈線層)

7n．．．佈線層(上表面側佈線層)

7p．．．導通孔

7q．．．佈線層(下表面側佈線層)

7r．．．佈線層(下表面側佈線層)

7s．．．絕緣膜

7t1．．．阻焊膜(上表面側絕緣膜)

7t2．．．阻焊膜(上表面側絕緣膜)

7u．．．阻焊膜(下表面側絕緣膜)

7v．．．內層板材(基材)

7w．．．表面

7x．．．背面

7y．．．通孔

7z．．．供電線

7za．．．供電線

7zb．．．供電線

7zc．．．供電線(共用部分)

7zd．．．供電線

7ze．．．供電線(共用部分)

7aa．．．端部(邊)

7ab．．．第1區域

7ac．．．開口部

7ad．．．第3連接盤群(第3電極端子群)

7ae．．．開口部

7af．．．配線部

7ag．．．開口部

7ah．．．交疊部

7ai．．．焊接引線

8．．．錫球

9．．．上部封裝

10．．．記憶體晶片(半導體晶片)

10a．．．主面

10b．．．背面

10c．．．焊墊

11．．．鍍敷層(鍍敷膜)

12．．．封裝體

13．．．佈線基板(上部基板)

13a．．．上表面

13b．．．下表面

13c．．．焊接引線

13d．．．連接盤

13e．．．內層板材

13f．．．佈線層

13g．．．阻焊膜

13h．．．通孔

14．．．MAP基板(佈線基板)

14a．．．器件區域

14b．．．切割區

14c．．．交叉點部

15．．．焊線(導電性材料)

16．．．劃片刀

17．．．晶片黏合材料

18．．．母板(安装基板)

18a．．．引線

19．．．焊線(導電性材料)

20．．．封裝體

圖1係本發明之實施方式中半導體裝置構造之一例之剖面圖；

圖2係圖1中半導體裝置之下部封裝構造之一例之平面圖；

圖3係沿著圖2中A-A線剖開之構造之一例之剖面圖；

圖4係圖2中下部封裝背面側構造之一例之背面圖；

圖5係組裝圖2中之下部封裝時所用佈線基板構造之一例之部分剖面圖；

圖6係組裝圖2中之下部封裝時所用佈線基板構造之一例之部分平面圖；

圖7係圖6中佈線基板構造之一例之部分擴大平面圖；

圖8係沿著圖7中A-A線剖開之構造之一例之剖面圖；

圖9係沿著圖7中B-B線剖開之構造之一例之部分擴大剖面圖；

圖10係除掉圖6中佈線基板之供電線後之構造之一例之部分平面圖；

圖11係圖10中佈線基板構造之一例之部分擴大平面圖；

圖12係沿著圖11中A-A線剖開之構造之一例之部分剖面圖；

圖13係在組裝圖2中之下部封裝時所用佈線基板上形成第1上表面側絕緣膜後之構造之一例之部分剖面圖；

圖14係在組裝圖2中之下部封裝時所用佈線基板上形成第2上表面側絕緣膜時之構造之一例之部分平面圖；

圖15係圖14中佈線基板構造之一例之部分擴大平面圖；

圖16係沿著圖15中A-A線剖開之構造之一例之部分剖面圖；

圖17係圖16中C部之構造之一例之擴大剖面圖；

圖18係在組裝圖2中之下部封裝時所用佈線基板上形成第2上表面側絕緣膜後之構造之一例之部分剖面圖；

圖19係在圖2之下部封裝上所安裝之半導體晶片之構造之一例之平面圖；

圖20係組裝圖1中半導體裝置之下部封裝時所用佈線基板構造之一例之部分平面圖；

圖21係圖20中佈線基板構造之一例之部分剖面圖；

圖22係組裝圖1中半導體裝置之下部封裝過程中進行晶片焊接後佈線基板構造之一例之部分平面圖；

圖23係圖22中佈線基板構造之一例之部分剖面圖；

圖24係組裝圖1中半導體裝置之下部封裝過程中填充底部填充材料後佈線基板構造之一例之部分平面圖；

圖25係圖24中佈線基板構造之一例之部分剖面圖；

圖26係組裝圖1中半導體裝置之下部封裝過程中進行球焊後佈線基板構造之一例之部分剖面圖；

圖27係組裝圖1中半導體裝置之下部封裝過程中進行切割後佈線基板構造之一例之部分剖面圖；

圖28係本發明之實施方式中半導體裝置構造之一例之剖面圖；

圖29係圖28中半導體裝置之安裝結構之一例之剖面圖；

圖30係本發明之實施方式中佈線基板之第1變形例之構造之擴大部分平面圖；

圖31係本發明之實施方式之半導體裝置中下部封裝之第2變形例之構造之平面圖；

圖32係沿著圖31中A-A線剖開之構造之剖面圖；及

圖33係除掉圖31之下部封裝之封裝體後之構造之平面圖。

1．．．POP(半導體裝置)

2．．．下部封裝

3．．．控制晶片(半導體晶片)

4．．．突起電極(導電性材料)

5．．．錫球(外部端子)

6．．．底部填充材料(封裝材料)

7．．．佈線基板(下部基板)

7c．．．疊前連接盤(第1電極)

7e．．．反轉接點(第2電極)

7s．．．絕緣膜

7t1．．．阻焊膜(上表面側絕緣膜)

7t2．．．阻焊膜(上表面側絕緣膜)

7v．．．內層板材(基材)

8．．．錫球

9．．．上部封裝

10．．．記憶體晶片(半導體晶片)

13．．．佈線基板(上部基板)

15．．．焊線(導電性材料)

Claims (8)

1. 一種半導體裝置之製造方法，其特徵在於包含以下步驟：(a)準備佈線基板之步驟，上述佈線基板包括：平面形狀由四角形所成之上表面；設置於上述上表面之晶片安裝區域；形成於上述上表面，且沿著上述上表面之端部形成之第1電極端子群；形成於上述上表面，而且，俯視時形成於上述第1電極端子群內側之第2電極端子群；與上述第1電極端子群中複數之第1電極分別連接，且從上述複數之第1電極之各個朝向上述上表面之上述端部而延伸之複數之第1供電線；與上述第2電極端子群中複數之第2電極分別連接，而且，俯視時從上述複數之第2電極之各個朝向位於上述第1電極端子群和上述第2電極端子群之間之第1區域而延伸之複數之第2供電線；第1上表面側絕緣膜，其包含對上述第1區域進行開口之開口部，且以露出上述第1電極端子群及上述第2電極端子群之方式及覆蓋上述複數之第1供電線及上述第2供電線之方式形成於上述上表面；第2上表面側絕緣膜，其以堵塞上述開口部內部之方式及露出上述第1電極端子群及上述第2電極端子群之方式形成於上述第1上表面側絕緣膜上； 位於上述上表面相反側之下表面；形成於上述下表面且分別與上述第1電極端子群及上述第2電極端子群電性連接之第3電極端子群；及第1下表面側絕緣膜，其以露出上述第3電極端子群之方式形成於上述下表面；(b)將半導體晶片安裝於上述佈線基板之上述晶片安裝區域之步驟，上述半導體晶片包含：平面形狀由四角形所成之表面、形成於上述表面之複數之接合焊墊、及上述表面相反側之背面；(c)經由複數之導電性材料將上述半導體晶片之上述複數之接合焊墊與上述佈線基板之上述複數之第2電極分別進行電性連接之步驟；(d)於上述佈線基板之上述第3電極端子群分別形成複數之外部端子之步驟；其中，於上述複數之第1電極端子群及上述複數之第2電極端子群之表面形成有使用電解鍍敷法形成之鍍敷層；上述第1區域俯視時係沿著上述半導體晶片之邊而設置；上述第1區域俯視時係配置於上述半導體晶片之周圍，上述第2上表面側絕緣膜俯視時係呈環狀地形成於上述半導體晶片之周圍。
2. 如請求項1之半導體裝置之製造方法，其中 上述佈線基板係藉由以下之步驟(a1)-(a4)而製造；(a1)準備上述佈線基板之步驟，上述佈線基板包含：上述上表面、上述晶片安裝區域、上述第1電極端子群、上述第2電極端子群、上述複數之第1供電線、上述複數之第2供電線、形成於上述上表面上且與上述複數之第2供電線之各個連接之第3供電線、上述第1上表面側絕緣膜、上述下表面、上述第3電極端子群、及上述第1下表面側絕緣膜，其中，上述第1上表面側絕緣膜包含上述開口部，且以露出上述第1電極端子群、上述第2電極端子群及上述第3供電線之方式及覆蓋上述複數之第1供電線、上述複數之第2供電線之方式形成於上述上表面；(a2)在上述步驟(a1)之後，於從上述第1上表面側絕緣膜露出之上述第1電極端子群及上述第2電極端子群之表面，使用電解鍍敷法形成上述鍍敷層之步驟；(a3)在上述步驟(a2)之後，除去從上述開口部露出之上述第3供電線之步驟；(a4)在上述步驟(a3)之後，以堵塞上述開口部內部之方式及使上述第1電極端子群及上述第2電極端子群露出之方式，於上述第1上表面側絕緣膜上形成上述第2上表面側絕緣膜之步驟。
3. 如請求項1之半導體裝置之製造方法，其中上述佈線基板包括：具有表面及背面之基材、形成於上述基材之上述表面之第1上表面側佈線層、形成於上 述第1上表面側佈線層上之第3上表面側絕緣膜、形成於上述第1上表面側絕緣膜上且與上述第1上表面側佈線層電性連接之第2上表面側佈線層、形成於上述第2上表面側佈線層上之上述第1上表面側絕緣膜、形成於上述基材之上述背面且與上述第1上表面側佈線層電性連接之第1下表面側佈線層、形成於上述第1下表面側佈線層上之第2下表面側絕緣膜、形成於上述第1下表面側絕緣膜上且與上述第1下表面側佈線層電性連接之第2下表面側佈線層、及形成於上述第2下表面側佈線層上之上述第1下表面側絕緣膜；其中，上述基材包括含有玻璃纖維之第1樹脂材料；上述第1上表面側絕緣膜及上述第1下表面側絕緣膜包括不含上述玻璃纖維之第2樹脂材料。
4. 如請求項1之半導體裝置之製造方法，其中上述第2上表面側絕緣膜之厚度形成為厚於上述第1上表面側絕緣膜之厚度。
5. 如請求項3之半導體裝置之製造方法，其中上述第2電極端子群包含不與上述第2供電線電性連接而經由上述第2上表面側佈線層之佈線與上述第1電極端子群之上述複數之第1電極之任一者電性連接之上述第2電極。
6. 如請求項1之半導體裝置之製造方法，其中上述第2電極端子群之上述複數之第2電極係以內側列及外側列之兩列進行配置，上述內側列之上述複數之第 2電極與第4供電線電性連接，上述第4供電線朝向比上述內側列更往內側之方向延伸。
7. 如請求項6之半導體裝置之製造方法，其中上述第2電極端子群之上述複數之第2電極沿著上述半導體晶片之外周部呈交錯排列地設置。
8. 如請求項1之半導體裝置之製造方法，其中上述第2上表面側絕緣膜在上述第1區域之上述開口部周圍具有與上述第1上表面側絕緣膜重合之部分。