[go: up one dir, main page]

JP2005166794A - 部品パッケージとプリント配線基板および電子機器 - Google Patents

部品パッケージとプリント配線基板および電子機器 Download PDF

Info

Publication number
JP2005166794A
JP2005166794A JP2003401439A JP2003401439A JP2005166794A JP 2005166794 A JP2005166794 A JP 2005166794A JP 2003401439 A JP2003401439 A JP 2003401439A JP 2003401439 A JP2003401439 A JP 2003401439A JP 2005166794 A JP2005166794 A JP 2005166794A
Authority
JP
Japan
Prior art keywords
component package
wiring board
printed wiring
electrode
pwb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003401439A
Other languages
English (en)
Inventor
Akira Yashiro
章 八代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2003401439A priority Critical patent/JP2005166794A/ja
Priority to US10/995,308 priority patent/US7361997B2/en
Priority to CNB2004100820628A priority patent/CN1327519C/zh
Publication of JP2005166794A publication Critical patent/JP2005166794A/ja
Priority to US12/040,254 priority patent/US7598621B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H10W72/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/094Array of pads or lands differing from one another, e.g. in size, pitch or thickness; Using different connections on the pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】 BGA等の底面電極(外部端子)を有する部品パッケージとそれを実装するプリント配線基板において、当該電極からの配線引き出しをコストアップなしで且つダウンサイジング化を妨げることなく行う。
【解決手段】 PWB(プリント配線基板)に搭載されるBGA部品パッケージ等の部品パッケージ1の各電極1a〜1dを、その端間距離が場所により異なる配列パターンで設け、特に、その端間距離が配列の外側に位置するほど広くなるように配置し、さらにプリント配線基板(PWB)上のパッド(PAD)も部品パッケージの底面電極の位置に対応して設けた構成とし、部品パッケージからプリント配線基板(PWB)への配線引出しを有利にする。
【選択図】 図1

Description

本発明は、半導体集積回路技術に係わり、特に、BGA(Ball Grid Array)等の底面電極を有しプリント配線基板の表面に実装される部品パッケージから当該プリント配線基板への配線引き出しを有利にするのに好適な技術に関するものである。
現在の半導体集積回路は、多ピン化およびダウンサイジング化が要求されており、その高密度実装が進んでいる。このような高密度実装に際してはプリント配線基板(PWB:Printed Wiring Board)の配線も密集化が進んでおり、このPWBにおいて任意のスペースで部品間の結線を行うことが困難になる場合がある。
特に、BGA等の底面電極を有する部品パッケージ(電子部品)の内周部から配線が引出せないことによるPWBの層数増加や微細配線化、および、PWBの層間配線の自由度増大(ビルドアップ化等)のニーズが増大している。しかも、ビルドアップの技術を用いても近い将来PWBでの部品間の結線が不可能になる予測もある。
このような問題に対処するための従来技術としては、例えば特許文献1に記載のように、「配線用補助部品パッケージ」を用いることにより、BGA部品パッケージの中央部に配置された外部端子列(底面電極など)との配線を可能とする技術、および、PWB上で配線が密集している箇所において、PWBの層数を部分的に増大させて配線密集を緩和させる技術がある。
しかし、この技術では、新たな「配線用補助部品パッケージ」を必要としており、コストアップになると共に、ダウンサイジング化が困難となる。
特開平11−68026号公報
解決しようとする問題点は、従来の技術では、BGA部品パッケージ等の部品パッケージをPWBに実装する際、当該部品パッケージの底面電極(外部端子)から配線を引き出すためには、コストアップになってしまうと共にダウンサイジング化が困難となる点である。
上記目的を達成するため、本発明では、PWB(プリント配線基板)に搭載されるBGA等の底面電極を有する部品パッケージの各電極を、その端間距離が場所により異なる配列パターンで設けたことを特徴とする。例えば、部品パッケージの底面電極をそれぞれ不均等な間隔で設けた構成とすることにより、または、部品パッケージの電極の配列を非格子状とすることにより、あるいは、部品パッケージの電極の大きさを不均一とすることにより、その端間距離を場所により異なるようにする。その際、部品パッケージの電極を、端間距離が配列の外側に位置するほど広くなるよう、あるいは、列の中に位置するほど広くなるよう設けたことを特徴とする。また、本発明では、プリント配線基板(PWB)上のパッド(PAD)を、このような部品パッケージの底面電極の位置に対応して設けたことを特徴とし、さらに、これらの部品パッケージとプリント配線基板(PWB)とを組み合わせて電子機器に用いることを特徴とする。
本発明では、(1,7)部品パッケージの底面電極およびプリント配線基板(PWB)のパッド(PAD)をそれぞれ不均等な間隔で設けた構成として、部品パッケージの電極端間の距離を場所により異ならせることにより、電極に相対するPWBのPAD間に配線を通す必要数、および、PWBのPAD間へのバイアホール設定要否の違い別に、相対するPWBのPAD間端距離が変わる。その結果、部品パッケージからPWBへの配線引出しを有利にすることができる。例えば、(2,7)部品パッケージの電極およびプリント配線基板(PWB)のパッド(PAD)の配列が一つの格子上では無い構成とすることにより、電極端間の距離を場所により容易に異ならせることができる。また、(3,7)部品パッケージの電極およびプリント配線基板(PWB)のパッド(PAD)の大きさを場所により異なるようにすることにより、電極端間の距離を場所により容易に異ならせることができる。特に、(4,7)配列の外側に位置するほど、端間距離が広くなるような構成とする。底面電極を有する部品パッケージ(BGA等)は、電極が外周に位置するほど、その内側に存在する電極数は多く、それに伴いに電極に相対するPWBのPAD間に通す必要がある配線数は多くなるが、配列の外側に位置するほど端間距離を広くすることにより、その電極に相対するPWBのPAD間に通すことができる配線数を多くすることができ、底面電極を有する部品パッケージ(BGA等)からPWBへの配線引出しを有利にすることができる。尚、底面電極を有する部品パッケージ(BGA)で中央部分の電極を間引きした形状の場合は、最内周から外側に位置するほど端間距離が狭くなることで、同様の効果を得ることができる。また、(5,7)列の中ほどに位置する端間距離がその前後する端間距離と比べて広くなるような構成とする。そして、部品パッケージからPWBに配線を引出した場合、最外周に近い部分の電極からは、PWBの表層を使って配線を引出し、その内側部分の電極はPWBのバイアホールを使って配線を引出す。このようにPWBのバイアホールを使って引出す直前の部品パッケージの電極は、電極に相対するPWBのPAD間に配線を通す必要はなく、且つ、PWBにバイアホールを設ける必要も無いので、電極端間距離を大きく設定する必要性はない。PWBのバイアホールを使って引出す直前のPADと相対する部品パッケージの電極端間距離と比べ、直後の電極端間距離を広くすることにより、相対するPWBのPAD間にバイアホールを設けることが可能になり、底面電極を有する部品パッケージ(BGA等)からPWBへの配線引出しを有利にすることができる。尚、底面電極を有する部品パッケージ(BGA等)で中央部分の電極を間引きした形状の場合は、最内周からPWBの表層を使って配線を引出すので、PWBのバイアホールを使って引出す直前/直後の部品パッケージの電極と、相対するPWBのPADとの関係により、同様の効果を得ることができる。また、(6,7)電極列間のピッチを変える(狭くする)ことにより、一定のスペースに設けることができる列数を増やすことも可能である。また、(8)これらの部品パッケージとプリント配線基板(PWB)とを組み合わせて用いることにより、電子機器の低コスト化および省スペース化を図ることが可能である。
以下、図を用いて本発明を実施するための最良の形態例を説明する。
図1は、本発明に係わる部品パッケージおよび従来の部品パッケージにおける底面電極の配置例を示す説明図であり、図2は、本発明に係わるプリント配線基板および従来のプリント配線基板におけるパッドの配置例を示す説明図である。
図1(a)に示す部品パッケージ1は図2(a)に示すプリント配線基板に実装され、また、図1(b)に示す部品パッケージ11は図2(b)に示すプリント配線基板に実装される。
プリント配線基板(PWB)の配線密度(線幅と間隙)が同じ場合、当該PWBに表面実装する部品パッケージの電極に相対するPWBのパッド(PAD)間に通すことができる配線数は、部品パッケージの電極端間の距離に依存する。また、PWBにバイア(VIA)ホールを設けるには、PWB面に一定の面積を確保する必要があるので、そのPAD間へのバイアホール設定可否についても、相対する部品パッケージの電極端間距離に依存する。
例えば、図2(b)に示すプリント配線基板(PWB)のパッド(PAD)の配置において、そのPAD間に配線を2本通せるとした場合、PAD(黒丸、白丸)の3列目まではバイアホールを経由せずに配線を引出すことができる。例えば黒丸で示す各PADに着目すると、合計30ピン分の配線引き出しが可能である。
これに対して、図1(a)の部品パッケージ1においては、電極1a〜1dのそれぞれの列で示されるように、その端間距離が場所により異なるように各電極を不均等な間隔で配置し、また、それを実装する図2(a)のプリント配線基板(PWB)においても、図1(a)の部品パッケージ1においてそれぞれ不均等に配置された各電極(1a〜1d)の位置に対応して各PAD(黒丸部分)が設けられており、各PAD(黒丸部分)の端間距離が場所により異なった配列となっている。
本例では、図1(a)の部品パッケージ1の電極(外部端子)および図2(a)のプリント配線基板(PWB)のPAD(黒丸部分)において、最外の1列目には、プリント配線基板(PWB)のPAD間に配線が3本通せる間隔を設け、2列目にはPAD間に配線が2本通せる間隙を設け、3列目にはPAD間に配線が1本通せる間隔を設けている。
このような電極およびPADの構成とし、さらに1〜3列目間の電極およびPAD間隙を狭めて4列目を設けると、図2(a)に示すプリント配線基板(PWB)のPAD(黒丸部分)において、合計32ピン分の配線を引出すことが可能になる。
このように、図1(a)の部品パッケージ1の電極(外部端子)および図2(a)のプリント配線基板(PWB)のPAD(黒丸部分)の配置構成とすることにより、配線をPAD間に通せる条件を、図1(a)と図1(b)および図2(a)と図2(b)で同じとした場合、図1(b)および図2(b)で示した従来の配置構成に比べて、2ピン分(=32−30)多くの配線を引き出すことが可能になる。
図3は、本発明に係わる部品パッケージにおける底面電極の他の配置例を示す説明図であり、図4は、本発明に係わるプリント配線基板におけるパッドの他の配置例を示す説明図である。図3に示す部品パッケージ3は図4に示すプリント配線基板に実装される。
本図3の例では、部品パッケージ3における各電極は、電極3a〜3eからなる各列毎に、各電極の端間距離が異なった配置で設けられている。特に、本例では、電極3a〜3eの各列の内、図の最下段における電極3eの列と、その隣の電極3dの列との列間距離が、他の列の列間距離と異なり、より広く配置されている。
このような電極配列の部品パッケージ3を実装する図4におけるプリント配線基板においては、図中の網目丸および黒丸で示されるように、各パッド(PAD)が、不均等な間隔で、その端間距離が場所により異なる配置で設けられている。
このようなパッド(PAD)の配置とすることにより、図3の部品パッケージにおける電極3d,3eの列の各電極部分に対応する各パッド(図4の上側から4列目および5列目の各黒丸で示されるパッド部分)間に、バイアホールを設けるスペースができる。
図5は、部品パッケージにおける電極およびプリント配線基板におけるパッドを各端間距離を場所により異なるように配置するための配列構成例を示す説明図であり、図6は、部品パッケージにおける電極およびプリント配線基板におけるパッドを各端間距離を場所により異なるように配置するための他の配列構成例を示す説明図である。
図5においては、部品パッケージにおける電極およびプリント配線基板におけるパッドを不均等な間隔となるよう、ここでは、図5(a)に示す電極およびパッドの間隔Aと図5(b)に示す電極およびパッドの間隔Bとを異なる値とし、各電極およびパッドの配列が一つの格子上ではない配置で設けて、各端間距離を場所により異なるようにしている。
図6においては、部品パッケージにおける電極およびプリント配線基板におけるパッドを不均等な間隔となるよう、ここでは、図6(a)に示す均一な大きさの電極およびパッドに対して、図6(b)に示す不均一な大きさの電極およびパッドを設けている。このことにより、図6(a)における電極およびパッドの間隔Cと、図6(b)における電極およびパッドの間隔D,Eのそれぞれが異なる値となり、各端間距離が場所により異なる配置となっている。
図7は、本発明に係わる部品パッケージおよびプリント配線基板を用いた電子機器の断面構成例を示す断面図である。
本例は、本発明に係わる「部品パッケージ」および「プリント配線基板」を、従来技術で掲示した特許文献1における「配線用補助部品パッケージ」と組み合わせて、携帯電話やパーソナルコンピュータ、あるいはテレビや冷蔵庫、洗濯機、エアコン等の各家電製品および自動車や飛行機等の移動体などに用いられる各種の電子機器に活用する事例を示すものであり、その電子機器における「部品パッケージ」と「プリント配線基板」および「配線用補助部品パッケージ」の組み合わせ部分の断面を示している。
図7において、41は部品パッケージ(図中「IC」と記載)、42はプリント配線基板(図中「PWB」と記載)、43は配線用補助部品パッケージ(YBP)、44〜46は配線経路である。このような構成において、以下説明するように、例えば一旦外部にバイパスして配線を引出す構造等の配線用補助部品パッケージ(YBP)43に対しても、本例の技術を用いることにより、より一層の効果を得ることが可能である。
図7に示す配線用補助部品パッケージ(YBP)43はバイパス部品パッケージの事例とし、この事例では、従来、下記「事例の条件」および「事例の説明」に基づき説明する通り、配線用補助部品パッケージ(YBP)43を経由する部品パッケージ41の441本のピンの内、42ピン分を引出すことができない状態である。
しかし、配線用補助部品パッケージ(YBP)43を経由する部品パッケージ41の441本のピンを、配線用補助部品パッケージ(YBP)43の周囲端子を用いてプリント配線基板42へ引出す際、本例の技術を用いることにより、下記「本例の技術を用いた場合」において示すように、441本のピン全てを引出すことが可能になる。
「事例の条件」
(a)プリント配線基板42の条件:
層数=4層
PADサイズ=φ0.6mm
貫通VIA
表層バイアホールのランドサイズ=φ0.5mm
内層バイアホールのランドサイズ=φ0.76mm
ライン幅/スペース幅=0.1mm/0.1mm
ソルダーレジスト位置精度=±0.075mm
(b)部品パッケージ41の条件:
32列×32列(1024ピン、フルグリッド配列)
端子間ピッチ=1.27mm
(c)配線用補助部品パッケージ(YBP)43の条件は、層数を6層とする以外は、プリント配線基板42と同様とする。
「事例の説明」
プリント配線基板42の1〜3層までを用いて、部品パッケージ41からプリント配線基板42に配線経路44にて引出し可能な周辺の6列(図中右側の黒塗り部分)中、2辺については周辺6列を活用し、残る2辺については周辺5列を活用することにより、引き出しピン数は「32×6×2+32×5×2−6×6−6×5×2−5×5=583」ピンとなり、残りは441ピンとなる。
尚、配線用補助部品パッケージ(YBP)43を搭載した層については、この配線用補助部品パッケージ(YBP)43からプリント配線基板42への引出し用として残しておく。
部品パッケージ41の中央に残った端子は441ピン(32−6−5=21列:フルグリッド)であり、この部品パッケージ41の中央21列における441ピンを、プリント配線基板42のバイアホール経由で、配線用補助部品パッケージ(YBP)43の中央21列の441ピンへ引出す。
配線用補助部品パッケージ(YBP)43の中央端子から周辺の端子へは、1〜6層を使って1方向11列(計22列分の484ピン)の引出しが可能である。さらに、配線用補助部品パッケージ(YBP)43を部品パッケージ41の真裏から少し(PAD間半分)ずらした位置に設置することにより、2辺についてはプリント配線基板42のPAD(パッド)間にバイアホールを設けることができ、経路46経由による1層下の層からの引出し1列を加えた周辺4列からの引出しが(表層からは3列)可能となり、残る2辺についても周辺3列をプリント配線基板42の表層から引出すことが可能である。
従って、部品パッケージ41における残り441ピンを配線用補助部品パッケージ(YBP)43の周囲端子を用いてプリント配線基板42へ引出すには、2辺が周辺3列、残る2辺が周辺4列とすると、その引出し数は「32×4×2+32×3×2−4×4−4×3×2−3×3=399」となり、42ピン分の引き出し配線が不足する(399−441=−42)。
「本例の技術を用いた場合」
これに対して、部品パッケージ41とプリント配線基板42として本例のものを用いた場合、例えば、「PADサイズ=φ0.6mm」で従来と同じとし、「最外周のピッチ=1.4mm(29列)」として、この最外周のPAD間から配線が3本引出せるものとし、「最外周から2列目のピッチ=1.2mm(30列)」として、2列目のPAD間から配線が2本引出せるものとし、「最外周から3列目のピッチ=1.0mm(35列)」として、3列目のPAD間から配線が1本引出せるものとし、「最外周から4列目のピッチ=0.85mm(38列)」として、4列目のPAD間から配線は引出せないものとし、「列間のピッチ=0.85mm」として、従来の3列分での3.81(3×0.85)mmであったものを、4列分での3.4(4×0.85)mmとすると、配線用補助部品パッケージ(YBP)43を経由する441ピンを、配線用補助部品パッケージ(YBP)43の周囲端子を用いてプリント配線基板42へ引出す時に、従来の3列分が存在していたエリア(4列分)を用いて表層から引出すと、「(29列×4−4)+(30列×4−4)+(35列×4−4)+(38列×4−4)=512」となり、512ピン(441ピン以上)を引出すことが可能である。
以上、図1〜図7を用いて説明したように、本例では、プリント配線基板(PWB)に搭載される部品パッケージの各電極およびプリント配線基板のパッド(PAD)を、その端間距離が場所により異なる配列パターンで設ける。このことにより、部品パッケージの電極に相対するプリント配線基板(PWB)のPAD間に配線を通す必要数、および、プリント配線基板(PWB)のPAD間へのバイアホール設定要否の違い別に、部品パッケージの電極およびそれに相対するプリント配線基板(PWB)のPADの端間距離が変わる。その結果、部品パッケージからプリント配線基板(PWB)への配線引出しを有利にすることができる。
例えば、部品パッケージの電極の配列が一つの格子上では無い(非格子状)構成とすることにより、あるいは、部品パッケージの電極の大きさを場所により異なるようにすることにより、端間距離を場所により異ならせることを容易にできる。また、電極列間のピッチを変える(狭くする)ことにより、一定のスペースに設けることができる列数を増やすことも可能である。
また、端間距離を場所により異ならせる際、端間距離が配列の外側に位置するほど広くなるような配置とする。底面電極を有する部品パッケージ(BGA等)は、電極が外周に位置するほど、その内側に存在する電極数は多く、それに伴いに電極に相対するPWBのPAD間に通す必要がある配線数は多くなるが、このように、配列の外側に位置するほど端間距離を広くすることにより、部品パッケージの電極に相対するプリント配線基板のPAD間に通すことができる配線数を多くすることができ、部品パッケージからプリント配線基板への配線引出しを有利にすることができる。尚、底面電極を有する部品パッケージ(BGA)で中央部分の電極を間引きした形状の場合は、最内周から外側に位置するほど電極端間距離が狭くなることで、同様の効果を得ることができる。
また、端間距離を場所により異ならせる際、端間距離が列の中に位置するほど広くなるような構成とする。この場合、部品パッケージからプリント配線基板に配線を引き出す際、最外周に近い部分の電極からは、プリント配線基板の表層を使って配線を引出し、その内側部分の電極はプリント配線基板のバイアホールを使って配線を引出す。このようにプリント配線基板のバイアホールを使って引出す直前の部品パッケージの電極は、電極に相対するプリント配線基板のPAD間に配線を通す必要はなく、且つ、プリント配線基板にバイアホールを設ける必要も無いので、電極端間距離を大きく設定する必要性はない。プリント配線基板のバイアホールを使って引出す直前のPADと相対する部品パッケージの電極端間距離と比べ、直後の電極端間距離を広くすることにより、相対するプリント配線基板のPAD間にバイアホールを設けることが可能になり、部品パッケージ(BGA等)からPWBへの配線引出しを有利にすることができる。尚、部品パッケージ(BGA等)で中央部分の電極を間引きした形状の場合は、最内周からPWBの表層を使って配線を引出すので、プリント配線基板のバイアホールを使って引出す直前/直後の部品パッケージの電極と、相対するプリント配線基板のPADとの関係により、同様の効果を得ることができる。
尚、本発明は、図1〜図7を用いて説明した例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、本例では、部品パッケージの電極およびプリント配線基板のパッドの端間距離を場所により異なる配置とするための例として、図5における「各電極およびパッドの配列が一つの格子上ではない配置とする」技術、および、図6における「不均一な大きさの電極およびパッドを設ける」技術を、それぞれ個別に用いているが、これらの技術を併せて用いることも可能である。
本発明に係わる部品パッケージおよび従来の部品パッケージにおける底面電極の配置例を示す説明図である。 本発明に係わるプリント配線基板および従来のプリント配線基板におけるパッドの配置例を示す説明図である。 本発明に係わる部品パッケージにおける底面電極の他の配置例を示す説明図である。 本発明に係わるプリント配線基板におけるパッドの他の配置例を示す説明図である。 部品パッケージにおける電極およびプリント配線基板におけるパッドを各端間距離を場所により異なるように配置するための配列構成例を示す説明図である。 部品パッケージにおける電極およびプリント配線基板におけるパッドを各端間距離を場所により異なるように配置するための他の配列構成例を示す説明図である。 本発明に係わる部品パッケージおよびプリント配線基板を用いた電子機器の断面構成例を示す断面図である。
符号の説明
1,3,11:部品パッケージ、1a〜1d,3a〜3e,11a〜11c:電極(列)、41:部品パッケージ(「IC」)、42:プリント配線基板(「PWB」)、43:配線用補助部品パッケージ(YBP)、44〜46:配線経路。

Claims (8)

  1. プリント配線基板の表面に実装される底面電極を有する部品パッケージであって、
    上記底面電極を、端間距離が場所により異なる配置に設けることを特徴とする部品パッケージ。
  2. プリント配線基板の表面に実装される底面電極を有する部品パッケージであって、
    上記底面電極を非格子状に設け、上記底面電極の端間距離が場所により異なることを特徴とする部品パッケージ。
  3. プリント配線基板の表面に実装される底面電極を有する部品パッケージであって、
    上記底面電極を異なる大きさで設け、上記底面電極の端間距離が場所により異なることを特徴とする部品パッケージ。
  4. 請求項1から請求項3のいずれかに記載の部品パッケージであって、
    上記底面電極を、端間距離が配列の外側に位置するほど広くなるよう設けたことを特徴とする部品パッケージ。
  5. 請求項1から請求項3のいずれかに記載の部品パッケージであって、
    上記底面電極を、端間距離が列の中に位置するほど広くなるよう設けたことを特徴とする部品パッケージ。
  6. 請求項1から請求項5のいずれかに記載の部品パッケージであって、
    上記底面電極を、各電極の列間ピッチが場所により異なる配置に設けたことを特徴とする部品パッケージ。
  7. 底面電極を有する部品パッケージを実装するプリント配線基板であって、
    請求項1から請求項6のいずれかに記載の部品パッケージの底面電極の位置に対応してパッドを設けたことを特徴とするプリント配線基板。
  8. 請求項1から請求項6のいずれかに記載の部品パッケージと、請求項7に記載のプリント配線基板を具備したことを特徴とする電子機器。
JP2003401439A 2003-12-01 2003-12-01 部品パッケージとプリント配線基板および電子機器 Pending JP2005166794A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003401439A JP2005166794A (ja) 2003-12-01 2003-12-01 部品パッケージとプリント配線基板および電子機器
US10/995,308 US7361997B2 (en) 2003-12-01 2004-11-24 Device package, a printed wiring board, and an electronic apparatus with efficiently spaced bottom electrodes including intervals between bottom electrodes of different lengths
CNB2004100820628A CN1327519C (zh) 2003-12-01 2004-12-01 器件封装件和印刷电路板及电子装置
US12/040,254 US7598621B2 (en) 2003-12-01 2008-02-29 Device package, a printed wiring board, and an electronic apparatus with efficiently spaced bottom electrodes including intervals between bottom electrodes of different lengths

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003401439A JP2005166794A (ja) 2003-12-01 2003-12-01 部品パッケージとプリント配線基板および電子機器

Publications (1)

Publication Number Publication Date
JP2005166794A true JP2005166794A (ja) 2005-06-23

Family

ID=34649977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003401439A Pending JP2005166794A (ja) 2003-12-01 2003-12-01 部品パッケージとプリント配線基板および電子機器

Country Status (3)

Country Link
US (2) US7361997B2 (ja)
JP (1) JP2005166794A (ja)
CN (1) CN1327519C (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007034708A (ja) * 2005-07-27 2007-02-08 Fujitsu Ltd 設計情報生成プログラム、設計情報生成装置および設計情報生成方法
JP2011076614A (ja) * 2010-11-02 2011-04-14 Fujitsu Ltd 設計情報生成プログラム、設計情報生成装置および設計情報生成方法
US8552301B2 (en) 2010-01-13 2013-10-08 Advantest Corporation Contact equipment and circuit package

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1971897B (zh) * 2005-11-24 2010-05-26 鸿富锦精密工业(深圳)有限公司 球格阵列布线架构
US7696594B2 (en) * 2005-12-22 2010-04-13 International Business Machines Corporation Attachment of a QFN to a PCB
JP4917873B2 (ja) * 2006-12-11 2012-04-18 株式会社リコー 電源装置
JP5658442B2 (ja) * 2009-06-02 2015-01-28 株式会社東芝 電子部品とその製造方法
US9198284B2 (en) * 2010-08-06 2015-11-24 Panasonic Intellectual Property Management Co., Ltd. Circuit board and method for manufacturing same
JP5587123B2 (ja) * 2010-09-30 2014-09-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN103187390B (zh) * 2011-12-31 2016-04-13 中芯国际集成电路制造(北京)有限公司 具有改进排布方式的通孔阵列和具有该阵列的半导体器件
US10388730B2 (en) * 2017-03-31 2019-08-20 Palo Alto Research Center Incorporated Plurality of electrodes on a substrate having different range of spacing
CN109801895A (zh) * 2018-12-29 2019-05-24 晶晨半导体(深圳)有限公司 焊球阵列封装芯片及印制电路板
KR102720129B1 (ko) * 2019-07-03 2024-10-23 삼성전자주식회사 반도체 패키지

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0139694B1 (ko) * 1994-05-11 1998-06-01 문정환 솔더 볼을 이용한 반도체 패키지 및 그 제조방법
KR100192766B1 (ko) * 1995-07-05 1999-06-15 황인길 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이 반도체 패키지의 솔더볼 평탄화 방법 및 그 기판구조
JP3534501B2 (ja) * 1995-08-25 2004-06-07 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2935356B2 (ja) 1997-02-20 1999-08-16 日本電気株式会社 半導体装置および基板ならびに半導体装置の実装構造
JPH1168026A (ja) 1997-06-13 1999-03-09 Ricoh Co Ltd 配線用補助パッケージおよび印刷回路配線板構造
US5847936A (en) * 1997-06-20 1998-12-08 Sun Microsystems, Inc. Optimized routing scheme for an integrated circuit/printed circuit board
JPH1174407A (ja) * 1997-08-29 1999-03-16 Mitsubishi Electric Corp 半導体装置
JP3846611B2 (ja) * 1998-09-25 2006-11-15 ソニー株式会社 実装用半導体部品、実装構造及び実装方法
JP2000236155A (ja) 1998-12-16 2000-08-29 Ricoh Co Ltd 表面実装用部品のパッケージ
JP3813768B2 (ja) 1999-07-30 2006-08-23 株式会社日立製作所 半導体装置及び半導体モジュール
US6285560B1 (en) * 1999-09-20 2001-09-04 Texas Instruments Incorporated Method for increasing device reliability by selectively depopulating solder balls from a foot print of a ball grid array (BGA) package, and device so modified
JP2001177001A (ja) 1999-12-17 2001-06-29 Matsushita Electric Ind Co Ltd Lsi、lsiパッケージ、端子位置決定方法及びその装置
US6388890B1 (en) * 2000-06-19 2002-05-14 Nortel Networks Limited Technique for reducing the number of layers in a multilayer circuit board
JP2002083890A (ja) * 2000-09-06 2002-03-22 Sanyo Electric Co Ltd 半導体モジュール
JP2002270723A (ja) 2001-03-12 2002-09-20 Hitachi Ltd 半導体装置、半導体チップおよび実装基板
KR100416000B1 (ko) * 2001-07-11 2004-01-24 삼성전자주식회사 다수의 핀을 갖는 부품이 실장되는 인쇄회로기판
JP2003188508A (ja) * 2001-12-18 2003-07-04 Toshiba Corp プリント配線板、面実装形回路部品および回路モジュール
JP2003258151A (ja) * 2002-03-05 2003-09-12 Matsushita Electric Ind Co Ltd 半導体実装モジュール
JP3994379B2 (ja) 2002-03-25 2007-10-17 株式会社リコー 配線用補助パッケージおよび印刷回路配線板の配線レイアウト構造
JP2003283081A (ja) 2002-03-26 2003-10-03 Ricoh Co Ltd 配線用補助パッケージ
JP2003338519A (ja) * 2002-05-21 2003-11-28 Renesas Technology Corp 半導体装置及びその製造方法
US6916995B2 (en) * 2003-02-25 2005-07-12 Broadcom Corporation Optimization of routing layers and board space requirements for ball grid array package implementations including single and multi-layer routing
US6972382B2 (en) * 2003-07-24 2005-12-06 Motorola, Inc. Inverted microvia structure and method of manufacture

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007034708A (ja) * 2005-07-27 2007-02-08 Fujitsu Ltd 設計情報生成プログラム、設計情報生成装置および設計情報生成方法
US8552301B2 (en) 2010-01-13 2013-10-08 Advantest Corporation Contact equipment and circuit package
JP2011076614A (ja) * 2010-11-02 2011-04-14 Fujitsu Ltd 設計情報生成プログラム、設計情報生成装置および設計情報生成方法

Also Published As

Publication number Publication date
CN1327519C (zh) 2007-07-18
US20080150169A1 (en) 2008-06-26
CN1624912A (zh) 2005-06-08
US7361997B2 (en) 2008-04-22
US7598621B2 (en) 2009-10-06
US20050127520A1 (en) 2005-06-16

Similar Documents

Publication Publication Date Title
KR100258263B1 (ko) 반도체 패키지를 위한 패드 및 쓰루홀 배열구조(arrangement of pads and through-holes for semiconductor packages)
US6650014B2 (en) Semiconductor device
US7738259B2 (en) Shared via decoupling for area arrays components
US7598621B2 (en) Device package, a printed wiring board, and an electronic apparatus with efficiently spaced bottom electrodes including intervals between bottom electrodes of different lengths
JPWO2009048154A1 (ja) 半導体装置及びその設計方法
JP2003188508A (ja) プリント配線板、面実装形回路部品および回路モジュール
US7141819B2 (en) Semiconductor package
EP1075026A2 (en) Multilayer circuit board layout
JP2003332377A (ja) フリップチップボンディングのための有機基板
US6310303B1 (en) Structure for printed circuit design
JP3994379B2 (ja) 配線用補助パッケージおよび印刷回路配線板の配線レイアウト構造
EP1714530B1 (en) Method for increasing a routing density for a circuit board and such a circuit board
US7394026B2 (en) Multilayer wiring board
US7105923B2 (en) Device and method for including passive components in a chip scale package
JP2935356B2 (ja) 半導体装置および基板ならびに半導体装置の実装構造
JP2004006488A (ja) プリント配線基板およびそれを使用する実装装置
US20080088017A1 (en) Semiconductor integrated circuit device
JPH08162767A (ja) ボールグリッドアレイパッケージの実装構造
JP2001144207A (ja) 多層配線基板及び半導体装置
JP3008887U (ja) Icピッチ変換基板
US8013253B2 (en) Electrical connection board and assembly of such a board and a semiconductor component comprising an integrated circuit chip
JPH11102990A (ja) 格子状に配列された複数の接続端子を有する電子部品を実装したプリント配線基板
JP2005203420A (ja) 電子回路基板
JPH11260955A (ja) 多層回路基板
JP2003078240A (ja) プリント配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070904

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080418