JP2005166794A - 部品パッケージとプリント配線基板および電子機器 - Google Patents
部品パッケージとプリント配線基板および電子機器 Download PDFInfo
- Publication number
- JP2005166794A JP2005166794A JP2003401439A JP2003401439A JP2005166794A JP 2005166794 A JP2005166794 A JP 2005166794A JP 2003401439 A JP2003401439 A JP 2003401439A JP 2003401439 A JP2003401439 A JP 2003401439A JP 2005166794 A JP2005166794 A JP 2005166794A
- Authority
- JP
- Japan
- Prior art keywords
- component package
- wiring board
- printed wiring
- electrode
- pwb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H10W72/00—
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch or thickness; Using different connections on the pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【解決手段】 PWB(プリント配線基板)に搭載されるBGA部品パッケージ等の部品パッケージ1の各電極1a〜1dを、その端間距離が場所により異なる配列パターンで設け、特に、その端間距離が配列の外側に位置するほど広くなるように配置し、さらにプリント配線基板(PWB)上のパッド(PAD)も部品パッケージの底面電極の位置に対応して設けた構成とし、部品パッケージからプリント配線基板(PWB)への配線引出しを有利にする。
【選択図】 図1
Description
(a)プリント配線基板42の条件:
層数=4層
PADサイズ=φ0.6mm
貫通VIA
表層バイアホールのランドサイズ=φ0.5mm
内層バイアホールのランドサイズ=φ0.76mm
ライン幅/スペース幅=0.1mm/0.1mm
ソルダーレジスト位置精度=±0.075mm
32列×32列(1024ピン、フルグリッド配列)
端子間ピッチ=1.27mm
プリント配線基板42の1〜3層までを用いて、部品パッケージ41からプリント配線基板42に配線経路44にて引出し可能な周辺の6列(図中右側の黒塗り部分)中、2辺については周辺6列を活用し、残る2辺については周辺5列を活用することにより、引き出しピン数は「32×6×2+32×5×2−6×6−6×5×2−5×5=583」ピンとなり、残りは441ピンとなる。
これに対して、部品パッケージ41とプリント配線基板42として本例のものを用いた場合、例えば、「PADサイズ=φ0.6mm」で従来と同じとし、「最外周のピッチ=1.4mm(29列)」として、この最外周のPAD間から配線が3本引出せるものとし、「最外周から2列目のピッチ=1.2mm(30列)」として、2列目のPAD間から配線が2本引出せるものとし、「最外周から3列目のピッチ=1.0mm(35列)」として、3列目のPAD間から配線が1本引出せるものとし、「最外周から4列目のピッチ=0.85mm(38列)」として、4列目のPAD間から配線は引出せないものとし、「列間のピッチ=0.85mm」として、従来の3列分での3.81(3×0.85)mmであったものを、4列分での3.4(4×0.85)mmとすると、配線用補助部品パッケージ(YBP)43を経由する441ピンを、配線用補助部品パッケージ(YBP)43の周囲端子を用いてプリント配線基板42へ引出す時に、従来の3列分が存在していたエリア(4列分)を用いて表層から引出すと、「(29列×4−4)+(30列×4−4)+(35列×4−4)+(38列×4−4)=512」となり、512ピン(441ピン以上)を引出すことが可能である。
Claims (8)
- プリント配線基板の表面に実装される底面電極を有する部品パッケージであって、
上記底面電極を、端間距離が場所により異なる配置に設けることを特徴とする部品パッケージ。 - プリント配線基板の表面に実装される底面電極を有する部品パッケージであって、
上記底面電極を非格子状に設け、上記底面電極の端間距離が場所により異なることを特徴とする部品パッケージ。 - プリント配線基板の表面に実装される底面電極を有する部品パッケージであって、
上記底面電極を異なる大きさで設け、上記底面電極の端間距離が場所により異なることを特徴とする部品パッケージ。 - 請求項1から請求項3のいずれかに記載の部品パッケージであって、
上記底面電極を、端間距離が配列の外側に位置するほど広くなるよう設けたことを特徴とする部品パッケージ。 - 請求項1から請求項3のいずれかに記載の部品パッケージであって、
上記底面電極を、端間距離が列の中に位置するほど広くなるよう設けたことを特徴とする部品パッケージ。 - 請求項1から請求項5のいずれかに記載の部品パッケージであって、
上記底面電極を、各電極の列間ピッチが場所により異なる配置に設けたことを特徴とする部品パッケージ。 - 底面電極を有する部品パッケージを実装するプリント配線基板であって、
請求項1から請求項6のいずれかに記載の部品パッケージの底面電極の位置に対応してパッドを設けたことを特徴とするプリント配線基板。 - 請求項1から請求項6のいずれかに記載の部品パッケージと、請求項7に記載のプリント配線基板を具備したことを特徴とする電子機器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003401439A JP2005166794A (ja) | 2003-12-01 | 2003-12-01 | 部品パッケージとプリント配線基板および電子機器 |
| US10/995,308 US7361997B2 (en) | 2003-12-01 | 2004-11-24 | Device package, a printed wiring board, and an electronic apparatus with efficiently spaced bottom electrodes including intervals between bottom electrodes of different lengths |
| CNB2004100820628A CN1327519C (zh) | 2003-12-01 | 2004-12-01 | 器件封装件和印刷电路板及电子装置 |
| US12/040,254 US7598621B2 (en) | 2003-12-01 | 2008-02-29 | Device package, a printed wiring board, and an electronic apparatus with efficiently spaced bottom electrodes including intervals between bottom electrodes of different lengths |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003401439A JP2005166794A (ja) | 2003-12-01 | 2003-12-01 | 部品パッケージとプリント配線基板および電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005166794A true JP2005166794A (ja) | 2005-06-23 |
Family
ID=34649977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003401439A Pending JP2005166794A (ja) | 2003-12-01 | 2003-12-01 | 部品パッケージとプリント配線基板および電子機器 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7361997B2 (ja) |
| JP (1) | JP2005166794A (ja) |
| CN (1) | CN1327519C (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007034708A (ja) * | 2005-07-27 | 2007-02-08 | Fujitsu Ltd | 設計情報生成プログラム、設計情報生成装置および設計情報生成方法 |
| JP2011076614A (ja) * | 2010-11-02 | 2011-04-14 | Fujitsu Ltd | 設計情報生成プログラム、設計情報生成装置および設計情報生成方法 |
| US8552301B2 (en) | 2010-01-13 | 2013-10-08 | Advantest Corporation | Contact equipment and circuit package |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1971897B (zh) * | 2005-11-24 | 2010-05-26 | 鸿富锦精密工业(深圳)有限公司 | 球格阵列布线架构 |
| US7696594B2 (en) * | 2005-12-22 | 2010-04-13 | International Business Machines Corporation | Attachment of a QFN to a PCB |
| JP4917873B2 (ja) * | 2006-12-11 | 2012-04-18 | 株式会社リコー | 電源装置 |
| JP5658442B2 (ja) * | 2009-06-02 | 2015-01-28 | 株式会社東芝 | 電子部品とその製造方法 |
| US9198284B2 (en) * | 2010-08-06 | 2015-11-24 | Panasonic Intellectual Property Management Co., Ltd. | Circuit board and method for manufacturing same |
| JP5587123B2 (ja) * | 2010-09-30 | 2014-09-10 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| CN103187390B (zh) * | 2011-12-31 | 2016-04-13 | 中芯国际集成电路制造(北京)有限公司 | 具有改进排布方式的通孔阵列和具有该阵列的半导体器件 |
| US10388730B2 (en) * | 2017-03-31 | 2019-08-20 | Palo Alto Research Center Incorporated | Plurality of electrodes on a substrate having different range of spacing |
| CN109801895A (zh) * | 2018-12-29 | 2019-05-24 | 晶晨半导体(深圳)有限公司 | 焊球阵列封装芯片及印制电路板 |
| KR102720129B1 (ko) * | 2019-07-03 | 2024-10-23 | 삼성전자주식회사 | 반도체 패키지 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0139694B1 (ko) * | 1994-05-11 | 1998-06-01 | 문정환 | 솔더 볼을 이용한 반도체 패키지 및 그 제조방법 |
| KR100192766B1 (ko) * | 1995-07-05 | 1999-06-15 | 황인길 | 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이 반도체 패키지의 솔더볼 평탄화 방법 및 그 기판구조 |
| JP3534501B2 (ja) * | 1995-08-25 | 2004-06-07 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| JP2935356B2 (ja) | 1997-02-20 | 1999-08-16 | 日本電気株式会社 | 半導体装置および基板ならびに半導体装置の実装構造 |
| JPH1168026A (ja) | 1997-06-13 | 1999-03-09 | Ricoh Co Ltd | 配線用補助パッケージおよび印刷回路配線板構造 |
| US5847936A (en) * | 1997-06-20 | 1998-12-08 | Sun Microsystems, Inc. | Optimized routing scheme for an integrated circuit/printed circuit board |
| JPH1174407A (ja) * | 1997-08-29 | 1999-03-16 | Mitsubishi Electric Corp | 半導体装置 |
| JP3846611B2 (ja) * | 1998-09-25 | 2006-11-15 | ソニー株式会社 | 実装用半導体部品、実装構造及び実装方法 |
| JP2000236155A (ja) | 1998-12-16 | 2000-08-29 | Ricoh Co Ltd | 表面実装用部品のパッケージ |
| JP3813768B2 (ja) | 1999-07-30 | 2006-08-23 | 株式会社日立製作所 | 半導体装置及び半導体モジュール |
| US6285560B1 (en) * | 1999-09-20 | 2001-09-04 | Texas Instruments Incorporated | Method for increasing device reliability by selectively depopulating solder balls from a foot print of a ball grid array (BGA) package, and device so modified |
| JP2001177001A (ja) | 1999-12-17 | 2001-06-29 | Matsushita Electric Ind Co Ltd | Lsi、lsiパッケージ、端子位置決定方法及びその装置 |
| US6388890B1 (en) * | 2000-06-19 | 2002-05-14 | Nortel Networks Limited | Technique for reducing the number of layers in a multilayer circuit board |
| JP2002083890A (ja) * | 2000-09-06 | 2002-03-22 | Sanyo Electric Co Ltd | 半導体モジュール |
| JP2002270723A (ja) | 2001-03-12 | 2002-09-20 | Hitachi Ltd | 半導体装置、半導体チップおよび実装基板 |
| KR100416000B1 (ko) * | 2001-07-11 | 2004-01-24 | 삼성전자주식회사 | 다수의 핀을 갖는 부품이 실장되는 인쇄회로기판 |
| JP2003188508A (ja) * | 2001-12-18 | 2003-07-04 | Toshiba Corp | プリント配線板、面実装形回路部品および回路モジュール |
| JP2003258151A (ja) * | 2002-03-05 | 2003-09-12 | Matsushita Electric Ind Co Ltd | 半導体実装モジュール |
| JP3994379B2 (ja) | 2002-03-25 | 2007-10-17 | 株式会社リコー | 配線用補助パッケージおよび印刷回路配線板の配線レイアウト構造 |
| JP2003283081A (ja) | 2002-03-26 | 2003-10-03 | Ricoh Co Ltd | 配線用補助パッケージ |
| JP2003338519A (ja) * | 2002-05-21 | 2003-11-28 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| US6916995B2 (en) * | 2003-02-25 | 2005-07-12 | Broadcom Corporation | Optimization of routing layers and board space requirements for ball grid array package implementations including single and multi-layer routing |
| US6972382B2 (en) * | 2003-07-24 | 2005-12-06 | Motorola, Inc. | Inverted microvia structure and method of manufacture |
-
2003
- 2003-12-01 JP JP2003401439A patent/JP2005166794A/ja active Pending
-
2004
- 2004-11-24 US US10/995,308 patent/US7361997B2/en not_active Expired - Lifetime
- 2004-12-01 CN CNB2004100820628A patent/CN1327519C/zh not_active Expired - Fee Related
-
2008
- 2008-02-29 US US12/040,254 patent/US7598621B2/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007034708A (ja) * | 2005-07-27 | 2007-02-08 | Fujitsu Ltd | 設計情報生成プログラム、設計情報生成装置および設計情報生成方法 |
| US8552301B2 (en) | 2010-01-13 | 2013-10-08 | Advantest Corporation | Contact equipment and circuit package |
| JP2011076614A (ja) * | 2010-11-02 | 2011-04-14 | Fujitsu Ltd | 設計情報生成プログラム、設計情報生成装置および設計情報生成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1327519C (zh) | 2007-07-18 |
| US20080150169A1 (en) | 2008-06-26 |
| CN1624912A (zh) | 2005-06-08 |
| US7361997B2 (en) | 2008-04-22 |
| US7598621B2 (en) | 2009-10-06 |
| US20050127520A1 (en) | 2005-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100258263B1 (ko) | 반도체 패키지를 위한 패드 및 쓰루홀 배열구조(arrangement of pads and through-holes for semiconductor packages) | |
| US6650014B2 (en) | Semiconductor device | |
| US7738259B2 (en) | Shared via decoupling for area arrays components | |
| US7598621B2 (en) | Device package, a printed wiring board, and an electronic apparatus with efficiently spaced bottom electrodes including intervals between bottom electrodes of different lengths | |
| JPWO2009048154A1 (ja) | 半導体装置及びその設計方法 | |
| JP2003188508A (ja) | プリント配線板、面実装形回路部品および回路モジュール | |
| US7141819B2 (en) | Semiconductor package | |
| EP1075026A2 (en) | Multilayer circuit board layout | |
| JP2003332377A (ja) | フリップチップボンディングのための有機基板 | |
| US6310303B1 (en) | Structure for printed circuit design | |
| JP3994379B2 (ja) | 配線用補助パッケージおよび印刷回路配線板の配線レイアウト構造 | |
| EP1714530B1 (en) | Method for increasing a routing density for a circuit board and such a circuit board | |
| US7394026B2 (en) | Multilayer wiring board | |
| US7105923B2 (en) | Device and method for including passive components in a chip scale package | |
| JP2935356B2 (ja) | 半導体装置および基板ならびに半導体装置の実装構造 | |
| JP2004006488A (ja) | プリント配線基板およびそれを使用する実装装置 | |
| US20080088017A1 (en) | Semiconductor integrated circuit device | |
| JPH08162767A (ja) | ボールグリッドアレイパッケージの実装構造 | |
| JP2001144207A (ja) | 多層配線基板及び半導体装置 | |
| JP3008887U (ja) | Icピッチ変換基板 | |
| US8013253B2 (en) | Electrical connection board and assembly of such a board and a semiconductor component comprising an integrated circuit chip | |
| JPH11102990A (ja) | 格子状に配列された複数の接続端子を有する電子部品を実装したプリント配線基板 | |
| JP2005203420A (ja) | 電子回路基板 | |
| JPH11260955A (ja) | 多層回路基板 | |
| JP2003078240A (ja) | プリント配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060824 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070710 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070904 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080418 |