TWI523081B - 半導體製程 - Google Patents

Description

半導體製程

本發明係關於一種半導體製程，且特別係關於一種半導體製程，其藉由形成富矽層於絕緣結構的側壁俾使磊晶結構可依附富矽層成長。

隨著半導體製程進入到深次微米時代，例如65奈米(nm)以下之製程，對於MOS電晶體元件的驅動電流(drive current)的提昇已顯得日益重要。為了改善元件的效能，目前業界已發展出所謂的「應變矽(strained-silicon)技術」，其原理主要是形成磊晶結構使閘極通道部分的矽晶格產生應變，使電荷在通過此應變之閘極通道時的移動力增加，進而達到使MOS電晶體運作更快的目的。

然而，在應變矽(strained-silicon)技術的應用上產生許多問題。例如，以鰭狀場效電晶體元件為例，鰭狀場效電晶體之結構係包含至少一鰭狀結構，而絕緣結構則位於該些鰭狀結構之間。當採用應變矽技術而將磊晶結構成長於鰭狀結構上時，會造成磊晶結構無法依附絕緣結構成長，而導致磊晶結構與絕緣結構之間產生空隙。一但發生這種磊晶結構無法填滿於絕緣結構之間的現象，不但會縮小磊晶結構成長的體積以及無法達到磊晶結構所欲形成之形狀，而且會降低磊晶結構的效能，且致使位於其上之結構，例如跨設於其上的閘極結構或者後續形成於其上之層間介電層、接觸洞蝕刻停止層、金屬柱等難以平整地與磊晶結構接觸，進而降低鰭狀場效電晶體的品質。

本發明提出一種半導體製程，其藉由形成一層富矽層於絕緣層的側壁，俾使磊晶結構可依附富矽層成長於半導體基底上。

本發明提供一種半導體製程，包含有下述步驟。首先，提供一半導體基底，其中半導體基底具有一圖案化絕緣層，且圖案化絕緣層之一開口曝露出半導體基底之一矽質區域。而後，形成一富矽層於開口之側壁。然後，進行一磊晶製程，以形成一磊晶結構於開口內之矽質區域上。

基於上述，本發明提供一種半導體製程，其先形成至少一層富矽層於圖案化絕緣層之側壁，是以在形成磊晶結構於矽質基底上時，可使磊晶結構依附富矽層成長。如此一來，採用本發明所形成之磊晶結構，可與圖案化絕緣層緊密貼合，促使磊晶結構達到最佳之效能。

本發明如下提出二實施例，係以形成一磊晶結構於一鰭狀場效電晶體為例，但本發明之半導體製程亦可應用於塊狀的半導體基底而形成一平面式的電晶體。凡應用本發明之精神者，皆屬本發明之範圍。

第1-8圖繪示本發明第一實施例之半導體製程之剖面示意圖。第9圖繪示本發明第一實施例之半導體製程之立體圖。首先，如第1圖所示，提供一半導體基底110。半導體基底110例如是一矽基底、一含矽基底、一三五族覆矽基底(例如GaN-on-silicon)、一石墨烯覆矽基底(graphene-on-silicon)或一矽覆絕緣(silicon-on-insulator，SOI)基底等半導體基底。半導體基底110具有一鰭狀結構112。形成鰭狀結構112的方法可如下所述，但本發明非限於此。首先，提供一塊狀底材(未繪示)，在其上形成一圖案化的硬遮罩層120，藉以定義出其下之塊狀底材中欲對應形成之鰭狀結構112的位置。圖案化的硬遮罩層120一般可包含一氧化層122以及一氮化層124。接著，進行一蝕刻製程，於塊狀底材(未繪示)中而形成至少一鰭狀結構112。如此，完成鰭狀結構112之製作。在本實施例中，形成鰭狀結構112之後，可於後續製程中移除圖案化的硬遮罩層120，因此可於後續製程中形成三閘極場效電晶體(tri-gate MOSFET)。如此一來，由於鰭狀結構112與後續形成之介電層之間具有三直接接觸面(包含二接觸側面及一接觸頂面)，因此被稱作三閘極場效電晶體(tri-gate MOSFET)。相較於平面場效電晶體，三閘極場效電晶體可藉由將上述三直接接觸面作為載子流通之通道，而在同樣的閘極長度下具有較寬的載子通道寬度，俾使在相同之驅動電壓下可獲得加倍的汲極驅動電流。

另外，本發明亦可應用於其他種類的半導體基底，例如在另一實施態樣中，提供一矽覆絕緣基底(未繪示)，並以蝕刻暨微影之方法蝕刻矽覆絕緣基底(未繪示)上之單晶矽層而停止於氧化層，即可完成鰭狀結構於矽覆絕緣基底上的製作。此為通常知識者所熟知，不多加贅述。

此外，為能清晰揭示本發明，本實施例之鰭狀結構112僅繪示一個，但本發明所能應用之鰭狀結構112亦可為複數個。

如第2圖所示，形成一圖案化絕緣層130於半導體基底110中。形成圖案化絕緣層130的方法可包含下述步驟。首先，在於半導體基底110上形成鰭狀結構112後，各鰭狀結構112周圍的半導體基底110會因蝕刻之故而相對形成複數個凹槽R於半導體基底110中。而後，可選擇性形成一襯墊層(未繪示)於各凹槽R的側壁S1與底部表面上，襯墊層(未繪示)可例如為一氮化層或一氧化層/氮化層(ON)。接著，填入一絕緣材料(未繪示)於各凹槽R中，然後再進行一蝕刻或平坦化製程。如此，完成圖案化絕緣層130之製作。在本實施例中，圖案化絕緣層130即為一淺溝隔離結構，但在其他實施例中亦可為其他方法所形成之絕緣層。此外，平坦化製程可利用圖案化的硬遮罩層120當作停止層。若以蝕刻製程來製備圖案化絕緣層130時，則圖案化絕緣層130之開口可大於或等於鰭狀結構112的寬度，且當圖案化絕緣層130之開口大於鰭狀結構112的寬度時，後續形成之磊晶結構更可位於鰭狀結構112的兩接觸側面上。

如第3圖所示，移除硬遮罩層120。如此，圖案化絕緣層130便可形成至少一開口R1曝露出半導體基底110之一矽質區域A1。換言之，此矽質區域A1即為鰭狀結構112之頂面。

如第4-5圖所示，形成一富矽層140於開口R1之側壁S2。詳細而言，如第4圖所示，先例如以沉積製程，全面形成一富矽膜層140’於半導體基底110上以及圖案化絕緣層130的側壁S2以及頂面S4。接著，如第5圖所示，可例如以蝕刻製程，移除位於半導體基底110上以及圖案化絕緣層130的頂面S4的富矽膜層140’，而曝露鰭狀結構112頂面之矽質區域A1。

在此一提，本發明係特別形成一富矽層140於圖案化絕緣層130的側壁S2，以使後續形成於鰭狀結構112上之磊晶結構，可依附此富矽層140成長，俾使磊晶結構與圖案化絕緣層130可緊密貼合，避免如習知中之磊晶結構未填滿開口R1，而與圖案化絕緣層130產生空隙，造成磊晶結構效能降低及鰭狀場效電晶體之性能劣化的問題。具體而言，富矽層140的矽含量大於總含量的三分之一。在一實施例中，富矽層140為一介電層，但本發明不以此為限。是以，富矽層140的矽含量大於一般作為圖案化絕緣層130的材質，例如二氧化矽，因此磊晶結構更易附著於富矽層140上。在本實施例中，富矽層140包含一含氮的富矽層。在一較佳的實施例中，富矽層140包含一四氮化三矽層。

如第6圖所示，進行一磊晶製程P，以形成一磊晶結構150於開口R1內之矽質區域A1上。磊晶結構P可例如為一矽鍺磊晶結構、一矽碳磊晶結構以及一矽質磊晶結構，本發明不以此為限，視實際所欲形成之電晶體之電性及用途而定。在本實施例中，磊晶結構150之頂面S5與圖案化絕緣層130之頂面S4齊平。但在其他實施例中，磊晶結構150之頂面S5可能突出於圖案化絕緣層130；或者，磊晶結構150的頂面S5位於圖案化絕緣層130的頂面S4下方。磊晶結構150之頂面S5與圖案化絕緣層130之頂面S4的相對位置視實際所欲形成之結構以及後續搭配之製程而定。

此外，如第7圖所示，本發明另一實施態樣亦可以直接形成一圖案化絕緣層130於一半導體基底110上，然後於圖案化絕緣層130中至少一開口R1的側壁S2上形成一富矽層140，接著再進行磊晶製程，以於圖案化絕緣層130中之開口R1所曝露出半導體基底110的一矽質區域A1上依序形成一鰭狀結構112以及一磊晶結構150，或是直接於矽質區域A1上形成一磊晶結構150當作鰭狀結構。同樣的，此處所形成的磊晶結構150，亦可依附此富矽層140成長，俾使磊晶結構150與圖案化絕緣層130可緊密貼合，避免與圖案化絕緣層130之間產生空隙。而且磊晶結構150亦可突出、低於或切其圖案化絕緣層130之頂面，視實際所欲形成之結構以及後續搭配之製程而定。

如第8圖所示，選擇性全面回蝕刻圖案化絕緣層130，俾使鰭狀結構112所延伸出的磊晶結構150突出圖案化絕緣層130’，並且移除富矽層140，以於後續製程中形成三閘極場效電晶體(tri-gate MOSFET)，但本發明不以此為限。在另一實施例中，可全面回蝕刻圖案化絕緣層130至鰭狀結構112直接突出於圖案化絕緣層130’。接著如第9圖所示，形成一閘極結構160跨設於部分磊晶結構150及鰭狀結構112上，其中閘極結構160可包含一閘極介電層162以及一閘極電極164、一側壁子(未繪示)等，且閘極介電層162可包含氧化矽或選自氧化鉿(hafnium oxide，HfO₂)、矽酸鉿氧化合物(hafnium silicon oxide，HfSiO₄)、矽酸鉿氮氧化合物(hafnium silicon oxynitride，HfSiON)、氧化鋁(aluminum oxide，Al₂O₃)、氧化鑭(lanthanum oxide，La₂O₃)、氧化鉭(tantalum oxide，Ta₂O₅)、氧化釔(yttrium oxide，Y₂O₃)、氧化鋯(zirconium oxide，ZrO₂)、鈦酸鍶(strontium titanate oxide，SrTiO₃)、矽酸鋯氧化合物(zirconium silicon oxide，ZrSiO₄)、鋯酸鉿(hafnium zirconium oxide，HfZrO₄)、鍶鉍鉭氧化物(strontium bismuth tantalate,SrBi₂Ta₂O₉,SBT)、鋯鈦酸鉛(lead zirconate titanate,PbZr_xTi_1-xO₃,PZT)與鈦酸鋇鍶(barium strontium titanate,Ba_xSRE_-xTiO₃,BST)所組成之群組的高介電常數介電層，而閘極結構160則可包含多晶矽閘極或具有阻障層、功函數金屬層與主導電金屬等的金屬閘極。當然，後續可再分段形成輕摻雜源/汲極區、源/汲極區(未繪示)；形成金屬矽化物；形成接觸洞蝕刻停止層；形成層間介電層；形成金屬柱等之接觸插塞等，此為通常知識者所熟知，不多加贅述。

再此一提，本實施例之磊晶結構150係全面覆蓋鰭狀結構112，故後續所形成之閘極結構160、源/汲極區等結構皆直接形成於其上或其中。在一實施例中，磊晶結構150亦可僅形成於鰭狀結構112與閘極結構160之間(如第12圖所示)。在另一實施例中，磊晶結構150可形成於閘極結構160以外的鰭狀結構112上。例如，磊晶結構150可形成於源/汲極區的位置，其可再形成源/汲極區前/後形成，或者與源/汲極區一同形成。磊晶結構所設置的位置視所需之半導體結構以及配合之後續製程而定。然，不論應用為何，本發明皆有助於改善磊晶結構之成長。

承上，由於本發明先形成一富矽層140於圖案化絕緣層130的側壁S2(如第5圖)，再形成磊晶結構150於開口R1之矽質區域A1上。是以，磊晶結構150可緊密地依附富矽層140自矽質區域A1向上成長。因此，採用本發明所形成之磊晶結構150可達到所欲形成之形狀，方便後續結構跨設於其上或與其均勻地接觸；再者，採用本發明所形成之磊晶結構150因依附富矽層140成長，其體積可盡可能達到最大，以有效利用空間達到最好的電晶體性能。

以上所提出之第一實施例為先形成磊晶結構再形成閘極結構之一實施例。以下再提出一第二實施例，其先形成閘極結構再形成磊晶結構。

第10-11圖繪示本發明第二實施例之半導體製程之立體圖。首先，先進行第1-3圖之步驟，形成具有鰭狀結構112之半導體基底110；形成圖案化絕緣層130於半導體基底110中；以及移除硬遮罩層120，暴露出其下方之鰭狀結構112。接著，如第10圖所示，回蝕刻部分區域A2之圖案化絕緣層130，使鰭狀結構112相對突出部分區域A2之圖案化絕緣層130，而形成一跨過鰭狀結構112之一閘極溝渠T。在其他實施例中，閘極溝渠T可為複數條形成於圖案化絕緣層130中。

如第11圖所示，形成一閘極結構160於閘極溝渠T中以及鰭狀結構112上。閘極結構160可包含一閘極介電層162以及一閘極電極164、一側壁子(未繪示)等。其中，閘極介電層162可包含氧化矽或選自氧化鉿(HfO₂)、矽酸鉿氧化合物(HfSiO₄)、矽酸鉿氮氧化合物(HfSiON)、氧化鋁(Al₂O₃)、氧化鑭(La₂O₃)、氧化鉭(Ta₂O₅)、氧化釔(Y₂O₃)、氧化鋯(ZrO₂)、鈦酸鍶(SrTiO₃)、矽酸鋯氧化合物(ZrSiO₄)、鋯酸鉿(HfZrO₄)、鍶鉍鉭氧化物(SrBi₂Ta₂O₉,SBT)、鋯鈦酸鉛(PbZr_xTi_1-xO₃,PZT)與鈦酸鋇鍶(Ba_xSRE_-xTiO₃,BST)所組成之群組的高介電常數介電層，而閘極結構160則可包含多晶矽閘極或具有阻障層、功函數金屬層與主導電金屬等的金屬閘極。接著，再利用前述之方法，先於圖案化絕緣層130的側壁S2上形成富矽層140，然後再形成磊晶結構(未繪示)於閘極結構160以外的鰭狀結構112上，使其依附此富矽層140成長，俾使磊晶結構(未繪示)與圖案化絕緣層130可緊密貼合。而在另一實施例中，亦可在形成閘極結構160後，先於鰭狀結構112上之對應形成源/汲極的區域蝕刻出一凹槽，再利用前述之方法，於圖案化絕緣層130的側壁S2上形成含富矽層140，然後再將磊晶結構(未繪示)形成於其中。在一較佳的實施態樣下，凹槽(未繪示)可具有一鑽石型剖面結構，俾使於其中所形成之磊晶結構(未繪示)具有更佳之施加壓力於閘極通道之效果。然而，不論是將磊晶結構形成於鰭狀結構112上或鰭狀結構112中，磊晶結構之軸向X的兩端皆會與圖案化絕緣層130之側壁S2上的含富矽層140緊密接觸。換句話說，本實施例在形成磊晶結構(未繪示)之前，均需先形成一富矽層140於圖案化絕緣層130之側壁S2上，然後再形成磊晶結構於鰭狀結構112上/中。如此，磊晶結構(未繪示)即可依附富矽層140成長。

當然，形成磊晶結構(未繪示)之後，可再進行離子佈植製程，分段形成輕摻雜源/汲極區、源/汲極區；形成金屬矽化物；形成接觸洞蝕刻停止層；形成層間介電層；形成金屬柱等，不多加贅述。

以上僅為應用本發明之二實施例而已，本發明亦可應用於各種半導體製程中，礙於篇幅限制不再贅述。凡應用本發明：先形成至少一富矽層俾使磊晶結構依附其成長的方法，皆可屬本發明所欲保護之範圍。

綜上所述，本發明提供一種半導體製程，其先形成至少一層富矽層於圖案化絕緣層之側壁，因此在形成磊晶結構於矽質基底上時，可使磊晶結構依附富矽層成長。如此一來，採用本發明所形成之磊晶結構，可與圖案化絕緣層緊密貼合，促使磊晶結構達到最佳之效能。例如，本發明之磊晶結構可達到所欲形成之形狀，方便後續結構跨設於其上或與其均勻地接觸；本發明之磊晶結構可盡可能達到最大之體積，以充分運用空間達到最好的電晶體性能。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

110．．．半導體基底

112．．．鰭狀結構

120．．．硬遮罩層

122．．．氧化層

124．．．氮化層

130、130’．．．圖案化絕緣層

140．．．富矽層

140’．．．富矽膜層

150．．．磊晶結構

160．．．閘極結構

162．．．閘極介電層

164．．．閘極電極

A1．．．矽質區域

A2．．．部分區域

P．．．磊晶製程

R．．．凹槽

R1．．．開口

S1、S2．．．側壁

S4、S5．．．頂面

T．．．閘極溝渠

X．．．軸向

第1-8圖繪示本發明第一實施例之半導體製程之剖面示意圖。

第9圖繪示本發明第一實施例之半導體製程之立體圖。

第10-11圖繪示本發明第二實施例之半導體製程之立體圖。

第12圖繪示本發明一實施例之半導體製程之立體圖。

110．．．半導體基底

112．．．鰭狀結構

130．．．圖案化絕緣層

140．．．富矽層

150．．．磊晶結構

A1．．．矽質區域

P．．．磊晶製程

R1．．．開口

S1、S2．．．側壁

S4、S5．．．頂面

Claims (19)

1. 一種半導體製程，包含有：提供一半導體基底，該半導體基底具有一圖案化絕緣層，且該圖案化絕緣層之一開口曝露出該半導體基底之一矽質區域；形成一富矽層於該開口之側壁；以及進行一磊晶製程，以形成一磊晶結構於該開口內之該矽質區域上，其中該磊晶結構依附該富矽層形成。
2. 如申請專利範圍第1項所述之半導體製程，其中該圖案化絕緣層包含一淺溝絕緣結構。
3. 如申請專利範圍第1項所述之半導體製程，其中形成該圖案化絕緣層的步驟，包含：形成複數個凹槽於該半導體基底中；形成一襯墊層於各該些凹槽的側壁上；以及填入一絕緣材料於各該些凹槽中。
4. 如申請專利範圍第1項所述之半導體製程，其中形成該富矽層的步驟，包含：全面形成一富矽膜層於該半導體基底上以及該圖案化絕緣層的側壁以及頂面；以及移除位於該半導體基底上以及該圖案化絕緣層的頂面的該富矽膜層。
5. 如申請專利範圍第1項所述之半導體製程，其中該富矽層的矽含量大於總含量的三分之一。
6. 如申請專利範圍第5項所述之半導體製程，其中該富矽層包含一含氮的富矽層。
7. 如申請專利範圍第6項所述之半導體製程，其中該富矽層包含一四氮化三矽層。
8. 如申請專利範圍第1項所述之半導體製程，其中該半導體基底包含一具有一鰭狀結構之半導體基底。
9. 如申請專利範圍第8項所述之半導體製程，其中該矽質區域為該鰭狀結構之頂面。
10. 如申請專利範圍第9項所述之半導體製程，其中在進行該磊晶製程之後，更包含：回蝕刻該圖案化絕緣層，俾使該磊晶結構突出該圖案化絕緣層；以及形成一閘極結構於部分該鰭狀結構上。
11. 如申請專利範圍第10項所述之半導體製程，其中該磊晶結構形 成於該鰭狀結構與該閘極結構之間。
12. 如申請專利範圍第10項所述之半導體製程，其中該磊晶結構形成於該閘極結構以外的該鰭狀結構上。
13. 如申請專利範圍第9項所述之半導體製程，其中該磊晶結構全面覆蓋該鰭狀結構。
14. 如申請專利範圍第9項所述之半導體製程，其中在形成該富矽層之前，更包含：回蝕刻部分區域之該圖案化絕緣層，俾使該鰭狀結構突出部分區域之該圖案化絕緣層，而形成至少一閘極溝渠於該圖案化絕緣層中；以及形成一閘極結構於該閘極溝渠中以及該鰭狀結構上。
15. 如申請專利範圍第14項所述之半導體製程，其中該磊晶結構形成於該閘極結構以外的該鰭狀結構上。
16. 如申請專利範圍第1項所述之半導體製程，其中該磊晶結構突出於該圖案化絕緣層。
17. 如申請專利範圍第1項所述之半導體製程，其中該磊晶結構的頂面位於該圖案化絕緣層的頂面下方。
18. 如申請專利範圍第1項所述之半導體製程，其中該磊晶結構的頂面與該圖案化絕緣層的頂面齊平。
19. 如申請專利範圍第1項所述之半導體製程，其中該磊晶結構包含一矽鍺磊晶結構、一矽碳磊晶結構以及一矽質磊晶結構。