[go: up one dir, main page]

TWI520295B - 具金屬柱組及導電孔組之基板及具金屬柱組及導電孔組之封裝結構 - Google Patents

具金屬柱組及導電孔組之基板及具金屬柱組及導電孔組之封裝結構 Download PDF

Info

Publication number
TWI520295B
TWI520295B TW102121206A TW102121206A TWI520295B TW I520295 B TWI520295 B TW I520295B TW 102121206 A TW102121206 A TW 102121206A TW 102121206 A TW102121206 A TW 102121206A TW I520295 B TWI520295 B TW I520295B
Authority
TW
Taiwan
Prior art keywords
conductive
group
substrate
pads
metal
Prior art date
Application number
TW102121206A
Other languages
English (en)
Other versions
TW201448155A (zh
Inventor
田雲翔
丁一權
Original Assignee
日月光半導體製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日月光半導體製造股份有限公司 filed Critical 日月光半導體製造股份有限公司
Priority to TW102121206A priority Critical patent/TWI520295B/zh
Publication of TW201448155A publication Critical patent/TW201448155A/zh
Application granted granted Critical
Publication of TWI520295B publication Critical patent/TWI520295B/zh

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

具金屬柱組及導電孔組之基板及具金屬柱組及導電孔組之封裝結構
本發明係關於一種基板及封裝結構。詳言之,本發明係關於一種具金屬柱組及導電孔組之基板及具金屬柱組及導電孔組之封裝結構。
習知金屬柱設置於基板之周邊,且圍繞基板上之晶片,以做為與其他基板互連(interconnect)之輸入/輸出(I/O)連接點。然而,依據目前習知金屬柱之結構,難以再提高在該基板上之習知金屬柱數量,故不能提高互連的I/O數量。再者,即使利用導電孔(Via)結構,一個導電孔僅能電性連接一個金屬柱,仍難以再提高在該基板上之習知金屬柱數量及不能提高互連的I/O數量。
本揭露之一方面係關於一種具金屬柱組及導電孔組之基板。在一實施例中,該具金屬柱組及導電孔組之基板包括:一基板本體、複數個第一導電墊、複數個第一金屬柱、至少一導電墊組、至少一金屬柱組及至少一第一導電孔組。該基板本體具有一第一表面、一第一中間層、一第一線路層及一第二線路層,該第一線路層包括複數條第一 導線,設置於該第一表面,該第二線路層包括複數條第二導線,設置於該基板本體之該第一中間層。該等第一導電墊設置於該第一表面,分別電性連接該等第一導線。該等第一金屬柱分別形成於該等第一導電墊上。該至少一導電墊組設置於該第一表面,每一個導電墊組包括複數個第二導電墊,每一個第二導電墊具有至少一內側邊及至少一外側邊,在導電墊組內之一第二導電墊之該內側邊與相鄰第二導電墊之該內側邊彼此相對且其之間具有一狹長間隔區。該至少一金屬柱組形成於部分該至少一導電墊組上,每一個金屬柱組包括複數個第二金屬柱,分別對應形成於部分該等第二導電墊上。每一個第一導電孔組包括一第一通孔及複數個第一導體區段,該第一通孔通過該第一表面及該第一中間層,該等第一導體區段設置於該第一通孔內,且對應該導電墊組之該等第二導電墊,該等第一導體區段分別電性連接該等第二導電墊及該等第二導線。
本揭露之另一方面係關於一種具金屬柱組及導電孔組之封裝結構。在一實施例中,該具金屬柱組及導電孔組之封裝結構包括:一第一基板、一第二基板、一晶片及封膠。該第一基板包括一第一基板本體、複數個第一導電墊、複數個第一金屬柱、至少一導電墊組、至少一金屬柱組及至少一第一導電孔組。該第一基板本體具有一第一表面、一第一中間層、一第一線路層及一第二線路層,該第一線路層包括複數條第一導線,設置於該第一表面,該第二線路層包括複數條第二導線,設置於該基板本體之該第一中間層。該等第一導電墊設置於該第一表面,分別電性連接該等第一導線。該等第一金屬柱,分別形成於該等第一導電墊上。該至少一導電墊組設置於該第一表面,每一個導電墊組包括複數個第二導電墊,每一個第二導電墊具有至少一內側邊及至少一外側邊,在導電墊組內之一第二導電墊之該內側邊與相鄰第二導電墊之該內側邊彼此相對且其之間具有一狹長間隔區。該至 少一金屬柱組形成於部分該至少一導電墊組上,每一個金屬柱組包括複數個第二金屬柱,分別對應形成於部分該等第二導電墊上;每一個第一導電孔組包括一第一通孔及複數個第一導體區段,該第一通孔通過該第一表面及該第一中間層,該等第一導體區段設置於該第一通孔內,且對應該導電墊組之該等第二導電墊,該等第一導體區段分別電性連接該等第二導電墊及該等第二導線。該第二基板包括一第二基板本體及複數個導電端點,該第二基板本體具有一第二表面,係面對該第一基板之該第一表面。該第二基板之該等導電端點電性連接該第一基板之該等第一金屬柱及該至少一金屬柱組。該晶片設置於該第一基板,並與第一基板的至少一個該等第一導線或第二導線電性連結。封膠設置於該第一基板及該第二基板之間。
利用導電墊組具有複數個第二導電墊,及可對應設置複數個第二金屬柱,且導電孔組具有複數個導體區段,電性連接該等第二導電墊,故可大幅提高金屬柱之數量,進而提高I/O數量,且可縮小導電墊、金屬柱及導電孔組所佔之面積。
10‧‧‧具金屬柱組及導電孔組之基板、第一基板
11‧‧‧基板本體、第一基板本體
12‧‧‧第一導電墊
13‧‧‧第一金屬柱
14‧‧‧導電墊組
15‧‧‧金屬柱組
16‧‧‧第一導電孔組
17‧‧‧第一中間層導電墊組
111‧‧‧第一表面
112‧‧‧第一中間層
113‧‧‧第一線路層
114‧‧‧第二線路層
115‧‧‧第一導線
116‧‧‧第二導線
141、142‧‧‧第二導電墊
145、147‧‧‧導電墊之內側邊
146、148‧‧‧導電墊之外側邊
149‧‧‧狹長間隔區
151、152‧‧‧第二金屬柱
161‧‧‧第一通孔
162、163‧‧‧第一導體區段
171、172‧‧‧第三導電墊
20‧‧‧具金屬柱組及導電孔組之基板
24‧‧‧導電墊組
25‧‧‧金屬柱組
27‧‧‧第一中間層導電墊組
241、242、243、244‧‧‧第二導電墊
251、252、253、254‧‧‧第二金屬柱
271、272、273、274‧‧‧第三導電墊
30‧‧‧具金屬柱組及導電孔組之基板
34‧‧‧導電墊組
35‧‧‧金屬柱組
37‧‧‧第一中間層導電墊組
341、342、343、344、345、346‧‧‧第二導電墊
351、352、353、354、355、356‧‧‧第二金屬柱
371、372、373、374、375、376‧‧‧第三導電墊
40‧‧‧具金屬柱組及導電孔組之基板
41‧‧‧基板本體
411‧‧‧第一表面
112‧‧‧第一中間層
414‧‧‧第三線路層
415‧‧‧第二中間層
416‧‧‧第三導線
47‧‧‧導電墊組
471、472、473、474‧‧‧第二導電墊
49‧‧‧第二導電孔組
491‧‧‧第二通孔
492、493‧‧‧第二導體區段
52‧‧‧第一中間層導電墊組
521、522、523、524‧‧‧第四導電墊
53‧‧‧第二中間層導電墊組
531、532、533、534‧‧‧第五導電墊
611、612、613、614‧‧‧第二導電墊
62‧‧‧第六導電墊
63‧‧‧第三金屬柱
70‧‧‧具金屬柱組及導電孔組之封裝結構
71‧‧‧晶片
72‧‧‧封膠
80‧‧‧第二基板
81‧‧‧第二基板本體
82‧‧‧導電端點
811‧‧‧第二表面
821‧‧‧金屬凸塊
822‧‧‧焊料
圖1顯示本發明具金屬柱組及導電孔組之基板之第一實施例之剖視示意圖;圖2顯示本發明具金屬柱組及導電孔組之基板之第一實施例由第一表面之上視示意圖;圖3顯示本發明具金屬柱組及導電孔組之基板之第一實施例由第一中間層之示意圖;圖4顯示本發明具金屬柱組及導電孔組之基板之第二實施例由第一表面之上視示意圖;圖5顯示本發明具金屬柱組及導電孔組之基板之第二實施例由第一中間層之示意圖; 圖6顯示本發明具金屬柱組及導電孔組之基板之第三實施例由第一表面之上視示意圖;圖7顯示本發明具金屬柱組及導電孔組之基板之第三實施例由第一中間層之示意圖;圖8顯示本發明具金屬柱組及導電孔組之基板之第四實施例之剖視示意圖;圖9顯示本發明具金屬柱組及導電孔組之基板之第四實施例由第一表面之上視示意圖;圖10顯示本發明具金屬柱組及導電孔組之基板之第四實施例由第一中間層之示意圖;圖11顯示本發明具金屬柱組及導電孔組之基板之第四實施例由第二中間層之示意圖;圖12顯示本發明具金屬柱組及導電孔組之基板之第五實施例之剖視示意圖;圖13顯示本發明具金屬柱組及導電孔組之基板之第五實施例由第一表面之上視示意圖;圖14顯示本發明具金屬柱組及導電孔組之封裝結構之剖視示意圖;及圖15顯示本發明具金屬柱組及導電孔組之基板之一實施例由第一表面之上視示意圖。
圖1顯示本發明具金屬柱組及導電孔組之基板之第一實施例之剖視示意圖。圖2顯示本發明具金屬柱組及導電孔組之基板之第一實施例由第一表面之上視示意圖。圖3顯示本發明具金屬柱組及導電孔組之基板之第一實施例由第一中間層之示意圖。配合參考圖1至圖3,該具金屬柱組及導電孔組之基板10包括:一基板本體11、複數個第一導 電墊12、複數個第一金屬柱13、至少一導電墊組14、至少一金屬柱組15及至少一第一導電孔組16。
該基板本體11具有一第一表面111、一第一中間層112、一第一線路層113及一第二線路層114,該第一線路層113包括複數條第一導線115,設置於該第一表面111。該第二線路層114包括複數條第二導線116,設置於該基板本體11之該第一中間層112。
該等第一導電墊12設置於該第一表面111,分別電性連接該等第一導線115。該等第一金屬柱13分別形成於該等第一導電墊12上。該至少一導電墊組14設置於該第一表面111,每一個導電墊組包括複數個第二導電墊,在本實施例中,該導電墊組14包括二個第二導電墊141、142。每一個第二導電墊具有至少一內側邊及至少一外側邊,其中該第二導電墊141具有一內側邊145及一外側邊146,該第二導電墊142具有一內側邊147及一外側邊148。在導電墊組14內之該第二導電墊141之該內側邊145與相鄰第二導電墊142之該內側邊147彼此相對且其之間具有一狹長間隔區149。在本實施例中,該第二導電墊141之該內側邊145與相鄰第二導電墊142之該內側邊147平行,亦即,該狹長間隔區149為平行間隔區149。在本發明另一實施例中,第二導電墊為橢圓形結構,長邊半徑定義出橢圓形的內側邊及外側邊,該第二導電墊之該內側邊與相鄰第二導電墊之該內側邊皆為圓弧結構,間隔區為由中間窄往外漸寬的結構。參考圖15,該第二導電墊之該至少一內側邊與相鄰第二導電墊的內側邊具有一最短距離S及一最遠距離L,在該等第二導電墊的最短距離S的位置與最遠距離L的位置兩者距離為X1,最短距離S與最遠距離L的差為X2,其中2X1大於X2。
該至少一金屬柱組15形成於部分該至少一導電墊組14上,每一個金屬柱組包括複數個第二金屬柱,在本實施例中,該金屬柱組15包括二個第二金屬柱151、152,分別對應形成於該等第二導電墊141、 142上。且該導電墊組14為圓形,二個第二導電墊141、142為半圓形,二個第二金屬柱151、152為圓形。本發明另一實施例中,第二金屬柱可以是橢圓形。
每一個第一導電孔組16包括一第一通孔161及複數個第一導體區段162、163,在本實施例中,該第一導電孔組16包括該第一通孔161及二個第一導體區段162、163。該第一通孔161通過該第一表面111及該第一中間層112,該等第一導體區段162、163設置於該第一通孔161內,且對應該導電墊組14之該等第二導電墊141、142。對應於半圓形之第二導電墊141、142,該等第一導體區段162、163可為半圓柱形。該等第一導體區段162、163分別電性連接該等第二導電墊141、142及該等第二導線116。該等第一導體區段162、163之間可具有介電材料以避免導電區段內短路。
該具金屬柱組及導電孔組之基板10另包括至少一第一中間層導電墊組17,設置於該第一中間層112,每一個第一中間層導電墊組包括複數個第三導電墊,在本實施例中,該第一中間層導電墊組17包括二個第三導電墊171、172。每一個第三導電墊具有至少一內側邊及至少一外側邊。該等第三導電墊171、172對應該等第二導電墊141、142,亦即,二個第三導電墊171、172亦為半圓形。該等第三導電墊分別電性連接該等第一導體區段及該等第二導線,其中第三導電墊171電性連接第一導體區段161及該第二導線116。
該等第一金屬柱13與第二金屬柱151、152的體積、形狀視需要可為相同或不同,該等第一金屬柱13與第二金屬柱151、152之間的間距可為相同或不同。
本例中,基板10本身為非主動元件,即,基板10不包含任何主動元件(如主動晶片或主動線路),例如一印刷電路板(Printed Circuit Board)。另一例中,基板10可包含主動線路或主動晶片而成為主動元 件。
第一導電孔組16的形成方式,於本發明一實施例中,先以雷射鑽孔形成第一通孔161後再電鍍形成一導電通道(conductive channel),再以雷射切割該導電通道形成第一導電區段162、163,視需要可於導電區段間填入介電材料。
形成該等第一導電墊12、該等第二導電墊141,142及導電跡線115的方法,於本發明一實施例中,先以乾膜用曝光顯影方式定義出圖案後,再以蝕刻(etching)方式同時形成該等第一導電墊12、該等第二導電墊141,142及導電跡線115。於本發明另一實施例是該等第二導電墊141,142先形成一個較大的導電墊之後再以雷射切割方式將一個導電墊切割成多個較小的導電墊而形成一個導電墊組12。
形成該等第一金屬柱13與第二金屬柱151、152的方法,於本發明一實施例中,先於導電墊組之上形成一種子層(seed layer)後,再以電鍍(plating)方式形成該等第一金屬柱13與第二金屬柱151、152。本發明另一實施例是以導電膏(conductive paste)填入圖案化的乾膜後形成金屬柱,再移除乾膜。
利用導電墊組具有複數個第二導電墊,及可對應設置複數個第二金屬柱,且導電孔組具有複數個導體區段,電性連接該等第二導電墊,故可大幅提高金屬柱之數量,進而提高I/O數量,且可縮小導電墊、金屬柱及導電孔組所佔之面積。此外,配合導電孔組的設計可提高導線設計的彈性且藉由導電孔組的設計可減少一平面上導線的數目,在提高I/O數量同時又可縮小基板的面積。
圖4顯示本發明具金屬柱組及導電孔組之基板之第二實施例由第一表面之上視示意圖。圖5顯示本發明具金屬柱組及導電孔組之基板之第二實施例由第一中間層之示意圖。配合參考圖4及圖5,相較於第一實施例,在第二實施例中相同之元件予以相同元件編號。在該具金 屬柱組及導電孔組之基板20中,每一導電墊組為圓形,且每一導電墊組包括四個第二導電墊,其中該導電墊組24包括四個第二導電墊241、242、243、244,該等第二導電墊241、242、243、244為四分之一圓形。並且,每一個金屬柱組包括四個第二金屬柱,其中該金屬柱組25包括四個第二金屬柱251、252、253、254,分別對應形成於該等第二導電墊241、242、243、244上,四個第二金屬柱251、252、253、254為圓形。
同樣地,每一個第一中間層導電墊組包括四個第三導電墊,其中該第一中間層導電墊組27包括四個第三導電墊271、272、273、274。四個第三導電墊271、272、273、274亦為四分之一圓形。
圖6顯示本發明具金屬柱組及導電孔組之基板之第三實施例由第一表面之上視示意圖。圖7顯示本發明具金屬柱組及導電孔組之基板之第三實施例由第一中間層之示意圖。配合參考圖6及圖7,相較於第一實施例,在第三實施例中相同之元件予以相同元件編號。在該具金屬柱組及導電孔組之基板30中,每一導電墊組為圓形,且每一導電墊組包括六個第二導電墊,其中該導電墊組34包括六個第二導電墊341、342、343、344、345、346,該等第二導電墊341、342、343、344、345、346為六分之一圓形。並且,每一個金屬柱組包括六個第二金屬柱,其中該金屬柱組35包括六個第二金屬柱351、352、353、354、355、356,分別對應形成於該等第二導電墊341、342、343、344、345、346上,六個第二金屬柱351、352、353、354、355、356為圓形。
同樣地,每一個第一中間層導電墊組包括六個第三導電墊,其中該第一中間層導電墊組37包括六個第三導電墊371、372、373、374、375、376。六個第三導電墊371、372、373、374、375、376亦為六分之一圓形。
圖8顯示本發明具金屬柱組及導電孔組之基板之第四實施例之剖視示意圖。圖9顯示本發明具金屬柱組及導電孔組之基板之第四實施例由第一表面之上視示意圖。圖10顯示本發明具金屬柱組及導電孔組之基板之第四實施例由第一中間層之示意圖。圖11顯示本發明具金屬柱組及導電孔組之基板之第四實施例由第二中間層之示意圖。相較於第二實施例,在第四實施例中相同之元件予以相同元件編號。配合參考圖8至圖11,該具金屬柱組及導電孔組之基板40之基板本體41另包括一第三線路層414及一第二中間層415,該第三線路層414包括複數條第三導線416,設置於該基板本體41之該第二中間層415。
該基板40另包括至少一第二導電孔組49,每一個第二導電孔組包括一第二通孔及複數個第二導體區段,在本實施例中,該第二導電孔組49包括一第二通孔491及四個第二導體區段492、493等。該第二通孔491通過該第一表面411、該第一中間層412及該第二中間層415,四個第二導體區段492、493設置於該第二通孔491內,且對應該導電墊組47之四個第二導電墊471、472、473、474,該等第二導體區段492、493分別電性連接該等第二導電墊471、472、473、474及該等第三導線416。
在該第一中間層412,除了上述第二實施例之第一中間層導電墊組27之外,該基板40另包括至少一第一中間層導電墊組52,設置於該第一中間層412,每一個第一中間層導電墊組包括複數個第四導電墊,其中該第一中間層導電墊組52包括四個第四導電墊521、522、523、524,每一個第四導電墊具有至少一內側邊及至少一外側邊,對應該等第二導電墊471、472、473、474,四個第四導電墊521、522、523、524亦為四分之一圓形。該等第四導電墊521、522、523、524分別電性連接該等第二導體區段492、493等,但未連接第二導線116。
在該第二中間層4l5,該基板40另包括至少一第二中間層導電墊 組53,設置於該第二中間層415,每一個第二中間層導電墊組包括複數個第五導電墊,其中第二中間層導電墊組53包括四個第五導電墊531、532、533、534。每一個第五導電墊具有至少一內側邊及至少一外側邊,對應該等第二導電墊471、472、473、474及該等第四導電墊521、522、523、524,四個第五導電墊531、532、533、534亦為四分之一圓形。該等第五導電墊531、532、533、534分別電性連接該等第二導體區段492、493及該等第三導線416。
圖12顯示本發明具金屬柱組及導電孔組之基板之第五實施例之剖視示意圖。圖13顯示本發明具金屬柱組及導電孔組之基板之第五實施例由第一表面之上視示意圖。相較於第四實施例,在第五實施例中相同之元件予以相同元件編號。配合參考圖12至圖13,該具金屬柱組及導電孔組之基板60另包括複數個第二導電墊611、612、613、614、複數個第六導電墊62及複數個第三金屬柱63,在本實施例中,該等第二導電墊611、612、613、614上沒有金屬柱,係以第一導線115電性連接該等第六導電墊62,該等第六導電墊62設置於該第一表面411,分別電性連接部分該等第二導電墊,亦即該等第六導電墊62電性連接第二導電墊611、612、613、614,但未電性連接第二導電墊241、242、243、244。該等第三金屬柱63分別形成於該等第六導電墊62上,使得該等第三金屬柱63之位置可以彈性調整,不須侷限於該等第二導電墊611、612、613、614上。
圖14顯示本發明具金屬柱組及導電孔組之封裝結構之剖視示意圖。在一實施例中,該具金屬柱組及導電孔組之封裝結構70包括:一第一基板10、一第二基板80、一晶片71及封膠72。該第一基板10可參考上述圖1至圖3第一實施例之基板10,相同之元件予以相同元件編號。請配合參考圖1至圖3及圖14,該第一基板10包括一第一基板本體11、複數個第一導電墊12、複數個第一金屬柱13、至少一導電墊組 14、至少一金屬柱組15及至少一第一導電孔組16。
該第一基板本體11具有一第一表面111、一第一中間層112、一第一線路層113及一第二線路層114,該第一線路層113包括複數條第一導線115,設置於該第一表面111,該第二線路層114包括複數條第二導線116,設置於該基板本體11之該第一中間層112。該等第一導電墊12設置於該第一表面111,分別電性連接該等第一導線115。該等第一金屬柱13,分別形成於該等第一導電墊12上。
該至少一導電墊組14設置於該第一表面111,每一個導電墊組包括複數個第二導電墊,其中該導電墊組14包括二個第二導電墊141、142。每一個第二導電墊具有至少一內側邊及至少一外側邊,在導電墊組14內之一第二導電墊141之該內側邊145與相鄰第二導電墊142之該內側邊147彼此相對且其之間具有一狹長間隔區149。該至少一金屬柱組15形成於該至少一導電墊組14上,每一個金屬柱組包括複數個第二金屬柱,其中該金屬柱組15包括二個第二金屬柱151、152,分別對應形成於該等第二導電墊141、142上。
每一個第一導電孔組包括一第一通孔及複數個第一導體區段,該第一導電孔組16包括一第一通孔161及二個第一導體區段162、163。該第一通孔161通過該第一表面111及該第一中間層112,該等第一導體區段162、163設置於該第一通孔161內,且對應該導電墊組14之該等第二導電墊141、142,該等第一導體區段162、163分別電性連接該等第二導電墊141、142及該等第二導線116。
該第二基板80包括一第二基板本體81及複數個導電端點82,該第二基板本體81具有一第二表面811,係面對該第一基板10之該第一表面111。該第二基板80之該等導電端點82電性連接該第一基板10之該等第一金屬柱13或該至少一金屬柱組15。在本實施例中,該導電端點82包含一金屬凸塊821及一焊料822,該焊料822與該金屬柱151物理 連結。
該晶片71設置於該第一基板10,並與第一基板10的至少一個該等第一導線115或第二導線116電性連結。封膠72設置於該第一基板10及該第二基板80之間。
利用導電墊組具有複數個第二導電墊,及可對應設置複數個第二金屬柱,且導電孔組具有複數個導體區段,電性連接該等第二導電墊,故可大幅提高封裝結構金屬柱之數量,進而提高I/O數量,且可縮小封裝結構導電墊、金屬柱及導電孔組所佔之面積,以提高互連密度(interconnect density)。此外,配合導電孔組的設計可提高導線設計的彈性且藉由導電孔組的設計可減少一平面上導線的數目,在提高I/O數量同時又可縮小基板的面積。
惟上述實施例僅為說明本發明之原理及其功效,而非用以限制本發明。因此,習於此技術之人士對上述實施例進行修改及變化仍不脫本發明之精神。本發明之權利範圍應如後述之申請專利範圍所列。
10‧‧‧具金屬柱組及導電孔組之基板
11‧‧‧基板本體
12‧‧‧第一導電墊
13‧‧‧第一金屬柱
16‧‧‧第一導電孔組
111‧‧‧第一表面
112‧‧‧第一中間層
115‧‧‧第一導線
116‧‧‧第二導線
141、142‧‧‧第二導電墊
151、152‧‧‧第二金屬柱
161‧‧‧第一通孔
162、163‧‧‧第一導體區段
171、172‧‧‧第三導電墊

Claims (12)

  1. 一種具金屬柱組及導電孔組之基板,包括:一基板本體,具有一第一表面、一第一中間層、一第一線路層及一第二線路層,該第一線路層包括複數條第一導線,設置於該第一表面,該第二線路層包括複數條第二導線,設置於該基板本體之該第一中間層;複數個第一導電墊,設置於該第一表面,分別電性連接該等第一導線;複數個第一金屬柱,分別形成於該等第一導電墊上;至少一導電墊組,設置於該第一表面,每一個導電墊組包括複數個第二導電墊,每一個第二導電墊具有至少一內側邊及至少一外側邊,在導電墊組內之一第二導電墊之該內側邊與相鄰第二導電墊之該內側邊彼此相對且其之間具有一狹長間隔區;至少一金屬柱組,形成於部分該至少一導電墊組上,每一個金屬柱組包括複數個第二金屬柱,分別對應形成於部分該等第二導電墊上;及至少一第一導電孔組,每一個第一導電孔組包括一第一通孔及複數個第一導體區段,該第一通孔通過該第一表面及該第一中間層,該等第一導體區段設置於該第一通孔內,且對應該導電墊組之該等第二導電墊,該等第一導體區段分別電性連接該等第二導電墊及該等第二導線。
  2. 如請求項1之具金屬柱組及導電孔組之基板,其中每一導電墊組為圓形,且每一導電墊組包括二個第二導電墊,該等第二導電墊為半圓形。
  3. 如請求項1之具金屬柱組及導電孔組之基板, 其中每一導電墊組為圓形,且每一導電墊組包括四個第二導電墊,該等第二導電墊為四分之一圓形。
  4. 如請求項1之具金屬柱組及導電孔組之基板,其中每一導電墊組為圓形,且每一導電墊組包括六個第二導電墊,該等第二導電墊為六分之一圓形。
  5. 如請求項1之具金屬柱組及導電孔組之基板,另包括至少一第一中間層導電墊組,設置於該第一中間層,每一個第一中間層導電墊組包括複數個第三導電墊,每一個第三導電墊具有至少一內側邊及至少一外側邊,對應該等第二導電墊,該等第三導電墊分別電性連接該等第一導體區段及該等第二導線。
  6. 如請求項1之具金屬柱組及導電孔組之基板,其中該基板本體另包括一第三線路層及一第二中間層,該第三線路層包括複數條第三導線,設置於該基板本體之該第二中間層;該基板另包括至少一第二導電孔組,每一個第二導電孔組包括一第二通孔及複數個第二導體區段,該第二通孔通過該第一表面及該第二中間層,該等第二導體區段設置於該第二通孔內,且對應該導電墊組之該等第二導電墊,該等第二導體區段分別電性連接該等第二導電墊及該等第三導線。
  7. 如請求項1之具金屬柱組及導電孔組之基板,其中該第二導電墊之該至少一內側邊與相鄰第二導電墊的內側邊具有一最短距離及一最遠距離,在該等第二導電墊的最短距離的位置與最遠距離的位置兩者距離為X1,最短距離與最遠距離的差為X2,其中2X1大於X2。
  8. 如請求項1之具金屬柱組及導電孔組之基板,其中該第二導電墊之該至少一內側邊與相鄰第二導電墊的內 側邊平行。
  9. 如請求項1之具金屬柱組及導電孔組之基板,另包括複數個第六導電墊及複數個第三金屬柱,該等第六導電墊設置於該第一表面,分別電性連接部分該等第二導電墊;該等第三金屬柱分別形成於該等第六導電墊上。
  10. 一種具金屬柱組及導電孔組之封裝結構,包括:一第一基板,包括一第一基板本體、複數個第一導電墊、複數個第一金屬柱、至少一導電墊組、至少一金屬柱組及至少一第一導電孔組;該第一基板本體具有一第一表面、一第一中間層、一第一線路層及一第二線路層,該第一線路層包括複數條第一導線,設置於該第一表面,該第二線路層包括複數條第二導線,設置於該基板本體之該第一中間層;該等第一導電墊設置於該第一表面,分別電性連接該等第一導線;該等第一金屬柱,分別形成於該等第一導電墊上;該至少一導電墊組設置於該第一表面,每一個導電墊組包括複數個第二導電墊,每一個第二導電墊具有至少一內側邊及至少一外側邊,在導電墊組內之一第二導電墊之該內側邊與相鄰第二導電墊之該內側邊彼此相對且其之間具有一狹長間隔區;該至少一金屬柱組形成於部分該至少一導電墊組上,每一個金屬柱組包括複數個第二金屬柱,分別對應形成於部分該等第二導電墊上;每一個第一導電孔組包括一第一通孔及複數個第一導體區段,該第一通孔通過該第一表面及該第一中間層,該等第一導體區段設置於該第一通孔內,且對應該導電墊組之該等第二導電墊,該等第一導體區段分別電性連接該等第二導電墊及該等第二導線;一第二基板,包括一第二基板本體及複數個導電端點,該第二基板本體具有一第二表面,係面對該第一基板之該第一表 面;該第二基板之該等導電端點電性連接該第一基板之該等第一金屬柱及該至少一金屬柱組;一晶片,設置於該第一基板,並與第一基板的至少一個該等第一導線或第二導線電性連結;及封膠,設置於該第一基板及該第二基板之間。
  11. 如請求項10之具金屬柱組及導電孔組之封裝結構,其中該導電端點包含一金屬凸塊及一焊料,該焊料與該金屬柱物理連結。
  12. 如請求項10之具金屬柱組及導電孔組之封裝結構,其中每一導電墊組為圓形,且每一導電墊組包括二個第二導電墊,該等第二導電墊為半圓形。
TW102121206A 2013-06-14 2013-06-14 具金屬柱組及導電孔組之基板及具金屬柱組及導電孔組之封裝結構 TWI520295B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW102121206A TWI520295B (zh) 2013-06-14 2013-06-14 具金屬柱組及導電孔組之基板及具金屬柱組及導電孔組之封裝結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102121206A TWI520295B (zh) 2013-06-14 2013-06-14 具金屬柱組及導電孔組之基板及具金屬柱組及導電孔組之封裝結構

Publications (2)

Publication Number Publication Date
TW201448155A TW201448155A (zh) 2014-12-16
TWI520295B true TWI520295B (zh) 2016-02-01

Family

ID=52707603

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102121206A TWI520295B (zh) 2013-06-14 2013-06-14 具金屬柱組及導電孔組之基板及具金屬柱組及導電孔組之封裝結構

Country Status (1)

Country Link
TW (1) TWI520295B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI601259B (zh) * 2016-02-24 2017-10-01 矽品精密工業股份有限公司 電子封裝件及其半導體基板與製法

Also Published As

Publication number Publication date
TW201448155A (zh) 2014-12-16

Similar Documents

Publication Publication Date Title
CN102903680B (zh) 半导体封装件及其制法
JP5964957B2 (ja) 単一金属層基板を備えた半導体パッケージにおける高速シグナルインテグリティのための構造
JP2017539090A5 (zh)
TWI573229B (zh) 配線基板
JP6361179B2 (ja) 配線板、配線板の製造方法
JP2015115558A (ja) 半導体装置
TWM459517U (zh) 封裝基板
JP6118652B2 (ja) 半導体チップ及び半導体装置
US9324633B2 (en) Multi-level package assembly having conductive vias coupled to chip carrier for each level and method for manufacturing the same
CN103857197A (zh) 电路板及其制作方法
CN110197823A (zh) 面板级芯片装置及其封装方法
TWI517318B (zh) 具金屬柱組之基板及具金屬柱組之封裝結構
CN1568543B (zh) 半导体元件
KR101566173B1 (ko) 반도체 테스트 소켓 및 그 제조방법
JP5627097B2 (ja) 配線基板
TWI566352B (zh) 封裝基板及封裝件
TWI520295B (zh) 具金屬柱組及導電孔組之基板及具金屬柱組及導電孔組之封裝結構
CN104066270A (zh) 用于电路板的表面镀层、焊盘和电路板
TWI566330B (zh) 電子封裝結構之製法
CN104966708B (zh) 半导体封装结构
CN104661429A (zh) 电路板
TWM462949U (zh) 封裝基板
US9462691B1 (en) Enhanced ball grid array
TWI435427B (zh) 半導體承載件暨封裝件及其製法
TW201241981A (en) Package substrate and fabrication method thereof