TWI519878B - 顯示面板及其製作方法 - Google Patents
顯示面板及其製作方法 Download PDFInfo
- Publication number
- TWI519878B TWI519878B TW103145544A TW103145544A TWI519878B TW I519878 B TWI519878 B TW I519878B TW 103145544 A TW103145544 A TW 103145544A TW 103145544 A TW103145544 A TW 103145544A TW I519878 B TWI519878 B TW I519878B
- Authority
- TW
- Taiwan
- Prior art keywords
- disposed
- layer
- display panel
- array substrate
- substrate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000010410 layer Substances 0.000 claims description 163
- 239000000758 substrate Substances 0.000 claims description 142
- 125000006850 spacer group Chemical group 0.000 claims description 44
- 230000002093 peripheral effect Effects 0.000 claims description 39
- 239000011241 protective layer Substances 0.000 claims description 19
- 239000010409 thin film Substances 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 18
- 239000004973 liquid crystal related substance Substances 0.000 claims description 12
- 230000008054 signal transmission Effects 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims 1
- 239000004020 conductor Substances 0.000 description 16
- 239000000463 material Substances 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000013461 design Methods 0.000 description 7
- 239000011810 insulating material Substances 0.000 description 7
- 229910052732 germanium Inorganic materials 0.000 description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136218—Shield electrodes
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Description
本發明係關於一種顯示面板及其製作方法，尤指一種可實現出窄邊框設計的顯示面板及其製作方法。
請參考第1圖。第1圖繪示了習知顯示面板之示意圖。如第1圖所示，習知顯示面板1包括陣列基板10，其中陣列基板10具有用以顯示的主動區10A以及位於主動區10A之外側的周邊區10P。主動區10A內設置有畫素陣列12用以提供顯示畫面，而周邊區10P則設置有閘極走線14。一般而言，閘極走線14係設置於主動區10A之左右兩相對側的周邊區10P，其中閘極走線14的一端係與畫素陣列12電性連接，而閘極走線14的另一端延伸至主動區10A之下側的周邊區10P而與驅動晶片16電性連接，藉此驅動晶片16可經由閘極走線14將閘極驅動訊號提供至畫素陣列12。由上述可知，習知顯示面板1的周邊區10P必須具有足夠的面積以容納閘極走線14的設置，特別是對於高解析度的顯示面板1而言，由於閘極走線14的數目較多，因此位於主動區10A之兩側的周邊區10P需要更大的面積才足以容納閘極走線14的設置。因此，習知顯示面板1無法實現出窄邊框設計。
本發明之目的之一在於提供一種顯示面板及其製作方法，以縮減周邊區的面積並避免主動區的漏光問題。
本發明之一實施例提供一種顯示面板，包括一陣列基板、一畫素
陣列、複數條第一訊號線、複數條第二訊號線、複數條連接走線、一對向基板、一圖案化遮光層、複數條訊號轉接導線、一透明導電屏蔽層，以及一顯示介質層。陣列基板具有一主動區以及一周邊區。畫素陣列設置於陣列基板上並位於主動區內，其中畫素陣列包括複數個次畫素，且各次畫素包括至少一薄膜電晶體元件。第一訊號線設置於陣列基板上並位於主動區內，其中第一訊號線係沿一第一方向延伸並與薄膜電晶體元件電性連接。第二訊號線設置於陣列基板上並位於主動區內，其中第二訊號線係沿一第二方向延伸並與薄膜電晶體元件電性連接。連接走線設置於陣列基板上並位於周邊區內。對向基板與陣列基板相對設置。圖案化遮光層設置於對向基板上。訊號轉接導線設置於對向基板上，其中訊號轉接導線分別與第一訊號線電性連接以及分別與連接走線電性連接。透明導電屏蔽層設置於對向基板上對應於陣列基板之主動區。顯示介質層設置於陣列基板與對向基板之間。
本發明之另一實施例提供一種製作顯示面板之方法，包括下列步驟。提供一陣列基板，陣列基板具有一主動區以及一周邊區。於陣列基板上之主動區內形成一畫素陣列，其中畫素陣列包括複數個次畫素，且各次畫素包括至少一薄膜電晶體元件。於陣列基板上之主動區內形成複數條第一訊號線與複數條第二訊號線，其中第一訊號線與第二訊號線係與薄膜電晶體元件電性連接。於陣列基板之周邊區內形成複數條連接走線。提供一對向基板。於對向基板上形成一圖案化遮光層。於對向基板上形成複數條訊號轉接導線。於對向基板上形成一透明導電屏蔽層。接合對向基板與陣列基板，並使訊號轉接導線分別與第一訊號線電性連接以及分別與連接走線電性連接。於陣列基板與對向基板之間形成一顯示介質層。
本發明之顯示面板利用設置於對向基板上的訊號轉接導線作為陣列基板之主動區內的訊號線與周邊區的驅動晶片之間的連接媒介，可以大幅
縮減周邊區的連接走線的數目，因此可縮減周邊區的面積而實現出窄邊框設計。此外，本發明之顯示面板利用設置於對向基板上的透明導電屏蔽層，可以有效屏蔽設置於對向基板上的訊號轉接導線在傳遞訊號時產生的電場，因此可以避免漏光問題。
1‧‧‧顯示面板
10‧‧‧陣列基板
10A‧‧‧主動區
10P‧‧‧周邊區
12‧‧‧畫素陣列
14‧‧‧閘極走線
16‧‧‧驅動晶片
30‧‧‧陣列基板
30A‧‧‧主動區
30P‧‧‧周邊區
32‧‧‧畫素陣列
SL1‧‧‧第一訊號線
SL2‧‧‧第二訊號線
SP‧‧‧次畫素
T‧‧‧薄膜電晶體元件
GL‧‧‧閘極線
DL‧‧‧資料線
L1‧‧‧第一方向
L2‧‧‧第二方向
G‧‧‧閘極
GI‧‧‧閘極絕緣層
SE‧‧‧半導體層
S‧‧‧源極
D‧‧‧汲極
34‧‧‧保護層
Z‧‧‧垂直投影方向
PE‧‧‧畫素電極
CE‧‧‧共通電極
Clc‧‧‧液晶電容
36‧‧‧介電層
TH‧‧‧接觸洞
BE‧‧‧分支電極
ST‧‧‧狹縫
30P1‧‧‧第一接觸區
30P2‧‧‧第二接觸區
30P3‧‧‧第三接觸區
X1‧‧‧連接端
381‧‧‧第一層導線
382‧‧‧第二層導線
383‧‧‧第三層導線
40‧‧‧連接走線
40X1‧‧‧第一連接端
40X2‧‧‧第二連接端
401‧‧‧第一層導線
402‧‧‧第二層導線
403‧‧‧第三層導線
50‧‧‧對向基板
52‧‧‧圖案化遮光層
54‧‧‧訊號轉接導線
54X1‧‧‧第一連接端
54X2‧‧‧第二連接端
56‧‧‧平坦層
56H‧‧‧開口
581‧‧‧第一間隔物
582‧‧‧第二間隔物
583‧‧‧第三間隔物
60‧‧‧透明導電屏蔽層
60G‧‧‧缺口
62‧‧‧第一透明連接墊
64‧‧‧第二透明連接墊
66‧‧‧顯示介質層
68‧‧‧驅動晶片
100‧‧‧顯示面板
A‧‧‧曲線
B‧‧‧曲線
第1圖繪示了習知顯示面板之示意圖。
第2圖至第10圖繪示了本發明之一實施例之製作顯示面板之方法示意圖。
第11圖為本實施例之顯示面板與對照實施例之顯示面板在暗態顯示下的穿透率的模擬結果。
為使熟悉本發明所屬技術領域之一般技藝者能更進一步了解本發明，下文特列舉本發明之較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成之功效。在以下的敘述中，關於上下左右前後等方向性的描述是為方便實施例的具體說明，並非用以限制本發明。
請參考第2圖至第10圖。第2圖至第10圖繪示了本發明之一實施例之製作顯示面板之方法示意圖，其中第2圖與第7圖繪示了本實施例之顯示面板的上視圖，第3圖繪示了本實施例之畫素陣列的示意圖，第4圖與第8圖繪示了本實施例之次畫素的剖面示意圖，第5圖與第9圖繪示了本實施例之周邊區的第一接觸區的剖面示意圖，第6圖與第10圖繪示了本實施例之周邊區的第二接觸區與第三接觸區的剖面示意圖。如第2圖至第6圖所示，首先提供陣列基板30。陣列基板30可包括透光基板例如玻璃基板、石英基板或塑膠基板，但不以此為限。此外，陣列基板30可為硬式基板或可撓式基板。陣列基板30具有主動區30A以及周邊區30P。周邊區30P係設置於主動
區30A的至少一側，例如一側、兩側、三側或四側。在本實施例中，周邊區30P實質上係環繞主動區30A，但不以此為限。接著，於陣列基板30上之主動區30A內形成畫素陣列32，以及於陣列基板30上形成複數條第一訊號線SL1與第二訊號線SL2，分別與畫素陣列32電性連接。如第3圖與第4圖所示，畫素陣列32包括複數個次畫素SP，其中各次畫素SP包括至少一薄膜電晶體元件T，設置於陣列基板30上並位於主動區30A內，其中第一訊號線SL1與第二訊號線SL2係與薄膜電晶體元件T電性連接。在本實施例中，第一訊號線SL1可包括複數條閘極線GL，沿第一方向L1延伸且實質上彼此平行排列，且第二訊號線SL2可包括複數條資料線DL沿第二方向L2延伸且實質上彼此平行，其中閘極線GL與資料線DL彼此交錯。在一變化實施例中，第一訊號線SL1可包括資料線DL或畫素陣列32的其它訊號線，且第二訊號線SL2可包括閘極線GL或畫素陣列32的其它訊號線。各薄膜電晶體元件T包括閘極G、閘極絕緣層GI、半導體層SE、源極S、汲極D以及保護層34。閘極G設置於陣列基板30上，並連接對應之第一訊號線SL1(閘極線GL)。閘極G與閘極線GL可由同一層圖案化導電層例如第一層圖案化金屬層所構成，但不以此為限。半導體層SE設置於閘極G上且與閘極G在垂直投影方向Z上至少部分重疊。半導體層SE的材料可包括各式半導體材料例如矽基材料(例如非晶矽、多晶矽、單晶矽、微晶矽或奈米晶矽)、氧化物半導體材料(例如氧化銦鎵鋅(indium gallium zinc oxide,IGZO)或氧化銦鎵(IGO))或其它適合的半導體材料。閘極絕緣層GI設置於閘極G與半導體層SE之間，用以電性隔離閘極G與半導體層SE。閘極絕緣層GI的材料可分別包括無機絕緣材料、有機絕緣材料或有機/無機混成絕緣材料。源極S設置於半導體層SE上並對應於閘極G之一側，並連接於對應之第二訊號線SL2(資料線DL)。汲極D設置於半導體層SE上並對應於閘極G之另一側。源極S、汲極D與資料線DL可由同一層圖案化導電層例如第二層圖案化金屬層所構成，但不以此為限。保護層34設置於閘極絕緣層GI上並覆蓋半導體層SE、
源極S與汲極D。在本實施例中，薄膜電晶體元件T係選自一底閘型(bottom gate)薄膜電晶體元件，但不此為限。在一變化實施例中，薄膜電晶體元件T也可選自頂閘極型(top gate)薄膜電晶體元件或其它型式的薄膜電晶體元件。此外，各次畫素SP可進一步包括畫素電極PE設置於陣列基板30上，以及共通電極CE設置於陣列基板30上並與畫素電極PE電性隔離，其中畫素電極PE與共通電極CE會形成液晶電容Clc，如第3圖所示。舉例而言，次畫素SP可另包括介電層36，設置於保護層34與閘極絕緣層GI之間，其中介電層36覆蓋半導體層SE、源極S與汲極D。共通電極CE可設置於介電層36與保護層34之間。保護層34與介電層36具有接觸洞TH，暴露出一部分之汲極D，而畫素電極PE可設置於保護層34上，並藉由保護層34與共通電極CE電性隔離，且畫素電極PE可透過保護層34與介電層36的接觸洞TH而與汲極D接觸且電性連接。在本實施例中，各次畫素SP的共通電極CE實質上可為整面電極，而各次畫素SP的畫素電極PE可為圖案化電極，其可包括複數條分支電極BE，且相鄰的分支電極BE之間具有一狹縫ST。在一變化實施例中，畫素電極PE實質上可為整面電極，而共通電極CE可為圖案化電極。在另一變化實施例中，畫素電極PE與共通電極CE兩者均可為圖案化電極。畫素電極PE與共通電極CE的材料可包括透明導電材料例如氧化銦錫(ITO)、氧化銦鋅(IZO)或其它具有良好導電性的透明導電材料或不透明導電材料。介電層36與保護層34的材料可分別包括無機介電材料、有機介電材料或有機/無機混成介電材料。在一變化實施例中，閘極絕緣層GI與保護層34之間可不設置介電層36，且共通電極CE可設置於閘極絕緣層GI與保護層34之間，亦即共通電極CE可與源極S以及汲極D實質上位於同一平面上，而畫素電極PE則位於保護層34上。在另一變化實施例中，畫素電極PE可設置於介電層36與保護層34之間並透過介電層36的接觸洞與汲極D接觸且電性連接，而共通電極CE可設置於保護層34上。在一變化實施例中，畫素電極PE與共通電極CE可設置在同一水平面(例如保護層34上或介電層36)
上，且前述兩者交錯排列。
如第2圖、第5圖與第6圖所示，陣列基板30的周邊區30P可包括第一接觸區30P1位於主動區30A之至少一側，第二接觸區30P2位於主動區30A之另一側，以及第三接觸區30P3位於主動區30A與第二接觸區30P2之間。舉例而言，在本實施例中，第一接觸區30P1可位於主動區30A的左右兩側，第二接觸區30P2可位於主動區30A的下側，而第三接觸區30P3位於主動區30A與第二接觸區30P2之間。各第一訊號線SL1具有一連接端X1延伸至第一接觸區30P1內。在本實施例中，各連接端X1可為一多層堆疊導線結構，其可包括彼此堆疊的第一層導線381、第二層導線382與第三層導線383，其中第一層導線381可與第一訊號線SL1(閘極線GL)由同一層圖案化導電層例如第一層圖案化金屬層所構成，第二層導線382可與第二訊號線SL2由同一層圖案化導電層例如第二層圖案化金屬層所構成，且第三層導線383可與畫素電極PE或共通電極CE由同一層圖案化導電層所構成，作為連接墊之用，但不以此為限。
本實施例之製作顯示面板之方法還包括於陣列基板30之周邊區30P內形成複數條連接走線40。連接走線40可設置於周邊區30P內，其中各連接走線40具有一第一連接端40X1位於第二接觸區30P2內，以及一第二連接端40X2位於第三接觸區30P3內。在本實施例中，各連接走線40可為一多層堆疊導線結構，其可包括彼此堆疊的一第一層導線401、一第二層導線402以及一第三層導線403。第一層導線401可與第一訊號線SL1(閘極線GL)由同一層圖案化導電層例如第一層圖案化金屬層所構成，第二層導線402可與第二訊號線SL2由同一層圖案化導電層例如第二層圖案化金屬層所構成，且第三層導線403可與畫素電極PE或共通電極CE由同一層圖案化導電層所構成，作為連接墊之用，但不以此為限。舉例而言，各連接走線40也可
為單層導線結構。
如第7圖至第10圖所示，接著提供對向基板50。對向基板50可包括透光基板，且其材料可與陣列基板30使用相同材料或不同材料。接著，於對向基板50上形成圖案化遮光層52。圖案化遮光層52例如為黑色矩陣(BM)，其實質上可在垂直投影方向Z上與第一訊號線SL1與第二訊號線SL2重疊。此外，若欲提供彩色顯示效果，可選擇性於對向基板50上形成彩色濾光圖案(圖未示)。接著，於對向基板50上形成複數條訊號轉接導線54，其中訊號轉接導線54與圖案化遮光層52在垂直投影方向Z上重疊，藉此訊號轉接導線54不會影響開口率。訊號轉接導線54的材料可為各式不透明導電材料例如金屬或合金，或透明導電材料例如氧化銦錫(ITO)或氧化銦鋅(IZO)，但不以此為限。此外，各訊號轉接導線54具有一第一連接端54X1以及一第二連接端54X2，其中第一連接端54X1係對應第一接觸區30P1，且第二連接端54X2係對應於第三接觸區30P3。隨後，於對向基板50上形成平坦層56覆蓋圖案化遮光層52與訊號轉接導線54。平坦層56的材料可包括無機絕緣材料、有機絕緣材料或有機/無機混成絕緣材料。於對向基板50上形成複數個第一間隔物581、複數個第二間隔物582以及複數個第三間隔物583。精確而言，第一間隔物581、第二間隔物582以及第三間隔物583可設置於對向基板50之平坦層56上。第一間隔物581、第二間隔物582以及第三間隔物58之材料較佳可為感光絕緣材料，並可藉由曝光顯影製程加以製作，但不以此為限。此外，第一間隔物581、第二間隔物582以及第三間隔物583實質上可具有相同的高度，但不以此為限。第一間隔物581係對應於陣列基板30之主動區30A，用以使陣列基板30與對向基板50之間維持固定的間隙。第二間隔物582係對應於陣列基板30之周邊區30P之第一接觸區30P1，且第三間隔物583係對應於陣列基板30之周邊區30P之第三接觸區30P3。隨後，於對向基板50上形成一透明導電屏蔽層60。精確而言，透明導電屏蔽層60
係形成於平坦層56的表面並對應於陣列基板30的主動區30A，且透明導電屏蔽層60具有複數個缺口60G，分別暴露出第一間隔物581。也就是說，透明導電屏蔽層60並未覆蓋第一間隔物581，藉此透明導電屏蔽層60不會與陣列基板30上的導電膜層例如汲極D或畫素電極PE接觸。除了缺口60G之外，透明導電屏蔽層60實質上可為整面膜層，其覆蓋了所有次畫素SP的區域，但不以此為限。例如，透明導電屏蔽層60可以包括複數個圖案，分別對應於次畫素SP。此外，依據所需的屏蔽效果，透明導電屏蔽層60也可以具有開口或狹縫設計。透明導電屏蔽層60可以具有實質上平整的表面或不平整的表面例如凸塊或凹槽設計。另外，於對向基板50上形成複數個第一透明連接墊62與複數個第二透明連接墊64，其中第一透明連接墊62分別覆蓋第二間隔物582之表面(包括例如側面與底面)，且第一透明連接墊62分別與訊號轉接導線54之第一連接端54X1電性連接；第二透明連接墊64分別覆蓋第三間隔物583之表面(包括例如側面與底面)，且第二透明連接墊64分別與訊號轉接導線54之第二連接端54X2電性連接。舉例而言，平坦層56具有複數個開口56H，分別部分暴露出訊號轉接導線54的第一連接端54X1與第二連接端54X2，而第一透明連接墊62係經由一部分的開口56H與第一連接端54X1接觸，而第二透明連接墊64係經由另一部分的開口56H與第二連接端54X2接觸。在本實施例中，透明導電屏蔽層60、第一透明連接墊62與第二透明連接墊64可為同一層圖案化透明導電層，但不以此為限，且其材料可包括例如氧化銦錫(ITO)、氧化銦鋅(IZO)或其它具有良好導電性的透明導電材料。在一變化實施例中，第二間隔物582與第三間隔物583可為導電間隔物，例如金屬間隔物。也就是說，第二間隔物582與第一透明連接墊62可以彼此接觸且同時具有導電特性，而第三間隔物583與第二透明連接墊64可以彼此接觸且同時具有導電特性，藉此可以提升導電性。在另一變化實施例中，可以不設置第一透明連接墊62與第二透明連接墊64，而訊號轉接導線54可以直接透過第二間隔物582與第一訊號線SL1電性連接，以及直接透過第三間
隔物583與連接走線40電性連接。
隨後，接合對向基板50與陣列基板30，並使訊號轉接導線54分別與第一訊號線SL1電性連接以及分別與連接走線40電性連接。精確而言，第一透明連接墊62會同時與訊號轉接導線54的第一連接端54X1以及第一訊號線SL1的連接端X1接觸，藉此訊號轉接導線54與第一訊號線SL1可經由第一透明連接墊62電性連接。此外，第二透明連接墊64會同時與訊號轉接導線54的第二連接端54X2以及連接走線40的第二連接端40X2接觸，藉此訊號轉接導線54與連接走線40可經由第二透明連接墊64電性連接。另外，於陣列基板30與對向基板50之間形成顯示介質層66。在本實施例中，顯示介質層66可包括一液晶層，且液晶層包括一正型液晶層或一負型液晶層，但不以此為限。顯示介質層66也可包括電泳層、電子墨水層或其它適合的顯示介質層。另外，如第10圖所示，於陣列基板30與對向基板50組裝之後，對向基板50在垂直投影方向Z上係與陣列基板30之主動區30A、第一接觸區30P1以及第三接觸區30P3重疊，但對向基板50暴露出第二接觸區30P2，亦即對向基板50在垂直投影方向Z不會與第二接觸區30P2重疊。隨後，於陣列基板30之周邊區30P的第二接觸區30P2內設置至少一驅動晶片68，其中驅動晶片68係與連接走線40之第一連接端40X1接觸並電性連接，以形成本實施例之顯示面板100。由上述可知，驅動晶片68所提供的驅動訊號可經由設置於第二接觸區30P2與第三接觸區30P3的連接導線40傳遞至對向基板50上的訊號轉接導線54的第二連接端54X2，再由訊號轉接導線54的第一連接端51X1經由設置於第一接觸區30P1的連接端X1傳遞至設置於主動區30A第一訊號線SL1。也就是說，位於陣列基板30的周邊區30P的第一接觸區30P1僅需設置第一訊號線SL1的連接端X1與第二間隔物582，而不必設置多條連接走線，因此可以大幅縮周邊區30P的面積，有效實現出窄邊框設計。此外，由於訊號轉接導線54係與與圖案化遮光層52在垂直投影
方向Z上重疊，因此訊號轉接導線54可以在不影響開口率的前提下具有較大的線寬，以減少電阻與能耗。舉例而言，訊號轉接導線54的線寬可以達到5微米至六微米，但不以此為限。
請再參考第8圖。第8圖繪示了本實施例之次畫素的剖面示意圖。如第8圖所示，透明導電屏蔽層60係位於訊號轉接導線54與顯示介質層66之間，且在進行顯示時透明導電屏蔽層60可為浮置(floating)或具有一共通電壓，其中透明導電屏蔽層60的共通電壓可與共通電極CE的共通電壓相同或不同。在進行顯示時，透明導電屏蔽層60的設置可以屏蔽訊號轉接導線54所傳遞的驅動電壓(例如閘極電極)產生的電場。也就是說，若未設置透明導電屏蔽層60，則訊號轉接導線54所傳遞的驅動電壓產生的電場會影響顯示介質層66內的液晶分子而造成漏光問題。本實施例的顯示面板100利用透明導電屏蔽層60屏蔽訊號轉接導線54產生的電場，可以避免漏光問題。
請參考第11圖，並一併參考第7圖與第8圖。第11圖為本實施例之顯示面板與對照實施例之顯示面板搭配負型液晶在暗態顯示下的穿透率的模擬結果，其中縱軸代表穿透率，橫軸代表次畫素在第一方向L1(如第7圖所示)上的位置。曲線A代表對照實施例之顯示面板(對向基板上設置有訊號轉接導線但未設置透明導電屏蔽層)，曲線B代表本實施例之顯示面板(對向基板上設置有訊號轉接導線與透明導電屏蔽層，其中透明導電屏蔽層具有共通電壓或浮置電壓的實驗結果相同)。如第11圖所示，在暗態顯示下，對照實施例之顯示面板具有明顯的漏光問題，而本實施例的顯示面板則無漏光問題。
綜上所述，本發明之顯示面板利用設置於對向基板上的訊號轉接導線作為陣列基板之主動區內的訊號線與周邊區的驅動晶片之間的連接媒
介，可以大幅縮減周邊區的連接走線的數目，因此可縮減周邊區的面積而實現出窄邊框設計。此外，本發明之顯示面板利用設置於對向基板上的透明導電屏蔽層，可以有效屏蔽設置於對向基板上的訊號轉接導線在傳遞訊號時產生的電場，因此可以避免漏光問題。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100‧‧‧顯示面板
30‧‧‧陣列基板
30A‧‧‧主動區
T‧‧‧薄膜電晶體元件
G‧‧‧閘極
GI‧‧‧閘極絕緣層
SE‧‧‧半導體層
S‧‧‧源極
D‧‧‧汲極
34‧‧‧保護層
Z‧‧‧垂直投影方向
PE‧‧‧畫素電極
CE‧‧‧共通電極
36‧‧‧介電層
TH‧‧‧接觸洞
BE‧‧‧分支電極
ST‧‧‧狹縫
50‧‧‧對向基板
52‧‧‧圖案化遮光層
54‧‧‧訊號轉接導線
56‧‧‧平坦層
581‧‧‧第一間隔物
60‧‧‧透明導電屏蔽層
60G‧‧‧缺口
66‧‧‧顯示介質層
Claims (22)
- 一種顯示面板，包括：一陣列基板，具有一主動區以及一周邊區；一畫素陣列，設置於該陣列基板上並位於該主動區內，其中該畫素陣列包括複數個次畫素，且各該次畫素包括至少一薄膜電晶體元件；複數條第一訊號線，設置於該陣列基板上並位於該主動區內，其中該等第一訊號線係沿一第一方向延伸並與該等薄膜電晶體元件電性連接；複數條第二訊號線，設置於該陣列基板上並位於該主動區內，其中該等第二訊號線係沿一第二方向延伸並與該等薄膜電晶體元件電性連接；複數條連接走線，設置於該陣列基板上並位於該周邊區內；一對向基板，與該陣列基板相對設置；一圖案化遮光層，設置於該對向基板上；複數條訊號轉接導線，設置於該對向基板上，其中該等訊號轉接導線分別與該等第一訊號線電性連接以及分別與該等連接走線電性連接；一透明導電屏蔽層，設置於該對向基板上對應於該陣列基板之該主動區；以及一顯示介質層，設置於該陣列基板與該對向基板之間。
- 如請求項1所述之顯示面板，其中該等訊號轉接導線與該圖案化遮光層在一垂直投影方向上重疊。
- 如請求項1所述之顯示面板，其中該等第一訊號線包括複數條閘極線，且該等第二訊號線包括複數條資料線。
- 如請求項1所述之顯示面板，其中該周邊區包括一第一接觸區位於該主動區之至少一側，一第二接觸區位於該主動區之另一側，以及一第三接觸區 位於該主動區與該第二接觸區之間，該對向基板在一垂直投影方向上係與該陣列基板之該主動區、該第一接觸區以及該第三接觸區重疊，且該對向基板暴露出該第二接觸區。
- 如請求項4所述之顯示面板，其中各該第一訊號線具有一連接端延伸至該第一接觸區內。
- 如請求項5所述之顯示面板，其中各該連接走線具有一第一連接端位於該第二接觸區內，以及一第二連接端位於該第三接觸區內。
- 如請求項6所述之顯示面板，另包括至少一驅動晶片，設置於該陣列基板上並位於該周邊區之該第二接觸區內，其中該至少一驅動晶片係與該等連接走線之該等第一連接端電性連接。
- 如請求項6所述之顯示面板，其中各該訊號轉接導線具有一第一連接端對應於該第一接觸區，以及一第二連接端對應於該第三接觸區。
- 如請求項8所述之顯示面板，另包括：複數個第一間隔物，設置於該對向基板上並對應於該陣列基板之該主動區，其中該透明導電屏蔽層具有複數個缺口，分別暴露出該等第一間隔物；複數個第二間隔物，設置於該對向基板上並對應於該陣列基板之該周邊區之該第一接觸區；以及複數個第三間隔物，設置於該對向基板上並對應於該陣列基板之該周邊區之該第三接觸區。
- 如請求項9所述之顯示面板，另包括： 複數個第一透明連接墊，設置於該對向基板上並分別覆蓋該等第二間隔物之表面，其中該等第一透明連接墊分別與該等訊號轉接導線之該等第一連接端與該等第一訊號線之該連接端電性連接；以及複數個第二透明連接墊，設置於該對向基板上並分別覆蓋該等第三間隔物之表面，其中該等第二透明連接墊分別與該等訊號轉接導線之該等第二連接端與該等連接走線之該等第二連接端電性連接。
- 如請求項10所述之顯示面板，其中該透明導電屏蔽層、該等第一透明連接墊以及該等第二透明連接墊係為同一層圖案化透明導電層。
- 如請求項1所述之顯示面板，其中各該次畫素另包括：一畫素電極，設置於該陣列基板上；以及一共通電極，設置於該陣列基板上並與該畫素電極電性隔離。
- 如請求項12所述之顯示面板，其中各該薄膜電晶體元件包括：一閘極，設置於該陣列基板上；一半導體層，設置於該閘極上；一閘極絕緣層，設置於該閘極與該半導體層之間；一源極，設置於該半導體層上並對應於該閘極之一側；一汲極，設置於該半導體層上並對應於該閘極之另一側；以及一保護層，設置於該閘極絕緣層上，該保護層具有一接觸洞，且該畫素電極透過該接觸洞與該汲極接觸。
- 如請求項1所述之顯示面板，其中該透明導電屏蔽層係為浮置(floating)或具有一共通電壓。
- 如請求項1所述之顯示面板，其中該顯示介質層包括一液晶層，且該液晶層包括一正型液晶層或一負型液晶層。
- 一種製作顯示面板之方法，包括：提供一陣列基板，該陣列基板具有一主動區以及一周邊區；於該陣列基板上之該主動區內形成一畫素陣列，其中該畫素陣列包括複數個次畫素，且各該次畫素包括至少一薄膜電晶體元件；於該陣列基板上之該主動區內形成複數條第一訊號線與複數條第二訊號線，其中該等第一訊號線與該等第二訊號線係與該等薄膜電晶體元件電性連接；於該陣列基板之該周邊區內形成複數條連接走線；提供一對向基板；於該對向基板上形成一圖案化遮光層；於該對向基板上形成複數條訊號轉接導線；於該對向基板上形成一透明導電屏蔽層；接合該對向基板與該陣列基板，並使該等訊號轉接導線分別與該等第一訊號線電性連接以及分別與該等連接走線電性連接；以及於該陣列基板與該對向基板之間形成一顯示介質層。
- 如請求項16所述之製作顯示面板之方法，其中該等訊號轉接導線與該圖案化遮光層在一垂直投影方向上重疊。
- 如請求項17所述之製作顯示面板之方法，另包括：設置複數個第一間隔物於該對向基板上，對應於該陣列基板之該主動區，其中該透明導電屏蔽層具有複數個缺口，分別暴露出該等第一間隔物；以及 設置複數個第二間隔物與複數個第三間隔物於該對向基板上，對應於該陣列基板之該周邊區。
- 如請求項18所述之製作顯示面板之方法，另包括：於該對向基板上形成複數個第一透明連接墊，分別覆蓋該等第二間隔物之表面，其中該等第一透明連接墊分別與該等訊號轉接導線與該等第一訊號線電性連接；以及於該對向基板上形成複數個第二透明連接墊，分別覆蓋該等第三間隔物之表面，其中該等第二透明連接墊分別與該等訊號轉接導線與該等連接走線電性連接。
- 如請求項19所述之製作顯示面板之方法，其中該透明導電屏蔽層、該等第一透明連接墊以及該等第二透明連接墊係為同一層圖案化透明導電層。
- 如請求項16所述之製作顯示面板之方法，另包括設置至少一驅動晶片於該陣列基板上之該周邊區內，其中該至少一驅動晶片與該等連接走線電性連接，並透過該等連接走線與該等訊號轉接導線而電性連接該等第一訊號線。
- 如請求項21所述之製作顯示面板之方法，其中該等第一訊號線包括複數條閘極線，且該等第二訊號線包括複數條資料線。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103145544A TWI519878B (zh) | 2014-12-25 | 2014-12-25 | 顯示面板及其製作方法 |
| CN201510065065.9A CN104597678A (zh) | 2014-12-25 | 2015-02-09 | 显示面板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103145544A TWI519878B (zh) | 2014-12-25 | 2014-12-25 | 顯示面板及其製作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI519878B true TWI519878B (zh) | 2016-02-01 |
| TW201624086A TW201624086A (zh) | 2016-07-01 |
Family
ID=53123567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW103145544A TWI519878B (zh) | 2014-12-25 | 2014-12-25 | 顯示面板及其製作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN104597678A (zh) |
| TW (1) | TWI519878B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113299690A (zh) * | 2020-02-21 | 2021-08-24 | 三星显示有限公司 | 显示装置 |
| TWI764963B (zh) * | 2016-12-16 | 2022-05-21 | 南韓商三星顯示器有限公司 | 基板、電子裝置及具有其之顯示裝置 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106681068A (zh) | 2016-12-28 | 2017-05-17 | 深圳市华星光电技术有限公司 | 显示面板及显示装置 |
| TWI695356B (zh) * | 2018-05-08 | 2020-06-01 | 友達光電股份有限公司 | 顯示裝置及其製造方法 |
| TWI683298B (zh) * | 2018-07-09 | 2020-01-21 | 友達光電股份有限公司 | 畫素陣列基板 |
| CN111009185B (zh) * | 2018-10-08 | 2021-10-12 | 元太科技工业股份有限公司 | 像素阵列 |
| US11211445B2 (en) * | 2019-07-16 | 2021-12-28 | Au Optronics Corporation | Foldable display panel |
| CN112909018B (zh) * | 2019-12-04 | 2023-11-14 | 友达光电股份有限公司 | 元件阵列基板及其制作方法 |
| TWI733462B (zh) * | 2019-12-04 | 2021-07-11 | 友達光電股份有限公司 | 畫素陣列基板 |
| CN215495771U (zh) * | 2020-05-19 | 2022-01-11 | 友达光电股份有限公司 | 显示装置 |
| CN112764284A (zh) * | 2021-02-07 | 2021-05-07 | Tcl华星光电技术有限公司 | 阵列基板及显示面板 |
| CN114706242B (zh) | 2022-04-07 | 2024-03-08 | 友达光电（昆山）有限公司 | 显示面板 |
| TWI886905B (zh) | 2024-04-15 | 2025-06-11 | 友達光電股份有限公司 | 顯示裝置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4490461B2 (ja) * | 2007-08-02 | 2010-06-23 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| CN101639594A (zh) * | 2008-08-01 | 2010-02-03 | 群康科技(深圳)有限公司 | 液晶显示装置 |
| JP5618939B2 (ja) * | 2011-07-29 | 2014-11-05 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| KR101356594B1 (ko) * | 2011-11-11 | 2014-02-05 | 엘지디스플레이 주식회사 | 액정표시장치 |
| JP6014324B2 (ja) * | 2011-12-22 | 2016-10-25 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| CN102955613A (zh) * | 2012-10-26 | 2013-03-06 | 北京京东方光电科技有限公司 | 一种触控显示屏及触控显示装置 |
| CN102968231B (zh) * | 2012-11-08 | 2016-07-06 | 北京京东方光电科技有限公司 | 一种电容式内嵌触摸屏、其驱动方法及显示装置 |
| CN103018950B (zh) * | 2012-12-10 | 2015-02-11 | 京东方科技集团股份有限公司 | 一种彩膜基板及其制造方法、显示装置 |
| CN103744222A (zh) * | 2013-12-11 | 2014-04-23 | 京东方科技集团股份有限公司 | 彩色滤光片、制作方法及显示装置 |
| CN103941500B (zh) * | 2013-12-11 | 2017-10-24 | 上海天马微电子有限公司 | 一种显示面板和显示装置 |
-
2014
- 2014-12-25 TW TW103145544A patent/TWI519878B/zh not_active IP Right Cessation
-
2015
- 2015-02-09 CN CN201510065065.9A patent/CN104597678A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI764963B (zh) * | 2016-12-16 | 2022-05-21 | 南韓商三星顯示器有限公司 | 基板、電子裝置及具有其之顯示裝置 |
| CN113299690A (zh) * | 2020-02-21 | 2021-08-24 | 三星显示有限公司 | 显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201624086A (zh) | 2016-07-01 |
| CN104597678A (zh) | 2015-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI519878B (zh) | 顯示面板及其製作方法 | |
| CN104423110B (zh) | 液晶显示器的阵列基板 | |
| TWI515483B (zh) | 液晶顯示裝置及其製造方法 | |
| CN103984130B (zh) | 像素结构及显示面板 | |
| US9711542B2 (en) | Method for fabricating display panel | |
| CN107589576B (zh) | 阵列基板及其制作方法、触控显示面板 | |
| US20160252793A1 (en) | Array substrate, its manufacturing method, display panel and display device | |
| JP6627447B2 (ja) | 液晶表示装置 | |
| CN106681077B (zh) | 显示面板和显示装置 | |
| CN104102057B (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| CN105093736A (zh) | Ips阵列基板及其制作方法、显示器件 | |
| KR102130110B1 (ko) | 표시 패널 및 이의 제조 방법 | |
| TWI519854B (zh) | 顯示面板 | |
| CN101276118A (zh) | 显示器件及其制造方法 | |
| TW201443532A (zh) | 顯示裝置 | |
| JP5627774B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP2015108765A (ja) | 表示装置 | |
| US9626014B2 (en) | Touch display panel and manufacturing method thereof | |
| WO2017094644A1 (ja) | 半導体基板及び表示装置 | |
| CN102929056B (zh) | 一种阵列基板及其制造方法、显示装置 | |
| CN102487044B (zh) | 阵列基板及其制造方法和电子纸显示器 | |
| TWI529584B (zh) | 觸控顯示裝置、其驅動方法與其製作方法 | |
| CN104377208B (zh) | 显示基板及其制造方法以及显示装置 | |
| US9383608B2 (en) | Array substrate and manufacturing method thereof | |
| JP2014145919A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |