[go: up one dir, main page]

TWI518497B - 用於提供具狀態保留功能之連結電力節省的裝置、方法及系統 - Google Patents

用於提供具狀態保留功能之連結電力節省的裝置、方法及系統 Download PDF

Info

Publication number
TWI518497B
TWI518497B TW099115662A TW99115662A TWI518497B TW I518497 B TWI518497 B TW I518497B TW 099115662 A TW099115662 A TW 099115662A TW 99115662 A TW99115662 A TW 99115662A TW I518497 B TWI518497 B TW I518497B
Authority
TW
Taiwan
Prior art keywords
agent
power consumption
low power
consumption state
state
Prior art date
Application number
TW099115662A
Other languages
English (en)
Other versions
TW201106148A (en
Inventor
奈維恩 凱路庫里
傑佛瑞 威爾寇克斯
文卡翠曼 耶爾
賽林 畢金
大衛Ｄ 唐寧
羅賓Ｔ 佛洛得薩姆
索德里Ｚ 休伯恩
桑傑 迪伯爾
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201106148A publication Critical patent/TW201106148A/zh
Application granted granted Critical
Publication of TWI518497B publication Critical patent/TWI518497B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. Transmission Power Control [TPC] or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0225—Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal
    • H04W52/0229—Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal where the received signal is a wanted signal
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. Transmission Power Control [TPC] or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0212—Power saving arrangements in terminal devices managed by the network, e.g. network or access point is leader and terminal is follower
    • H04W52/0219—Power saving arrangements in terminal devices managed by the network, e.g. network or access point is leader and terminal is follower where the power saving management affects multiple terminals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)
  • Medicines Containing Material From Animals Or Micro-Organisms (AREA)

Description

用以提供狀態保留功能之連結電力節省的裝置、方法及系統 發明領域
本揭示內容一般係有關於電子裝置之領域。更特別是，本發明之一實施例係有關於具有狀態保留功能之連結電力節省技術。
 發明背景
隨著積體電路(IC)製造技術的改良，使製造商能夠將額外的功能整合於一單一矽基體上。然而，該等功能之數量增加時，一單一IC晶片上之構件數量亦增加。額外的構件會增加額外的信號切換，並連帶產生更多熱能。該額外熱能會使一IC晶片減速、造成失靈、或甚至危害晶片。此外，該額外熱能會限制包括該類晶片之一計算裝置的使用位置及/或應用。例如，一可攜式計算裝置可僅依靠電池電力運作。因此，額外功能整合於可攜式計算裝置時，降低電力消耗之需求變得更加重要，例如，以便維持一延伸時間週期之電池電力。非可攜式計算系統之IC構件使用更多電力並產生更多熱能時，其亦需面對冷卻及功率產生的議題。
依據本發明之一實施例，係特地提出一種裝置，包含有：經由一串列連結耦合至一第二代理器之一第一代理器；該第一代理器用來將一進入訊息發送至該第二代理器，以指出該第一代理器將進入一低電力消耗狀態；該第一代理器用以響應於來自該第二代理器之一確認訊息而進入該低電力消耗狀態，其中該第二代理器用以響應於在該第二代理器處收到該進入訊息而發送該確認訊息；其中，于該低電力消耗狀態期間，該第一代理器用來保留其連結狀態。
圖式簡單說明
本文參照該等伴隨圖形來提供詳細說明。該等圖形中，一參考數字之該(等)最左邊位元識別為該參考數字首次出現之圖形。不同圖形中使用該相同參考數字表示類似或相同的項目。
第1圖及第4圖至第5圖繪示可用於執行本文討論之各種不同實施例的計算系統之實施例的方塊圖。
第2圖繪示一根據一實施例，低電力進入及離開序列之流程圖。
第3圖繪示一根據某些實施例之樣本檢測持斷時間的計算及檢測電路。
 較佳實施例之詳細說明
下列說明中，舉出許多特定細節來提供對各種不同實施例之一全面了解。然而，某些實施例在無該等特定細節時亦可實作。其他實例中，為避免對該等特定實施例混淆，著名的方法、程序、構件及電路便不再詳細說明。於一實施例中，將連結狀態保留於內部記憶體中時，會關閉(多個)I/O電路、(多個)內部時鐘、及/或一轉送時鐘。應注意用於儲存狀態之內部記憶體通常明顯具有比類比I/O及時鐘還低的電力消耗，而因此形成顯著的電力節省而不衝擊連結的恢復。
本文討論之某些實施例通常係有關於兩個代理器間之連結(諸如點對點或串列連結)閒置，例如，不犧牲端點狀態時，由該(等)連結來降低電力消耗及/或熱散逸。該類技術可允許串列連結之較快關閉及/或較低的喚醒延遲。此外，耦合代理器間之通訊為偶發時，該等技術可提供進一步的改善效能、電力節省、及/或熱散逸。
更特別是，於一實施態樣中，缺少該連結之活動的情況下，一連結上之每一代理器需維持該連結狀態因此消耗電力。於是，該等I/O(輸入/輸出)電路及相關聯時鐘電路可保持操作中。此方法可提供達到數十奈秒之喚醒延遲。然而，維持I/O電路及相關聯時鐘電路會非常耗電。另一實施態樣可關閉一實體埠(例如，維持一連結作用中之I/O及時鐘電路以及內部邏輯/儲存元件)。此方法可具有達到數十毫秒之喚醒延遲。因此，該類技術儘管散逸較低電力但由於較長的喚醒時間故仍有效能損失的缺點。再者，完全關閉該實體埠會有其他介面層逆流的衝擊，諸如連結層、通訊協定層、等等。於是，某些解決方案不具有渴望I/O電路關閉電力一短暫時間週期並且檢測到連結活動時，幾乎立即恢復該連結之能力。
為此目的，保留每一代理器之該連結狀態時，一實施例提供一機構來關閉耗電的I/O驅動器、I/O接收器、及/或實體層時鐘。如本文所述，保留本文一代理器之連結狀態通常參照為維持該實體(PHY)以上之所有層，包括連結層、通訊協定層、等等的狀態。活動恢復時，代理器可快速導通I/O及時鐘電路並變為操作中。某些實施例中，該連結恢復時間達到數十微秒，並且不衝擊到該連結實體層之外的系統構件(例如，處理器/晶片組結構狀態、顯示器、等等)。因此，該類電力節省功能允許產品具有較高電力及/或熱能特性。關閉該連結及立即(例如，10微秒)恢復活動的能力可使行動裝置的電池省電。合併該類功能之所有裝置亦可散逸較少熱能，而因此可降低平台熱能解決方案之成本。
例如，一電腦用於顯示模式時，僅有該顯示器需一直作用中。當討論著重於一金屬箔時，該等連結介面上之代理器間必須無通訊(其可持續數十秒至數分鐘)。活動恢復時，通常係透過某些使用者介面的模式(例如，鍵盤、滑鼠、指標器、等等)，該連結立即回應來推進通過該顯示模式。使用本文討論之某些實施例，恢復該連結所需之時間對人的眼睛而言可能無法察覺(10微秒)。
各種不同的計算系統可用來執行本文討論之實施例，諸如參照第1圖及第4圖至第5圖討論之該等系統。更特別是，第1圖繪示一根據本發明之一實施例，一計算系統100之方塊圖。該系統100可包括一或更多代理器102-1至102-M(本文共同參照為“多個代理器102”或更一般參照為“代理器102”)。於一實施例中，一或更多該等代理器102可為，諸如參照第4圖至第5圖討論之該等系統的一計算系統之任何構件。某些實施例中，一代理器可為一硬體加速器(例如，其可為可現場程式化閘陣列(FPGA)式)。該代理器亦可為一SoC(晶載系統)、MCP(多晶片封裝體)、一串接/冗餘/鎖定步驟代理器、系統管理控制器、其組合、等等。
如第1圖所繪示，該等代理器102可經由一網路組織結構104來通訊。於一實施例中，該網路組織結構104可包括允許各種不同代理器(諸如計算裝置或其構件)來傳達資料之一電腦網路。此外，該網路組織結構104可包括非電氣媒體，例如，光纖連結、磁性耦合連結。再者，某些實施例中，該網路之一部分可包括符合用於發信號及省電之其他通訊協定的連結。於一實施例中，該網路組織結構104可包括經由一串列(例如，點對點)連結及/或一共享通訊網路來通訊之一或更多互連體(或互連網路)。例如，某些實施例可促進允許與完全緩衝雙直列記憶體模組(FBD)通訊之連結上的構件之除錯或驗證，例如，該FBD連結為用於將記憶體模組與一主機控制器裝置(諸如一處理器或記憶體中樞)耦合之一串列連結。除錯資訊可從該FBD通道主機發送，使得該除錯資訊可由通道流量追蹤擷取工具(諸如一或更多邏輯分析儀)沿該通道來觀察。
於一實施例中，該系統100可支援一層次協定的方案，其可包括一實體層、一連結層、一路由層、一傳送層、及/或一通訊協定層。該組織結構104可進一步於一點對點或共享網路中，促進資料(例如，以封包型式)從一通訊協定(例如，快取處理器或快取察覺記憶體控制器)傳送至其他通訊協定。此外，某些實施例中，該網路組織結構104可提供支援一或更多快取同調通訊協定之通訊。
此外，如第1圖之箭頭方向所示，該等代理器102可經由該網路組織結構104來發送及/或接收資料。因此，某些代理器可使用一單向連結而其他可使用一雙向連結來通訊。例如，一或更多代理器(諸如代理器102-M)可(例如，經由一單向連結106)發送資料，其他代理器(諸如代理器102-2)可(例如，經由一單向連結108)接收資料，而某些代理器(諸如代理器102-1)可(例如，經由一雙向連結110)發送及接收資料。
一般而言，使用一窺探式匯流排或一目錄式通訊協定，計算系統中之快取記憶體可保持同調。每一情況中，一記憶體位址與該系統之一特定位置相關聯。該位置通常參照為該記憶體位址之“本地節點”。於一目錄式通訊協定中，處理/快取代理器可發出要求至該本地節點以接取與一“本地代理器”相關聯之一記憶體位址。此外，該等代理器102之至少一個為一本地代理器而該等代理器102之一或更多個可為要求代理器。再者，於一實施例中，該等代理器102之一或更多個可維持一儲存裝置(例如，作為一表格、佇列、緩衝器、連結清單、等等來予以執行)之入口以便追蹤有關要求之資訊。該類儲存裝置針對一代理器而言可為局部(例如，記憶體112-1)或由一給定代理器102以其他方式接取。
第2圖繪示一根據一實施例，低電力進入及離開序列之流程圖。埠A及埠B個別參照為經由一串列連結耦合之兩個代理器的埠。某些實施例中，進入及離開一低電力消耗狀態(本文中參照為“L1”或“層級1”)由該等兩個代理器之連結層來控制。即使第2圖指出從L1狀態離開是由該主控端(例如，埠A)啟動，但某些實施例中從L1狀態離開亦可由該從屬端(例如，埠B)啟動。此外，一連結層通訊協定負責將該等連結層帶至L1入口之該臨界值，而之後造成該等實體層進入L1狀態。該L1主控端(例如，埠A)中，一命令(諸如LinkEnterL1)可造成該實體層進入L1狀態並發出一頻帶內重置信號。該L1從屬端(例如，埠B)中，該實體層從該主控端接收此頻帶間重置信號時，一命令(諸如LinkEnterL1)可造成該實體層進入L1狀態。於一實施例中，進入L1狀態造成該從屬端將一頻帶內重置信號發出至該主控端。於一實施例中，該等兩個代理器可位於不同的積體電路晶粒上但位於相同封裝體中。
該連結之兩個方向可用來進入L1狀態。L1狀態中，電氣子區塊中之電路會關閉而邏輯子區塊功能性關閉。某些實施例中，電氣電路子區塊可包括感測放大器、濾波器、等化器、電壓及電阻偏置、相位內插器、信號偏移追蹤器、鎖相迴路(PLL)時鐘、等等。此外，一實施例提供一機構來關閉耗電的I/O驅動器、I/O接收器、及/或實體層時鐘而保留(與埠A及埠B相關聯之)每一代理器中的該連結狀態。某些實施例中，電力可維持於該邏輯子區塊以確保L1狀態期間實體層組態不會遺失。再者，某些實施例中，該實體層內部(例如，鎖相迴路(PLL))時鐘可(例如，由該平台)關閉。進入L1狀態之前，每一埠亦可自行組配使得校準根據從L1狀態離開而被略過(例如，為了更快開機)。於一實施例中，所有Rx(接收器)之終止需符合ZRX_HIGH_CM(例如，該Tx埠用來決定/檢測一連結是否中斷之高阻抗狀態)位於L1狀態。
如第2圖所示，局部埠A上之連結層對其實體層發信號(或以其他方式指出)進入L1狀態之入口將進行並開始送出指出，諸如個別於A1及A2之封包#1或#2的遠端埠B之L1入口的一或更多訊息(例如以封包型式)。於B1或B2接收(多個)L1封包後，遠端埠B上之該連結層對其實體層發信號期待進入L1狀態之一入口，並於B1或B2確認局部埠A之L1進入要求(L1 ACK#1或#2訊息)。
局部埠A上之連結層接收遠端埠B之ACK指示/訊息/信號(例如，A3之L1 ACK#1)時，其指示埠A之局部實體層進入L1狀態。埠A之局部實體層藉由送出一頻帶間重置信號至A3之遠端埠B的實體層來回應該信號並進入一L1狀態。於B3該遠端實體層根據一先前來自埠A連結層之信號以詮釋該頻帶間重置信號來作為L1狀態之一入口並進入L1狀態。此時，例如，A3針對埠A而B3針對埠B後，埠A及埠B兩者皆位於L1狀態。
該遠端埠B亦可選擇來用以響應於來自該局部埠A之一L1進入要求而送出NACK(負向確認訊息)，其情況是遠端實體層不通知該L1要求。根據接收該NACK，該局部埠A上之連結層放棄其L1要求並指示其局部實體層別期待進入L1狀態之一入口直到進一步通知為止。該等埠繼續維持於目前的電力消耗狀態(例如，通常參照為該正常操作模式之層級0(L0))。
某些實施例中，一L1進入序列開始後，每一埠檢測之循環冗餘碼(CRC)錯誤會造成兩側皆忽略該L1序列。例如，若遠端連結層於L1進入封包或之前的遷移上檢測到一CRC錯誤，則其將一重試要求訊息傳送至局部連結層。此情況中，該遠端埠無法察覺該L1要求訊息，而因此繼續處於L0狀態。根據接收一重試要求訊息，該局部連結層可放棄目前的L1序列而繼續處於L0狀態。相反地，若局部連結層送出一L1進入封包後看見一CRC錯誤，則其可放棄該目前的L1序列而將一重試要求訊息傳送至遠端埠。期待一頻帶間重置信號以進入L1狀態之該遠端埠會根據看見該重試要求訊息而放棄該目前的L1序列。某些實施例中，一連結層放棄其L1序列時，其因此指示該實體層來確定一隨後的頻帶間重置信號並不詮釋為進入L1狀態之一指示。
如第2圖所示，(A5處)從L1狀態離開由一較高層(例如，該連結層)來啟動，並且不能於下文所述之該檢測持斷週期之前出現。如第2圖所示，A6處，埠A可位於檢測時鐘終止模式(例如，等待信號從L1狀態離開)。根據從L1狀態離開，埠B於B5處進入檢測時鐘終止之前，其可於B4處等待一週期(例如，T-去除抖動)。因為該離開無法由電氣及邏輯組態暫存器之同步事件(如重置)或軟體重新規劃的一平台來達成，故兩個代理器期待於所有該等狀態中維持該同步計數器之正確計數以及其組態暫存器中之該等數值(例如，或者儲存於記憶體112-1中之數值)。因為連結時鐘可關閉，故實施態樣於L1狀態中亦需替代的計時方法。例如，實施態樣可限定該終止之檢測以避免由於雜訊之假離開(該類限定可與繼續或可針對一延伸之時間週期來檢測終止一樣簡單)。於一實施例中，Rx終止(例如，包括時鐘線道)需符合ZRX_HIGH_CM_DC(例如，該Tx埠用來決定/檢測一連結是否中斷之高阻抗狀態)位於L1狀態。因為該時鐘線道之改變會花費時間(例如，由於電阻器_電容器(RC)充電)而於Tx(發送)側檢測電路處受觀察(參見，例如，第3圖其繪示一根據某些實施例之檢測持斷時間的計算及樣本檢測電路)，故該檢測結果可於某些平台相依的時間被忽略。
例如，第3圖中：假設該時鐘線道之每一端的構件電容2微微法拉(pf)以及追蹤25英吋每吋電容1微微法拉，其中連結檢測電阻器值(Z_tx_link_detect) 2千歐姆以及每一端洩漏電阻值1萬歐姆。觀察該電壓準位前允許四個時間常數需要4*RC(例如，4*(2*5/(5+2))*(2+25+2)或約16奈秒)之一檢測持斷。應注意該最後的穩定電壓=(Reff/R_)*Vcc，其低於Vcc。因此使用者需確認此仍位於其檢測臨界值之上。
於一實施例中，連結啟動期間，從L1狀態離開至L0狀態使用實體層使用之該檢測方案。每一埠之Tx差動對上的終止檢測器於L1狀態時導通。接收一實施態樣特定L1離開信號之一埠會導通時鐘線道之終止-時鐘Rx終止現必須符合ZRX_LOW_CM(例如，該Tx埠用來決定/檢測一連結是否運作中之低阻抗狀態)。遠端埠上之時鐘Tx的終止檢測器可感測Rx時鐘終止並用此來作為從L1狀態離開之一指示。
第4圖繪示一計算系統400之一實施例的一方塊圖。第1圖之該等代理器102的其中之一或更多可包含該計算系統400之一或更多構件。該計算系統400可包括耦合至一互連網路(或匯流排)404之一或更多中央處理單元(CPU)402(本文中其集合性參照為“多個處理器402”或更一般參照為“處理器402”)。該等處理器402可為任何類型之處理器，諸如一通用處理器、一網路處理器(可處理於一電腦網路405上傳達之資料)、等等。(包括一精簡指令集電腦(RISC)處理器或一複雜指令集電腦(CISC))。再者，該等處理器402可具有一單一或多個核心設計。具有一多個核心設計之該等處理器402可將不同類型之處理器核心整合於該相同積體電路(IC)晶粒上。此外，具有一多個核心設計之該等處理器402可作為對稱或非對稱之多處理器來予以執行。
該處理器402可包括一或更多快取記憶體，於各種不同實施例中其可為私有及/或共享。一般而言，一快取記憶體儲存對應其他地方儲存或先前計算之原始資料的資料。為了降低記憶體之存取潛伏，一旦資料儲存於一快取記憶體中，便可藉由接取一快取複本而非重新取回或重新計算該原始資料來作到未來使用。該(等)快取記憶體可為任何類型之快取記憶體，諸如層級1(L1)快取記憶體、一層級2(L2)快取記憶體、一層級3(L3)快取記憶體、一中間層級快取記憶體、一最後層級快取記憶體(LLC)、等等，來儲存可由該系統400之一或更多構件使用之電子資料(例如，包括指令)。此外，該類(多個)快取記憶體可位於各種不同位置(例如，本文所述之該等計算系統，包括第1圖或第5圖之系統的其他構件內部)。
一晶片組406可另外耦合至該互連網路404。另外，該晶片組406可包括一圖形記憶體控制中樞(GMCH) 408。該GMCH 408可包括耦合至一記憶體412之一記憶體控制器410。某些實施例中該GMCH亦可包括一或更多的記憶體橋接器。該記憶體412可儲存資料，例如，包括可由該處理器402、或與該計算系統400之構件通訊的其他任何裝置執行之指令序列。再者，本發明之一實施例中，該記憶體412可包括一或更多依電性儲存(或記憶體)裝置，諸如隨機存取記憶體(RAM)、動態RAM(DRAM)、同步DRAM(SDRAM)、靜態RAM(SRAM)、等等。亦可使用諸如一硬碟之非依電性記憶體。其他裝置亦可耦合至該互連網路404，諸如多個處理器及/或多個系統記憶體。
該GMCH 408可進一步包括(例如，於一實施例中經由一圖形加速器)耦合至一顯示器裝置416之一圖形介面414。於一實施例中，該圖形介面414可經由一加速圖形埠(AGP)耦合至該顯示器裝置416。本發明之一實施例中，該顯示器裝置416(諸如一平板顯示器)可透過，例如，一信號轉換器耦合至該圖形介面414，該轉換器將儲存於諸如視訊記憶體或系統記憶體(例如，記憶體412)之一儲存裝置中的一影像數位表示法轉譯為可由該顯示器416詮釋及顯示之顯示器信號。
如第4圖所示，一中樞介面418可將該GMCH 408耦合至一輸入/輸出控制中樞(ICH) 420。該ICH 420可提供一介面至耦合至該計算系統400之輸入/輸出(I/O)裝置。某些實施例中，該ICH可包括一或更多主機控制器、中樞、及/或橋接器。該ICH 420可透過諸如適用PCIe規格之一周邊構件互連(PCI)橋接器、一通用串列埠(USB)控制器、等等之一周邊橋接器(或控制器)424來耦合至一匯流排422。該橋接器424可於該處理器402及周邊裝置之間提供一資料路徑。亦可使用其他類型之拓樸結構。另外，多個匯流排可，例如，透過多個橋接器或控制器來耦合至該ICH 420。再者，該匯流排422可包含其他類型及組態之匯流排系統。此外，本發明之各種不同實施例中，耦合至該ICH 420之其他周邊裝置可包括整合驅動電子學(IDE)、串列進階技術附接結構(SATA)、固態驅動機(SSD、或小型電腦系統介面(SCSI)驅動機)、USB埠、一鍵盤、一滑鼠、(多個)並列埠、(多個)串列埠、(多個)軟碟機、數位輸出支援(例如，數位視訊介面(DVI))、等等。
該匯流排422可耦合至一音訊裝置426、一或更多磁碟機428、以及一網路配接器430(於一實施例中其可為一NIC)。於一實施例中，該網路配接器430或耦合至該匯流排422之其他裝置可與該晶片組406通訊。其他裝置亦可耦合至該匯流排422。此外，本發明之某些實施例中，各種不同構件(諸如該網路配接器430)可耦合至該GMCH 408。另外，該處理器402及該GMCH 408可組合來形成一單一晶片。於一實施例中，該記憶體控制器410可設置於該等CPU 402之一或更多當中。再者，於一實施例中，GMCH 408及ICH 420可組合為一周邊控制中樞(PCH)。
此外，該計算系統400可包括依電性及/或非依電性記憶體(或儲存器)。例如，非依電性記憶體可包括下列其中之一或更多記憶體：唯讀記憶體(ROM)、可程式化ROM(PROM)、可抹除PROM(EPROM)、電氣EPROM(EEPROM)、一磁碟機(例如428)、一軟碟、一光碟片(CD-ROM)、一數位視訊光碟(DVD)、快取記憶體、一磁性光碟、或能夠儲存電子資料(例如，包括指令)之其他類型的非依電性機器可讀媒體。
於一實施例中，該記憶體412可包括下列元件其中之一或更多元件：一作業系統(O/S) 432、應用程式434、及/或裝置驅動器436。該記憶體412亦可包括專屬記憶體對映I/O(MMIO)操作之區域。儲存於該記憶體412中之程式及/或資料可被調換進入該磁碟機428來作為記憶體管理操作之一部分。該(等)應用程式434可(例如，於該(等)處理器402上)執行來與耦合至該網路405之一或更多計算系統傳達一或更多封包。於一實施例中，一封包可為一或更多符號及/或數值的一序列，其可由(例如，於諸如該網路405之一網路上)從至少一個傳送器發送至至少一個接收器之一或更多的電子信號來編碼。例如，每一封包可具有包括各種不同資訊之一標頭，該資訊可用於路由安排及/或處理該封包，諸如一來源位址、一目的位址、封包類型、等等。每一封包亦可具有包括該原始資料(或內容)之一酬載，該原始資料為該封包於一電腦網路(諸如該網路405)中之各種不同計算裝置間傳送。
於一實施例中，該應用程式434可使用該O/S 432，例如，透過該裝置驅動器436來與該系統400之各種不同構件通訊。因此，該裝置驅動器436可包括網路配接器430特定命令來於該O/S 432及該網路配接器430、或例如，經由該晶片組406耦合至該系統400之其他I/O裝置之間提供一通訊介面。
於一實施例中，該O/S 432可包括一網路通訊協定堆疊。一通訊協定堆疊通常參照為可受執行來處理一網路405上傳送之封包的一組程序或程式，其中該等封包可符合一特定通訊協定。例如，TCP/IP(傳輸控制協定/網際網路協定)封包可使用一TCP/IP堆疊來處理。該裝置驅動器436可指出該記憶體412中之該等緩衝器，例如，經由該通訊協定堆疊而受處理。
該網路405可包括任何類型之電腦網路。該網路配接器430可進一步包括一直接記憶體存取(DMA)引擎，其將封包寫入分配給可用描述符(例如儲存於該記憶體412中)之緩衝器(例如儲存於該記憶體412中)，以便於該網路405上發送及/或接收資料。此外，該網路配接器430可包括一網路配接器控制器，其可包括邏輯(諸如一或更多可程式化處理器)來執行配接器相關操作。於一實施例中，該配接器控制器可為一MAC(媒體存取控制)構件。該網路配接器430可進一步包括一記憶體，諸如任何類型之依電性/非依電性記憶體(例如，包括一或更多快取記憶體及/或參照記憶體412說明之其他記憶體類型)。再者，該網路配接器430可包括該網路405上IPC(程序間通訊)及RMA(遠端記憶體存取)的能力。
第5圖繪示一根據本發明之一實施例，安排於一點對點(PtP)組態之計算系統500。特別是，第5圖顯示一處理器、記憶體、及輸入/輸出裝置由若干點對點介面互連之系統。參照第1圖至第4圖說明之該等操作可由該系統500之一或更多構件來執行。
如第5圖所示，該系統500可包括若干處理器，其中為了清晰解說僅顯示兩個處理器502及504。該等處理器502及504之每一個可包括一局部記憶體控制器中樞(GMCH) 506及508來允許與記憶體510及512通訊。該等記憶體510及/或512可儲存諸如參照第4圖之該記憶體412說明的各種不同資料。如第5圖所示，該等處理器502及504(或系統500之其他構件，諸如晶片組520、I/O裝置543、等等)亦可包括諸如參照第1圖至第4圖說明之一或更多快取記憶體。
於一實施例中，該等處理器502及504可為參照第4圖說明之該等處理器402的其中之一。該等處理器502及504可個別使用PtP介面電路516及518經由一點對點(PtP)介面514來交換資料。此外，該等處理器502及504之每一個可使用點對點介面電路526、528、530以及532經由個別PtP介面522及524來與一晶片組520交換資料。該晶片組520可進一步，例如使用一PtP介面電路537經由一高效能圖形介面536與一高效能圖形電路534交換資料。
至少一實施例中，本文說明之該等代理器可出現於該等處理器502、504及/或MCH 506、508。然而，本發明之其他實施例亦可存在於第5圖之該系統500的其他電路、邏輯單元、或裝置中。此外，本發明之其他實施例可分布於第5圖繪示之若干電路、邏輯單元、或裝置中。
該晶片組520可使用一PtP介面電路541與該匯流排540通訊。該匯流排540可具有一或更多裝置與其通訊，諸如一匯流排橋接器542及I/O裝置543。經由一匯流排544，該匯流排橋接器542可與諸如一鍵盤/滑鼠545、通訊裝置546(諸如數據機、網路介面裝置、或可與該電腦網路405通訊之其他通訊裝置)、音訊I/O裝置、及/或一資料儲存裝置548之其他裝置通訊。該資料儲存裝置548可儲存該等處理器502及/或504執行之編碼549。
本發明之各種不同實施例中，例如，參照第1圖至第5圖於本文說明之該等操作可作為硬體(例如電路)、軟體、韌體、微碼、或其組合來予以執行，其可提供來作為例如包括一機器可讀或電腦可讀媒體之一電腦程式產品，該等媒體具有儲存其中用來規劃一電腦執行本文說明之一程序的指令(或軟體程序)。此外，經由範例，該術語“邏輯”可包括軟體、硬體、或軟體及硬體之組合。該機器可讀媒體可包括諸如參照第1圖至第5圖說明之一儲存裝置。再者，該類電腦可讀媒體可被下載來作為一電腦程式產品，其中經由一通訊連結(例如一匯流排、一數據機、或一網路連接)透過設置於一載波或其他傳播媒體之資料信號，該程式可從一遠端電腦(例如一伺服器)移轉至一要求電腦(例如一用戶端)。
該規格說明中參照為“某一實施例”或“一實施例”表示，與該等實施例相關說明之一特別的特徵、結構、或特性包括於至少一實施例中。該規格說明中之各種不同地方出現該片語“某一實施例中”需要或不需全參照至該相同實施例。
此外，下列說明與申請專利範圍中，可使用該等術語“耦合”與“連接”，以及其衍生名詞。本發明之某些實施例中，“連接”可用於表示兩個或更多元件直接以實體或電氣方式彼此接觸。“耦合”可表示兩個或更多元件直接實體或電氣接觸。然而，“耦合”亦可表示兩個或更多元件可不直接彼此接觸，但仍可彼此協力操作或互動。
因此，雖然本發明之實施例以特定於結構特徵及/或方法動作之語言來說明，但應了解要求之標的可不侷限於該等說明之特定特徵或動作。而是，該等特定特徵及動作揭示來作為執行該要求標的之示範型式。
100、400、500．．．計算系統
102、102-1至102-M．．．代理器
104．．．網路組織結構
106、108．．．單向連結
110．．．雙向連結
112-1．．．記憶體
402．．．中央處理單元
404．．．互連網路、匯流排
405．．．電腦網路
406、520．．．晶片組
408．．．圖形記憶體控制中樞
410．．．記憶體控制器
412、510、512．．．記憶體
414．．．圖形介面
416．．．顯示器裝置
418．．．中樞介面
420．．．輸入/輸出控制中樞
422、540、544．．．匯流排
424．．．周邊橋接器、控制器
426．．．音訊裝置
428．．．磁碟機
430．．．網路配接器
432．．．作業系統
434．．．應用程式
436．．．裝置驅動器
502、504．．．處理器
506、508．．．局部記憶體控制器中樞
514、522、524．．．點對點介面
526、528、530、532、537、541．．．點對點介面電路
534．．．高效能圖形電路
536．．．高效能圖形介面
542．．．匯流排橋接器
543．．．I/O裝置
545．．．鍵盤/滑鼠
546．．．通訊裝置
548．．．資料儲存裝置
549．．．編碼
第1圖及第4圖至第5圖繪示可用於執行本文討論之各種不同實施例的計算系統之實施例的方塊圖。
第2圖繪示一根據一實施例，低電力進入及離開序列之流程圖。
第3圖繪示一根據某些實施例之樣本檢測持斷時間的計算及檢測電路。
100‧‧‧計算系統
102-1至102-M‧‧‧代理器
104‧‧‧網路組織結構
106、108‧‧‧單向連結
110‧‧‧雙向連結
112-1‧‧‧記憶體

Claims (21)

  1. 一種用以提供具狀態保留功能之連結電力節省的裝置，該裝置包含有：經由一串列連結耦合至一第二代理器之一第一代理器；該第一代理器用來將一進入訊息發送至該第二代理器，以指出該第一代理器將進入一低電力消耗狀態；該第一代理器用以響應於來自該第二代理器之一確認訊息而進入該低電力消耗狀態，其中該第二代理器用以響應於在該第二代理器處收到該進入訊息而發送該確認訊息；其中，於該低電力消耗狀態期間，該第一代理器用來保留其連結狀態且該第一代理器之複數個構件將被關閉，其中該第一代理器之該等複數個構件是要包含一或更多輸入/輸出(I/O)驅動器、一或更多I/O接收器及一或更多實體層時鐘。
  2. 如申請專利範圍第1項之裝置，其中該第一代理器用以響應於該確認訊息而將一頻帶內重置信號發送至該第二代理器。
  3. 如申請專利範圍第1項之裝置，其中，於該低電力消耗狀態期間，該第一代理器之一電氣子區塊將關閉，而該第一代理器之一邏輯子區塊將功能性關閉。
  4. 如申請專利範圍第1項之裝置，其中該第二代理器用以響應於來自該第一代理器之一頻帶內重置信號而進入 該低電力消耗狀態。
  5. 如申請專利範圍第4項之裝置，其中，於該低電力消耗狀態期間，該第二代理器用來保留其連結狀態。
  6. 如申請專利範圍第4項之裝置，其中該第一代理器或該第二代理器用來組配成進入該低電力消耗狀態之前略過校準。
  7. 如申請專利範圍第4項之裝置，其中該第二代理器用以響應於來自該第一代理器或來自該第二代理器之一信號而離開該低電力消耗狀態。
  8. 如申請專利範圍第1項之裝置，其中該第一代理器用以響應於該第一代理器之一連結層的一指示而發送該進入訊息。
  9. 如申請專利範圍第1項之裝置，其中該第一代理器用來組配成進入該低電力消耗狀態之前略過校準。
  10. 如申請專利範圍第1項之裝置，其中該第一代理器用以響應於來自該第一代理器或該第二代理器之一連結層的一信號而離開該低電力消耗狀態。
  11. 如申請專利範圍第1項之裝置，其中該第一代理器及該第二代理器位於一相同的積體電路晶粒上。
  12. 如申請專利範圍第1項之裝置，其中，於該低電力消耗狀態期間，該第一代理器是根據在一實體層以上之所有層內狀態之維持來保留其連結狀態，其中該實體層以上之該等層用來包含一連結層及一通訊協定層。
  13. 一種用於具狀態保留功能之連結電力節省的方法，該方 法包含下列步驟：於一串列連結上將一進入訊息從一第一代理器發送至一第二代理器，以指出該第一代理器將進入一低電力消耗狀態；該第一代理器響應於來自該第二代理器之一確認訊息而進入該低電力消耗狀態，其中該確認訊息係響應於該第二代理器收到該進入訊息而被發送；其中，於該低電力消耗狀態期間，該第一代理器用來保留其連結狀態且該第一代理器之複數個構件將被關閉，其中該第一代理器之該等複數個構件是要包含一或更多輸入/輸出(I/O)驅動器、一或更多I/O接收器及一或更多實體層時鐘。
  14. 如申請專利範圍第13項之方法，更包含響應於該確認訊息而將一頻帶內重置信號發送至該第二代理器。
  15. 如申請專利範圍第13項之方法，更包含該第二代理器響應於來自該第一代理器之一頻帶內重置信號而進入該低電力消耗狀態。
  16. 如申請專利範圍第13項之方法，更包含響應於一錯誤或負向確認訊息而放棄進入該低電力消耗狀態。
  17. 如申請專利範圍第13項之方法，更包含該第一代理器響應於來自該第一代理器或該第二代理器之一連結層的一信號而離開該低電力消耗狀態。
  18. 一種用以提供具狀態保留功能之連結電力節省的系統，該系統包含有： 用於儲存對應於一串列連結之資料的一記憶體；經由該串列連結耦合至一第二代理器之一第一代理器；該第一代理器用來將一進入訊息發送至該第二代理器，以指出該第一代理器將進入一低電力消耗狀態；該第一代理器用以響應於來自該第二代理器之一確認訊息而進入該低電力消耗狀態，其中該第二代理器用以響應於在該第二代理器處收到該進入訊息而發送該確認訊息；其中，於該低電力消耗狀態期間，該第一代理器用來保留其連結狀態且該第一代理器之複數個構件將被關閉，其中該第一代理器之該等複數個構件是要包含一或更多輸入/輸出(I/O)驅動器、一或更多I/O接收器及一或更多實體層時鐘。
  19. 如申請專利範圍第18項之系統，其中該第一代理器用來組配成進入該低電力消耗狀態之前略過校準。
  20. 如申請專利範圍第18項之系統，其中該第一代理器用以響應於來自該第一代理器或該第二代理器之一連結層的一信號而離開該低電力消耗狀態。
  21. 如申請專利範圍第18項之系統，更包含一耦合至該第一或第二處理器的至少其中之一的音訊裝置。
TW099115662A 2009-06-30 2010-05-17 用於提供具狀態保留功能之連結電力節省的裝置、方法及系統 TWI518497B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/495,706 US8831666B2 (en) 2009-06-30 2009-06-30 Link power savings with state retention

Publications (2)

Publication Number Publication Date
TW201106148A TW201106148A (en) 2011-02-16
TWI518497B true TWI518497B (zh) 2016-01-21

Family

ID=43381272

Family Applications (2)

Application Number Title Priority Date Filing Date
TW104137006A TWI605334B (zh) 2009-06-30 2010-05-17 具狀態保留功能之鏈路電力節省模式（二）
TW099115662A TWI518497B (zh) 2009-06-30 2010-05-17 用於提供具狀態保留功能之連結電力節省的裝置、方法及系統

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW104137006A TWI605334B (zh) 2009-06-30 2010-05-17 具狀態保留功能之鏈路電力節省模式（二）

Country Status (5)

Country Link
US (4) US8831666B2 (zh)
CN (2) CN105163375B (zh)
DE (2) DE112010002776T5 (zh)
TW (2) TWI605334B (zh)
WO (1) WO2011008326A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8831666B2 (en) * 2009-06-30 2014-09-09 Intel Corporation Link power savings with state retention
US9009686B2 (en) * 2011-11-07 2015-04-14 Nvidia Corporation Algorithm for 64-bit address mode optimization
CN104380274B (zh) * 2012-05-22 2017-10-24 英特尔公司 用于优化的链路训练及管理的装置和方法
US9674299B2 (en) * 2012-05-28 2017-06-06 Mediatek Inc. Standby agent apparatus for keeping account of client system on-line in application server when client system is operating in standby mode and related connection handling method thereof
US9110670B2 (en) 2012-10-19 2015-08-18 Microsoft Technology Licensing, Llc Energy management by dynamic functionality partitioning
US9417925B2 (en) 2012-10-19 2016-08-16 Microsoft Technology Licensing, Llc Dynamic functionality partitioning
US20140201463A1 (en) 2012-10-22 2014-07-17 Robert G. Blankenship High performance interconnect coherence protocol
US9436244B2 (en) * 2013-03-15 2016-09-06 Intel Corporation Adaptive control loop protection for fast and robust recovery from low-power states in high speed serial I/O applications
US20150085187A1 (en) * 2013-09-20 2015-03-26 Huimin Chen Method and apparatus for burst mode video processing with inband link power management
US9696785B2 (en) 2013-12-28 2017-07-04 Intel Corporation Electronic device having a controller to enter a low power mode
KR102151178B1 (ko) * 2014-05-19 2020-09-02 삼성전자 주식회사 직렬 통신 장치 및 그 방법
JP6530658B2 (ja) * 2014-08-11 2019-06-12 キヤノン株式会社 撮像装置およびその制御方法、プログラムならびに記録媒体
US10101797B2 (en) * 2014-09-27 2018-10-16 Intel Corporation Efficient power management of UART interface
US9880601B2 (en) 2014-12-24 2018-01-30 Intel Corporation Method and apparatus to control a link power state
TWI736559B (zh) * 2015-12-23 2021-08-21 美商英特爾公司 用以針對實體層裝置的組件傳輸資料之控制器
US9946325B2 (en) * 2016-06-30 2018-04-17 Intel IP Corporation Interprocessor power state transitions
US20190163254A1 (en) * 2017-11-30 2019-05-30 Nvidia Corporation Core off sleep mode with low exit latency
IL315283A (en) 2018-03-30 2024-10-01 Google Llc Arbitrating portions of transactions over virtual channels associated with an interconnect
US20190302861A1 (en) 2018-03-30 2019-10-03 Provino Technologies, Inc. Protocol level control for system on a chip (soc) agent reset and power management
US11442876B2 (en) * 2019-05-30 2022-09-13 Intel Corporation System, apparatus and method for synchronizing multiple virtual link states over a package interconnect
KR102838072B1 (ko) * 2019-12-10 2025-07-24 삼성전자 주식회사 다수 개의 집적 회로 사이의 인터페이스를 제어하기 위한 전자 장치 및 그의 동작 방법
TWI839671B (zh) * 2021-12-29 2024-04-21 新唐科技股份有限公司 除錯系統、微處理裝置和除錯方法
US12417196B2 (en) * 2023-06-19 2025-09-16 Qualcomm Incorporated Systems and methods for reducing latency and power consumption in a peripheral component interconnect express (PCIe) system

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5790946A (en) 1993-07-15 1998-08-04 Rotzoll; Robert R. Wake up device for a communications system
US5742650A (en) * 1994-02-04 1998-04-21 Motorola, Inc. Power reduction method and apparatus for phase-locked loop based clocks in a data processing system
FI97659C (fi) 1995-01-13 1997-01-27 Nokia Mobile Phones Ltd Menetelmä ja -laite virran säästämiseksi infrapuna-tiedonsiirrossa
US5838720A (en) 1996-02-23 1998-11-17 Teletransactions, Inc. Transceiver control with sleep mode operation
GB2320398B (en) * 1996-12-12 2001-11-14 Nec Technologies Time base alignment for digital mobile phones
US6081536A (en) 1997-06-20 2000-06-27 Tantivy Communications, Inc. Dynamic bandwidth allocation to transmit a wireless protocol across a code division multiple access (CDMA) radio link
US6078819A (en) * 1997-11-01 2000-06-20 Lucent Technologies Inc. Apparatus and method for prolonging battery life in a portable telephone having first and second deactivating conditions
US6009488A (en) 1997-11-07 1999-12-28 Microlinc, Llc Computer having packet-based interconnect channel
US6463542B1 (en) 1999-05-28 2002-10-08 Advanced Micro Devices, Inc. Power management indication mechanism for supporting power saving mode in computer system
US6526469B1 (en) 1999-11-12 2003-02-25 International Business Machines Corporation Bus architecture employing varying width uni-directional command bus
US7058833B1 (en) 2000-01-18 2006-06-06 Paradyne Corp. System and method for minimized power consumption for frame and cell data transmission systems
US6795450B1 (en) 2000-09-28 2004-09-21 Tdk Semiconductor Corporation Method and apparatus for supporting physical layer link-suspend operation between network nodes
US20020132603A1 (en) * 2000-12-08 2002-09-19 Jan Lindskog Method for power save
US6993667B1 (en) 2000-12-15 2006-01-31 Marvell International Ltd. Apparatus for automatic energy savings mode for ethernet transceivers and method thereof
US7570656B2 (en) 2001-06-18 2009-08-04 Yitran Communications Ltd. Channel access method for powerline carrier based media access control protocol
US7051218B1 (en) 2001-07-18 2006-05-23 Advanced Micro Devices, Inc. Message based power management
US7539878B2 (en) 2001-09-19 2009-05-26 Freescale Semiconductor, Inc. CPU powerdown method and apparatus therefor
EP1304842B1 (en) 2001-10-19 2008-05-14 Texas Instruments Incorporated Serial differential data link with automatic power down
US7227845B2 (en) 2001-12-11 2007-06-05 Motorola, Inc. Method and apparatus for enabling a communication resource reset
US7197654B2 (en) 2002-04-11 2007-03-27 International Business Machines Corporation Method and apparatus for managing low power processor states
US6691071B2 (en) * 2002-05-13 2004-02-10 Motorola, Inc. Synchronizing clock enablement in an electronic device
US6593801B1 (en) 2002-06-07 2003-07-15 Pericom Semiconductor Corp. Power down mode signaled by differential transmitter's high-Z state detected by receiver sensing same voltage on differential lines
US7512423B2 (en) * 2002-08-12 2009-03-31 Broadcom Corporation Power management of radio transceiver elements
US7072697B2 (en) 2002-10-22 2006-07-04 Nokia Corporation Method and device for transponder aided wake-up of a low power radio device by a wake-up event
US7203853B2 (en) 2002-11-22 2007-04-10 Intel Corporation Apparatus and method for low latency power management on a serial data link
US7389528B1 (en) 2002-12-17 2008-06-17 Juniper Networks, Inc. Operating cable modems in a low power mode
US7028199B2 (en) 2003-06-25 2006-04-11 Lsi Logic Corporation Method and apparatus of automatic power management control for Serial ATA interface
CA2457174A1 (en) 2003-07-30 2005-01-30 Matsushita Electric Industrial Co., Ltd. Data transmission apparatus and data transmission system
US7466996B2 (en) 2003-12-22 2008-12-16 International Business Machines Corporation Global management of local link power consumption
TWI273789B (en) 2004-02-24 2007-02-11 Via Tech Inc Method for adjusting the power consumption of a network interface
US7181188B2 (en) * 2004-03-23 2007-02-20 Freescale Semiconductor, Inc. Method and apparatus for entering a low power mode
US7583985B2 (en) 2004-03-26 2009-09-01 Broadcom Corporation MAC controlled sleep mode/wake-up mode with staged wake-up for power management
US7313712B2 (en) 2004-05-21 2007-12-25 Intel Corporation Link power saving state
US7219220B2 (en) 2004-05-21 2007-05-15 Intel Corporation Methods and apparatuses for resetting the physical layers of two agents interconnected through a link-based interconnection
TWI311705B (en) 2005-05-23 2009-07-01 Via Tech Inc Peripheral component interconnect express and changing method of link power states thereof
EP1927261A2 (en) * 2005-09-15 2008-06-04 Koninklijke Philips Electronics N.V. An audio data processing device for and a method of synchronized audio data processing
EP1777607A1 (en) 2005-10-20 2007-04-25 Hewlett-Packard Development Company, L.P. Method for determining power consumption of network devices, and computer system, computer program and network device therefor
US7570610B2 (en) * 2006-02-01 2009-08-04 Via Technologies, Inc. Power management method
US7617404B2 (en) * 2006-03-28 2009-11-10 Advanced Micro Devices, Inc. In-band power management in a communication link
US7716536B2 (en) * 2006-06-29 2010-05-11 Intel Corporation Techniques for entering a low-power link state
TWI337464B (en) 2007-04-14 2011-02-11 Realtek Semiconductor Corp Transceiver device and method with saving power
TWI352296B (en) 2007-08-10 2011-11-11 Chip system and signal transmission method thereof
EP2106184B1 (en) * 2008-03-28 2011-08-17 Realtek Semiconductor Corp. Power managing method applied to a wireles network apparatus and power management thereof
US8203985B2 (en) * 2008-12-31 2012-06-19 Intel Corporation Power saving in peer-to-peer communication devices
US8831666B2 (en) 2009-06-30 2014-09-09 Intel Corporation Link power savings with state retention
ES2625257T3 (es) * 2011-12-09 2017-07-19 Huawei Technologies Co., Ltd. Método y aparato para reducir el consumo de energía de un equipo de intercambio de datos y el aparato y el equipo de intercambio de datos correspondientes
KR102078893B1 (ko) * 2012-06-29 2020-02-19 인터디지털 씨이 페이튼트 홀딩스 Wlan 액세스 포인트를 위한 저전력 소비 모드
US10514747B2 (en) * 2014-03-24 2019-12-24 Silicon Laboratories Inc. Low-power communication apparatus with wakeup detection and associated methods

Also Published As

Publication number Publication date
WO2011008326A1 (en) 2011-01-20
TWI605334B (zh) 2017-11-11
US9588575B2 (en) 2017-03-07
CN102014048B (zh) 2015-09-16
US10175744B2 (en) 2019-01-08
CN105163375B (zh) 2019-07-26
CN105163375A (zh) 2015-12-16
US20170336853A1 (en) 2017-11-23
TW201106148A (en) 2011-02-16
US20150074440A1 (en) 2015-03-12
DE112010002776T5 (de) 2012-11-22
CN102014048A (zh) 2011-04-13
US20190346909A1 (en) 2019-11-14
US8831666B2 (en) 2014-09-09
US10712809B2 (en) 2020-07-14
DE202010017916U1 (de) 2013-02-26
TW201614421A (en) 2016-04-16
US20100330927A1 (en) 2010-12-30

Similar Documents

Publication Publication Date Title
TWI518497B (zh) 用於提供具狀態保留功能之連結電力節省的裝置、方法及系統
EP3234778B1 (en) Error handling in transactional buffered memory
TWI480728B (zh) 用以限制假喚醒之靜噪過濾技術
CN107925507B (zh) 多芯片封装链路错误检测
EP3800557B1 (en) Implied directory state updates
EP3238079B1 (en) Packed write completions
EP3370156B1 (en) Speculative reads in buffered memory
EP3035199B1 (en) Early identification in transactional buffered memory
US10101797B2 (en) Efficient power management of UART interface
US9507746B2 (en) Control messaging in multislot link layer flit
US8850249B2 (en) Enabling idle states for a component associated with an interconnect
TWI476596B (zh) 節流整合鏈路的方法與系統及其積體電路裝置
US20170212579A1 (en) Storage Device With Power Management Throttling
US8891542B2 (en) Unified system networking with CEE-PCIe tunneling
US12306719B1 (en) Link down resilience

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees