[go: up one dir, main page]

TWI513009B - 具有周邊電容井接合的蕭基位障二極體 - Google Patents

具有周邊電容井接合的蕭基位障二極體 Download PDF

Info

Publication number
TWI513009B
TWI513009B TW100125496A TW100125496A TWI513009B TW I513009 B TWI513009 B TW I513009B TW 100125496 A TW100125496 A TW 100125496A TW 100125496 A TW100125496 A TW 100125496A TW I513009 B TWI513009 B TW I513009B
Authority
TW
Taiwan
Prior art keywords
type
region
well
type well
contact
Prior art date
Application number
TW100125496A
Other languages
English (en)
Other versions
TW201218387A (en
Inventor
費登瑞克Ｇ 安德森
珍妮佛Ｅ 賴瑞
羅伯特Ｍ 羅素
馬克Ｅ 史帝漢
Original Assignee
萬國商業機器公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 萬國商業機器公司 filed Critical 萬國商業機器公司
Publication of TW201218387A publication Critical patent/TW201218387A/zh
Application granted granted Critical
Publication of TWI513009B publication Critical patent/TWI513009B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H10W10/031—
    • H10W10/30—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/114—PN junction isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

具有周邊電容井接合的蕭基位障二極體
本發明係關於積體電路元件，且更具體而言，係關於蕭基位障二極體(Schottky barrier diode，SBD)積體電路元件，其包括周邊電容井接合。
蕭基位障係電位障，其係形成於金屬與半導體相交的該接合。該蕭基位障係整流器之形式，其作用良好如二極體。蕭基位障一般而言具有較低的接合電壓，以及當相較於標準的P-N半導體接合時，在該金屬中具有縮小的空乏寬度。若金屬半導體接合不整流該電流，則其充當歐姆接觸。蕭基位障之該等整流特性取決於該金屬的功函數(work function)、該本質半導體之頻帶間隙、在該半導體中的摻雜物之種類及濃度等。
慣用的蕭基位障二極體係受限於寄生周邊電容。以下所說明的該等具體實施例提供一改良的蕭基位障二極體，其在P型(p-type) SBD中的縮小的陽極至隔離接合電容，以及在N型(n-type) SBD中的陰極至隔離接合電容。因此，在此的該等具體實施例提供基板隔離，其具有最小化周邊電容以改善電路性能。
在此的一個示例性具體實施例包含半導體元件，諸如蕭基位障二極體。在此文某些具體實施例中，該蕭基位障二極體包含一第一型基板；一第二型井隔離區，其在該第一型基板上；以及一第一型井區，其在該第二型井隔離區上。對於在此的具體實施例，指稱為周邊電容井接合環的特徵係在該第二型井隔離區上。一第二型井區係在該第二型井隔離區上。該周邊電容井接合環係位於該第一型井區和該第二型井區之間並將其隔開。一第二型接觸區係在該第二型井區上，且一第一型接觸區接觸該第一型井區之裡面部分。該第一型井區之裡面部分係位於該第一型接觸區之中心內。此外，一第一歐姆金屬層係在該第一型接觸區上，且一第二歐姆金屬層係在該第一型井區上。該第一歐姆金屬層在構成該蕭基位障二極體之蕭基位障的接合點接觸該第二歐姆金屬層。
另外，更具體而言，在此的具體實施例包含P型(positive-type)蕭基位障二極體，其包括一P型基板；一N型(negative-type)井隔離區，其係位於該P型基板上並與其接觸；以及一P型井區，其係位於該N型井隔離區上並與其接觸。再者，一周邊電容井接合環係位於該N型井隔離區上並與其接觸。該周邊電容井接合環圍繞並接觸該P型井區。N型井區係位於該N型井隔離區上並與其接觸。該N型井區圍繞並接觸該周邊電容井接合環。該周邊電容井接合環係位於該P型井區和該N型井區之間並將其隔開。一N型接觸區係位於該N型井區上並與其接觸，且一P型接觸區圍繞並接觸該P型井區之裡面部分。該P型井區之裡面部分係位於該P型接觸區之中心內，且一淺溝槽隔離環係位於該周邊電容井接合環上並與其接觸。該淺溝槽隔離環係位於該N型接觸區和該P型接觸區之間並將其隔開。一第一歐姆金屬層係在該P型接觸區上，且一第二歐姆金屬層係在該P型井區上。該第一歐姆金屬層在包含該蕭基位障二極體之蕭基位障的一接合點接觸該第二歐姆金屬層。
在此的一個具體實施例係形成蕭基位障二極體之方法。此示例性方法在一第一型基板上形成一第二型井隔離區、在該第二型井隔離區上形成一第一型井區，以及在該第二型井隔離區上形成一周邊電容井接合環。該方法亦在該第二型井隔離區上形成一第二型井區，使得該周邊電容井接合環係位於該第一型井區和該第二型井區之間並將其隔開。又，該方法在該第二型井區上形成一第二型接觸區，且形成一第一型接觸區，其圍繞並接觸該第一型井區之裡面部分，使得該第一型井區之裡面部分係位於該第一型接觸區之中心內。此外，該方法在至少該第一型接觸區及該第一型井區上形成矽化物。該等矽化物在該第一型接觸區上形成一第一歐姆金屬層，且在該第一型井區上形成一第二歐姆金屬層。該第一歐姆金屬層在包含該蕭基位障二極體之蕭基位障的一接合點接觸該第二歐姆金屬層。
另外，更具體而言，形成P型蕭基位障二極體的方法。此方法在一P型基板上形成一N型井隔離區，且在該N型井隔離區上形成一P型井區。此方法亦在該N型井隔離區上形成一周邊電容井接合環，使得該周邊電容井接合環圍繞並接觸該P型井區。此外，該方法在該N型井隔離區上形成一N型井區，使得該N型井區圍繞並接觸該周邊電容井接合環，且使得該周邊電容井接合環係位於該P型井區和該N型井區之間並將其隔開。該方法在該N型井區上形成一N型接觸區，且亦形成一P型接觸區，其圍繞並接觸該P型井區之裡面部分，使得該P型井區之裡面部分係位於該P型接觸區之中心內。該方法亦在該周邊電容井接合環上形成一淺溝槽隔離環，使得該淺溝槽隔離環係位於該N型接觸區和該P型接觸區之間並將其隔開。該方法在該P型接觸區及/或該P型井區上額外形成矽化物。形成該等矽化物之此程序在該P型接觸區上形成一第一歐姆金屬層，且在該P型井區上形成第二歐姆金屬層。該第一歐姆金屬層在一接合點接觸該第二歐姆金屬層。此接合點包含該蕭基位障二極體之蕭基位障。
在此亦揭示該上述所提及電路的設計結構之具體實施例。該設計結構係體現於在設計程序中所使用的非暫時性機器可讀取媒體中，該設計結構包含一蕭基位障二極體，其包含一第一型基板；一第二型井隔離區，其在該第一型基板上；以及一第一型井區，其在該第二型井隔離區上。對於在此的具體實施例，指稱為周邊電容井接合環的特徵係在該第二型井隔離區上。一第二型井區係在該第二型井隔離區上。該周邊電容井接合環係在該第一型井區和該第二型井區之間並將其隔開。一第二型接觸區係在該第二型井區上，且一第一型接觸區接觸該第一型井區之裡面部分。該第一型井區之裡面部分係位於該第一型接觸區之中心內。此外，一第一歐姆金屬層係在該第一型接觸區上，且一第二歐姆金屬層係在該第一型井區上。該第一歐姆金屬層在構成該蕭基位障二極體之蕭基位障的一接合點接觸該第二歐姆金屬層。此設計結構可以體現於在設計程序中所使用的機器可讀取媒體中，可以如用於積體電路之佈局資料之交換的資料格式常駐於儲存媒體上。再者，此設計結構可以包含網路連線表，且可以包括測試資料、特性分析資料、驗證資料及/或設計規格。
如上述所提及，慣用的蕭基位障二極體係受限於周邊電容。以下所說明的該等具體實施例提供改進的蕭基位障二極體，其有縮小的陽極至隔離電容。因此，在此的該等具體實施例提供基板隔離，其具最小化周邊電容以改善電路效能。
圖1至圖4例示在此的該等具體實施例如何利用一周邊電容井接合106以縮小該陽極至隔離電容之一個範例。圖1至圖4從不同的觀點例示該相同的結構。圖1以沿著在圖2至圖4中所示的該線D-D的剖面圖例示該二極體結構，其中該P型基板100係任意指稱為該結構之「底部(bottom)」，且該等接觸點(contacts) 120、122、128係任意指稱為該結構之「頂端(top)」。圖2至圖4各別例示沿著在圖1中的該等線A-A、B-B及C-C之每個的俯視示意圖。因此，圖2例示沿著線A-A的該結構；圖3例示沿著線B-B的該結構；以及圖4例示沿著線C-C的該結構。
在圖1至圖4中所示的該P型蕭基位障二極體包括一P型基板100，以及一N型井隔離區102，其係位於該P型基板100上與其接觸。又，一P型井區110係位於該N型井隔離區102上並與其接觸。
一周邊電容井接合環106係位於該N型井隔離區102上並與其接觸。如在圖3中最明顯所示，該周邊電容井接合環106圍繞並接觸該P型井區110。該周邊電容井接合環106包含一未摻雜材料、一P型摻雜材料具有摻雜濃度低於該P型井區110，或者一N型摻雜材料具有摻雜濃度低於該P型井區110。
如在圖1及圖4中所示，一N型井區104係位於該N型井隔離區102上、與其接觸並將其圍繞。該N型井區104具有接觸該P型基板100的較低部分。如在圖4中所示，該N型井區104之較低部分接觸並圍繞該N型井隔離區102。
如在圖3中所示，該N型井區104亦圍繞並接觸該周邊電容井接合環106。如在圖3中所示，該周邊電容井接合環106係位於該P型井區110和該N型井區104之間並將其隔開。
如在圖1中所示，一N型接觸區108係位於該N型井區104上並與其接觸。如在圖1及圖2中所示，一P型接觸區112圍繞並接觸該P型井區110之裡面部分。該N型接觸區108具有摻雜濃度高於該N型井區104，且該P型接觸區112具有摻雜濃度高於該P型井區110。該P型井區110具有接觸該N型井隔離區102的較低部分。該P型井區110之裡面部分(在圖11中的138)具有圓周小於該P型井區110之較低部分(在圖11中的136)。該P型井區110之裡面部分138係位於該P型接觸區112之中心內。
又，如在圖1中所示，一淺溝槽隔離環114係位於該周邊電容井接合環106上並與其接觸。如在圖2中所示，該淺溝槽隔離環114係位於該N型接觸區108和該P型接觸區112之間並將其隔開。
如在圖1中所示，一第一歐姆金屬層124係位於該P型接觸區112上並與其接觸，且一第二歐姆金屬層126係位於該P型井區110上並與其接觸。該第一歐姆金屬層124在包含該蕭基位障二極體之蕭基位障的一接合點118接觸該第二歐姆金屬層126。此外，各種導電接觸點係利用以連接至在圖1中所示的該結構內的該等不同的特徵。更具體而言，偏壓接觸點128允許該N型井區104被適度偏壓以允許該電路最佳性能。又，陽極接觸點122係構成於該P型接觸區112，且陰極接觸點120係構成於該P型井區110。
該蕭基位障二極體之電容的非線性及RC(電阻電容)截止頻率，兩者係RF(射頻)電路應用的主要關注點。該總元件電容係本質蕭基接合電容及外部(extrinsic)寄生接合電容之組合。該蕭基位障二極體之本質電容係由該蕭基接合驅動，其可由以下方程式Csbdjctn =εWjLj/d 表示，其中ε係半導體之介電係數(permittivity)，Wj及Lj各別係該蕭基位障接合寬度及長度，以及d係該空乏空間電荷區之深度。當縮放該元件至最小限度尺寸時，該蕭基接合電容係受限於由：
所給予的該空乏空間電荷區之深度。對於該外部寄生井接合電容，該電容的顯著量係由該周邊電容井接合環驅動，其係位於該第一型井區和該第二型井區之間並將其隔開。來自該反向偏壓周邊電容井接合的此p-n接合係由Cring=εWrLr/dring 給定，其中ε係半導體之介電係數，Wr及Lr各別係周邊電容井接合環寬度及長度，以及dring係環繞周邊電容井接合環的該空乏空間電荷區之深度，且係由相鄰該第二型井區之濃度及在該第一型井區和該第二型井區之間的該摻雜物梯度(grading)之陡峭度(abruptness)主導，其藉由增加在這兩個井區之間的該距離可以設計最佳化控制。
對於蕭基接合而言，該第一型井區之摻雜物濃度Nd一般而言係低的，並因此該有效蕭基接合電容係小的，且需要最佳化的該主要接合係從該周邊電容井接合環所形成的該p-n接合，其係位於該第一型井區和該第二型井區之間並將其隔開。
如此領域一般技術者將可了解，前述結構可以由許多不同的材料構成，且可以根據各種不同的製造程序製造。圖5至圖11例示可以製造前述結構的一個示例性程序；然而，在此的該等具體實施例並不限於此具體程序，而是包括所有可能的程序，無論目前已知或未來將開發者皆可以在此適用。
更具體而言，如在圖5中所例示，此示例性程序開始於一基板100，其含有雜質(其可以被植入，或者該基板可以從包括雜質(本質)的材料形成)。在此範例中，該基板含有P型雜質，且係因此指稱為P型基板。該基板可以包含適合該給定用途(無論現在已知或未來將開發者)的任何材料，且可以包含，舉例來說，Si(矽)、SiC(碳化矽)、SiGe(鍺化矽)、SiGeC(碳鍺化矽)、Ge alloys(鍺合金)、GaAs(砷化鎵)、InAs(砷化銦)、TnP、其它三五族(III-V)或二六族(II-VI)化合物半導體，或者有機半導體結構等。又，在此所提及的該等雜質可以包含任何P型雜質(P型雜質例如P(磷)、As(砷)、Sb(銻)等)或任何N型雜質(N型雜質例如boron(硼)、indium(銦)等)。在此的該等植入程序可以採取任何適合形式(無論現在已知或未來將開發者)並可以包含，舉例來說，離子植入等。此外，對於植入技術之完整討論可參見美國專利6,815,317(在此納入作為參考)。
如亦在圖5中所示，此示例性方法在該P型基板100上形成一深的N型井隔離區102。再次，該N型井隔離區102可以包含具有本質雜質或隨後以雜質植入的材料。
又，如在圖5中所示，該N型井隔離區102係使用任何慣用的圖案化技術圖案化為各種台面(mesa)結構(例如參見圖4)。一個示例性圖案化技術在將不被去除的該等區域上方形成保護性光罩(諸如有機光阻、亞硝酸鹽(nitrite)硬罩等)，且隨後執行蝕刻程序以去除該已曝光的材料。在此的該等各種蝕刻及材料去除程序可以包含，舉例來說，用活性氣體諸如碳氟化合物(fluorocarbons)、氧、氯、三氯化硼(boron trichloride)之電漿的乾蝕刻；有時附加氮、氬、氦及其他氣體；或者濕蝕刻(例如緩衝的氧化層蝕刻，亦已知為緩衝的HF或BHF，其使用緩衝劑之混合，諸如銨氟化物(ammonium fluoride，NH4 F)及氫氟酸(hydrofluoric acid，HF)。隨後，該光罩被去除，且製程持續。
如在圖6中所示，此示例性方法隨後在該N型井隔離區102上形成(沉積或生長)一周邊電容井接合環106。該方法亦在圖6中的該周邊電容井接合環106上形成一淺溝槽隔離環114。淺溝槽隔離(shallow trench isolation，STI)結構係此領域一般技術人士已習知，且通常係藉由圖案化開口及以高絕緣材料生長或填充該等開口而形成。在此所提及的該等介電體(絕緣體)可以，舉例來說，從乾氧環境或氣流(dry oxygen ambient or steam)任一者生長。在此的介電體之厚度可視該所需的元件性能而變化。或者，在此的該等介電體可從該等許多候選的高介電常數(高k)材料任一者形成，其包括但不限於氮化矽(silicon nitride)、氮氧化矽(silicon oxynitride)、SiO2 (二氧化矽)及Si3 N4 (矽氮化物)、金屬氧化物像是氧化鉭(tantalum oxide)等。
接著，如在圖7中所示，該結構之特定部分係以光罩132(諸如以上所討論的該等光罩材料任一者)保護，且該周邊電容井接合材料106之一部分係被去除(經由以上所提及的該等材料去除程序任一者)或經由雜質植入程序被更改。在因此所形成的任何開口內，一P型井區110可以在該N型井隔離區102上形成。此植入(或材料更換)製程形成一周邊電容井接合年環106，其圍繞並接觸該P型井區110(例如參見圖3)。
同樣地，如在圖8中所示，該結構之不同的部分係以不同的光罩134(諸如以上所討論的該等光罩材料任一者)保護，且雜質係植入(或材料更換程序係執行)以從在該N型井隔離區102上的該周邊電容井接合材料形成該N型井區104。如在圖3中所示，此製程形成該等結構使得該N型井區104圍繞並接觸該周邊電容井接合環106，且使得該周邊電容井接合環106係位於該P型井區110和該N型井區104之間並將其隔開。
該周邊電容井接合環106可以從未摻雜材料、具有摻雜濃度低於該P型井區110的P型摻雜材料或具有摻雜濃度低於該N型井隔離區108的N型摻雜材料形成。
該光罩134被去除，且附加的光罩及雜質植入程序係執行以(從該N型井區104之區域)形成該N型接觸區108，以及(從該P型井區110之區域)形成該P型接觸區112。如在圖2中所示，該P型接觸區112圍繞並接觸該P型井區110之裡面部分，使得該P型井區110之裡面部分係位於該P型接觸區112之中心內。又，此製程產生在圖2中所示的該結構，其中該淺溝槽隔離環114係位於該N型接觸區108和該P型接觸區112之間並將其隔開。
如在圖10中所示，該方法同時在該P型接觸區112及/或該P型井區110上形成矽化物。如此領域一般技術人士已習知，矽化物係藉由沉積金屬(諸如鎢、鉿(hafnium)、鉭(tantalum)、鉬(molybdenum)、鈦、鎳等)，且隨後執行允許該金屬與矽表面接合以形成矽化物或自對準矽化物(salacides,self-aligned silicides)的許多退火(加熱)程序而形成。形成該等矽化物之此程序在該P型接觸區112上形成一第一歐姆金屬層124，且在該P型井區110上形成一第二歐姆金屬層126。該第一歐姆金屬層124在接合點118接觸該第二歐姆金屬層126。此接合點118包含該蕭基位障二極體之蕭基位障。
如在圖11中所示，該等各種接觸點120、122、128係使用以上所討論的圖案化程序任一者從導電材料形成。在此所提及的該等導體可以由任何導電材料形成，諸如多晶矽(polycrystalline silicon(polysilicon))、非晶矽(amorphous silicon)、非晶矽與多晶矽之組合，以及多晶矽鍺(polysilicon-germanium)，其藉由適合的摻雜物之存在而呈導電性。或者，在此的該等導體可能係一個或多個金屬，諸如鎢、鉿、鉭、鉬、鈦或鎳，或者金屬矽化物，且可使用物理氣相沉積(physical vapor deposition)、化學氣相沉積(chemical vapor deposition)或此領域已知的任何其他技術沉積。
如亦在圖11中所示，此製程形成該P型井區110以具有接觸該N型井隔離區的較低部分136，以及該P型接觸區112所圍繞的該裡面部分138。由於該P型接觸區112之形成，故該P型井區110之較高部分(裡面部分)138係形成以具有圓周小於該P型井區110之較低部分136。
圖12例示另一具體實施例，其包括一保護環144。如此領域一般技術人士已習知，該保護環可以包含一輕微摻雜區，其用於藉由減少該電場濃度及藉由將該電極之邊緣移動遠離該蕭基位障接合而減少或消除邊緣效應。因此，舉例來說，保護環144可以經由輕微摻雜區144之形成而在圖9中所示的該製程中(或在以上所討論的該製程中的任何其他適當位置)形成。
雖然先述討論係關於P型二極體，但此領域一般技術人士將可了解該等雜質之該等極性可能反向以形成N型二極體，諸如在圖13中所例示。可能利用以上所討論的該程序(以雜質植入物之相反極性)以形成與以上所討論相同的該結構，除了在圖13中所示的之外，此結構包括一N型基板200、一深的P井隔離層202、一P井隔離區204、一P型接觸點208、一N型井區210及一N型接觸點212。又，如此領域一般技術人士將可了解，以在圖13中所示的該結構，該等陽極(220)及該等陰極(222)係從在圖11中所例示的該P型蕭基二極體反向。
該所產生的積體電路晶片可以由製造者以原始晶圓(raw wafer)形式(亦即，如具有多重未封裝晶片的單一晶圓)、如裸晶粒(bare die)或以封裝形式分配。在該後者情況下，該晶片係固定於單一晶片封裝(諸如塑料載件，其有貼附於主機板或其他較高層級載件的引線)或多重晶片封裝(諸如陶瓷載件，其有表面內連線或嵌埋內連線任一者或兩者)中。在任何情況下，該晶片隨後係與其他晶片、分立的電路元件及/或其他信號處理元件積體，如(a)中間產品(諸如主機板)或(b)最終產品任一者之部分。該最終產品可以係包括積體電路晶片的任何產品，其範圍從玩具及其他低階應用至具有顯示器、鍵盤或其他輸入裝置及中央處理器的進階電腦產品。
圖14顯示用於舉例來說半導體設計、製造及/或測試中的示例性設計流程1400之區塊圖。設計流程1400可依所設計的IC之種類而變化。舉例來說，用於建立特定應用積體電路(application specific IC，ASIC)的設計流程1400可不同於用於設計標準部件的設計流程1400。設計結構1420較佳為至設計程序1410的輸入，且可來自IP提供者、核心開發者或其他設計公司，或者可由該設計流程之操作者或從其他來源產生。設計結構1420包含如在圖1至圖13中所示形式為示意性或硬體描述語言(HDL，hardware-description language)(例如Verilog、VHDL、C等)的本發明之具體實施例。設計結構1420可容納於一個或多個非暫時性機器可讀取媒體上。舉例來說，設計結構1420可能係如在圖1至圖13中所示的本發明之具體實施例之文本檔案或圖形示意圖。
設計程序1410較佳為合成(或轉化)如在圖1至圖13中所示的本發明之具體實施例至網路連線表1480中，其中網路連線表1480係，舉例來說，導線、電晶體、邏輯閘、控制電路、I/O(輸入/輸出)、模型等之列表，其說明連接至積體電路設計中的其他元件及電路，且記錄於機器可讀取媒體至少一者上。此可能係重複性程序，其中網路連線表1480係依該電路之設計規格及參數重新合成一次或多次。
對於給定的製造技術(例如不同的技術節點，32 nm(奈米)、45 nm、90 nm等)、設計規格1440、特性分析資料1450、驗證資料1460、設計規則1470及測試資料檔案1485(其可包括測試型態及其他測試資訊)，設計程序1410可包括使用各種輸入；舉例來說，來自程序庫元件1430的輸入，其可安置一組普遍所使用的元件、電路及裝置，其包括模型、佈局及符號表示。
設計程序1410可更包括，舉例來說，標準電路設計程序諸如時序分析、驗證、設計規則檢查、地點及路線操作等。積體電路設計領域一般技術人士之一可以理解在設計程序1410中所使用的可能的電子設計自動工具及應用之程度而不悖離本發明之範疇與精神。本發明之設計結構並不限於任何具體的設計流程。
設計程序1410最佳為伴隨著任何附加的積體電路設計或資料(若適用)，轉化如在圖1至圖13中所示的本發明之具體實施例為第二設計結構1490。設計結構1490以用於積體電路之佈局資料之交換的資料格式(例如以GDSII(GDS2)、GL1、OASIS或用於儲存此類設計結構的任何其他適合格式所儲存的資訊)常駐於儲存媒體上。設計結構1490可包含資訊諸如，舉例來說，測試資料檔案、設計內容檔案、製造資料、佈局參數、導線、金屬層數、貫孔、形狀、經由該製造線佈線的資料，以及半導體製造商所需以生產如在圖1至圖13中所示的本發明之具體實施例的任何其他資料。設計結構1490隨後可前進至階段1495，其中舉例來說，設計結構1490：前進至下線(送交製造)(tape-out)、係釋放至製造、係釋放至光罩房、係發送至另一設計房、係發送回給該客戶等。
在此所使用的該術語係僅為了說明特定具體實施例之用途，且係不欲為本發明之限制。如在此所使用，該等單數形「一(a)」、「一(an)」及「該(the)」係欲同時包括該等複數形，除非該上下文明顯另有所指。將更可了解，當該等用語「包含(comprises)」及/或「包含(comprising)」在此說明書中使用時，明確說明所述特徵、整體、步驟、操作、元件及/或組件之存在，但並不排除一個或多個其他特徵、整體、步驟、操作、元件、組件及/或其群組之存在或附加。
在以下諸申請專利範圍中的該等對應的結構、材料、動作，以及所有手段或步驟加功能要素之相等物，係欲包括用於伴隨著其他具體所主張的要素執行該功能的任何結構、材料或動作。本發明之描述已為了例示與描述之用途而進行說明，但係不欲為全面性或限於本發明所揭示的該形式中。此領域一般技術人士顯然將可得知許多修飾例與變化例而不悖離本發明之範疇與精神。該具體實施例係選擇與說明以最佳解釋本發明與該實際應用之該等原則，且讓此領域其他一般技術人士能夠了解用於各種具體實施例的本發明，其有適合於所列入考慮的該特定用途的各種修飾例。
100．．．P型基板；基板
102．．．N型井隔離區
104．．．N型井區
106．．．周邊電容井接合環；周邊電容井接合材料；周邊電容井接合年環
108．．．N型接觸區
110．．．P型井區
112．．．P型接觸區
114．．．淺溝槽隔離環
118．．．接合點
120．．．接觸點；陰極接觸點
122．．．接觸點；陽極接觸點
124．．．第一歐姆金屬層
126．．．第二歐姆金屬層
128．．．接觸點；偏壓接觸點
132、134．．．光罩
136．．．P型井區110之較低部分；接觸該N型井隔離區的較低部分
138．．．P型井區110之裡面部分；裡面部分；P型接觸區112所圍繞的裡面部分；P型井區110之較高部分(裡面部分)
144．．．保護環
200．．．N型基板
202．．．深的P井隔離層
204．．．P井隔離區
208．．．P型接觸點
210．．．N型井區
212．．．N型接觸點
220．．．陽極
222．．．陰極
1400．．．設計流程
1410．．．設計程序
1420．．．設計結構
1430．．．程序庫元件
1440．．．設計規格
1450．．．特性分析資料
1460．．．驗證資料
1470．．．設計規則
1480．．．網路連線表
1485．．．測試資料檔案
1490．．．第二設計結構；設計結構
1495．．．階段
本發明之該等具體實施例參照所附圖式從以下詳細的描述將更佳了解，其並非成比例繪製且其中：
圖1係根據在此的具體實施例的積體電路之剖面示意圖；
圖2係沿著在圖1中所示的該積體電路之線A-A的俯視示意圖；
圖3係沿著在圖1中所示的該積體電路之線B-B的俯視示意圖；
圖4係沿著在圖1中所示的該積體電路之線C-C的俯視示意圖；
圖5係根據在此的具體實施例的部分完成的積體電路之剖面示意圖；
圖6係根據在此的具體實施例的部分完成的積體電路之剖面示意圖；
圖7係根據在此的具體實施例的部分完成的積體電路之剖面示意圖；
圖8係根據在此的具體實施例的部分完成的積體電路之剖面示意圖；
圖9係根據在此的具體實施例的部分完成的積體電路之剖面示意圖；
圖10係根據在此的具體實施例的部分完成的積體電路之剖面示意圖；
圖11係根據在此的具體實施例的積體電路之剖面示意圖；
圖12係根據在此的具體實施例的積體電路之剖面示意圖；
圖13係根據在此的具體實施例的積體電路之剖面示意圖；以及
圖14係在半導體設計、製造及/或測試中所使用的設計程序之流程圖。
100．．．P型基板；基板
102．．．N型井隔離區
104．．．N型井區
106．．．周邊電容井接合環；周邊電容井接合材料；周邊電容井接合年環
108．．．N型接觸區
110．．．P型井區
112．．．P型接觸區
114．．．淺溝槽隔離環
118．．．接合點
120．．．接觸點；陰極接觸點
122．．．接觸點；陽極接觸點
124．．．第一歐姆金屬層
126．．．第二歐姆金屬層
128．．．接觸點；偏壓接觸點

Claims (15)

  1. 一種蕭基位障二極體(Schottky barrier diode)，其包含：一第一型基板；一第二型井隔離區，於該第一型基板上；一第一型井區，於該第二型井隔離區上；一周邊電容井接合環，於該第二型井隔離區上；一第二型井區，於該第二型井隔離區上，該周邊電容井接合環係位於該第一型井區和該第二型井區之間並將其隔開；一第二型接觸區，於該第二型井區上；一第一型接觸區接觸該第一型井區之一裡面部分，該第一型井區之該裡面部分係位於該第一型接觸區之一中心內；一第一歐姆金屬層，於該第一型接觸區上；以及一第二歐姆金屬層，於該第一型井區上，該第一歐姆金屬層在一接合點接觸該第二歐姆金屬層，該接合點包含該蕭基位障二極體之一蕭基位障；其中該第二型井區具有一較低部分接觸該第一型基板，該第二型井區之該較低部分接觸並圍繞該第二型井隔離區。
  2. 如申請專利範圍第1項之蕭基位障二極體，該周邊電容井接合環包含下列之一：一未摻雜材料；一第一型摻雜材料，其具有一摻雜濃度低於該第一型井區；以及一第二型摻雜材料，其具有一摻雜濃度低於該第一型井區。
  3. 如申請專利範圍第1項之蕭基位障二極體，該第一型井區 包含一較低部分接觸該第二型井隔離區，以及該第一型井區之該裡面部分具有一圓周小於該第一型井區之該較低部分。
  4. 如申請專利範圍第1項之蕭基位障二極體，該第二型接觸區具有一摻雜濃度高於該第二型井區；以及該第一型接觸區具有一摻雜濃度高於該第一型井區。
  5. 一種P型(positive-type)蕭基位障二極體，其包含：一P型基板；一N型(negative-type)井隔離區，其位於並接觸該P型基板上；一P型非區，其位於並接觸該N型井隔離區上；一周邊電容井接合環，其位於並接觸該N型井隔離區上，該周邊電容井接合環圍繞並接觸該P型井區；一N型井區，其位於並接觸該N型井隔離區上，該N型井區圍繞並接觸該周邊電容井接合環，該周邊電容井接合環係位於該P型井區和該N型井區之間並將其隔開；一N型接觸區，其位於並接觸該N型井區上；一P型接觸區圍繞並接觸該P型井區之一裡面部分，該P型井區之該裡面部分係位於該P型接觸區之一中心內；一淺溝槽隔離(shallow trench isolation)環，其位於並接觸該周邊電容井接合環，該淺溝槽隔離環係位於該N型接觸區和該P型接觸區之間並將其隔開；一第一歐姆金屬層，其在該P型接觸區上；以及一第二歐姆金屬層，其在該P型井區上，該第一歐姆金屬層在一接合點接觸該第二歐姆金屬層，該接合點包含該蕭基位 障二極體之一蕭基位障。
  6. 如申請專利範圍第5項之P型蕭基位障二極體，該周邊電容井接合環包含下列之一：一未摻雜材料；一P型摻雜材料，其具有一摻雜濃度低於該P型井區；以及一N型摻雜材料，其具有一摻雜濃度低於該P型井區。
  7. 如申請專利範圍第5項之P型蕭基位障二極體，該P型井區包含一較低部分接觸該N型井隔離區，以及該P型井區之該裡面部分具有一圓周小於該P型井區之該較低部分；或者該N型井區具有一較低部分接觸該P型基板，該N型井區之該較低部分接觸並圍繞該N型井隔離區；或者該N型接觸區具有一摻雜濃度高於該N型井區；以及該P型接觸區具有一摻雜濃度高於該P型井區。
  8. 一種形成蕭基位障二極體之方法，其包含：在一第一型基板上形成一第二型井隔離區；在該第二型井隔離區上形成一第一型井區；在該第二型井隔離區上形成一周邊電容井接合環；在該第二型井隔離區上形成一第二型井區，使得該周邊電容井接合環係位於該第一型井區和該第二型井區之間並將其隔開；在該第二型井區上形成一第二型接觸區；形成一第一型接觸區，其圍繞並接觸該第一型井區之一裡 面部分，使得該第一型井區之該裡面部分係位於該第一型接觸區之一中心內；以及在至少該第一型接觸區及該第一型井區上形成矽化物；該矽化物之形成在該第一型接觸區上形成一第一歐姆金屬層，且在該第一型井區上形成一第二歐姆金屬層；以及該第一歐姆金屬層在一接合點接觸該第二歐姆金屬層，該接合點包含該蕭基位障二極體之一蕭基位障；其中該第二型井區係形成以具有一較低部分，其接觸該第一型基板，且使得該第二型井區之該較低部分接觸並圍繞該第二型井隔離區。
  9. 如申請專利範圍第8項之形成蕭基位障二極體之方法，該周邊電容井接合環係形成以包含下列之一：一未摻雜材料；一第一型摻雜材料具有一摻雜濃度低於該第一型井區；以及一第二型摻雜材料具有一摻雜濃度低於該第一型井區。
  10. 如申請專利範圍第8項之形成蕭基位障二極體之方法，該第一型井區係形成以包含一較低部分，其接觸該第二型井隔離區，且該第一型井區之該裡面部分係形成以具有一圓周小於該第一型井區之該較低部分；或者該第二型接觸區係形成以具有一摻雜濃度高於該第二型井區；以及該第一型接觸區係形成以具有一摻雜濃度高於該第一型井區。
  11. 一種形成P型蕭基位障二極體之方法，其包含： 在一P型基板上形成一N型井隔離區；在該N型井隔離區上形成一P型井區；在該N型井隔離區上形成一周邊電容井接合環，使得該周邊電容井接合環圍繞並接觸該P型井區；在該N型井隔離區上形成一N型井區，使得該N型井區圍繞並接觸該周邊電容井接合環，且使得該周邊電容井接合環係位於該P型井區和該N型井區之間並將其隔開；在該N型井區上形成一N型接觸區；形成一P型接觸區，其圍繞並接觸該P型井區之一裡面部分，使得該P型井區之該裡面部分係位於該P型接觸區之一中心內；在該周邊電容井接合環上形成一淺溝槽隔離環，使得該淺溝槽隔離環係位於該N型接觸區和該P型接觸區之間並將其隔開；以及在至少該P型接觸區及該P型井區上形成矽化物；該矽化物之形成在該P型接觸區上形成一第一歐姆金屬層，且在該P型井區上形成一第二歐姆金屬層；以及該第一歐姆金屬層在一接合點接觸該第二歐姆金屬層，該接合點包含該蕭基位障二極體之一蕭基位障。
  12. 如申請專利範圍第11項之形成P型蕭基位障二極體之方法，該周邊電容井接合環係形成以包含下列之一：一未摻雜材料；一P型摻雜材料具有一摻雜濃度低於該P型井區；以及一N型摻雜材料具有一摻雜濃度低於該P型井區。
  13. 如申請專利範圍第11項之形成P型蕭基位障二極體之方 法，該P型井區係形成以包含一較低部分，其接觸該N型井隔離區，且該P型井區之該裡面部分係形成以具有一圓周小於該P型井區之該較低部分；或者該N型井區係形成以具有一較低部分，其接觸該P型基板，且使得該N型井區之該較低部分接觸並圍繞該N型井隔離區；或者該N型接觸區係形成以具有一摻雜濃度高於該N型井區；以及該P型接觸區係形成以具有一摻雜濃度高於該P型井區。
  14. 一種設計結構，其體現於在一設計程序中所使用的一機器可讀取媒體中，該設計結構包含一蕭基位障二極體，其包含：一第一型基板；一第二型井隔離區，其在該第一型基板上；一第一型井區，其在該第二型井隔離區上；一周邊電容井接合環，其在該第二型井隔離區上；一第二型井區，其在該第二型井隔離區上，該周邊電容井接合環係位於該第一型井區和該第二型井區之間並將其隔開；一第二型接觸區，其在該第二型井區上；一第一型接觸區接觸該第一型井區之一裡面部分，該第一型井區之該裡面部分係位於該第一型接觸區之一中心內；一第一歐姆金屬層，其在該第一型接觸區上；以及一第二歐姆金屬層，其在該第一型井區上，該第一歐姆金屬層在一接合點接觸該第二歐姆金屬層，該接合點包含該蕭基位障二極體之一蕭基位障；其中該第二型井區具有一較低部分接觸該第一型基板，該第二型井區之該較低部分接觸並圍繞該第二型井隔離區。
  15. 如申請專利範圍第14項之設計結構，其中該設計結構包含一網路連線表；或者其中該設計結構如用於積體電路之佈局資料之交換的一資料格式常駐於儲存媒體上；或者其中該設計結構包括測試資料、特性分析資料、驗證資料或設計規格至少一者。
TW100125496A 2010-07-21 2011-07-19 具有周邊電容井接合的蕭基位障二極體 TWI513009B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/840,791 US8421181B2 (en) 2010-07-21 2010-07-21 Schottky barrier diode with perimeter capacitance well junction

Publications (2)

Publication Number Publication Date
TW201218387A TW201218387A (en) 2012-05-01
TWI513009B true TWI513009B (zh) 2015-12-11

Family

ID=45492905

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100125496A TWI513009B (zh) 2010-07-21 2011-07-19 具有周邊電容井接合的蕭基位障二極體

Country Status (6)

Country Link
US (1) US8421181B2 (zh)
EP (1) EP2580782B1 (zh)
JP (1) JP5674218B2 (zh)
CN (1) CN103003949B (zh)
TW (1) TWI513009B (zh)
WO (1) WO2012012157A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11164979B1 (en) 2020-08-06 2021-11-02 Vanguard International Semiconductor Corporation Semiconductor device

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5835977B2 (ja) * 2011-07-20 2015-12-24 ラピスセミコンダクタ株式会社 保護ダイオードを備えた半導体装置
US8729599B2 (en) * 2011-08-22 2014-05-20 United Microelectronics Corp. Semiconductor device
WO2013052863A1 (en) * 2011-10-05 2013-04-11 Radio Systems Corporation Image-based animal control systems and methods
US9202939B2 (en) 2014-02-11 2015-12-01 United Microelectronics Corp. Schottky diode and method for fabricating the same
US9947573B2 (en) 2014-09-03 2018-04-17 Globalfoundries Inc. Lateral PiN diodes and schottky diodes
US9997510B2 (en) * 2015-09-09 2018-06-12 Vanguard International Semiconductor Corporation Semiconductor device layout structure
CN106898657B (zh) * 2015-12-21 2022-02-01 联华电子股份有限公司 半导体元件
KR102430498B1 (ko) 2016-06-28 2022-08-09 삼성전자주식회사 쇼트키 다이오드를 갖는 전자 소자
WO2018004682A1 (en) * 2016-07-01 2018-01-04 Intel IP Corporation Schottky diodes using cmos technology
JP6824667B2 (ja) 2016-08-31 2021-02-03 ラピスセミコンダクタ株式会社 半導体装置
US10896953B2 (en) * 2019-04-12 2021-01-19 Globalfoundries Inc. Diode structures
US12119413B2 (en) * 2022-08-16 2024-10-15 Allegro Microsystems, Llc Schottky diode with tunable blocking voltage
WO2025229797A1 (ja) * 2024-04-30 2025-11-06 富士電機株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060125040A1 (en) * 2004-12-15 2006-06-15 Tower Semiconductor Ltd. Cobalt silicide schottky diode on isolated well
US20080092094A1 (en) * 2006-10-11 2008-04-17 International Business Machisnes Corporation Semiconductor structure and method of manufacture

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56148872A (en) * 1980-04-21 1981-11-18 Nec Corp Schottky barrier diode
JPS57104272A (en) 1980-12-22 1982-06-29 Hitachi Ltd Semiconductor device
JPH0691243B2 (ja) * 1984-10-29 1994-11-14 株式会社日立製作所 半導体装置
JPH01305564A (ja) 1988-06-03 1989-12-08 Nippon Inter Electronics Corp 半導体集積回路
US5268316A (en) 1991-12-06 1993-12-07 National Semiconductor Corporation Fabrication process for Schottky diode with localized diode well
US5629544A (en) 1995-04-25 1997-05-13 International Business Machines Corporation Semiconductor diode with silicide films and trench isolation
US6399413B1 (en) 2000-04-18 2002-06-04 Agere Systems Guardian Corp. Self aligned gated Schottky diode guard ring structures
US7384854B2 (en) 2002-03-08 2008-06-10 International Business Machines Corporation Method of forming low capacitance ESD robust diodes
US6815317B2 (en) 2002-06-05 2004-11-09 International Business Machines Corporation Method to perform deep implants without scattering to adjacent areas
JP2005229071A (ja) 2004-02-16 2005-08-25 Matsushita Electric Ind Co Ltd ショットキーバリアダイオード
US7199442B2 (en) 2004-07-15 2007-04-03 Fairchild Semiconductor Corporation Schottky diode structure to reduce capacitance and switching losses and method of making same
US7098521B2 (en) 2004-10-01 2006-08-29 International Business Machines Corporation Reduced guard ring in schottky barrier diode structure
EP1691407B1 (en) 2005-02-11 2009-07-22 EM Microelectronic-Marin SA Integrated circuit having a Schottky diode with a self-aligned floating guard ring and method for fabricating such a diode
KR100620967B1 (ko) * 2005-02-21 2006-09-14 삼성전자주식회사 누설전류 발생이 감소된 쇼트키 다이오드 및 그 제조방법
JP2006310555A (ja) * 2005-04-28 2006-11-09 Nec Electronics Corp 半導体装置およびその製造方法
US7250666B2 (en) 2005-11-15 2007-07-31 International Business Machines Corporation Schottky barrier diode and method of forming a Schottky barrier diode
KR101184378B1 (ko) * 2005-11-28 2012-09-20 매그나칩 반도체 유한회사 쇼트키 다이오드 및 그 제조방법
KR100763848B1 (ko) * 2006-07-05 2007-10-05 삼성전자주식회사 쇼트키 다이오드 및 그 제조 방법
JP5085241B2 (ja) * 2007-09-06 2012-11-28 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR20090071805A (ko) * 2007-12-28 2009-07-02 주식회사 동부하이텍 반도체 소자의 쇼트키 다이오드 및 그의 제조 방법
JP5255305B2 (ja) 2008-03-27 2013-08-07 ルネサスエレクトロニクス株式会社 半導体集積回路装置および半導体集積回路装置の製造方法
US8324705B2 (en) 2008-05-27 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Schottky diodes having low-voltage and high-concentration rings

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060125040A1 (en) * 2004-12-15 2006-06-15 Tower Semiconductor Ltd. Cobalt silicide schottky diode on isolated well
US20080092094A1 (en) * 2006-10-11 2008-04-17 International Business Machisnes Corporation Semiconductor structure and method of manufacture

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11164979B1 (en) 2020-08-06 2021-11-02 Vanguard International Semiconductor Corporation Semiconductor device

Also Published As

Publication number Publication date
US20120018837A1 (en) 2012-01-26
EP2580782B1 (en) 2018-11-28
EP2580782A4 (en) 2014-10-01
WO2012012157A2 (en) 2012-01-26
CN103003949B (zh) 2015-07-08
EP2580782A2 (en) 2013-04-17
WO2012012157A3 (en) 2012-04-26
CN103003949A (zh) 2013-03-27
US8421181B2 (en) 2013-04-16
JP5674218B2 (ja) 2015-02-25
JP2013535823A (ja) 2013-09-12
TW201218387A (en) 2012-05-01

Similar Documents

Publication Publication Date Title
TWI513009B (zh) 具有周邊電容井接合的蕭基位障二極體
US20180204761A1 (en) LATERAL PiN DIODES AND SCHOTTKY DIODES
TWI362737B (en) High energy esd structure
US7754540B2 (en) Method of forming a SiGe DIAC ESD protection structure
TWI692876B (zh) 高電壓電阻器裝置及其形成方法
US9263438B2 (en) Apparatus related to a diode device including a JFET portion
US9299694B2 (en) Stacked and tunable power fuse
US8796108B2 (en) Isolated zener diode, an integrated circuit incorporating multiple instances of the zener diode, a method of forming the zener diode and a design structure for the zener diode
US8946041B2 (en) Methods for forming high gain tunable bipolar transistors
CN102834919B (zh) 在BiCMOS工艺技术中的高电压可控硅整流器金属氧化物半导体
CN105789331B (zh) 半导体整流器件及其制作方法
WO2011088736A1 (zh) Pn结和肖特基结混合式二极管及其制备方法
JP2009164584A (ja) 半導体素子のショットキーダイオード及びその製造方法
US20220271028A1 (en) Fin-based and bipolar electrostatic discharge devices
US20250220935A1 (en) Electrostatic device
CN105393340A (zh) 模拟技术中的硅impatt二极管的集成
EP4443518A1 (en) Low capacitance and low resistance devices
US20240347528A1 (en) Silicon controlled rectifiers
US7517742B2 (en) Area diode formation in SOI application
US20240332417A1 (en) Semiconductor device including gate with different laterally adjacent sections and method
US20240243118A1 (en) Electrostatic device
CN101208801A (zh) 半导体器件及这种器件的制造方法
US11637181B2 (en) Lateral bipolar transistors with polysilicon terminals
CN204905254U (zh) 电子器件
US20230063301A1 (en) Annular bipolar transistors

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees