[go: up one dir, main page]

TWI509779B - 電路、方法及設備 - Google Patents

電路、方法及設備 Download PDF

Info

Publication number
TWI509779B
TWI509779B TW102122947A TW102122947A TWI509779B TW I509779 B TWI509779 B TW I509779B TW 102122947 A TW102122947 A TW 102122947A TW 102122947 A TW102122947 A TW 102122947A TW I509779 B TWI509779 B TW I509779B
Authority
TW
Taiwan
Prior art keywords
potential
current
control signal
capacitor
generating
Prior art date
Application number
TW102122947A
Other languages
English (en)
Other versions
TW201342583A (zh
Inventor
許世玄
江培嘉
林文斌
Original Assignee
谷拉顧問有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 谷拉顧問有限責任公司 filed Critical 谷拉顧問有限責任公司
Priority to TW102122947A priority Critical patent/TWI509779B/zh
Publication of TW201342583A publication Critical patent/TW201342583A/zh
Application granted granted Critical
Publication of TWI509779B publication Critical patent/TWI509779B/zh

Links

Landscapes

  • Read Only Memory (AREA)
  • Control Of Electrical Variables (AREA)

Description

電路、方法及設備
本發明係有關於一種相變化記憶體(Phase Change Memory，PCM)。
相變化物質(Phase Change Material)包括兩種相態：一為晶相(crystalline)、另一為非晶相(amorphous)。新興記憶體-相變化記憶體(PCM)-使用相變化物質作為儲存單元(以下稱相變化儲存單元)，以其晶相狀態代表位元值’0’、非晶相狀態代表位元值’1’。
相變化儲存單元之相態切換與流經其中的一作用電流有關。以下以表格比較轉換相變化儲存單元至晶相或非晶相所需之作用電流：
其中，又以晶相轉換之作用電流最難以設計。不適當的作用電流將使得相變化儲存單元不完全結晶，無法完整轉化成晶相。
本發明揭露一種相變化記憶體，其中包括：一相變化儲存單元、一電流調節電晶體、以及一控制電路。電流調節電晶體具有一第一端耦接一電壓源、一第二端耦接該相變化儲存單元、以及一控制端接收控制電路所輸出的一控制信號。控制電路將以該控制信號操作該電流調節電晶體於一線性區間。
為讓本發明之上述和其他特徵能更明顯易懂，下文特舉出 較佳實施例，並配合所附圖式，作詳細說明。
100‧‧‧相變化記憶體
102‧‧‧相變化儲存單元
104‧‧‧開關
106‧‧‧字元線信號
108‧‧‧電流供應電路
110‧‧‧電流調節電晶體
112‧‧‧控制電路
202‧‧‧充放電電路
204‧‧‧充電電流鏡
206‧‧‧放電電流鏡
208‧‧‧充放電切換開關
302‧‧‧充放電電路
304、306‧‧‧第一、第二數位類比轉換器
308‧‧‧偏壓電路
C‧‧‧電容
D1，D2，D3，D4‧‧‧第一組數位信號
D1’，D2’，D3’，D4’‧‧‧第二組數位信號
Ic‧‧‧充電電流
Id‧‧‧放電電流
Iref‧‧‧參考電流
Irc‧‧‧充電參考電流
Ird‧‧‧放電參考電流
Iw‧‧‧作用電流
t1、t2‧‧‧時序
VC‧‧‧控制信號
VDD‧‧‧電壓源
Vin‧‧‧偏壓電位
VN‧‧‧第一特定電位
VP‧‧‧第二特定電位
WE‧‧‧切換信號
第1A圖圖解本發明相變化記憶體的一種實施方式；第1B圖圖解本發明相變化記憶體的另一種實施方式；第2A圖圖解本發明相變化記憶體的另一種實施方式；第2B圖以波形圖圖解切換信號WE、控制信號Vc與作用電流Iw之間的關係；第3A圖圖解本發明相變化記憶體的另一種實施方式；以及第3B圖以波形圖圖解切換信號WE、控制信號Vc與作用電流Iw之間的關係；第4圖圖解本發明相變化記憶體的另一種實施方式；以及第5圖圖解本發明相變化記憶體的另一種實施方式。
第1A圖圖解本發明相變化記憶體的一種實施方式。相變化記憶體100包括一相變化儲存單元102，其不同相態(如：晶相、非晶相)將用來儲存不同資料。開關104可由此相變化記憶體的一字元線信號(word line)106控制，於導通時允許一作用電流Iw流經相變化儲存單元102進行讀寫動作。作用電流Iw由一電流供應電路108以及一電流調節電晶體110決定。電流供應電路108可有多種型式。第1A圖所示之電流供應電路108乃 根據一參考電流Iref動作。電流供應電路108耦接於一電壓源VDD與電流調節電晶體110之間，用以提供電流路徑自電壓源VDD至電流調節電晶體110。第1A圖所示之實施方式以P型金氧半電晶體(PMOS)實現電流調節電晶體110，其源極、汲極以及閘極分別為電流調節電晶體110之第一端、第二端以及控制端。如圖所示，電流調節電晶體110(PMOS)之第一端(源極)經電流供應電路108耦接電壓源VDD、第二端(汲極)耦接相變化儲存單元102、控制端(閘極)由一控制電路112所輸出的控制信號Vc控制。控制電路112之設計將令電流調節電晶體110操作在線性區間(linear region)而非飽和區間(saturation region)。隨著控制信號Vc漸進下降，作用電流Iw將漸進上升；隨著控制信號Vc漸進上升，作用電流Iw將漸進下降。
以相變化儲存單元102之晶相轉換為例，漸進上升之作用電流Iw令相變化儲存單元102易於轉換至晶相，有效限制作用電流Iw之振幅；漸進下降之作用電流Iw令相變化儲存單元102得以完整結晶，成功轉換至晶相。
第1B圖圖解上述電流供應電路的另一種實施方式。與第1A圖之電流供應電路108相較，第1B圖之電流供應電路108更包括一電晶體120。電流供應電路不限定於第1A與1B圖所示之結構，更可由其他可提供電流的電路實現。
第2A圖為本發明相變化記憶體的一種實施方式，其中控制電路112包括一電容C、以及一充放電電路202。電容C耦接電流調節電晶體110之上述控制端，以其中儲存電位作為控制信號Vc使用。充放電電路202負責充放電該電容C，令控制信號Vc在一第一特定電位VN與電壓源VDD間變動，使電流調節電晶體110操作在線性區間：隨著控制信號Vc漸進下降，作用電流Iw將漸進上升；隨著控制信號Vc漸進上升，作用電流Iw將漸進下降。在第2A圖所示之實施方式中，第一特定電位VN高於一地線電位(GND)。
此段詳述第2A圖之充放電電路202，其中包括一充電電流鏡204、一放電電流鏡206以及一充放電切換開關208。充電電流鏡204具有一電源端耦接電壓源VDD、一參考電流端供一充電參考電流Irc流通、以及一負載端輸出一充電電流Ic。放電電流鏡206具有一電源端偏壓於第一特 定電位VN、一參考電流端接收一放電參考電流Ird、以及一負載端提供一放電電流Id。偏壓電位Vin將設定充電參考電流Irc與放電參考電流Ird之值，進而設定充電電流Ic與放電電流Id。充放電切換開關208由一切換信號WE控制，以耦接電容C至充電電流鏡204或放電電流鏡206。
第2B圖以波形圖圖解切換信號WE、控制信號Vc與作用電流Iw之間的關係。時序t1，切換信號WE切換至高準位，充放電切換開關208耦接電容C至放電電流鏡206，放電電流Id放電電容C，控制信號Vc下降。時序t2，切換信號WE切換至低準位，充放電切換開關208改耦接電容C至充電電流鏡204，充電電流Ic充電電容C，控制信號Vc上升。由於充電電流鏡204與放電電流鏡206之電源端分別由電壓源VDD與第一特定電位VN偏壓，故控制信號Vc被限制在電壓源VDD與第一特定電位VN之間，將令電流調節電晶體110操作在線性區間。根據PMOS特性，控制信號Vc下降則作用電流Iw上升；控制信號Vc上升則作用電流Iw下降；因此得第2B圖之作用電流Iw之漸進上升、漸進下降波形。
第3A圖圖解本發明相變化記憶體的另一種實施方式。與第2A圖之充放電電路202相較，第3A圖之充放電電路302更包括一第一數位類比轉換器304、以及一第二數位類比轉換器306。第一與第二數位類比轉換器304與306由偏壓電路308根據偏壓電位Vin偏壓。第一組數位信號(D1，D2，D3，D4)將決定第一數位類比轉換器304所輸出之充電參考電流Irc之大小，進而影響充電電流Ic，可用於設定控制信號Vc之上升速度。第二組數位信號(D1’，D2’，D3’，D4’)將決定第二數位類比轉換器306所輸出之放電參考電流Ird的大小，進而影響放電電流Id，可用於設定控制信號Vc之下降速度。
第3B圖以波形圖圖解切換信號WE、控制信號Vc與作用電流Iw之間的關係。參閱時序t1處，第二組數位信號(D1’，D2’，D3’，D4’)提供多種速度調降控制信號Vc，作用電流Iw因而可有多種上升速度。參閱時序t2處，第一組數位信號(D1，D2，D3，D4)提供多種速度調升控制信號Vc，作用電流Iw因而可有多種下降速度。
上述第一與第二數位類比轉換器304與306可不同時存在。某些相變化記憶體實施方式僅具有第一數位類比轉換器304，故作用電 流Iw僅上升速度可調。某些相變化記憶體實施方式僅僅具有第二數位類比轉換器306，故作用電流Iw僅下降速度可調。
此外，作用電流Iw之不同上升、或下降速度可用來實現多位元(multi-level)相變化儲存單元-即單一個相變化儲存單元對應複數個儲存位元。
本發明更揭露其他實施方式，其中以N型金氧半(NMOS)電晶體取代PMOS電晶體實現上述電流調節電晶體110。
第4圖為本發明相變化記憶體的另一種實施方式，其中電流調節電晶體110包括一NMOS電晶體。第4圖所示之實施方式令充電電流鏡204之電源端耦接一第二特定電位VP(低於電壓源VDD電位)、且放電電路206之電源端接地，以操作電流調節電晶體110所使用之NMOS電晶體於線性區間。
第5圖為本發明相變化記憶體的另一種實施方式，其中電流調節電晶體110包括一NMOS電晶體。第5圖所示之實施方式令充電電流鏡204之電源端耦接一第二特定電位VP(低於電壓源VDD電位)、且放電電路206之電源端接地，以操作電流調節電晶體110所使用之NMOS電晶體於線性區間。
此外，本說明書更揭露本發明的其他變形。參閱本案各圖，控制電路112所使用之電容C非必要元件。在控制電路112不存在電容C的實施方式中，充放電電路(202或302)將對電流調節電晶體110之控制端的寄生電容進行充放電，藉以調整電流調節電晶體110之控制端電壓，操作電流調節電晶體110於線性區間。
在電流調節電晶體110為P型金氧半電晶體的實施方式中，充放電電路(202或302)將對該P型金氧半電晶體的閘極寄生電容充放電。
在電流調節電晶體110為N型金氧半電晶體的實施方式中，充放電電路(202或302)將對該N型金氧半電晶體的閘極寄生電容充放電。
上述各實施例並非用來限定本發明之範圍。任何所屬技術領域中具有通常知識對本發明內容所作的更動或潤飾，皆屬本說明書所欲 保護之範圍。本發明之專利保護範圍當以後附之申請專利範圍所界定者為準。
102‧‧‧相變化儲存單元
104‧‧‧開關
106‧‧‧字元線信號
108‧‧‧電流供應電路
110‧‧‧電流調節電晶體
112‧‧‧控制電路
202‧‧‧充放電電路
204‧‧‧充電電流鏡
206‧‧‧放電電流鏡
208‧‧‧充放電切換開關
C‧‧‧電容
Ic‧‧‧充電電流
Id‧‧‧放電電流
Irc‧‧‧充電參考電流
Ird‧‧‧放電參考電流
Iw‧‧‧作用電流
VC‧‧‧控制信號
VDD‧‧‧電壓源
Vin‧‧‧偏壓電位
VN‧‧‧第一特定電位
WE‧‧‧切換信號

Claims (20)

  1. 一種電路，包含：一電流供應電路，配置以產生一作用電流以讀寫一相變化儲存單元；一控制電路，配置以藉由充放電一電容而產生一控制信號，其中該控制電路包含：一第一負載端，配置以輸出一充電電流；以及一第二負載端，配置以輸出一放電電流，其中該控制電路更配置為：可操作地耦接該電容至該第一負載端以充電該電容；以及可操作地耦接該電容至該第二負載端以放電該電容；以及一開關單元，配置以提供響應該控制信號之該作用電流至該相變化儲存單元。
  2. 如申請專利範圍第1項所述之電路，其中該開關單元包含一P型金氧半電晶體，其中該電容係可操作地耦接至該P型金氧半電晶體之一閘極。
  3. 如申請專利範圍第1項所述之電路，其中該開關單元包含一N型金氧半電晶體，其中該電容係可操作地耦接至該N型金氧半電晶體之一閘極。
  4. 如申請專利範圍第1項所述之電路，其中該控制信號係配置以響應該控制信號並操作該開關單元於一線性區間。
  5. 如申請專利範圍第1項所述之電路，更包含： 一第一數位類比轉換器，配置以輸出一充電參考電流，其中該第一負載端係配置以輸出響應該充電參考電流之該充電電流；以及一第二數位類比轉換器，配置以輸出一放電參考電流，其中該第二負載端係配置以輸出響應該放電參考電流之該放電電流。
  6. 如申請專利範圍第1項所述之電路，其中該控制電路更配置以藉由充放電該電容於一特定第一電位與一第二電位之間而產生該控制信號。
  7. 如申請專利範圍第6項所述之電路，其中該第二電位包含一電壓源電位，且該特定第一電位高於一地線電位。
  8. 如申請專利範圍第6項所述之電路，其中該第二電位包含一地線電位，且該特定第一電位低於一電壓源電位。
  9. 一種方法，包含：產生一作用電流以讀寫一相變化儲存單元；藉由可操作地耦接一電容至一第一負載端而產生一控制信號以放電該電容，其中一第二負載端係可操作地耦接該電容以充電該電容；以及調節至該相變化儲存單元之該作用電流之流量以響應該控制信號。
  10. 如申請專利範圍第9項所述之方法，其中該作用電流之流量係藉由可操作地耦接至該電容之一電晶體而調節。
  11. 如申請專利範圍第10項所述之方法，更包含操作該電晶體於一線性區間以響應該控制信號。
  12. 如申請專利範圍第9項所述之方法，其中產生該控制信號更包含產生一充電參考電流與一數位類比轉換器，其中該作用電流具有一固定上升速度及一可調下降速度。
  13. 如申請專利範圍第9項所述之方法，其中產生該控制信號更包含產生一放電參考電流與一數位類比轉換器，其中該作用電流具有一可調上升速度及一固定下降速度。
  14. 如申請專利範圍第9項所述之方法，其中產生該控制信號包含產生該控制信號於一特定第一電位與一第二電位之間，其中該第二電位包含一電壓源電位，且該特定第一電位高於一地線電位。
  15. 如申請專利範圍第9項所述之方法，其中產生該控制信號包含產生該控制信號於一特定第一電位與一第二電位之間，其中該第二電位包含一地線電位，且該特定第一電位低於一電壓源電位。
  16. 如申請專利範圍第9項所述之方法，其中產生該控制信號更包含：可操作地自該第一負載端去耦接該電容；以及可操作地耦接該電容至該第二負載端以充電該電容。
  17. 一種設備，包含：用以產生一作用電流以讀寫一相變化儲存單元之裝置；用以藉由充放電一電容於一特定第一電位與一第二電位之間而產生一控制信號之裝置；用以產生一充電電流之裝置；用以產生一放電電流之裝置； 用以開關該電容於可操作地耦接用以產生一充電電流之裝置與可操作地耦接用以產生一放電電流之間之裝置；以及用以傳輸響應該控制信號之該作用電流至該相變化儲存單元之裝置。
  18. 如申請專利範圍第17項所述之設備，其中該控制信號係配置以響應該控制信號並操作用以傳輸之裝置於一線性區間。
  19. 如申請專利範圍第17項所述之設備，其中該第二電位包含一電壓源電位，且該特定第一電位高於一地線電位。
  20. 如申請專利範圍第17項所述之設備，其中該第二電位包含一地線電位，且該特定第一電位低於一電壓源電位。
TW102122947A 2008-12-31 2008-12-31 電路、方法及設備 TWI509779B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW102122947A TWI509779B (zh) 2008-12-31 2008-12-31 電路、方法及設備

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102122947A TWI509779B (zh) 2008-12-31 2008-12-31 電路、方法及設備

Publications (2)

Publication Number Publication Date
TW201342583A TW201342583A (zh) 2013-10-16
TWI509779B true TWI509779B (zh) 2015-11-21

Family

ID=49771545

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102122947A TWI509779B (zh) 2008-12-31 2008-12-31 電路、方法及設備

Country Status (1)

Country Link
TW (1) TWI509779B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW459444B (en) * 1997-05-16 2001-10-11 Mitsubishi Electric Corp Delay control circuit
TW200703331A (en) * 2005-04-14 2007-01-16 Ovonyx Inc Reading phase change memories without triggering reset cell threshold devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW459444B (en) * 1997-05-16 2001-10-11 Mitsubishi Electric Corp Delay control circuit
TW200703331A (en) * 2005-04-14 2007-01-16 Ovonyx Inc Reading phase change memories without triggering reset cell threshold devices

Also Published As

Publication number Publication date
TW201342583A (zh) 2013-10-16

Similar Documents

Publication Publication Date Title
US7301830B2 (en) Semiconductor memory device and semiconductor device and semiconductor memory device control method
CN1090819C (zh) 半导体集成电路
US5448526A (en) Semiconductor integrated circuit device
JP3759758B2 (ja) 半導体記憶装置
TWI412124B (zh) 相變化記憶體
US5382847A (en) Output buffer circuits including voltage compensation
US7486579B2 (en) Method for controlling a semiconductor apparatus
US20160365140A1 (en) Semiconductor device including memory cell and sense amplifer, and ic card including semiconductor device
US7577043B2 (en) Voltage regulator for semiconductor memory
JPH0770216B2 (ja) 半導体集積回路
US7515492B2 (en) Semiconductor memory device
JP2012099199A (ja) 半導体装置及びその制御方法
JP2002008374A (ja) 電圧降圧回路
KR100795014B1 (ko) 반도체 메모리 장치의 내부전압 발생기
JPH0521738A (ja) 半導体集積回路
CN101819816B (zh) 相变存储器
TWI509779B (zh) 電路、方法及設備
KR20030081625A (ko) 전원 전압에 가변되지 않는 지연 회로 및 이를 포함하는반도체 메모리 장치
US8169845B2 (en) Apparatus and methods for sense amplifiers
JP2000075940A (ja) 半導体装置
US6781891B2 (en) Half power supply voltage generator and semiconductor memory device using the same
JP3098514B2 (ja) 半導体記憶装置
CN120949874A (zh) 驱动器电路
TWI543176B (zh) 電壓調節器
JPH03205912A (ja) トリガパルス発生回路