[go: up one dir, main page]

TWI508199B - 半導體元件以及提供具有內部聚合物核心的ｚ互連傳導柱的方法 - Google Patents

半導體元件以及提供具有內部聚合物核心的ｚ互連傳導柱的方法 Download PDF

Info

Publication number
TWI508199B
TWI508199B TW099106842A TW99106842A TWI508199B TW I508199 B TWI508199 B TW I508199B TW 099106842 A TW099106842 A TW 099106842A TW 99106842 A TW99106842 A TW 99106842A TW I508199 B TWI508199 B TW I508199B
Authority
TW
Taiwan
Prior art keywords
conductive
layer
conductive layer
interconnect structure
semiconductor
Prior art date
Application number
TW099106842A
Other languages
English (en)
Other versions
TW201041058A (en
Inventor
瑞莎Ａ 派蓋菈
杜雍台
黃双武
Original Assignee
史達晶片有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 史達晶片有限公司 filed Critical 史達晶片有限公司
Publication of TW201041058A publication Critical patent/TW201041058A/zh
Application granted granted Critical
Publication of TWI508199B publication Critical patent/TWI508199B/zh

Links

Classifications

    • H10W74/019—
    • H10P72/74—
    • H10W20/43—
    • H10W20/435—
    • H10W70/09—
    • H10W70/614—
    • H10W74/117—
    • H10W90/00—
    • H10P72/7424—
    • H10W44/248—
    • H10W70/60—
    • H10W72/0198—
    • H10W72/241—
    • H10W72/884—
    • H10W72/9413—
    • H10W74/00—
    • H10W90/722—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Die Bonding (AREA)

Description

半導體元件以及提供具有內部聚合物核心的Z互連傳導柱的方法
本發明概括關於半導體元件，且尤指一種具有內部聚合物核心(core)形成的傳導柱(pillar)以提供Z互連於扇出晶圓階層晶片尺度封裝之半導體元件。
半導體元件常見於現代電子產品。半導體元件為於電氣構件的數目與密度而變化。離散的半導體元件通常含有一個型式的電氣構件，例如：發光二極體(LED，light emitting diode)、電晶體、電阻器、電容器、電感器與功率(power)金屬氧化物半導體場效電晶體(MOSFET，metal oxide semiconductor field effect transistor)。積體的半導體元件典型為含有數百個到數百萬個電氣構件。積體的半導體元件之實例包括：微控制器、微處理器、電荷耦合元件(CCD，charge-coupled device)、太陽能電池與數位微鏡元件(DMD，digital micro-mirror device)。
半導體元件實行廣泛範圍的作用，諸如：高速計算、傳送及接收電磁訊號、控制電子元件、轉變陽光為電力及產生視覺投影以供電視顯像。半導體元件可見於娛樂、通訊、發電、網路、電腦與消費產品之領域。半導體元件亦可見於其包括軍事、航空、汽車、工業控制器與辦公室設備之電子產品。
半導體元件利用半導體材料的電氣性質。半導體材料的原子結構允許其導電性為藉由電場施加或透過摻雜過程而操縱。摻雜為引入雜質至半導體材料以操縱及控制半導體元件的導電性。
一種半導體元件含有主動與被動的電氣結構。主動結構(包括：電晶體)控制電流之流通。藉由改變摻雜位準及電場施加，電晶體促進或限制電流之流通。被動結構(包括：電阻器、二極體與電感器)建立於電壓與電流之間的一種關係，其為必要以實行種種電氣作用。被動與主動結構電氣連接以形成電路，致使半導體元件為能夠實行高速計算與其他有用的作用。
半導體元件通常運用二個複雜的製程所製造，即：前段(front-end)製造與後段(back-end)製造，各者涉及潛在為數百個步驟。前段製造涉及於半導體晶圓表面的複數個晶粒之形成。各個晶粒典型為相同且含有其藉由電氣連接主動與被動構件所形成的電路。後段製造涉及自所完成的晶圓以單一化個別的晶粒且封裝該晶粒以提供結構支撐與環境隔離。
半導體製造之一個目標產生較小的半導體元件。較小的元件典型為消耗較少的功率，具有較高的性能，且可為較有效率製造。此外，較小的半導體元件具有較小的使用空間，其針對於較小的最終產品為合意。較小晶粒尺寸可由於前段製程之改良而達成，造成其具有較小、較高密度的主動與被動構件之晶粒。後段製程可由於電氣互連與封裝材料之改良而造成其具有較小的使用空間之半導體元件封裝。
於其含有多個階層的半導體元件(3D元件整合)的扇出晶圓階層晶片尺度封裝(FO-WLCSP，fan-out wafer level chip scale package)與外部元件之間的電氣互連可藉著傳導的矽通孔(TSV，through silicon via)、通孔(THV，through hole via)或鍍銅的傳導柱而達成。於大多數TSV與THV，通孔的側壁與底壁為保角式鍍有傳導材料以增強黏著度。TSV與THV接著填充另一種傳導材料，例如：藉由透過一種電鍍過程之銅沉積。空隙可形成於通孔之內，引起缺陷且降低元件的可靠度。TSV與THV可能為一種緩慢且高成本的方式以作成於半導體封裝之垂直電氣互連。鍍金屬的柱典型為極硬，引起於互連的接合處之高應力，特別是針對於高縱橫比的互連。高的接合應力導致高的接觸電阻與潛在的接合失效。
對於提出其具有低成本的互連及於接合介面的低應力而且維持高縱橫比之一種FO-WLCSP互連結構的需要為存在。是以，於一個實施例，本發明為一種製造半導體元件的方法，包含步驟：提供一犧牲性(sacrificial)基板；沉積一介面層在犧牲性基板之上；形成一第一傳導層在介面層之上；形成一第一聚合物柱在第一傳導層之上；形成一第二傳導層在第一聚合物柱之上，以產生具有內部聚合物核心的一第一傳導柱；安裝一半導體晶粒或構件在犧牲性基板之上；沉積一囊封物在半導體晶粒或構件之上且環繞第一傳導柱；及，形成一第一互連結構在囊封物的一第一側之上。第一互連結構電氣連接至第一傳導柱。該種方法更包括步驟：移除犧牲性基板與介面層；及，形成相對於第一互連結構之一第二互連結構在囊封物的一第二側之上。第二互連結構電氣連接至第一傳導柱。
於另一個實施例，本發明為一種製造半導體元件的方法，包含步驟：提供一基板；形成一第一傳導層在基板之上；形成其具有內部消除應力(stress-relief)核心的一第一傳導柱；安裝一半導體晶粒或構件在基板之上；沉積一囊封物在半導體晶粒或構件之上且環繞第一傳導柱；及，形成一第一互連結構在囊封物的一第一側之上。第一互連結構電氣連接至第一傳導柱。該種方法更包括步驟：形成其相對於第一互連結構之一第二互連結構在囊封物的一第二側之上。第二互連結構電氣連接至第一傳導柱。
於另一個實施例，本發明一種製造半導體元件的方法，包含步驟：提供一基板；形成具有內部消除應力核心的一第一傳導柱；安裝一半導體晶粒或構件在基板之上；沉積一囊封物在半導體晶粒或構件之上且環繞第一傳導柱；及，形成一第一互連結構在囊封物的一第一側之上。第一互連結構電氣連接至第一傳導柱。
於另一個實施例，本發明一種半導體元件，其包含一第一傳導層。具有內部消除應力核心的一第一傳導柱形成在第一傳導層之上。一半導體晶粒或構件安裝在第一傳導層之上。一囊封物沉積在半導體晶粒之上且環繞第一傳導柱。一第一互連結構形成在囊封物的一第一側之上。第一互連結構電氣連接至第一傳導柱。一第二互連結構相對於第一互連結構而形成在囊封物的一第二側之上。第二互連結構電氣連接至第一傳導柱。
本發明參考圖式而描述於以下說明的一或多個實施例，其中，同樣的參考符號代表相同或類似元件。儘管本發明依據用於達成本發明的目標之最佳模式而描述，將為熟悉此技術人士所理解的是：意圖以涵蓋如可為納入於由隨附的申請專利範圍與以下揭露內容與圖式所支持的其等效者所界定之本發明的精神與範疇內的替代、修改、與等效者。
半導體元件通常運用二個複雜的製程所製造：前段製造與後段製造。前段製造涉及於半導體晶圓表面的複數個晶粒之形成。於晶圓上的各個晶粒含有主動與被動的電氣構件，其為電氣連接以形成作用的電路。主動電氣構件(諸如：電晶體)具有能力以控制電流之流通。被動電氣構件(諸如：電容器、電感器、電阻器與變壓器)建立於電壓與電流之間的一種關係，其為必要以實行電路作用。
被動與主動構件藉由其包括摻雜、沉積、光刻、蝕刻與平面化之一連串的處理步驟而形成於半導體晶圓的表面上。摻雜藉由諸如離子植入或熱擴散之技術而引入雜質至半導體材料。摻雜過程修改於主動元件之半導體材料的導電性，轉變半導體材料成為一種永久的絕緣體、永久的導體，或響應於電場而改變半導體材料的導電性。電晶體含有變化型式與摻雜程度的區域，其隨著必要而配置以致使電晶體為能夠於電場施加時而促進或限制電流的流通。
主動與被動構件由具有不同的電氣性質之數層材料所形成。諸層可藉由其部分為所沉積的材料型式所決定之種種沉積技術所形成。舉例而言，薄膜沉積可能涉及化學汽相沉積(CVD，chemical vapor deposition)、物理汽相沉積(PVD，physical vapor deposition)、電解電鍍及無電電鍍過程。各層通常為圖案化以形成部分的主動構件、被動構件、或於構件之間的電氣連接。
諸層可運用光刻法所圖案化，光刻法涉及例如光阻的光敏材料之沉積於將作圖案化之層上。一圖案(pattern)運用光線而轉移自一光罩至光阻。受到光線之光阻圖案部分運用一種溶劑所移除，暴露將作圖案化之下面層的部分者。移除光阻的其餘部分，留下一圖案化層。或者是，一些型式的材料藉由直接沉積材料至其運用諸如無電及電解電鍍法的技術之一種先前沉積/蝕刻過程所形成的區域或空隙而圖案化。
沉積一薄膜的材料於現存的圖案上可能擴大在下面的圖案且產生一不均勻平坦表面。一均勻平坦表面需要以產生較小且較密集封裝的主動與被動構件。平面化可運用以移除自晶圓表面的材料且產生一均勻平坦表面。平面化涉及磨光晶圓表面為具有一磨光墊。一種研磨材料與腐蝕化學製品於磨光期間而添加至晶圓表面。研磨料的機械作用與化學製品的腐蝕作用之組合者移除任何不規則的拓撲結構，造成一均勻平坦表面。
後段製造是指將所完成的晶圓切割或單一化成為個別的晶粒且接著封裝該晶粒以供結構支撐與環境隔離。欲將晶粒單一化，晶圓沿著稱為鋸道或劃線之晶圓的非作用區域而刻劃及切斷。晶圓運用一種雷射切割裝置或鋸條而單一化。在單一化之後，個別晶粒安裝至一封裝基板，其包括接腳或接觸墊以供互連於其他的系統構件。形成在半導體晶粒之上的接觸墊接著連接至於封裝內的接觸墊。電氣連接可藉著焊塊、柱塊、導電糊膏或線接合而作成。一種囊封物或其他的模製材料沉積於封裝之上以提供實際支撐與電氣隔離。完成的封裝接著插入至一種電氣系統且該半導體元件的功能性成為可用於其他的系統構件。
圖1說明電子元件10，其具有一晶片載體基板或印刷電路板(PCB，printed circuit board) 12，印刷電路板12具有安裝於其表面之複數個半導體封裝。電子元件10可具有一個型式的半導體封裝、或多個型式的半導體封裝，視應用而定。不同型式的半導體封裝為了說明而顯示於圖1。
電子元件10可為一種獨立系統，其運用該等半導體封裝以實行一種電氣作用。或者是，電子元件10可為一較大系統的一個子構件。舉例而言，電子元件10可為一圖形卡、網路介面卡或其可為插入至電腦之其他的訊號處理卡。半導體封裝可包括：微處理器、記憶體、特定應用積體電路(ASIC，application specific integrated circuit)、邏輯電路、類比電路、射頻電路、離散元件或其他的半導體晶粒或電氣構件。
於圖1，PCB 12提供一種通用的基板以供其安裝於PCB的半導體封裝之結構支撐及電氣互連。傳導訊號線跡14運用蒸鍍、電解電鍍、無電電鍍、網印、PVD或其他適合金屬沉積過程而形成在PCB 12的一表面上或於PCB 12的諸層內。訊號線跡14提供於各個半導體封裝、安裝構件與其他外部系統構件之間的電氣連通。線跡14亦提供對於各個半導體封裝之電力與接地連接。
於一些實施例，一種半導體元件具有二個封裝階層。第一階層封裝用於機械及電氣式附接半導體晶粒至一載體的一種技術。第二階層封裝涉及：機械及電氣式附接該載體至PCB。於其他實施例，一種半導體元件可僅具有第一階層封裝，其中，該晶粒為機械及電氣式直接安裝至PCB。
為了說明，數個型式的第一階層封裝顯示於PCB 12，包括：線接合封裝16與倒裝晶片18。此外，數個型式的第二階層封裝顯示為安裝於PCB 12，包括：球柵陣列(BGA，ball grid array)20、塊形晶片載體(BCC，bump chip carrier) 22、雙列直插封裝(DIP，dual in-line package) 24、岸柵陣列(LGA，land grid array) 26、多晶片模組(MCM，multi-chip module) 28、四面扁平無引線封裝(QFN，quad flat non-leaded package) 30與四面扁平封裝32。視系統需求而定，任何組合的第一與第二階層封裝型式所構成之任何組合的半導體封裝以及其他的電子構件可連接至PCB 12。於一些實施例，電子元件10包括單一個附接的半導體封裝，而其他實施例需要多個互連的封裝。藉由組合一或多個半導體封裝在單一個基板之上，製造業者可將事先作成的構件納入至電子元件及系統。因為半導體封裝包括複雜的功能性，電子元件可運用較便宜的構件及一種有效率的製程所製造。造成的元件較不可能失效且較不昂貴以製造，造成對於消費者之較低的成本。
圖2a說明其安裝於PCB 12之DIP 24的進一步細節。DIP 24包括具有接觸墊36之半導體晶粒34。半導體晶粒34包括：一主動區域，其含有類比或數位電路而實施為主動元件、被動元件、傳導層與介電層，形成於半導體晶粒34之內且為根據晶粒的電氣設計而電氣互連。舉例而言，該電路可包括：一或多個電晶體、二極體、電感器、電容器、電阻器與其形成於晶粒34之主動區域內的其他電路元件。接觸墊36以一種傳導材料所作成，諸如：鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)或銀(Ag)，且為電氣連接至其形成於晶粒34之內的電路元件。接觸墊36藉由PVD、CVD、電解電鍍或無電電鍍過程所形成。於DIP 24之組裝期間，半導體晶粒34運用一種金-矽的共熔層或諸如熱環氧化物的黏著材料而安裝至一載體38。封裝本體包括一種絕緣封裝材料，諸如：聚合物或陶瓷。導體引線40連接至載體38且線接合42形成於引線40與晶粒34的接觸墊36之間而作為一第一階層封裝。囊封物44沉積在封裝上以供環境保護，藉由阻止濕氣與微粒而免於進入封裝及污染晶粒34、接觸墊36或線接合42。DIP 24藉由插入引線40至其形成穿過PCB 12的孔而連接至PCB 12。焊料46流通環繞引線40且進入孔以實際及電氣式連接DIP 24至PCB 12。焊料46可為任何的金屬或導電材料，例如：Sn、鉛(Pb)、Au、Ag、Cu、鋅(Zn)、鉍(Bi)與其合金，具有一種選用的助熔材料。舉例而言，焊料可為共熔Sn/Pb、高鉛或無鉛。
圖2b說明其安裝於PCB 12之BCC 22的進一步細節。半導體晶粒47藉由線接合型式的第一階層封裝而連接至一載體。BCC 22以一種BCC型式的第二階層封裝而安裝至PCB 12。具有接觸墊48之半導體晶粒47運用一種底部填充(underfill)或環氧樹脂的黏著材料50而安裝在一載體上。半導體晶粒47包括：一主動區域，其含有類比或數位電路而實施為主動元件、被動元件、傳導層與介電層，形成於半導體晶粒47之內且為根據晶粒的電氣設計而電氣互連。舉例而言，該電路可包括：一或多個電晶體、二極體、電感器、電容器、電阻器與其形成於晶粒47之主動區域內的其他電路元件。接觸墊48以一種傳導材料所作成，諸如：Al、Cu、Sn、Ni、Au或Ag，且電氣連接至其形成於晶粒47之內的電路元件。接觸墊48藉由PVD、CVD、電解電鍍或無電電鍍過程所形成。線接合54及接合墊56與58電氣連接半導體晶粒47的接觸墊48至BCC 22的接觸墊52而形成第一階層封裝。模製化合物或囊封物60沉積在半導體晶粒47、線接合54、接觸墊48與接觸墊52之上，以提供針對於該元件的實際支撐及電氣隔離。接觸墊64運用蒸鍍、電解電鍍、無電電鍍、網印、PVD或其他適合金屬沉積過程而形成在PCB 12之一表面上且典型為電鍍以防止氧化。接觸墊64電氣連接至一或多個傳導訊號線跡14。焊料沉積於BCC 22的接觸墊52與PCB 12的接觸墊64之間。焊料回流以形成凸塊66，其形成於BCC 22與PCB 12之間的機械及電氣連接。
於圖2c，半導體晶粒18以一種倒裝晶片型式的第一階層封裝而安裝為面對朝下至載體76。BGA 20以一種BGA型式的第二階層封裝而附接至PCB 12。主動區域70含有類比或數位電路而實施為主動元件、被動元件、傳導層與介電層，形成於半導體晶粒18之內且為根據晶粒的電氣設計而電氣互連。舉例而言，該電路可包括：一或多個電晶體、二極體、電感器、電容器、電阻器與其形成於半導體晶粒18的主動區域70之內的其他電路元件。半導體晶粒18透過大量個別傳導焊塊或球78而電氣及機械式附接至載體76。焊塊78形成在其配置於主動區域70的凸塊墊或互連位置80之上。凸塊墊80以一種傳導材料所作成，諸如：Al、Cu、Sn、Ni、Au或Ag，且為電氣連接至其形成於主動區域70的電路元件。凸塊墊80藉由PVD、CVD、電解電鍍或無電電鍍過程所形成。焊塊78藉由一種焊料回流過程而電氣及機械式連接至於載體76的接觸墊或互連位置82。
BGA 20藉由大量個別傳導焊塊或球86而電氣及機械式附接至PCB 12。焊塊形成在凸塊墊或互連位置84之上。凸塊墊84透過其路由通過載體76之導線90而電氣連接至互連位置82。接觸墊88運用蒸鍍、電解電鍍、無電電鍍、網印、PVD或其他適合金屬沉積過程而形成在PCB 12之一表面上且典型為電鍍以防止氧化。接觸墊88電氣連接至一或多個傳導訊號線跡14。焊塊86藉由一種焊料回流過程而電氣及機械式連接至於PCB 12的接觸墊或接合墊88。模製化合物或囊封物92沉積在半導體晶粒18與載體76之上，以提供針對於該元件的實際支撐及電氣隔離。倒裝晶片式半導體元件提供自於半導體晶粒18的主動元件至於PCB 12的傳導軌跡之一短的導電路徑，藉以縮小訊號傳播距離、降低電容、及改良整體電路性能。於另一個實施例，半導體晶粒18可運用倒裝晶片型式的第一階層封裝且無載體76而機械及電氣式直接附接至PCB 12。
圖3a至3f說明一種形成用於扇出晶圓階層晶片尺度封裝(FO-WLCSP)的垂直(Z)互連結構之方法。於圖3a，一犧牲性的晶圓形式的基板或載體100含有暫置或犧牲性的底座材料，諸如：矽(Si)、聚合物、聚合複合物、金屬、陶瓷、玻璃、玻璃環氧化物、氧化鈹、或用於結構支撐之其他適合的低成本、剛性的材料或塊狀半導體材料。一雙面的黏著層102為施加至基板100。或者是，一介面層可施加至基板100。
一導電層104運用一種沉積及圖案化過程而形成為於黏著層102的一頂側之接觸墊。導電層104運用PVD、CVD、濺鍍、電解電鍍、無電電鍍過程或其他適合金屬沉積過程所形成。接觸墊104可為一或多層之Al、Cu、Sn、Ni、Au、Ag或其他適合的導電材料。於一個實施例，導電層104為一固膜以供稍後形成的傳導柱之導通電流。導電層104包括一電鍍晶種層與凸塊下的金屬化(UBM，under bump metallization)墊，其含有多層之選擇性電鍍的Ni/Au、Ti/Cu、TiW/Cu、Ti/Cu/NiV/Cu或其組合。UBM墊提供可接合墊以供接合焊塊，且可進而提供對於焊料擴散之一障壁及針對於焊料濕潤性之晶種層。
於圖3b，一消除應力層藉由旋轉塗覆而沉積在基板100之上。消除應力層特徵為能夠忍受重大應力而無失效之一高拉伸強度。消除應力材料典型為含有長或交聯的原子鏈。於一個實施例，消除應力層係可為具有高熱膨脹係數(CTE，coefficient of thermal expansion)的聚醯亞胺(polyimide)、具有低剛性的聚降坎烯(polynorbornene)或其他聚合物材料。一種蝕刻過程運用以移除該聚合物層除了導電層104之上的所有部分，保留樁或柱106以提供消除應力。
於圖3c，一導電層108運用一種沉積及圖案化過程而形成在聚合物柱106之上且環繞聚合物柱106。導電層108運用PVD、CVD、濺鍍、電解電鍍、無電電鍍過程、或其他適合金屬沉積過程而形成。導電層108可為一或多層的Al、Cu、Sn、Ni、Au、Ag、鎢(W)或其他適合導電材料。傳導墊104與導電層108包圍聚合物柱106以形成其具有一內部聚合物核心的Z互連傳導柱109。傳導柱109的聚合物核心降低接面應力，特別是有用於高縱橫比的傳導柱，例如：1.5縱橫比，基於4微米(μm)底部與20 μm高度及8 μm間距。
半導體晶粒110配置在基板100之上且於傳導柱109之間且接觸墊112為方位朝向黏著層102。半導體晶粒110各包括：一基板，具有一主動區域，其含有類比或數位電路而實施為主動元件、被動元件、傳導層與介電層，形成於晶粒之內且為根據晶粒的電氣設計與作用而電氣互連。舉例而言，該電路可包括：一或多個電晶體、二極體與形成於其主動表面內的其他電路元件，以實施基頻數位電路，諸如：數位訊號處理器(DSP，digital signal processor)、記憶體、或其他訊號處理電路。半導體晶粒110亦可含有用於射頻(RF，radio frequency)訊號處理之積體被動元件(IPD，integrated passive device)，諸如：電感器、電容器與電阻器。於另一個實施例，離散構件可安裝於傳導柱109之間的基板100之上。半導體晶粒110可為倒裝晶片型式晶粒或無凸塊的其他半導體晶粒。針對於倒裝晶片型式晶粒，接點在接合前而形成在黏著層102之上。
圖3d顯示一種囊封物或模製化合物114為運用一種糊膏印製、壓縮模製、轉移模製、液體囊封物模製、真空疊合或其他適合施加器而沉積在半導體晶粒110、黏著層102之上且環繞傳導柱109。囊封物114可為聚合物複合材料，諸如：具有填料的環氧樹脂、具有填料的環氧丙烯酸酯或具有適當填料的聚合物。囊封物114為非傳導性且環境保護半導體元件為免於外部元件與污染物的損害。
於圖3e，一頂側建立的互連層116形成在囊封物114之上。建立的互連層116包括形成在囊封物114之上的一絕緣或鈍化層118。絕緣層118可為一或多層的二氧化矽(SiO2 )、氮化矽(Si3 N4 )、氮氧化矽(SiON)、五氧化二鉭(Ta2 O5 )、氧化鋁(Al2 O3 )或其具有類似絕緣與結構性質的其他材料。絕緣層118運用PVD、CVD、印製、旋轉塗覆、噴灑塗覆、燒結或熱氧化而沉積。
頂側建立的互連層116更包括一導電層120，其運用一種圖案化及沉積過程而形成於絕緣層118且環繞絕緣層118。導電層120運用PVD、CVD、濺鍍、電解電鍍、無電電鍍過程或其他適合金屬沉積過程而形成。導電層120可為一或多層的Al、Cu、Sn、Ni、Au、Ag或其他適合導電材料。絕緣層118的一部分藉由一種蝕刻過程所移除以暴露導電層120。導電層120的一個部分電氣連接至傳導柱109。導電層120的其他部分可為電氣共同或電氣隔離，視半導體元件的設計與作用而定。
於圖3f，基板100與黏著層102藉由化學蝕刻、機械脫落、CMP、機械研磨、熱烘烤、雷射掃描或濕式剝除而移除。一底側建立的互連層122形成在囊封物114之上。建立的互連層122包括形成在囊封物114之上的一絕緣或鈍化層124。絕緣層124可為一或多層的SiO2 、Si3 N4 、SiON、Ta2 O5 、Al2 O3 或具有類似絕緣與結構性質的其他材料。絕緣層124運用PVD、CVD、印製、旋轉塗覆、噴灑塗覆、燒結或熱氧化而沉積。
底側建立的互連層122為更包括一導電層126，其運用一種圖案化及沉積過程而形成於絕緣層124且環繞絕緣層124。導電層126運用PVD、CVD、濺鍍、電解電鍍、無電電鍍過程或其他適合金屬沉積過程而形成。導電層126可為一或多層的Al、Cu、Sn、Ni、Au、Ag或其他適合導電材料。絕緣層124的一部分藉由一種蝕刻過程所移除以暴露導電層126。導電層126的一個部分電氣連接至傳導柱109、導電層104與半導體晶粒110的接觸墊112。導電層126的其他部分可為電氣共同或電氣隔離，視半導體元件的設計與作用而定。
一導電焊料運用一種蒸鍍、電解電鍍、無電電鍍、球滴或網印過程而沉積在導電層126之上。焊料可為任何的金屬或導電材料，例如：Sn、Ni、Au、Ag、Pb、Bi與其合金，具有一種選用的助熔材料。舉例而言，焊料可為共熔Sn/Pb、高鉛或無鉛。焊料藉由將材料加熱為高於其熔點而回流以形成圓球或凸塊128。於一些應用，焊塊128回流第二次以改良對於導電層126之電氣接觸。焊塊128代表其可為形成在導電層126之上的一個型式的互連結構。互連結構亦可運用接合線、3-D互連、導電糊膏、柱塊、微凸塊或其他的電氣互連。
半導體晶粒110以鋸條或雷射切割裝置129而單一化為個別的半導體元件130，諸如：於圖4所示。在單一化之後，個別的半導體元件130可堆疊，如於圖5所示。傳導柱109提供於頂側互連建立層116與底側互連建立層122之間的Z互連。導電層120透過傳導柱109而電氣連接至導電層104與各個半導體元件130的半導體晶粒110的接觸墊112。由導電層108所環繞之內部聚合物核心106運用一種簡單的低成本製程而提供於建立層116與122之間的電氣連接以及用於高輪廓柱的應力消除。低剛性的聚合物(例如：1 GPa)降低熱膨脹的應力效應。
圖6顯示一個實施例，一種底側的積體被動元件(IPD)在晶粒附接及模製之前而形成在一基板(類似於圖3a)之上。一導電層132圖案化及沉積在基板之上，以形成個別部分或片段132a-132h。導電層132的個別部分可為電氣共同或電氣隔離，視個別半導體晶粒的連接性而定。導電層132運用PVD、CVD、濺鍍、電解電鍍、無電電鍍過程或其他適合金屬沉積過程而形成。導電層132可為一或多層的Al、Cu、Sn、Ni、Au、Ag或其他適合導電材料。
一絕緣層134形成在導電層132b之上及於導電層132e與132f之間的基板之上。絕緣層134可為一或多層的Si3 N4 、SiO2 、SiON、Ta2 O5 、ZnO、ZrO2 、Al2 O3 、聚醯亞胺、苯環丁烯(BCB，benzocyclobutene)、聚苯幷噁唑(PBO，polybenzoxazoles)或其他適合介電材料。絕緣層134運用PVD、CVD、印製、燒結或熱氧化而圖案化。
一電阻層136運用PVD或CVD而圖案化及沉積在絕緣層134之上。電阻層136具有個別部分或片段136a-136b。電阻層136a沉積在導電層132b之上。電阻層136b沉積於導電層132e與132f之間的絕緣層134之上。電阻層136的個別部分可為電氣連接或電氣隔離，視個別半導體晶粒的連接性而定。電阻層136為矽化鉭(Tax Siy )或其他金屬矽化物、TaN、鎳鉻(NiCr)、TiN或具有於5與100 ohm/sq之間的電阻率之摻雜聚矽。電阻層136與絕緣層134可為以相同的遮罩所形成且同時蝕刻。或者是，電阻層136與絕緣層134可為以不同的遮罩所圖案化及蝕刻。
一導電層140圖案化及沉積在導電層132之上，以形成個別部分或片段而供進一步的互連性。導電層140的個別部分可為電氣共同或電氣隔離，視個別半導體晶粒的連接性而定。導電層140運用PVD、CVD、濺鍍、電解電鍍、無電電鍍過程或其他適合金屬沉積過程而形成。導電層140可為一或多層的Al、Cu、Sn、Ni、Au、Ag、或其他適合導電材料。
一絕緣或鈍化層138形成在絕緣層134、電阻層136、及導電層132與140之上。鈍化層138可為一或多層的SiO2 、Si3 N4 、SiON、Ta2 O5 、Al2 O3 或具有適合絕緣性質的其他材料。鈍化層138之沉積可能涉及旋轉塗覆、PVD、CVD、印製、燒結、或熱氧化。鈍化層138的一部分移除以暴露導電層132、絕緣層134與電阻層136。
一導電層142圖案化及沉積在導電層132、絕緣層134、電阻層136與鈍化層138之上，以形成個別部分或片段，其可為電氣共同或電氣隔離，視個別半導體晶粒的連接性而定。導電層142運用PVD、CVD、濺鍍、電解電鍍、無電電鍍過程或其他適合金屬沉積過程而形成。導電層142可為一或多層的Al、Cu、Sn、Ni、Au、Ag或其他適合導電材料。
一絕緣或鈍化層144形成在導電層142與絕緣層138之上。鈍化層144可為一或多層的SiO2 、Si3 N4 、SiON、Ta2 O5 、Al2 O3 或具有適合絕緣性質的其他材料。鈍化層144之沉積可能涉及旋轉塗覆、PVD、CVD、印製、燒結或熱氧化。鈍化層144的一部分移除以暴露導電層142。
於圖6所述的結構構成一或多個被動電路元件或IPD。於一個實施例，導電層132b、絕緣層134、電阻層136b與導電層142為一種金屬-絕緣體-金屬(MIM，metal-insulator-metal)電容器。電阻層136b為於被動電路之一電阻元件。導電層132及/或導電層142的其他個別片段為可於平視為繞製或盤捲以產生或呈現一電感器的期望性質。IPD結構提供針對於高頻應用所需的電氣特性，諸如：共振器、高通濾波器、低通濾波器、帶通濾波器、對稱高品質(Hi-Q)共振變壓器、匹配網路與調諧電容器。IPD可運用作為前端的無線射頻構件，其可定位於天線與收發器之間。IPD電感器可為其操作於高達100千兆赫茲(GHz)之一種高品質的平衡-不平衡轉換器(balun)、變壓器或線圈。於一些應用，多個平衡-不平衡轉換器形成於同一個基板，允許多頻帶的操作。舉例而言，二或多個平衡-不平衡轉換器運用於針對於行動電話或其他的全球行動通訊系統(GSM，global system for mobile communication)之一四頻帶(quad-band)，各個平衡-不平衡轉換器專用於四頻帶元件之一個頻帶的操作。一種典型射頻系統需要於一或多個半導體封裝之多個IPD與其他高頻電路以實行必要的電氣作用。
一聚合物層藉由旋轉塗覆而沉積在鈍化層144與導電層142之上。一種蝕刻過程用以移除聚合物層的所有部分而除了在導電層142之上者，保留聚合物樁或柱146，類似於圖3b。一導電層148運用一種沉積及圖案化過程而形成在聚合物柱146之上，類似於圖3c。導電層148運用PVD、CVD、濺鍍、電解電鍍、無電電鍍過程或其他適合金屬沉積過程而形成。導電層148可為一或多層的Al、Cu、Sn、Ni、Au、Ag、W或其他適合導電材料。導電層142與148包圍聚合物柱146以形成其具有一內部聚合物核心的Z互連傳導柱150。傳導柱150的聚合物核心降低接面應力，特別是有用於高縱橫比的傳導柱，其為必要以提供於具有高垂直尺度之半導體元件的Z互連。
半導體晶粒152配置於傳導柱150之間的基板之上且接觸墊154為方位朝向導電層142，類似於圖3c。半導體晶粒152包括：一基板，具有一主動區域，其含有類比或數位電路而實施為主動元件、被動元件、傳導層與介電層，形成於晶粒之內且為根據晶粒的電氣設計與作用而電氣互連。舉例而言，該電路可包括：一或多個電晶體、二極體與形成於其主動表面內的其他電路元件，以實施基頻數位電路，諸如：DSP、記憶體或其他訊號處理電路。半導體晶粒152亦可含有用於射頻訊號處理之IPD，諸如：電感器、電容器與電阻器。於另一個實施例，離散構件可安裝於傳導柱150之間的基板之上。
一囊封物或模製化合物156運用一種糊膏印製、壓縮模製、轉移模製、液體囊封物模製、真空疊合或其他適合施加器而沉積在半導體晶粒152、鈍化層144之上且環繞傳導柱150，類似於圖3d。囊封物156可為聚合物複合材料，諸如：具有填料的環氧樹脂、具有填料的環氧丙烯酸酯或具有適當填料的聚合物。囊封物156為非傳導性且環境保護半導體元件為免於外部元件與污染物的損害。
一頂側建立的互連層158形成在囊封物156與傳導柱150之上。建立的互連層158包括其形成在囊封物156之上的一絕緣或鈍化層160。絕緣層160可為一或多層的SiO2 、Si3 N4 、SiON、Ta2 O5 、Al2 O3 或其具有類似絕緣與結構性質的其他材料。絕緣層160運用PVD、CVD、印製、旋轉塗覆、噴灑塗覆、燒結或熱氧化而沉積。絕緣層160的一部分藉由一種蝕刻過程所移除以暴露傳導柱150。
頂側建立的互連層158更包括一導電層162，其運用一種圖案化及沉積過程而形成於絕緣層160與導電層148之上。導電層162運用PVD、CVD、濺鍍、電解電鍍、無電電鍍過程或其他適合金屬沉積過程而形成。導電層162可為一或多層的Al、Cu、Sn、Ni、Au、Ag或其他適合導電材料。導電層162的一個部分電氣連接至傳導柱150。導電層162的其他部分可為電氣共同或電氣隔離，視半導體元件的設計與作用而定。
建立的互連層158更包括其形成在鈍化層160與導電層162之上的一絕緣或鈍化層164。絕緣層164可為一或多層的SiO2 、Si3 N4 、SiON、Ta2 O5 、Al2 O3 或其具有類似絕緣與結構性質的其他材料。絕緣層164運用PVD、CVD、印製、旋轉塗覆、噴灑塗覆、燒結或熱氧化而沉積。絕緣層164的一部分藉由一種蝕刻過程所移除以暴露導電層162。
基板與黏著層藉由化學蝕刻、機械脫落、CMP、機械研磨、熱烘烤、雷射掃描或濕式剝除而移除，類似於圖3f。一底側建立的互連層166形成在導電層132與鈍化層138之上。建立的互連層166包括其形成在導電層132與鈍化層138之上的一絕緣或鈍化層168。絕緣層168可為一或多層的SiO2 、Si3 N4 、SiON、Ta2 O5 、Al2 O3 或其具有類似絕緣與結構性質的其他材料。絕緣層168運用PVD、CVD、印製、旋轉塗覆、噴灑塗覆、燒結或熱氧化而沉積。
底側建立的互連層166更包括一導電層176，其運用一種圖案化及沉積過程而形成於絕緣層168且環繞絕緣層168。導電層176運用PVD、CVD、濺鍍、電解電鍍、無電電鍍過程或其他適合金屬沉積過程而形成。導電層176可為一或多層的Al、Cu、Sn、Ni、Au、Ag或其他適合導電材料。絕緣層168的一部分藉由一種蝕刻過程所移除以暴露導電層176。導電層176的一個部分電氣連接至導電層132與142、傳導柱150及半導體晶粒152的接觸墊154。導電層176的其他部分可為電氣共同或電氣隔離，視半導體元件的設計與作用而定。導電層176包括用於外部互連之UBM墊。
一導電焊料運用一種蒸鍍、電解電鍍、無電電鍍、球滴或網印過程而沉積在導電層176之上。焊料可為任何的金屬或導電材料，例如：Sn、Ni、Au、Ag、Pb、Bi與其合金，具有一種選用的助熔材料。舉例而言，焊料可為共熔Sn/Pb、高鉛或無鉛。焊料藉由將材料加熱為高於其熔點而回流以形成圓球或凸塊178。於一些應用，焊塊178為回流第二次以改良對於導電層176之電氣接觸。焊塊178代表其可為形成在導電層176之上的一個型式的互連結構。互連結構亦可運用接合線、3-D互連、導電糊膏、柱塊、微凸塊或其他的電氣互連。
半導體封裝可堆疊及/或安裝至一封裝基板，其包括接腳或接觸墊以供互連於其他系統構件。傳導柱150提供於頂側互連建立層158與底側互連建立層166之間的Z互連。導電層162以及IPD結構透過傳導柱150而電氣連接至導電層142與半導體晶粒152的接觸墊154。由導電層148所環繞之內部聚合物核心146運用一種簡單的低成本製程而提供於建立層158與166之間的電氣連接、以及用於高輪廓柱的應力消除。
圖7顯示一個實施例，一種底側IPD在晶粒附接及模製之後而形成。一種雙面黏著層施加至犧牲性基板(類似於圖3a)。一導電層180運用一種沉積及圖案化過程而形成為於黏著層之一頂側的接觸墊。導電層180運用PVD、CVD、濺鍍、電解電鍍、無電電鍍過程或其他適合金屬沉積過程而形成。接觸墊180可為一或多層的Al、Cu、Sn、Ni、Au、Ag或其他適合導電材料。於一個實施例，導電層180為一固膜以供稍後形成的傳導柱之導通電流。導電層180包括一電鍍晶種層與UBM墊，其含有多層之選擇性電鍍的Ni/Au、Ti/Cu、TiW/Cu、Ti/Cu/NiV/Cu或其組合。UBM墊提供可接合墊以供接合焊塊，且可進而提供對於焊料擴散之一障壁及針對於焊料濕潤性之晶種層。
一聚合物層藉由旋轉塗覆而沉積在黏著層與導電層180之上。一種蝕刻過程用以移除聚合物層的所有部分而除了在導電層180之上者，保留聚合物樁或柱182，類似於圖3b。一導電層184運用一種沉積及圖案化過程而形成在聚合物柱182之上，類似於圖3c。導電層184運用PVD、CVD、濺鍍、電解電鍍、無電電鍍過程或其他適合金屬沉積過程而形成。導電層184可為一或多層的Al、Cu、Sn、Ni、Au、Ag、W或其他適合導電材料。導電層180與184包圍聚合物柱182以形成其具有一內部聚合物核心的Z互連傳導柱186。傳導柱186的聚合物核心降低接面應力，特別是有用於高縱橫比的傳導柱，其為必要以提供於具有高垂直尺度之半導體元件的Z互連。
半導體晶粒188配置於傳導柱186之間的基板之上且接觸墊190為方位朝向導電層180，類似於圖3c。半導體晶粒188包括：一基板，具有一主動區域，其含有類比或數位電路而實施為主動元件、被動元件、傳導層與介電層，形成於晶粒之內且為根據晶粒的電氣設計與作用而電氣互連。舉例而言，該電路可包括：一或多個電晶體、二極體與形成於其主動表面內的其他電路元件，以實施基頻數位電路，諸如：DSP、記憶體或其他訊號處理電路。半導體晶粒188亦可含有用於射頻訊號處理之IPD，諸如：電感器、電容器與電阻器。於另一個實施例，離散構件可安裝於傳導柱186之間的基板之上。
一囊封物或模製化合物192運用一種糊膏印製、壓縮模製、轉移模製、液體囊封物模製、真空疊合或其他適合施加器而沉積在半導體晶粒188之上且環繞傳導柱186，類似於圖3d。囊封物192可為聚合物複合材料，諸如：具有填料的環氧樹脂、具有填料的環氧丙烯酸酯或具有適當填料的聚合物。囊封物192為非傳導性且環境保護半導體元件為免於外部元件與污染物的損害。
一頂側建立的互連層194形成在囊封物192與傳導柱186之上。建立的互連層194包括其形成在囊封物192之上的一絕緣或鈍化層196。絕緣層196可為一或多層的SiO2 、Si3 N4 、SiON、Ta2 O5 、Al2 O3 或其具有類似絕緣與結構性質的其他材料。絕緣層196運用PVD、CVD、印製、旋轉塗覆、噴灑塗覆、燒結或熱氧化而沉積。絕緣層196的一部分藉由一種蝕刻過程所移除以暴露導電層184。
頂側建立的互連層194更包括一導電層198，其運用一種圖案化及沉積過程而形成於絕緣層196之上。導電層198運用PVD、CVD、濺鍍、電解電鍍、無電電鍍過程或其他適合金屬沉積過程而形成。導電層198可為一或多層的Al、Cu、Sn、Ni、Au、Ag或其他適合導電材料。導電層198的一個部分電氣連接至傳導柱186。導電層198的其他部分可為電氣共同或電氣隔離，視半導體元件的設計與作用而定。
建立的互連層194更包括其形成在鈍化層196與導電層198之上的一絕緣或鈍化層200。絕緣層200可為一或多層的SiO2 、Si3 N4 、SiON、Ta2 O5 、Al2 O3 或其具有類似絕緣與結構性質的其他材料。絕緣層200運用PVD、CVD、印製、旋轉塗覆、噴灑塗覆、燒結或熱氧化而沉積。絕緣層200的一部分藉由一種蝕刻過程所移除以暴露導電層198。
基板與黏著層藉由化學蝕刻、機械脫落、CMP、機械研磨、熱烘烤、雷射掃描或濕式剝除而移除，類似於圖3f。一底側建立的互連層202形成在導電層180與囊封物192之上。建立的互連層202包括一導電層204，其為圖案化及沉積在基板之上以形成個別部分或片段。導電層204的個別部分可為電氣共同或電氣隔離，視個別半導體晶粒的連接性而定。導電層204運用PVD、CVD、濺鍍、電解電鍍、無電電鍍過程或其他適合金屬沉積過程而形成。導電層204可為一或多層的Al、Cu、Sn、Ni、Au、Ag或其他適合導電材料。導電層204電氣連接至導電層180與傳導柱186。
一電阻層206運用PVD或CVD而圖案化及沉積在囊封物192之上。電阻層206為Tax Siy 或其他金屬矽化物、TaN、NiCr、TiN或具有於5與100 ohm/sq之間的電阻率之摻雜聚矽。一絕緣層208可為一或多層的Si3 N4 、SiO2 、SiON、Ta2 O5 、ZnO、ZrO2 、Al2 O3 、聚醯亞胺、BCB、PBO或其他適合介電材料。絕緣層208運用PVD、CVD、印製、燒結或熱氧化而圖案化。
一絕緣或鈍化層210形成在囊封物192、電阻層206、絕緣層208與導電層204之上。鈍化層210可為一或多層的SiO2 、Si3 N4 、SiON、Ta2 O5 、Al2 O3 或具有適合絕緣性質的其他材料。鈍化層210之沉積可能涉及旋轉塗覆、PVD、CVD、印製、燒結或熱氧化。鈍化層210的一部分移除以暴露導電層204、電阻層206與絕緣層208。
一導電層212圖案化及沉積在導電層204、電阻層206與絕緣層208之上以形成個別部分或片段而供進一步的互連性。導電層212的個別部分可為電氣共同或電氣隔離，視個別半導體晶粒的連接性而定。導電層212運用PVD、CVD、濺鍍、電解電鍍、無電電鍍過程或其他適合金屬沉積過程而形成。導電層212可為一或多層的Al、Cu、Sn、Ni、Au、Ag或其他適合導電材料。
一絕緣或鈍化層214形成在導電層212與鈍化層210之上。鈍化層214可為一或多層的SiO2 、Si3 N4 、SiON、Ta2 O5 、Al2 O3 或具有適合絕緣性質的其他材料。鈍化層214之沉積可能涉及旋轉塗覆、PVD、CVD、印製、燒結或熱氧化。鈍化層214的一部分移除以暴露導電層212。
於圖7所述的結構構成一或多個被動電路元件或IPD。於一個實施例，導電層204、絕緣層208、與導電層212為一種MIM電容器。電阻層206為於被動電路之一電阻器。導電層212的其他個別片段可於平視為繞製或盤捲以產生或呈現一電感器的期望性質。
一導電焊料運用一種蒸鍍、電解電鍍、無電電鍍、球滴或網印過程而沉積在導電層212之上。焊料可為任何的金屬或導電材料，例如：Sn、Ni、Au、Ag、Pb、Bi與其合金，具有一種選用的助熔材料。舉例而言，焊料可為共熔Sn/Pb、高鉛、或無鉛。焊料藉由將材料加熱為高於其熔點而回流以形成圓球或凸塊216。於一些應用，焊塊216回流第二次以改良對於導電層212之電氣接觸。焊塊216代表其可為形成在導電層212之上的一個型式的互連結構。互連結構亦可運用接合線、3-D互連、導電糊膏、柱塊、微凸塊或其他的電氣互連。
半導體封裝可堆疊及/或安裝至一封裝基板，其包括接腳或接觸墊以供互連於其他系統構件。傳導柱186提供於頂側互連建立層194與底側互連建立層202之間的Z互連。導電層198以及IPD結構透過傳導柱186而電氣連接至導電層180與半導體晶粒188的接觸墊190。由導電層184所環繞之內部聚合物核心182運用一種簡單的低成本製程而提供於建立層194與202之間的電氣連接以及用於高輪廓柱的應力消除。
圖8顯示一個實施例，一種頂側IPD在晶粒附接及模製之後而形成。一種雙面黏著層施加至犧牲性基板(類似於圖3a)。一導電層220運用一種沉積及圖案化過程而形成為於黏著層之一頂側的接觸墊。導電層220運用PVD、CVD、濺鍍、電解電鍍、無電電鍍過程或其他適合金屬沉積過程而形成。接觸墊220可為一或多層的Al、Cu、Sn、Ni、Au、Ag或其他適合導電材料。於一個實施例，導電層220為一固膜以供稍後形成的傳導柱之導通電流。導電層220包括一電鍍晶種層與UBM墊，其含有多層之選擇性電鍍的Ni/Au、Ti/Cu、TiW/Cu、Ti/Cu/NiV/Cu或其組合。UBM墊提供可接合墊以供接合焊塊，且可進而提供對於焊料擴散之一障壁及針對於焊料濕潤性之晶種層。
一聚合物層藉由旋轉塗覆而沉積在黏著層與導電層220之上。一種蝕刻過程用以移除聚合物層的所有部分而除了在導電層220之上者，保留聚合物樁或柱222，類似於圖3b。一導電層224運用一種沉積及圖案化過程而形成在聚合物柱222之上，類似於圖3c。導電層224運用PVD、CVD、濺鍍、電解電鍍、無電電鍍過程或其他適合金屬沉積過程而形成。導電層224可為一或多層的Al、Cu、Sn、Ni、Au、Ag、W或其他適合導電材料。導電層220與224包圍聚合物柱222以形成具有一內部聚合物核心的Z互連傳導柱226。傳導柱226的聚合物核心降低接面應力，特別是有用於高縱橫比的傳導柱，其為必要以提供於具有高垂直尺度之半導體元件的Z互連。
半導體晶粒228配置於傳導柱226之間的基板之上且接觸墊230為方位朝向導電層220，類似於圖3c。半導體晶粒228包括：一基板，具有一主動區域，其含有類比或數位電路而實施為主動元件、被動元件、傳導層與介電層，形成於晶粒之內且為根據晶粒的電氣設計與作用而電氣互連。舉例而言，該電路可包括：一或多個電晶體、二極體與形成於其主動表面內的其他電路元件，以實施基頻數位電路，諸如：DSP、記憶體或其他訊號處理電路。半導體晶粒228亦可含有用於射頻訊號處理之IPD，諸如：電感器、電容器與電阻器。於另一個實施例，離散構件可安裝於傳導柱226之間的基板之上。
一囊封物或模製化合物232運用一種糊膏印製、壓縮模製、轉移模製、液體囊封物模製、真空疊合或其他適合施加器而沉積在半導體晶粒228之上且環繞傳導柱226，類似於圖3d。囊封物232可為聚合物複合材料，諸如：具有填料的環氧樹脂、具有填料的環氧丙烯酸酯或具有適當填料的聚合物。囊封物232為非傳導性且環境保護半導體元件為免於外部元件與污染物的損害。
一頂側建立的互連層234形成在囊封物232之上。建立的互連層234包括形成在囊封物232與傳導柱226之上的一絕緣或鈍化層235。鈍化層235可為一或多層的SiO2 、Si3 N4 、SiON、Ta2 O5 、Al2 O3 或具有適合絕緣性質的其他材料。鈍化層235之沉積可能涉及旋轉塗覆、PVD、CVD、印製、燒結或熱氧化。鈍化層235的一部分移除以暴露傳導柱226。
一導電層236圖案化及沉積在基板之上以形成個別部分或片段。導電層236的個別部分可為電氣共同或電氣隔離，視個別半導體晶粒的連接性而定。導電層236運用PVD、CVD、濺鍍、電解電鍍、無電電鍍過程或其他適合金屬沉積過程而形成。導電層236可為一或多層的Al、Cu、Sn、Ni、Au、Ag或其他適合導電材料。導電層236電氣連接至傳導柱226。
一電阻層238運用PVD或CVD而圖案化及沉積在導電層236與絕緣層235之上。電阻層238具有個別部分或片段238a-238b。電阻層238a沉積在導電層236之上。電阻層238b沉積在絕緣層235之上。電阻層238的個別部分可為電氣連接或電氣隔離，視個別半導體晶粒的連接性而定。電阻層238為Tax Siy 或其他金屬矽化物、TaN、NiCr、TiN或具有於5與100 ohm/sq之間的電阻率之摻雜聚矽。一絕緣層240形成在電阻層238b之上。絕緣層240可為一或多層的Si3 N4 、SiO2 、SiON、Ta2 O5 、ZnO、ZrO2 、Al2 O3 、聚醯亞胺、BCB、PBO或其他適合介電材料。絕緣層240運用PVD、CVD、印製、燒結或熱氧化而圖案化。
一絕緣或鈍化層242形成在鈍化層235與導電層236、電阻層238及絕緣層240之上。鈍化層242可為一或多層的SiO2、Si3 N4 、SiON、Ta2 O5 、Al2 O3 或具有適合絕緣性質的其他材料。鈍化層242之沉積可能涉及旋轉塗覆、PVD、CVD、印製、燒結或熱氧化。鈍化層242的一部分移除以暴露導電層236、電阻層238與絕緣層240。
一導電層244圖案化及沉積在鈍化層242、導電層236與電阻層238之上以形成個別部分或片段而供進一步的互連性。導電層244的個別部分可為電氣共同或電氣隔離，視個別半導體晶粒的連接性而定。導電層244運用PVD、CVD、濺鍍、電解電鍍、無電電鍍過程或其他適合金屬沉積過程而形成。導電層244可為一或多層的Al、Cu、Sn、Ni、Au、Ag或其他適合導電材料。
一絕緣或鈍化層246形成在導電層244與鈍化層242之上。鈍化層246可為一或多層的SiO2 、Si3 N4 、SiON、Ta2 O5 、Al2 O3 或具有適合絕緣性質的其他材料。鈍化層246之沉積可能涉及旋轉塗覆、PVD、CVD、印製、燒結或熱氧化。鈍化層246的一部分移除以暴露導電層244。
於圖8所述的結構構成一或多個被動電路元件或IPD。於一個實施例，導電層236、電阻層238a、絕緣層240與導電層244為一種MIM電容器。電阻層238b為於被動電路之一電阻元件。導電層244的其他個別片段為可於平視為繞製或盤捲以產生或呈現一電感器的期望性質。
基板與黏著層藉由化學蝕刻、機械脫落、CMP、機械研磨、熱烘烤、雷射掃描或濕式剝除而移除，類似於圖3f。一底側建立的互連層248形成在導電層220與囊封物232之上。建立的互連層248包括一導電層250，其為圖案化及沉積在基板之上以形成個別部分或片段。導電層250的個別部分可為電氣共同或電氣隔離，視個別半導體晶粒的連接性而定。導電層250運用PVD、CVD、濺鍍、電解電鍍、無電電鍍過程或其他適合金屬沉積過程而形成。導電層250可為一或多層的Al、Cu、Sn、Ni、Au、Ag或其他適合導電材料。導電層250電氣連接至導電層220與傳導柱226。
一絕緣或鈍化層252形成在囊封物232與導電層250之上。絕緣層252可為一或多層的SiO2 、Si3 N4 、SiON、Ta2 O5 、Al2 O3 或具有類似絕緣與結構性質的其他材料。絕緣層252運用PVD、CVD、印製、旋轉塗覆、噴灑塗覆、燒結或熱氧化而沉積。絕緣層252的一部分藉由一種蝕刻過程所移除以暴露導電層250。
一導電焊料運用一種蒸鍍、電解電鍍、無電電鍍、球滴或網印過程而沉積在導電層250之上。焊料可為任何的金屬或導電材料，例如：Sn、Ni、Au、Ag、Pb、Bi與其合金，具有一種選用的助熔材料。舉例而言，焊料可為共熔Sn/Pb、高鉛或無鉛。焊料藉由將材料加熱為高於其熔點而回流以形成圓球或凸塊254。於一些應用，焊塊254回流第二次以改良對於導電層250之電氣接觸。焊塊254代表可為形成在導電層250之上的一個型式的互連結構。互連結構亦可運用接合線、3-D互連、導電糊膏、柱塊、微凸塊或其他的電氣互連。
半導體封裝可堆疊及/或安裝至一封裝基板，其包括接腳或接觸墊以供互連於其他系統構件。傳導柱226提供於頂側互連建立層234與底側互連建立層248之間的Z互連。導電層236及IPD結構透過傳導柱226而電氣連接至導電層250與半導體晶粒228的接觸墊230。由導電層224所環繞之內部聚合物核心222運用一種簡單的低成本製程而提供於建立層234與248之間的電氣連接以及用於高輪廓柱的應力消除。
於圖9，一種雙面黏著層施加至犧牲性基板(類似於圖3a)。一導電層260運用一種沉積及圖案化過程而形成為於黏著層之一頂側的接觸墊。導電層260運用PVD、CVD、濺鍍、電解電鍍、無電電鍍過程或其他適合金屬沉積過程而形成。接觸墊260可為一或多層的Al、Cu、Sn、Ni、Au、Ag或其他適合導電材料。於一個實施例，導電層260為一固膜以供稍後形成的傳導柱之導通電流。導電層260包括一電鍍晶種層與UBM墊，其含有多層之選擇性電鍍的Ni/Au、Ti/Cu、TiW/Cu、Ti/Cu/NiV/Cu或其組合。UBM墊提供可接合墊以供接合焊塊，且可進而提供對於焊料擴散之一障壁及針對於焊料濕潤性之晶種層。
半導體晶粒262配置在基板之上，且接觸墊264為方位面朝上，即：遠離導電層260。半導體晶粒262包括：一基板，具有一主動區域，其含有類比或數位電路而實施為主動元件、被動元件、傳導層與介電層，形成於晶粒之內且為根據晶粒的電氣設計與作用而電氣互連。舉例而言，該電路可包括：一或多個電晶體、二極體與形成於其主動表面內的其他電路元件，以實施基頻數位電路，諸如：DSP、記憶體或其他訊號處理電路。半導體晶粒262亦可含有用於射頻訊號處理之IPD，諸如：電感器、電容器與電阻器。
一聚合物層藉由旋轉塗覆而沉積在黏著層、半導體晶粒262與導電層260之上。一種蝕刻過程用以移除聚合物層的所有部分而除了在導電層260與接觸墊264之上者，保留聚合物樁或柱266與267，類似於圖3b。一導電層268運用一種沉積及圖案化過程而形成在聚合物柱266與267之上，類似於圖3c。導電層268運用PVD、CVD、濺鍍、電解電鍍、無電電鍍過程或其他適合金屬沉積過程而形成。導電層268可為一或多層的Al、Cu、Sn、Ni、Au、Ag、W或其他適合導電材料。導電層260與268包圍聚合物柱266以形成其具有一內部聚合物核心的Z互連傳導柱270。接觸墊264與導電層268包圍聚合物柱267以形成其具有一內部聚合物核心的Z互連傳導柱271。傳導柱270與271的聚合物核心降低接面應力，特別是有用於高縱橫比的傳導柱，其為必要以提供於具有高垂直尺度之半導體元件的Z互連。
一囊封物或模製化合物272運用一種糊膏印製、壓縮模製、轉移模製、液體囊封物模製、真空疊合或其他適合施加器而沉積在半導體晶粒262之上且環繞傳導柱270-271，類似於圖3d。囊封物272可為聚合物複合材料，諸如：具有填料的環氧樹脂、具有填料的環氧丙烯酸酯或具有適當填料的聚合物。囊封物272為非傳導性且環境保護半導體元件為免於外部元件與污染物的損害。
一頂側建立的互連層274形成在囊封物272之上。建立的互連層274包括形成在囊封物272之上的一絕緣或鈍化層276。絕緣層276可為一或多層的SiO2 、Si3 N4 、SiON、Ta2 O5 、Al2 O3 或具有類似絕緣與結構性質的其他材料。絕緣層276運用PVD、CVD、印製、旋轉塗覆、噴灑塗覆、燒結或熱氧化而沉積。絕緣層276的一部分藉由一種蝕刻過程所移除以暴露傳導柱270-271。
頂側建立的互連層274更包括一導電層278，其運用一種圖案化及沉積過程而形成於絕緣層276之上。導電層278運用PVD、CVD、濺鍍、電解電鍍、無電電鍍過程或其他適合金屬沉積過程而形成。導電層278可為一或多層的Al、Cu、Sn、Ni、Au、Ag或其他適合導電材料。導電層278的一個部分電氣連接至傳導柱270-271。導電層278的其他部分可為電氣共同或電氣隔離，視半導體元件的設計與作用而定。
建立的互連層274更包括其形成在鈍化層276與導電層278之上的一絕緣或鈍化層280。絕緣層280可為一或多層的SiO2 、Si3 N4 、SiON、Ta2 O5 、Al2 O3 或具有類似絕緣與結構性質的其他材料。絕緣層280運用PVD、CVD、印製、旋轉塗覆、噴灑塗覆、燒結或熱氧化而沉積。絕緣層280的一部分藉由一種蝕刻過程所移除以暴露導電層278。
基板與黏著層藉由化學蝕刻、機械脫落、CMP、機械研磨、熱烘烤、雷射掃描或濕式剝除而移除，類似於圖3f。一底側建立的互連層282形成在導電層260、囊封物272、與半導體晶粒262之上。建立的互連層282包括一導電層288，其運用一種圖案化及沉積過程而形成在囊封物272之上。導電層288運用PVD、CVD、濺鍍、電解電鍍、無電電鍍過程或其他適合金屬沉積過程而形成。導電層288可為一或多層的Al、Cu、Sn、Ni、Au、Ag或其他適合導電材料。導電層288的一個部分電氣連接至導電層260與傳導柱270。導電層288的其他部分可為電氣共同或電氣隔離，視半導體元件的設計與作用而定。
一絕緣或鈍化層284形成在囊封物272與導電層288之上。絕緣層284可為一或多層的SiO2 、Si3 N4 、SiON、Ta2 O5 、Al2 O3 或具有類似絕緣與結構性質的其他材料。絕緣層284運用PVD、CVD、印製、旋轉塗覆、噴灑塗覆、燒結或熱氧化而沉積。絕緣層284的一部分藉由一種蝕刻過程所移除以暴露導電層288。
一導電焊料運用一種蒸鍍、電解電鍍、無電電鍍、球滴或網印過程而沉積在導電層288之上。焊料可為任何的金屬或導電材料，例如：Sn、Ni、Au、Ag、Pb、Bi與其合金，具有一種選用的助熔材料。舉例而言，焊料可為共熔Sn/Pb、高鉛或無鉛。焊料藉由將材料加熱為高於其熔點而回流以形成圓球或凸塊286。於一些應用，焊塊286回流第二次以改良對於導電層288之電氣接觸。焊塊286代表可為形成在導電層288之上的一個型式的互連結構。互連結構亦可運用接合線、3-D互連、導電糊膏、柱塊、微凸塊或其他的電氣互連。
半導體封裝可堆疊及/或安裝至一封裝基板，其包括接腳或接觸墊以供互連於其他系統構件。傳導柱270提供於頂側互連建立層274與底側互連建立層282之間的Z互連。傳導柱271提供於頂側互連建立層274與半導體晶粒262的接觸墊264之間的Z互連。導電層278與半導體晶粒262的接觸墊264透過傳導柱270、271而電氣連接至導電層288。由導電層268所環繞之內部聚合物核心266、267運用一種簡單的低成本製程而提供於建立層274與282之間的電氣連接以及用於高輪廓柱的應力消除。
於圖10，一種雙面黏著層施加至犧牲性基板(類似於圖3a)。一導電層290運用一種沉積及圖案化過程而形成為於黏著層之一頂側的接觸墊。導電層290運用PVD、CVD、濺鍍、電解電鍍、無電電鍍過程或其他適合金屬沉積過程而形成。接觸墊290可為一或多層的Al、Cu、Sn、Ni、Au、Ag或其他適合導電材料。於一個實施例，導電層290為一固膜以供稍後形成的傳導柱之導通電流。導電層290包括一電鍍晶種層與UBM墊，其含有多層之選擇性電鍍的Ni/Au、Ti/Cu、TiW/Cu、Ti/Cu/NiV/Cu或其組合。UBM墊提供可接合墊以供接合焊塊，且可進而提供對於焊料擴散之一障壁及針對於焊料濕潤性之晶種層。
半導體晶粒292配置在基板之上，且接觸墊294為方位朝向及電氣接觸導電層290，類似於圖3c。半導體晶粒292包括：一基板，具有一主動區域，其含有類比或數位電路而實施為主動元件、被動元件、傳導層與介電層，形成於晶粒之內且為根據晶粒的電氣設計與作用而電氣互連。舉例而言，該電路可包括：一或多個電晶體、二極體與形成於其主動表面內的其他電路元件，以實施基頻數位電路，諸如：DSP、記憶體或其他訊號處理電路。半導體晶粒292亦可含有用於射頻訊號處理之IPD，諸如：電感器、電容器與電阻器。
於需要較寬的間距之應用，一塗覆金屬的聚合物球296形成在導電層290之上。塗覆金屬的聚合物球296包括一內部聚合物核心球298與外部導電層300。聚合物核心降低接面應力，特別是有用於高縱橫比的傳導柱，其為必要以提供於具有高垂直尺度之半導體元件的Z互連。
一囊封物或模製化合物302運用一種糊膏印製、壓縮模製、轉移模製、液體囊封物模製、真空疊合或其他適合施加器而沉積在半導體晶粒292之上且環繞塗覆金屬的聚合物球296，類似於圖3d。囊封物302可為聚合物複合材料，諸如：具有填料的環氧樹脂、具有填料的環氧丙烯酸酯或具有適當填料的聚合物。囊封物302為非傳導性且環境保護半導體元件為免於外部元件與污染物的損害。
一頂側建立的互連層304形成在囊封物302與半導體晶粒292之上。建立的互連層304包括其形成在囊封物302與半導體晶粒292之上的一絕緣或鈍化層306。絕緣層306可為一或多層的SiO2 、Si3 N4 、SiON、Ta2 O5 、Al2 O3 或其具有類似絕緣與結構性質的其他材料。絕緣層306運用PVD、CVD、印製、旋轉塗覆、噴灑塗覆、燒結或熱氧化而沉積。絕緣層306的一部分藉由一種蝕刻過程所移除以暴露塗覆金屬的聚合物球296。
頂側建立的互連層304更包括一導電層308，其運用一種圖案化及沉積過程而形成於絕緣層306之上。導電層308運用PVD、CVD、濺鍍、電解電鍍、無電電鍍過程或其他適合金屬沉積過程而形成。導電層308可為一或多層的Al、Cu、Sn、Ni、Au、Ag或其他適合導電材料。導電層308的一個部分電氣連接至塗覆金屬的聚合物球296。導電層308的其他部分可為電氣共同或電氣隔離，視半導體元件的設計與作用而定。
建立的互連層304更包括形成在絕緣層306與導電層308之上的一絕緣或鈍化層310。絕緣層310可為一或多層的SiO2 、Si3 N4 、SiON、Ta2 O5 、Al2 O3 或具有類似絕緣與結構性質的其他材料。絕緣層310運用PVD、CVD、印製、旋轉塗覆、噴灑塗覆、燒結或熱氧化而沉積。絕緣層310的一部分藉由一種蝕刻過程所移除以暴露導電層308。
基板與黏著層藉由化學蝕刻、機械脫落、CMP、機械研磨、熱烘烤、雷射掃描或濕式剝除而移除，類似於圖3f。一底側建立的互連層312形成在導電層290與囊封物302之上。建立的互連層312包括一導電層314，其運用一種圖案化及沉積過程而形成在囊封物302之上。導電層314運用PVD、CVD、濺鍍、電解電鍍、無電電鍍過程或其他適合金屬沉積過程而形成。導電層314可為一或多層的Al、Cu、Sn、Ni、Au、Ag或其他適合導電材料。導電層314的部分者可為電氣共同或電氣隔離，視半導體元件的設計與作用而定。
一絕緣或鈍化層316形成在囊封物302與導電層314之上。絕緣層316可為一或多層的SiO2 、Si3 N4 、SiON、Ta2 O5 、Al2 O3 或具有類似絕緣與結構性質的其他材料。絕緣層316運用PVD、CVD、印製、旋轉塗覆、噴灑塗覆、燒結或熱氧化而沉積。絕緣層316的一部分藉由一種蝕刻過程所移除以暴露導電層314。
一導電焊料運用一種蒸鍍、電解電鍍、無電電鍍、球滴或網印過程而沉積在導電層314之上。焊料可為任何的金屬或導電材料，例如：Sn、Ni、Au、Ag、Pb、Bi與其合金，具有一種選用的助熔材料。舉例而言，焊料可為共熔Sn/Pb、高鉛或無鉛。焊料藉由將材料加熱為高於其熔點而回流以形成圓球或凸塊318。於一些應用，焊塊318回流第二次以改良對於導電層314之電氣接觸。焊塊318代表其可為形成在導電層314之上的一個型式的互連結構。互連結構亦可運用接合線、3-D互連、導電糊膏、柱塊、微凸塊或其他的電氣互連。
半導體封裝可堆疊及/或安裝至一封裝基板，其包括接腳或接觸墊以供互連於其他系統構件。塗覆金屬的聚合物球296提供於頂側互連建立層304與底側互連建立層312之間的Z互連。導電層308透過塗覆金屬的聚合物球296而電氣連接至導電層314與半導體晶粒292的接觸墊294。由導電層300所環繞之內部聚合物核心298運用一種簡單的低成本製程而提供於建立層304與312之間的電氣連接以及用於高輪廓柱的應力消除。
儘管本發明之一或多個實施例已經詳細說明，熟悉此技術人士將理解的是：對於彼等實施例的修改與調適可作成而未脫離如以下申請專利範圍所陳述之本發明的範疇。
10．．．電子元件
12．．．印刷電路板
14．．．訊號線跡
16．．．線接合封裝
18．．．倒裝晶片
20．．．球柵陣列
22．．．塊形晶片載體
24．．．雙列直插封裝
26．．．岸柵陣列
28．．．多晶片模組
30．．．四面扁平無引線封裝
32．．．四面扁平封裝
34、47．．．半導體晶粒
36、48、52、64、88．．．接觸墊
38、76．．．載體
40．．．導體引線
42、54．．．線接合
44．．．囊封物
46．．．焊料
50．．．底部填充或環氧樹脂黏著材料
56、58．．．接合墊
60、92．．．模製化合物或囊封物
66．．．凸塊
70．．．主動區域
78、86．．．焊塊或球
80．．．凸塊墊
82．．．接觸墊或互連位置
84．．．凸塊墊或互連位置
90．．．導線
100．．．基板或載體
102．．．黏著層
104、180、220、260、290．．．導電層(接觸墊)
106、146、182、222、266、267．．．內部聚合物核心
108、120、126、132(132a-132h)、140、142、148、162、176、184、198、204、212、224、236、244、250、268、278、288、308、314．．．導電層
109、150、186、226、270、271．．．傳導柱
110、152、188、228、262、292．．．半導體晶粒
112、154、190、230、264、294．．．接觸墊
114、156、192、232、272、302．．．囊封物或模製化合物
116、122、158、166、194、202、234、248、274、282、304、312．．．互連層
118、124、138、144、160、164、168、196、200、210、214、235、242、246、252、276、280、284、306、310、316．．．絕緣或鈍化層
128、178、216、254、286、318．．．焊塊
129．．．鋸條或雷射切割裝置
130．．．半導體元件
134、208、240．．．絕緣層
136(136a-136b)、206、238(238a-238b)．．．電阻層
296．．．塗覆金屬的聚合物球
298．．．內部聚合物核心球
300．．．外部導電層
圖1為說明一種具有安裝於其表面的不同型式的封裝之印刷電路板(PCB)；
圖2a至2c為說明其安裝於PCB的代表的半導體封裝之進一步細節；
圖3a至3f為說明一種形成其具有內部聚合物核心的Z互連傳導柱之方法；
圖4為說明具有其具有內部聚合物核心的Z互連傳導柱之FO-WLCSP；
圖5為說明透過其具有內部聚合物核心的傳導柱所電氣連接之堆疊FO-WLCSP；
圖6為說明具有其具有內部聚合物核心的傳導柱與其形成在晶粒附接及囊封前的底側IPD之FO-WLCSP；
圖7為說明具有其具有內部聚合物核心的傳導柱與其形成在晶粒附接及囊封後的底側IPD之FO-WLCSP；
圖8為說明具有其具有內部聚合物核心的傳導柱與頂側IPD之FO-WLCSP；
圖9為說明具有其具有形成在晶粒的接觸墊上的內部聚合物核心的傳導柱之FO-WLCSP；及
圖10為說明具有Z互連的導電塗覆的聚合物球之FO-WLCSP。
104．．．導電層(接觸墊)
106．．．內部聚合物核心
108、120、126．．．導電層
109．．．傳導柱
110．．．半導體晶粒
112．．．接觸墊
114．．．囊封物或模製化合物
116、122．．．互連層
118、124．．．絕緣或鈍化層
128．．．焊塊
130．．．半導體元件

Claims (15)

  1. 一種製造半導體元件的方法，包含：提供一基板；形成一第一傳導層在該基板之上；形成一第一聚合物柱在該第一傳導層之上；形成一第二傳導層在該第一聚合物柱之上，以產生具有一內部消除應力核心的一第一傳導z互連結構；安裝一第一半導體晶粒或構件在該基板之上；沉積一囊封物在該半導體晶粒之上以及該第一傳導z互連結構周圍；以及形成一互連結構在該囊封物的一表面之上，並且電氣連接至該第一傳導z互連結構。
  2. 如申請專利範圍第1項之方法，更包括安裝一半導體裝置在該互連結構之上。
  3. 如申請專利範圍第1項之方法，其中，該互連結構包括一積體被動元件。
  4. 如申請專利範圍第1項之方法，更包括形成一第二傳導z互連結構，其包括一第二內部消除應力核心在該第一半導體晶粒或構件之上。
  5. 如申請專利範圍第1項之方法，其中，該第一傳導z互連結構包括具有一內部消除應力核心的一傳導柱或一塗覆金屬的聚合物球。
  6. 一種半導體元件，包含：一傳導層；一第一傳導z互連結構，其形成在該傳導層之上且包括 一內部消除應力核心；一半導體晶粒或構件，其安裝在該傳導層之上；一囊封物，其沉積在該第一傳導z互連結構周圍；一第一互連結構，其形成在該囊封物的一第一表面之上，並且電氣連接至該第一傳導z互連結構；以及一第二互連結構，其形成在與該囊封物的該第一表面相對的該囊封物的一第二表面之上，並且電氣連接至該第一傳導z互連結構。
  7. 如申請專利範圍第6項之半導體元件，更包括：一半導體元件，其安裝在該第一或第二互連結構之上。
  8. 如申請專利範圍第6項之半導體元件，更包括：一積體被動元件，其形成在該第一或第二互連結構中。
  9. 如申請專利範圍第6項之半導體元件，更包括：一第二傳導z互連結構，其包括形成在該半導體晶粒或構件之上的一第二內部消除應力核心。
  10. 如申請專利範圍第6項之半導體元件，其中，該第一傳導z互連結構包括具有一內部消除應力核心的一傳導柱或一塗覆金屬的聚合物球。
  11. 一種半導體元件，包含：一傳導層；一第一傳導z互連結構，其形成在該傳導層之上且包括一內部消除應力核心；一第一半導體晶粒或構件，其安裝在該傳導層之上；一囊封物，其沉積在該第一傳導z互連結構周圍；以及一互連結構，其形成在相對該傳導層的該囊封物的一 表面之上，並且電氣連接至該第一傳導z互連結構。
  12. 如申請專利範圍第11項之半導體元件，更包括：一積體被動元件，其形成在該互連結構中。
  13. 如申請專利範圍第11項之半導體元件，更包括：一第二傳導z互連結構，其包括形成在該半導體晶粒或構件之上的一第二內部消除應力核心。
  14. 如申請專利範圍第11項之半導體元件，其中，該第一傳導z互連結構包括具有一內部消除應力核心的一傳導柱或一塗覆金屬的聚合物球。
  15. 如申請專利範圍第11項之半導體元件，更包括：一第二半導體晶粒或構件，其安裝在該傳導層之上。
TW099106842A 2009-03-17 2010-03-10 半導體元件以及提供具有內部聚合物核心的ｚ互連傳導柱的方法 TWI508199B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/406,049 US8133762B2 (en) 2009-03-17 2009-03-17 Semiconductor device and method of providing z-interconnect conductive pillars with inner polymer core

Publications (2)

Publication Number Publication Date
TW201041058A TW201041058A (en) 2010-11-16
TWI508199B true TWI508199B (zh) 2015-11-11

Family

ID=42736808

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099106842A TWI508199B (zh) 2009-03-17 2010-03-10 半導體元件以及提供具有內部聚合物核心的ｚ互連傳導柱的方法

Country Status (3)

Country Link
US (3) US8133762B2 (zh)
SG (1) SG165235A1 (zh)
TW (1) TWI508199B (zh)

Families Citing this family (144)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100327421A1 (en) * 2009-06-30 2010-12-30 Stmicroelectronics Asia Pacific Pte. Ltd. Ic package design with stress relief feature
US8278568B2 (en) * 2009-07-23 2012-10-02 Lexmark International, Inc. Z-directed variable value components for printed circuit boards
US8237061B2 (en) * 2009-07-23 2012-08-07 Lexmark International, Inc. Z-directed filter components for printed circuit boards
US20110017581A1 (en) * 2009-07-23 2011-01-27 Keith Bryan Hardin Z-Directed Switch Components for Printed Circuit Boards
US8735734B2 (en) 2009-07-23 2014-05-27 Lexmark International, Inc. Z-directed delay line components for printed circuit boards
US20110017502A1 (en) * 2009-07-23 2011-01-27 Keith Bryan Hardin Z-Directed Components for Printed Circuit Boards
US8273996B2 (en) * 2009-07-23 2012-09-25 Lexmark International, Inc. Z-directed connector components for printed circuit boards
US8198548B2 (en) * 2009-07-23 2012-06-12 Lexmark International, Inc. Z-directed capacitor components for printed circuit boards
TWI405306B (zh) * 2009-07-23 2013-08-11 日月光半導體製造股份有限公司 半導體封裝件、其製造方法及重佈晶片封膠體
US8198547B2 (en) * 2009-07-23 2012-06-12 Lexmark International, Inc. Z-directed pass-through components for printed circuit boards
US20110017504A1 (en) * 2009-07-23 2011-01-27 Keith Bryan Hardin Z-Directed Ferrite Bead Components for Printed Circuit Boards
US8169058B2 (en) * 2009-08-21 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of stacking die on leadframe electrically connected by conductive pillars
USRE48111E1 (en) 2009-08-21 2020-07-21 JCET Semiconductor (Shaoxing) Co. Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
US8383457B2 (en) 2010-09-03 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
JP5481724B2 (ja) * 2009-12-24 2014-04-23 新光電気工業株式会社 半導体素子内蔵基板
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8372689B2 (en) * 2010-01-21 2013-02-12 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with three-dimensional fan-out and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 日月光半導體製造股份有限公司 半導體封裝件及其製造方法
US8338231B2 (en) * 2010-03-29 2012-12-25 Infineon Technologies Ag Encapsulated semiconductor chip with external contact pads and manufacturing method thereof
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US9269691B2 (en) 2010-05-26 2016-02-23 Stats Chippac, Ltd. Semiconductor device and method of making an embedded wafer level ball grid array (EWLB) package on package (POP) device with a slotted metal carrier interposer
US8349658B2 (en) * 2010-05-26 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts and heat sink over semiconductor die using leadframe
FR2961345A1 (fr) * 2010-06-10 2011-12-16 St Microelectronics Tours Sas Circuit integre passif
TWI426587B (zh) * 2010-08-12 2014-02-11 矽品精密工業股份有限公司 晶片尺寸封裝件及其製法
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
WO2012099605A1 (en) * 2011-01-21 2012-07-26 Lexmark International, Inc. Z-directed variable value components for printed circuit boards
JP2012160500A (ja) * 2011-01-31 2012-08-23 Sony Corp 回路基板、半導体部品、半導体装置、回路基板の製造方法、半導体部品の製造方法及び半導体装置の製造方法
US8658245B2 (en) 2011-08-31 2014-02-25 Lexmark International, Inc. Spin coat process for manufacturing a Z-directed component for a printed circuit board
US9078374B2 (en) 2011-08-31 2015-07-07 Lexmark International, Inc. Screening process for manufacturing a Z-directed component for a printed circuit board
US8790520B2 (en) 2011-08-31 2014-07-29 Lexmark International, Inc. Die press process for manufacturing a Z-directed component for a printed circuit board
US9009954B2 (en) 2011-08-31 2015-04-21 Lexmark International, Inc. Process for manufacturing a Z-directed component for a printed circuit board using a sacrificial constraining material
US8752280B2 (en) 2011-09-30 2014-06-17 Lexmark International, Inc. Extrusion process for manufacturing a Z-directed component for a printed circuit board
US8943684B2 (en) * 2011-08-31 2015-02-03 Lexmark International, Inc. Continuous extrusion process for manufacturing a Z-directed component for a printed circuit board
US8623711B2 (en) * 2011-12-15 2014-01-07 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof
US9219029B2 (en) 2011-12-15 2015-12-22 Stats Chippac Ltd. Integrated circuit packaging system with terminals and method of manufacture thereof
US8629567B2 (en) 2011-12-15 2014-01-14 Stats Chippac Ltd. Integrated circuit packaging system with contacts and method of manufacture thereof
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
US9412689B2 (en) * 2012-01-24 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packaging structure and method
US9799589B2 (en) * 2012-03-23 2017-10-24 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with a grid array with a leadframe and method of manufacture thereof
US8912452B2 (en) 2012-03-29 2014-12-16 Lexmark International, Inc. Z-directed printed circuit board components having different dielectric regions
US8822838B2 (en) 2012-03-29 2014-09-02 Lexmark International, Inc. Z-directed printed circuit board components having conductive channels for reducing radiated emissions
US8830692B2 (en) 2012-03-29 2014-09-09 Lexmark International, Inc. Ball grid array systems for surface mounting an integrated circuit using a Z-directed printed circuit board component
US8822840B2 (en) 2012-03-29 2014-09-02 Lexmark International, Inc. Z-directed printed circuit board components having conductive channels for controlling transmission line impedance
US9960106B2 (en) 2012-05-18 2018-05-01 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
DE102013103916B4 (de) 2012-05-18 2021-10-07 Taiwan Semiconductor Manufacturing Co., Ltd. Gehäuse mit Metall-Isolator-Metall-Kondensator
US8809996B2 (en) * 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US8669655B2 (en) * 2012-08-02 2014-03-11 Infineon Technologies Ag Chip package and a method for manufacturing a chip package
TWI497661B (zh) * 2012-08-15 2015-08-21 財團法人工業技術研究院 半導體基板
US9443797B2 (en) * 2012-09-14 2016-09-13 STATS ChipPAC Pte. Ltd. Semiconductor device having wire studs as vertical interconnect in FO-WLP
US10622310B2 (en) 2012-09-26 2020-04-14 Ping-Jung Yang Method for fabricating glass substrate package
KR101419597B1 (ko) * 2012-11-06 2014-07-14 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
WO2014085487A1 (en) * 2012-11-30 2014-06-05 Trane International Inc. Techniques and arrangements for multiple component grounding
US9368438B2 (en) * 2012-12-28 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package (PoP) bonding structures
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9040408B1 (en) * 2013-03-13 2015-05-26 Maxim Integrated Products, Inc. Techniques for wafer-level processing of QFN packages
US8987918B2 (en) * 2013-03-14 2015-03-24 Intel Corporation Interconnect structures with polymer core
TWI555166B (zh) * 2013-06-18 2016-10-21 矽品精密工業股份有限公司 層疊式封裝件及其製法
US9190389B2 (en) 2013-07-26 2015-11-17 Infineon Technologies Ag Chip package with passives
US9070568B2 (en) * 2013-07-26 2015-06-30 Infineon Technologies Ag Chip package with embedded passive component
US9455211B2 (en) * 2013-09-11 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with openings in buffer layer
US9425121B2 (en) 2013-09-11 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with guiding trenches in buffer layer
KR20150033937A (ko) 2013-09-25 2015-04-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제작 방법
CN104617034B (zh) * 2013-11-05 2018-05-01 中芯国际集成电路制造(上海)有限公司 半导体封装结构及其形成方法
US9252065B2 (en) * 2013-11-22 2016-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming package structure
US9583420B2 (en) 2015-01-23 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufactures
KR20150091932A (ko) * 2014-02-04 2015-08-12 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
MY171261A (en) 2014-02-19 2019-10-07 Carsem M Sdn Bhd Stacked electronic packages
US9293442B2 (en) * 2014-03-07 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US9281297B2 (en) 2014-03-07 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in info packages
US9362161B2 (en) 2014-03-20 2016-06-07 Stats Chippac, Ltd. Semiconductor device and method of forming 3D dual side die embedded build-up semiconductor package
CN103904056A (zh) * 2014-04-02 2014-07-02 华进半导体封装先导技术研发中心有限公司 一种PoP封装结构及制造工艺
KR20150144416A (ko) * 2014-06-16 2015-12-28 한국전자통신연구원 적층 모듈 패키지 및 그 제조 방법
US10804153B2 (en) 2014-06-16 2020-10-13 STATS ChipPAC Pte. Ltd. Semiconductor device and method to minimize stress on stack via
US11239138B2 (en) 2014-06-27 2022-02-01 Taiwan Semiconductor Manufacturing Company Methods of packaging semiconductor devices and packaged semiconductor devices
US9449947B2 (en) * 2014-07-01 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package for thermal dissipation
KR102299673B1 (ko) * 2014-08-11 2021-09-10 삼성전자주식회사 반도체 패키지
US9373604B2 (en) 2014-08-20 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures for wafer level package and methods of forming same
US9659896B2 (en) 2014-08-20 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures for wafer level package and methods of forming same
US9484285B2 (en) 2014-08-20 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures for wafer level package and methods of forming same
CN104332456A (zh) * 2014-09-04 2015-02-04 华进半导体封装先导技术研发中心有限公司 晶圆级扇出型堆叠封装结构及其制造工艺
US9373585B2 (en) * 2014-09-17 2016-06-21 Invensas Corporation Polymer member based interconnect
US9633934B2 (en) 2014-11-26 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semicondutor device and method of manufacture
US9786631B2 (en) 2014-11-26 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Device package with reduced thickness and method for forming same
US9812337B2 (en) * 2014-12-03 2017-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package pad and methods of forming
US9969001B2 (en) 2014-12-10 2018-05-15 Washington State University Three-dimensional passive components
US9570385B2 (en) 2015-01-22 2017-02-14 Invensas Corporation Method for fabrication of interconnection circuitry with electrically conductive features passing through a support and comprising core portions formed using nanoparticle-containing inks
JP2016139648A (ja) * 2015-01-26 2016-08-04 株式会社東芝 半導体装置及びその製造方法
US9583433B2 (en) 2015-02-25 2017-02-28 Qualcomm Incorporated Integrated device package comprising conductive sheet configured as an inductor in an encapsulation layer
US10497660B2 (en) * 2015-02-26 2019-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures, packaged semiconductor devices, and methods of packaging semiconductor devices
US10217724B2 (en) * 2015-03-30 2019-02-26 Mediatek Inc. Semiconductor package assembly with embedded IPD
US9666514B2 (en) 2015-04-14 2017-05-30 Invensas Corporation High performance compliant substrate
US20170040266A1 (en) 2015-05-05 2017-02-09 Mediatek Inc. Fan-out package structure including antenna
US9793231B2 (en) 2015-06-30 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Under bump metallurgy (UBM) and methods of forming same
US9806052B2 (en) * 2015-09-15 2017-10-31 Qualcomm Incorporated Semiconductor package interconnect
TWI672768B (zh) * 2016-01-15 2019-09-21 英屬開曼群島商鳳凰先驅股份有限公司 封裝基板
US9761522B2 (en) * 2016-01-29 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Wireless charging package with chip integrated in coil center
DE102016118802B4 (de) 2016-01-29 2022-12-08 Taiwan Semiconductor Manufacturing Co. Ltd. Drahtloses Ladepaket mit in Spulenmitte integriertem Chip und Herstellungsverfahren dafür
TWI723140B (zh) 2016-08-10 2021-04-01 台灣積體電路製造股份有限公司 經封裝裝置以及形成經封裝裝置的方法
US10269720B2 (en) 2016-11-23 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out packaging
US10211161B2 (en) 2016-08-31 2019-02-19 Advanced Semiconductor Engineering, Inc. Semiconductor package structure having a protection layer
US11625523B2 (en) 2016-12-14 2023-04-11 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips
TWI765944B (zh) 2016-12-14 2022-06-01 成真股份有限公司 標準大宗商品化現場可編程邏輯閘陣列（ｆｐｇａ）積體電路晶片組成之邏輯驅動器
US10256114B2 (en) * 2017-03-23 2019-04-09 Amkor Technology, Inc. Semiconductor device with tiered pillar and manufacturing method thereof
US10672729B2 (en) 2017-03-30 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming package structure
US10784220B2 (en) 2017-03-30 2020-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. Plurality of semiconductor devices encapsulated by a molding material attached to a redistribution layer
US10447274B2 (en) 2017-07-11 2019-10-15 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips using non-volatile memory cells
US10957679B2 (en) 2017-08-08 2021-03-23 iCometrue Company Ltd. Logic drive based on standardized commodity programmable logic semiconductor IC chips
US10630296B2 (en) 2017-09-12 2020-04-21 iCometrue Company Ltd. Logic drive with brain-like elasticity and integrality based on standard commodity FPGA IC chips using non-volatile memory cells
KR101892869B1 (ko) * 2017-10-20 2018-08-28 삼성전기주식회사 팬-아웃 반도체 패키지
US10608642B2 (en) 2018-02-01 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile radom access memory cells
US10623000B2 (en) 2018-02-14 2020-04-14 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
US11735570B2 (en) * 2018-04-04 2023-08-22 Intel Corporation Fan out packaging pop mechanical attach method
US10438934B1 (en) * 2018-05-15 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Package-on-package structure and manufacturing method thereof
US10608638B2 (en) 2018-05-24 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
US12476637B2 (en) 2018-05-24 2025-11-18 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
JP7044653B2 (ja) * 2018-07-12 2022-03-30 アオイ電子株式会社 半導体装置および半導体装置の製造方法
KR102551034B1 (ko) 2018-09-07 2023-07-05 삼성전자주식회사 반도체 패키지 및 그 제조방법
US11309334B2 (en) 2018-09-11 2022-04-19 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells
US10867890B2 (en) * 2018-09-27 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Mutli-chip package with encapsulated conductor via
US10937762B2 (en) 2018-10-04 2021-03-02 iCometrue Company Ltd. Logic drive based on multichip package using interconnection bridge
US11616046B2 (en) 2018-11-02 2023-03-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
US11211334B2 (en) 2018-11-18 2021-12-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
US11404270B2 (en) 2018-11-30 2022-08-02 Texas Instruments Incorporated Microelectronic device substrate formed by additive process
US10910465B2 (en) * 2018-12-28 2021-02-02 Texas Instruments Incorporated 3D printed semiconductor package
US10861715B2 (en) 2018-12-28 2020-12-08 Texas Instruments Incorporated 3D printed semiconductor package
US11081369B2 (en) * 2019-02-25 2021-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
US11600573B2 (en) 2019-06-26 2023-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with conductive support elements to reduce warpage
US10985154B2 (en) 2019-07-02 2021-04-20 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cryptography circuits
US11227838B2 (en) 2019-07-02 2022-01-18 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cooperating or supporting circuits
US11887930B2 (en) 2019-08-05 2024-01-30 iCometrue Company Ltd. Vertical interconnect elevator based on through silicon vias
US11637056B2 (en) 2019-09-20 2023-04-25 iCometrue Company Ltd. 3D chip package based on through-silicon-via interconnection elevator
US11600526B2 (en) 2020-01-22 2023-03-07 iCometrue Company Ltd. Chip package based on through-silicon-via connector and silicon interconnection bridge
KR20210106588A (ko) 2020-02-19 2021-08-31 삼성전자주식회사 반도체 패키지
TWI734545B (zh) * 2020-07-03 2021-07-21 財團法人工業技術研究院 半導體封裝結構
US11756871B2 (en) * 2020-09-15 2023-09-12 Sj Semiconductor (Jiangyin) Corporation Fan-out packaging structure and method
US11776820B2 (en) * 2020-09-30 2023-10-03 Huawei Technologies Co., Ltd. Vertical interconnection structure and manufacturing method thereof, packaged chip, and chip packaging method
US12519033B2 (en) 2021-01-08 2026-01-06 iCometrue Company Ltd. Micro heat pipe for use in semiconductor IC chip package
US11715717B2 (en) 2021-03-18 2023-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming integrated circuit packages having adhesion layers over through vias
US12176278B2 (en) 2021-05-30 2024-12-24 iCometrue Company Ltd. 3D chip package based on vertical-through-via connector
US12319563B2 (en) 2021-06-11 2025-06-03 Texas Instruments Incorporated Semiconductor package with metal column mold barrier
US12009226B2 (en) * 2021-08-27 2024-06-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming same
US12268012B2 (en) 2021-09-24 2025-04-01 iCometrue Company Ltd. Multi-output look-up table (LUT) for use in coarse-grained field-programmable-gate-array (FPGA) integrated-circuit (IC) chip

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050236709A1 (en) * 2002-08-27 2005-10-27 Eng Meow K Multiple chip semiconductor package and method of fabricating same
US20080023830A1 (en) * 2006-07-28 2008-01-31 Taiwan Tft Lcd Association Contact structure having a compliant bump and a testing area and manufacturing method for the same
US20080111233A1 (en) * 2006-11-10 2008-05-15 Pendse Rajendra D Semiconductor package with embedded die

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4681795A (en) 1985-06-24 1987-07-21 The United States Of America As Represented By The Department Of Energy Planarization of metal films for multilevel interconnects
US5250843A (en) 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
JPH06244231A (ja) 1993-02-01 1994-09-02 Motorola Inc 気密半導体デバイスおよびその製造方法
US5353498A (en) 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5448020A (en) 1993-12-17 1995-09-05 Pendse; Rajendra D. System and method for forming a controlled impedance flex circuit
US5528462A (en) 1994-06-29 1996-06-18 Pendse; Rajendra D. Direct chip connection using demountable flip chip package
US5818114A (en) 1995-05-26 1998-10-06 Hewlett-Packard Company Radially staggered bond pad arrangements for integrated circuit pad circuitry
US5874780A (en) 1995-07-27 1999-02-23 Nec Corporation Method of mounting a semiconductor device to a substrate and a mounted structure
US5872338A (en) 1996-04-10 1999-02-16 Prolinx Labs Corporation Multilayer board having insulating isolation rings
US5841193A (en) 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
JP3328135B2 (ja) 1996-05-28 2002-09-24 田中電子工業株式会社 バンプ形成用金合金線及びバンプ形成方法
US5764486A (en) 1996-10-10 1998-06-09 Hewlett Packard Company Cost effective structure and method for interconnecting a flip chip with a substrate
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
US5920200A (en) 1997-07-22 1999-07-06 Hewlett-Packard Company Apparatus and method for precise alignment of a ceramic module to a test apparatus
JPH11142863A (ja) * 1997-11-13 1999-05-28 Nec Corp 液晶表示パネルおよびその製造方法
US6059894A (en) 1998-04-08 2000-05-09 Hewlett-Packard Company High temperature flip chip joining flux that obviates the cleaning process
JP3772066B2 (ja) 2000-03-09 2006-05-10 沖電気工業株式会社 半導体装置
JP2004511081A (ja) 2000-03-10 2004-04-08 チップパック，インク． フリップ・チップ・イン・リードフレームのパッケージ及び方法
DE60141391D1 (de) 2000-03-10 2010-04-08 Chippac Inc Flipchip-Verbindungsstruktur und dessen Herstellungsverfahren
TW511405B (en) 2000-12-27 2002-11-21 Matsushita Electric Industrial Co Ltd Device built-in module and manufacturing method thereof
US6780682B2 (en) 2001-02-27 2004-08-24 Chippac, Inc. Process for precise encapsulation of flip chip interconnects
US6940178B2 (en) 2001-02-27 2005-09-06 Chippac, Inc. Self-coplanarity bumping shape for flip chip
US6737295B2 (en) 2001-02-27 2004-05-18 Chippac, Inc. Chip scale package with flip chip interconnect
TW200302685A (en) 2002-01-23 2003-08-01 Matsushita Electric Industrial Co Ltd Circuit component built-in module and method of manufacturing the same
JP4045143B2 (ja) 2002-02-18 2008-02-13 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線膜間接続用部材の製造方法及び多層配線基板の製造方法
US6791168B1 (en) 2002-07-10 2004-09-14 Micron Technology, Inc. Semiconductor package with circuit side polymer layer and wafer level fabrication method
US6906416B2 (en) 2002-10-08 2005-06-14 Chippac, Inc. Semiconductor multi-package module having inverted second package stacked over die-up flip-chip ball grid array (BGA) package
US6919508B2 (en) 2002-11-08 2005-07-19 Flipchip International, Llc Build-up structures with multi-angle vias for chip to chip interconnects and optical bussing
US7388294B2 (en) * 2003-01-27 2008-06-17 Micron Technology, Inc. Semiconductor components having stacked dice
US6815254B2 (en) 2003-03-10 2004-11-09 Freescale Semiconductor, Inc. Semiconductor package with multiple sides having package contacts
KR20050001159A (ko) 2003-06-27 2005-01-06 삼성전자주식회사 복수개의 플립 칩들을 갖는 멀티칩 패키지 및 그 제조방법
US7011987B2 (en) 2003-07-01 2006-03-14 Ritdisplay Corporation Method of fabricating organic electroluminescence panel package
DE10345391B3 (de) 2003-09-30 2005-02-17 Infineon Technologies Ag Verfahren zur Herstellung eines Multi-Chip-Moduls und Multi-Chip-Modul
US7034391B2 (en) 2003-11-08 2006-04-25 Chippac, Inc. Flip chip interconnection pad layout
US7294919B2 (en) * 2003-11-26 2007-11-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Device having a complaint element pressed between substrates
US7262075B2 (en) 2004-01-08 2007-08-28 Georgia Tech Research Corp. High-aspect-ratio metal-polymer composite structures for nano interconnects
US7446419B1 (en) 2004-11-10 2008-11-04 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar of stacked metal balls
US20060216868A1 (en) 2005-03-25 2006-09-28 Advanced Semiconductor Engineering Inc. Package structure and fabrication thereof
US7354800B2 (en) 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
JP2006334975A (ja) * 2005-06-03 2006-12-14 Fujifilm Holdings Corp 液体吐出ヘッド
US8350657B2 (en) * 2005-06-30 2013-01-08 Derochemont L Pierre Power management module and method of manufacture
US20070108583A1 (en) 2005-08-08 2007-05-17 Stats Chippac Ltd. Integrated circuit package-on-package stacking system
WO2007069606A1 (ja) * 2005-12-14 2007-06-21 Shinko Electric Industries Co., Ltd. チップ内蔵基板およびチップ内蔵基板の製造方法
JP4455509B2 (ja) * 2006-01-31 2010-04-21 シャープ株式会社 半導体装置
US8072059B2 (en) 2006-04-19 2011-12-06 Stats Chippac, Ltd. Semiconductor device and method of forming UBM fixed relative to interconnect structure for alignment of semiconductor die
US8106496B2 (en) 2007-06-04 2012-01-31 Stats Chippac, Inc. Semiconductor packaging system with stacking and method of manufacturing thereof
US8384199B2 (en) 2007-06-25 2013-02-26 Epic Technologies, Inc. Integrated conductive structures and fabrication methods thereof facilitating implementing a cell phone or other electronic system
SG149710A1 (en) * 2007-07-12 2009-02-27 Micron Technology Inc Interconnects for packaged semiconductor devices and methods for manufacturing such devices
US20090170241A1 (en) 2007-12-26 2009-07-02 Stats Chippac, Ltd. Semiconductor Device and Method of Forming the Device Using Sacrificial Carrier

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050236709A1 (en) * 2002-08-27 2005-10-27 Eng Meow K Multiple chip semiconductor package and method of fabricating same
US20080023830A1 (en) * 2006-07-28 2008-01-31 Taiwan Tft Lcd Association Contact structure having a compliant bump and a testing area and manufacturing method for the same
US20080111233A1 (en) * 2006-11-10 2008-05-15 Pendse Rajendra D Semiconductor package with embedded die

Also Published As

Publication number Publication date
US20100237495A1 (en) 2010-09-23
US8133762B2 (en) 2012-03-13
US20120153472A1 (en) 2012-06-21
TW201041058A (en) 2010-11-16
US9640504B2 (en) 2017-05-02
SG165235A1 (en) 2010-10-28
US20140203443A1 (en) 2014-07-24
US8742579B2 (en) 2014-06-03

Similar Documents

Publication Publication Date Title
TWI508199B (zh) 半導體元件以及提供具有內部聚合物核心的ｚ互連傳導柱的方法
TWI515810B (zh) 半導體元件以及在垂直互連結構附近形成非流動的底部填充材料的方法
TWI553816B (zh) 半導體元件以及在半導體晶粒上配置預先製造的遮蔽框架的方法
US7935570B2 (en) Semiconductor device and method of embedding integrated passive devices into the package electrically interconnected using conductive pillars
TWI488264B (zh) 半導體元件以及形成無載體的薄晶圓的方法
US9263361B2 (en) Semiconductor device having a vertical interconnect structure using stud bumps
US8263437B2 (en) Semiconductor device and method of forming an IPD over a high-resistivity encapsulant separated from other IPDS and baseband circuit
TWI567866B (zh) 半導體元件以及使用提供結構支撐之封膠劑來形成具有直通矽晶穿孔的互連結構之方法
US10211183B2 (en) Semiconductor device and method of forming shielding layer over integrated passive device using conductive channels
US8476120B2 (en) Semiconductor device and method of forming three-dimensional vertically oriented integrated capacitors
US8168470B2 (en) Semiconductor device and method of forming vertical interconnect structure in substrate for IPD and baseband circuit separated by high-resistivity molding compound
US8072059B2 (en) Semiconductor device and method of forming UBM fixed relative to interconnect structure for alignment of semiconductor die
US9029193B2 (en) Semiconductor device and method of forming an interconnect structure for 3-D devices using encapsulant for structural support
TWI517270B (zh) 半導體元件以及在半導體晶粒的周圍區域中的導電孔之間形成雜訊吸收區域的方法
TWI573236B (zh) 以晶圓等級接合不同尺寸的半導體晶粒之半導體元件及方法
TWI570820B (zh) 半導體元件和在晶粒及互連結構之間形成應力減輕層之方法
TWI498996B (zh) 半導體元件和在基板中絕緣材料填充溝渠上形成電感之方法
TWI524439B (zh) 半導體元件和使用凸塊形成垂直互連結構之方法
TWI518810B (zh) 半導體元件以及基於半導體晶粒的調準而形成與互連結構相對固定之凸塊下金層化之方法