TWI502595B - Defect analysis device and defect analysis method - Google Patents

Description

缺陷解析裝置及缺陷解析方法

此處說明之實施形態係關於一種缺陷解析裝置及缺陷解析方法。

於具有複數個記憶體單元之半導體記憶體之缺陷解析方法中，有使用錯誤位元映像(Fail Bit Map，以下稱作FBM)者。FBM係使用測試器對所有記憶體單元進行電氣特性測試，並使該測試結果顯示於與各個記憶體單元對應之位置者。

先前之半導體記憶體係使記憶體單元呈平面配置，因此FBM亦以二維座標(XY座標)表現，當然，FBM之缺陷分類亦係以二維座標系之FBM作為對象。二維座標系FBM之缺陷分類係藉由缺陷單元之位置關係、缺陷單元之分佈或密度等資訊而分類為預先定義之缺陷類型。

例如，周圍不存在缺陷之獨立的1位元之缺陷被分類為「BIT」。又，於同一X軸上缺陷相連者被分類為「WLINE」，於同一Y軸上缺陷相連者被分類為「BLINE」。又，除此以外之鄰接缺陷被分類為「OTHER」。

又，為縮短FBM缺陷分類所需之處理時間，亦對設定之區域內的缺陷數進行計數，對應於其缺陷數而分類為「區域缺陷」或「位元多發缺陷」。

近年來，已開發出記憶體單元呈三維配置之半導體記憶體，但先前之FBM缺陷分類係以二維FBM為前提。因此，對於三維記憶體，係將針對每層區分FBM並設為二維FBM，於此基礎上執行FBM缺陷分類，因而無法檢測跨層之缺陷，從而無法進行缺陷類型之分類。

本發明所欲解決之課題在於提供一種可檢測跨層之缺陷，從而可進行缺陷類型之分類之缺陷解析裝置及缺陷解析方法。

實施形態之缺陷解析裝置包括：分割部，其接收將半導體記憶體之每個單元之良好/缺陷資訊依照與上述記憶體單元之實體配置對應的實體位址順序排列而成的錯誤位元映像，並將上述錯誤位元映像針對每層進行分割；分類部，其進行與各層對應之錯誤位元映像中之缺陷類型之分類；記憶部，其儲存將不同層之缺陷單元組合為同一缺陷類型之規則；及判定部，其判定上述分類部之分類結果是否符合上述規則，並將符合之分類結果群組化。上述規則包含基點缺陷、上述基點缺陷之組合對象之關聯缺陷、規定上述基點缺陷與上述關聯缺陷之關係之組合條件、及組合缺陷名稱。上述判定部係自1個層之上述分類結果中提取上述基點缺陷，並自其他層之上述分類結果中提取符合上述組合條件之上述關聯缺陷，而將所提取之上述基點缺陷及上述關聯缺陷群組化並賦予上述組合缺陷名稱。

根據上述構成之缺陷解析裝置及缺陷解析方法，可檢測跨層之缺陷，從而可進行缺陷類型之分類

以下，根據圖式說明本發明之實施形態。

(第1實施形態)

圖1表示本發明之第1實施形態之缺陷解析裝置之硬體構成。缺陷解析裝置100與測試器20連接於同一網路上，包含CPU(中央運算處理裝置)110、磁碟裝置120、主記憶體130及網路介面140。缺陷解析裝置100之各部分經由匯流排150而連接。

測試器20對成為缺陷解析對象之三維構造記憶體之各記憶體單元進行電氣特性測試，將包含測試結果(記憶體單元之良好/缺陷資訊)之錯誤位元映像(Fail Bit Map，以下稱作FBM)經由網路而輸出至缺陷解析裝置100。測試器20所輸出之FBM係藉由與本實施形態獨立之實體FBM轉換程式而轉換成將測試結果依照與記憶體單元之實體配置對應之實體位址順序排列而成的FBM。三維構造記憶體係設為於高度方向上具有n個(n為2以上之整數)層者。

磁碟裝置120儲存由CPU110所執行之缺陷分類程式。進而，磁碟裝置120儲存檢測跨層之缺陷時所使用之層組合規則。磁碟裝置120例如為硬碟。再者，缺陷分類程式亦可不儲存於磁碟裝置120中，而儲存於ROM(read only memory，唯讀記憶體)或磁帶(均未圖示)中。

CPU110將磁碟裝置120內之缺陷分類程式加載至主記憶體130中，執行缺陷分類程式。此時，亦可將磁碟裝置120內之層組合規則加載至主記憶體130中。隨著缺陷分類程式之執行，於主記憶體130中確保儲存各層之FBM(層1FBM、層2FBM、...、層nFBM)之區域、及儲存各層之缺陷分類結果(層1缺陷分類結果、層2缺陷分類結果、...、層n缺陷分類結果)之區域。層1係指Z(高度方向)座標為1之層。同樣地，層2、...、層n係指Z座標為2、...、n之層。

圖2表示藉由CPU110執行缺陷分類程式而實現之功能方塊圖。藉由缺陷分類程式之執行，實現讀取部111、層分割部112、二維FBM缺陷分類部113及層間組合判定部114。

對於讀取部111、層分割部112、二維FBM缺陷分類部113及層間組合判定部114中執行之處理，與圖3所示之流程圖一同進行說明。

(步驟S101)讀取部111讀取磁碟裝置120上之FBM。

(步驟S102)層分割部112以與各層對應之方式分割FBM。各層之FBM(層1FBM、層2FBM、...、層nFBM)被儲存至主記憶體130中。各層之FBM係以二維座標(XY座標)表現。

(步驟S103)對變數z設定1。

(步驟S104)二維FBM缺陷分類部113對層zFBM進行缺陷類型之分類。此處進行之缺陷類型之分類係以公知之二維座標系FBM作為對象之缺陷分類，例如，將周圍不存在缺陷之獨立的1位元之缺陷分類為「BIT」，將於Y軸上缺陷位元連續2個且周圍不存在其他缺陷者分類為「Y2BIT」，將於X軸上缺陷位元相連者分類為「XLINE」，將於同一Y軸上缺陷位元相連者分類為「YLINE」，將缺陷位元呈矩形狀集合者分類為「BLOCK」。

層zFBM之缺陷分類結果(層z缺陷分類結果)被儲存於主記憶體130中。

(步驟S105)將變數z增加1。

(步驟S106)若z大於n，則前進至步驟S107，若為n以下則返回步驟S104。

(步驟S107)層間組合判定部114參照層組合規則，自層別之缺陷分類結果(層1缺陷分類結果~層n缺陷分類結果)中檢測跨層之缺陷，並將缺陷類型進行分類。

(步驟S108)將包含步驟S107中的分類結果之、儲存於主記憶體130中之缺陷分類結果輸出至磁碟裝置120。

圖4表示層組合規則之一例。層組合規則由基點缺陷、組合條件、關聯缺陷(刪除旗標)及組合缺陷名稱構成。

所謂「基點缺陷」，係指成為進行層間組合判定(是否組合為跨層之缺陷之判定)之基點之缺陷。

「組合條件」係表示上述基點缺陷與後述關聯缺陷之關係之條件，當滿足該條件時，將基點缺陷與關聯缺陷匯整，並重新標註後述之組合缺陷名稱。

「關聯缺陷」係與上述基點缺陷組合之對象之缺陷，可指定複數個種類。附於關聯缺陷之後的刪除旗標表示當滿足組合條件而成為新的組合缺陷時是否刪除關聯缺陷。

使用圖5所示之流程圖，對跨層之缺陷之檢測及缺陷類型之分類方法進行說明。

(步驟S201)將變數r設定為1。

(步驟S202)將變數z設定為1。

(步驟S203)若存在未能藉由步驟S104自主記憶體130中儲存之層zFBM之缺陷分類結果中取出之缺陷分類結果，則前進至步驟S204，若不存在未取出之缺陷分類結果，則前進至步驟S210。

(步驟S204)取出1個尚未取出之缺陷分類結果。

(步驟S205)確認步驟S204中取出之缺陷分類結果是否與層組合規則之規則編號r之基點缺陷相同，若相同則前進至步驟S206，若不同則返回步驟S203。

(步驟S206)使用與層組合規則之規則編號r對應之組合條件進行組合判定。具體而言，判定有無滿足組合條件之關聯缺陷。

(步驟S207)若存在符合組合條件之關聯缺陷，則前進至步驟S208，若不存在則返回步驟S203。

(步驟S208)將步驟S204中取出之缺陷分類結果(於步驟S205中經確認之基點缺陷)及關聯缺陷群組化，並作為新的缺陷而賦予與規則編號r對應之組合缺陷名稱，且儲存至主記憶體130中。

(步驟S209)刪除步驟S204中取出之缺陷分類結果(於步驟S205中經確認之基點缺陷)及附有刪除旗標之關聯缺陷。

(步驟S210)將變數z增加1。

(步驟S211)若變數z大於n，則前進至步驟S212，若為n以下則返回步驟S203。

(步驟S212)將變數r增加1。

(步驟S213)若變數r大於所有規則數，則結束處理，則為所有規則數以下，則返回步驟S202。藉此，可依序參照所有規則進行層間組合判定。

使用圖6說明此種跨層缺陷之檢測及缺陷類型之分類之一例。再者，此處為簡化說明，設FBM被分割為4層(層1、層2、層3、層4)。

由層分割部112按層別分割之FBM(層1FBM、層2FBM、層3FBM、層4FBM)分別由二維FBM缺陷分類部113進行(二維)缺陷分類。

圖6中，層1FBM之缺陷分類結果為XLINE(1、3、1)-(32、3、1)與BIT(30、7、1)。

被分類之缺陷利用以下之2式樣描述。式樣[1]係於表示線形狀、面形狀、立方體形狀之缺陷時使用，表示缺陷之起點之座標與終點之座標。式樣[2]係於表示點形狀之缺陷時使用，座標表示點缺陷之位置。

式樣[1]：缺陷名(X座標、Y座標、Z座標)-(X座標、Y座標、Z座標)

式樣[2]：缺陷名(X座標、Y座標、Z座標)

因而，於層1上，存在起點座標(1、3、1)、終點座標(32、3、1)之XLINE缺陷，進而，於座標(30、7、1)之位置存在BIT缺陷。

層2FBM之缺陷分類結果係為BIT(30、7、2)與BIT(31、10、2)。因而，於層2上，於座標(30、7、2)之位置與座標(31、10、2)之位置存在BIT缺陷。

層3FBM之缺陷分類結果係為YLINE(7、1、3)-(7、16、3)與BIT(30、7、3)。因而，於層3上，存在起點座標(7、1、3)、終點座標(7、16、3)之YLINE缺陷，進而，於座標(30、7、3)之位置存在BIT缺陷。

層4FBM之缺陷分類結果係為BIT(30、7、4)。因而，於層4上，於座標(30、7、4)之位置存在BIT缺陷。

其次，層間組合判定部114參照層組合規則，自層1FBM、層2FBM、層3FBM、層4FBM中檢測跨層之缺陷，並對缺陷類型進行分類。

首先，著眼於層1。層1之XLINE(1、3、1)-(32、3、1)由於不符合組合規則之基點缺陷，因此排除在組合缺陷之對象之外。

層1之BIT(30、7、1)符合規則編號1之基點缺陷，進而，作為關聯缺陷，層2之BIT(30、7、2)、層3之BIT(30、7、3)、層4之BIT(30、7、4)符合組合條件。因此，將其等群組化，並重新標註ZLINE這一組合缺陷名稱，以分類為ZLINE(30、7、1)-(30、7、4)。將基點缺陷之BIT(30、7、1)與設有刪除旗標之關聯缺陷之BIT(30、7、2)、BIT(30、7、3)及BIT(30、7、4)予以刪除。

於層1中不存在除此以外之缺陷，因此繼而著眼於層2。

BIT(30、7、2)如上所述般已被刪除，因此排除在對象之外。BIT(31、10、2)雖符合規則編號1、規則編號2及規則編號7之基點缺陷，但不存在符合組合條件之關聯缺陷，因而排除在組合缺陷之對象之外。

於層2中不存在除此以外之缺陷，因此繼而著眼於層3。

YLINE(7、1、3)-(7、16、3)雖符合規則編號4，但不存在符合組合條件之關聯缺陷，因而排除在組合缺陷之對象之外。BIT(30、7、3)如上所述般已被刪除，因此排除在對象之外。

於層3中不存在除此以外之缺陷，因此最後著眼於層4。

BIT(30、7、4)如上所述般已被刪除，因此排除在對象之外。

如此，自層間組合判定部114輸出之(最終的)缺陷分類結果包含ZLINE(30、7、1)-(30、7、4)、XLINE(1、3、1)-(32、3、1)、BIT(31、10、2)及YLINE(7、1、3)-(7、16、3)。該缺陷分類結果被儲存於磁碟裝置120中。

如此，根據本實施形態，對各層進行二維FBM缺陷分類之後，可參照層組合規則來檢測跨層之缺陷，從而可對缺陷類型進行分類。

因此，對於呈三維配置有記憶體單元之半導體記憶體亦可進行FBM缺陷分類，從而可提高缺陷解析之效率，縮短製品開發期間。

(第2實施形態)

圖7表示本發明第2實施形態之缺陷解析裝置之硬體構成。與圖1所示之上述第1實施形態同樣之構成要素標註相同之參照符號並省略說明。本實施形態與圖1所示之上述第1實施形態相比，不同之處在於，磁碟裝置120並非儲存層組合規則，而是儲存轉換表(後述)。又，藉由CPU110執行缺陷分類程式而實現之功能塊不同。

圖8表示藉由CPU110執行本實施形態之缺陷分類程式而實現之功能塊。藉由缺陷分類程式之執行，實現讀取部211、層分割部212、層共有FBM提取部213、層固有FBM提取部214、二維FBM缺陷分類部215、缺陷名稱轉換部216及合成部217。

又，隨著缺陷分類程式之執行，於主記憶體130上，確保儲存各層之固有FBM(層1固有FBM、層2固有FBM、...、層n固有FBM)、表示所有層(或特定數以上之層)共有之缺陷之層共有FBM、基於各層之固有FBM之缺陷分類結果(層1缺陷分類結果、層2缺陷分類結果、...、層n缺陷分類結果)、基於層共有FBM之缺陷分類結果(層共有缺陷分類結果)的區域。

又，磁碟裝置120儲存有缺陷名稱轉換部216進行缺陷名稱之轉換時參照之轉換表。對於轉換表之內容，於後文進行敍述。轉換表亦可隨著缺陷分類程式之執行而加載至主記憶體130。

對於讀取部211、層分割部212、層共有FBM提取部213、層固有FBM提取部214、二維FBM缺陷分類部215、缺陷名稱轉換部216及合成部217中執行之處理，與圖9所示之流程圖一同進行說明。

(步驟S301)讀取部211讀取磁碟裝置120上之FBM。

(步驟S302)層分割部212以與各層對應之方式分割FBM。

(步驟S303)層共有FBM提取部213提取所有(或特定數以上之)層共有之缺陷，並作為層共有FBM而儲存至主記憶體130。

(步驟S304)層固有FBM提取部214提取各層固有之缺陷，並作為各層之固有FBM(層1固有FBM、層2固有FBM、...、層n固有FBM)而儲存至主記憶體130。所謂各層固有之缺陷，相當於自各層之缺陷中除去在步驟S303中層共有FBM提取部213所提取之缺陷以外者。

(步驟S305)對變數z設定1。

(步驟S306)二維FBM缺陷分類部215對層z之固有FBM進行缺陷分類。此處進行之缺陷分類係以公知之二維座標系FBM為對象之缺陷分類，例如，將周圍不存在缺陷之獨立的1位元之缺陷分類為「BIT」，將於X軸上缺陷位元相連者分類為「XLINE」，將於同一Y軸上缺陷位元相連者分類為「YLINE」，將缺陷位元呈矩形狀集合者分類為「BLOCK」。

基於層z之固有FBM的缺陷分類結果(層z缺陷分類結果)被儲存至主記憶體130中。

(步驟S307)將z增加1。

(步驟S308)若z大於n，則前進至步驟S309，若為n以下則返回步驟S306。

藉由重複步驟S306~S308，對所有層之固有FBM進行缺陷分類。

(步驟S309)二維FBM缺陷分類部215對層共有FBM進行缺陷分類。此處之缺陷分類亦為與步驟S306同樣的、以公知之二維座標系FBM為對象之缺陷分類。

(步驟S310)缺陷名稱轉換部216參照轉換表，將步驟S309中之缺陷分類之二維缺陷分類名稱轉換為三維缺陷分類名稱。於轉換表中，規定有圖10所示之、層共有FBM內之缺陷之名稱(二維缺陷分類名稱)與三維缺陷分類名稱之對應關係。

例如，將所有層中存在缺陷者定義為層共有FBM，若該層共有FBM存在BIT缺陷，則實際上，於層1至層n之所有層中，在與該BIT缺陷相同之位置存在缺陷。亦即，其係於Z軸(高度方向)上缺陷位元相連之「ZLINE」。缺陷名稱轉換部216將BIT轉換成ZLINE。

缺陷名稱轉換部216進行缺陷名稱之轉換，並將層共有缺陷分類結果儲存至主記憶體130中。

(步驟S311)合成部217對基於主記憶體130中儲存之各層之固有FBM的缺陷分類結果(層1缺陷分類結果、層2缺陷分類結果、...、層n缺陷分類結果)及層共有缺陷分類結果進行合成。

(步驟S312)於步驟S311中所合成之缺陷分類結果被輸出至磁碟裝置120並被儲存。

使用圖11及圖12所示之流程圖說明步驟S303中之層共有FBM之建立處理之一例。再者，於各層中，設X座標為1~i(i為2以上之整數)為止，Y座標為1~j(j為2以上之整數)為止，從而設有i×j位元之記憶體單元。又，層數為n。

(步驟S401)對變數y設定1。

(步驟S402)對變數x設定1。

(步驟S403)對變數Count[x][y]設定0。該Coutn[x][y]表示(X座標，Y座標)=(x，y)之位置處的Z方向之缺陷位元之計數值。

(步驟S404)對變數z設定1。

(步驟S405)若FBM中之座標(x，y，z)為缺陷位元，則前進至步驟S406，若非缺陷位元則前進至步驟S407。

(步驟S406)將變數Count[x][y]增加1。

(步驟S407)將變數z增加1。

(步驟S408)若變數z大於n，則前進至步驟S409，若為n以下則返回步驟S405。

藉由反覆進行步驟S405~S408，可求出座標(x，y)處之Z方向之缺陷位元數。

(步驟S409)將變數x增加1。

(步驟S410)若變數x大於i，則前進至步驟S411，若為i以下則返回步驟S403。

藉由反覆進行步驟S403~步驟S410，可對變數x依序設定全部1~i。

(步驟S411)將變數y增加1。

(步驟S412)若變數y大於j，則前進至圖12之步驟S501，若為j以下則返回步驟S402。

藉由反覆進行步驟S402~S412，可對變數y依序設定全部1~j。

因而，藉由步驟S401~S412，可求出XY平面上的所有座標處之Z方向之缺陷位元數。

(步驟S501)對變數y設定1。

(步驟S502)對變數x設定1。

(步驟S503)若Count[x][y]為特定之臨限值以上，則前進至步驟S504，若未達臨限值則前進至步驟S505。

(步驟S504)對層共有FBM之座標(x，y)設置缺陷。

(步驟S505)將變數x增加1。

(步驟S506)若變數x大於i，則前進至步驟S507，若為i以下則返回步驟S503。

(步驟S507)將變數y增加1。

(步驟S508)若變數y大於j則結束處理，若為j以下則返回步驟S502。

藉此，建立於Z方向之缺陷位元數為特定之臨限值以上之位置處設置有缺陷的層共有FBM。步驟S503中之臨限值係視層共有FBM之定義而變化。例如，若將所有層具有缺陷者定義為層共有FBM，則對步驟S503之臨限值賦予所有層數n即可。又，若將一半的層中出現缺陷者定義為層共有FBM，則對步驟S503之臨限值賦予n/2即可。

層共有FBM並不限定於1個，例如亦可為所有層具有缺陷之層共有FBM1與一半的層出現缺陷之層共有FBM2此二種。

再者，圖11及圖12之流程圖係用於說明處理內容者，於考慮到性能之實際安裝時可能為不同的流程圖。

又，層共有FBM之提取方法並不限定於此。例如，若將所有層具有缺陷者定義為層共有FBM，則可求出所有層之FBM之邏輯積而建立層共有FBM。

對基於如此般建立之層共有FBM的層共有缺陷分類結果與基於各層之固有FBM的缺陷分類結果(層1缺陷分類結果、層2缺陷分類結果、...、層n缺陷分類結果)進行合成，可進行跨層缺陷之檢測‧類型分類。

使用圖13說明本實施形態之跨層缺陷之檢測及類型分類之一例。再者，此處為便於說明，設FBM被分割為4個層(層1、層2、層3、層4)。

層共有FBM提取部213自按層別分割之FBM中提取圖13所示之層共有FBM。又，層固有FBM提取部214自按層別分割之FBM中提取各層之固有FBM(層1固有FBM、層2固有FBM、層3固有FBM、層4固有FBM)。

並且，二維FBM缺陷分類部215進行層共有FBM、各層之固有FBM之缺陷分類。

層共有FBM之缺陷分類結果為BIT(30、7、1-4)該1個。缺陷名稱轉換部216參照圖10所示之轉換表，將缺陷名稱轉換為BIT(30、7、1-4)至ZLINE(30、7、1)-(30、7、4)。

層1固有FBM之缺陷分類結果為XLINE(1、3、1)-(32、3、1)該1個。

層2固有FBM之缺陷分類結果為BIT(31、10、2)該1個。

層3固有FBM之缺陷分類結果為YLINE(7、1、3)-(7、16、3)該1個。

層4固有FBM無缺陷。

合成部217合成該等缺陷分類結果，並作為包含ZLINE(30、7、1)-(30、7、4)、XLINE(1、3、1)-(32、3、1)、BIT(31、10、2)及YLINE(7、1、3)-(7、16、3)之(最終)缺陷分類結果而輸出。自合成部217輸出之缺陷分類結果被儲存於磁碟裝置120中。

如此，於本實施形態中，將對層共有FBM之二維FBM缺陷分類結果進行名稱轉換後者與各層之固有FBM之二維FBM缺陷分類結果予以合成。藉此，可檢測跨層之缺陷並進行三維錯誤位元映像之缺陷分類。

因此，對於記憶體單元呈三維配置之半導體記憶體，亦可進行FBM缺陷分類，從而可提高缺陷解析之效率，縮短製品開發期間。

又，本實施形態並非如上述第1實施形態般對所有層之所有缺陷逐個地進行與層組合規則之比對，因此與上述第1實施形態相比較，可縮短處理時間。

(第3實施形態)

圖14表示本發明第3實施形態之缺陷解析裝置之硬體構成。與圖1所示之上述第1實施形態同樣之構成要素標註相同之參照符號並省略說明。本實施形態與圖1所示之上述第1實施形態相比較，不同之處在於，磁碟裝置120儲存有上述第2實施形態中說明之轉換表。又，藉由CPU110執行缺陷分類程式而實現之功能塊不同。

圖15表示藉由CPU110執行本實施形態之缺陷分類程式而實現之功能塊。藉由缺陷分類程式之執行，實現讀取部311、層分割部312、層共有FBM提取部313、層固有FBM提取部314、二維FBM缺陷分類部315、缺陷名稱轉換部316、層間組合判定部317及合成部318。

本實施形態係將上述第1實施形態及第2實施形態予以組合者，讀取部311、層分割部312及二維FBM缺陷分類部315分別對應於讀取部111、211、層分割部112、212及二維FBM缺陷分類部113、215。又，層共有FBM提取部313、層固有FBM提取部314及缺陷名稱轉換部316分別對應於上述第2實施形態中之層共有FBM提取部213、層固有FBM提取部214及缺陷名稱轉換部216。

層間組合判定部317進行與上述第1實施形態中之層間組合判定部114同樣之處理，參照圖4所示之層組合規則，自各層之固有FBM之缺陷分類結果中檢測跨層之缺陷，並對類型進行分類。

合成部318進行與上述第2實施形態中之合成部217同樣之處理，對自層間組合判定部317輸出之缺陷分類結果與自缺陷名稱轉換部316輸出之層共有缺陷分類結果進行合成。

隨著缺陷分類程式之執行，於主記憶體130上，確保儲存各層之固有FBM(層1固有FBM、層2固有FBM、...、層n固有FBM)、表示所有層(或特定數以上之層)共有之缺陷之層共有FBM、基於各層之固有FBM之缺陷分類結果(層1缺陷分類結果、層2缺陷分類結果、...、層n缺陷分類結果)、基於層共有FBM之缺陷分類結果(層共有缺陷分類結果)的區域。又，磁碟裝置120儲存有層組合規則及轉換表。

使用圖16所示之流程圖，說明於讀取部311、層分割部312、層共有FBM提取部313、層固有FBM提取部314、二維FBM缺陷分類部315、缺陷名稱轉換部316、層間組合判定部317及合成部318中執行之處理。

(步驟S601)讀取部311讀取FBM。

(步驟S602)層分割部312以與各層對應之方式分割FBM。

(步驟S603)層共有FBM提取部313提取所有(或特定數以上之)層共有之缺陷，並作為層共有FBM而儲存至主記憶體130中。層共有FBM係以與上述第2實施形態(參照圖11及圖12)同樣之方法而建立。

(步驟S604)層固有FBM提取部314提取各層固有之缺陷，並作為各層之固有FBM(層1固有FBM、層2固有FBM、...、層n固有FBM)而儲存至主記憶體130。

(步驟S605)對變數z設定1。

(步驟S606)二維FBM缺陷分類部315進行層z之固有FBM之缺陷分類。

(步驟S607)將變數z增加1。

(步驟S608)若z大於n，則前進至步驟S609，若為n以下則返回步驟S606。

藉由反覆進行步驟S606~S608，對所有層之固有FBM進行二維缺陷分類。

(步驟S609)層間組合判定部317參照層組合規則，自步驟S606~S608中所獲得之層別之固有FBM缺陷分類結果中檢測跨層之缺陷並進行分類，並將缺陷分類結果儲存至主記憶體130中。此處之處理係與上述第1實施形態(參照圖5)同樣，因此省略說明。

(步驟S610)二維FBM缺陷分類部315進行層共有FBM之缺陷分類。

(步驟S611)缺陷名稱轉換部316參照轉換表，將步驟S610中之缺陷分類之二維缺陷分類名稱轉換為三維缺陷分類名稱，並作為層共有FBM缺陷分類結果而儲存至主記憶體130。

(步驟S612)合成部318對層間組合判定部317之缺陷分類結果與層共有缺陷分類結果進行合成。

(步驟S613)合成部318輸出合成之缺陷分類結果，並儲存至磁碟裝置120。

於本實施形態中，對自基於各層之固有FBM的缺陷分類結果(層1缺陷分類結果、層2缺陷分類結果、...、層n缺陷分類結果)中參照層組合規則而檢測跨層之缺陷並進行分類的缺陷分類結果、與基於層共有FBM之層共有缺陷分類結果進行合成。藉此，可進一步精度良好地進行跨層缺陷之檢測‧分類。

使用圖17說明本實施形態之跨層缺陷之檢測之一例。再者，此處為便於說明，設FBM被分割為4個層(層1、層2、層3、層4)。

層共有FBM提取部313自按層別分割之FBM中提取層共有FBM。又，層固有FBM提取部314自按層別分割之FBM中提取各層之固有FBM(層1固有FBM、層2固有FBM、層3固有FBM、層4固有FBM)。

並且，二維FBM缺陷分類部315進行層共有FBM、各層之固有FBM之缺陷分類。

層共有FBM之缺陷分類結果為BIT(30、7、1-4)該1個。缺陷名稱轉換部316參照圖10所示之轉換表，將缺陷名稱轉換為BIT(30、7、1-4)至ZLINE(30、7、1)-(30、7、4)。

層1固有FBM之缺陷分類結果為XLINE(1、3、1)-(32、3、1)與BIT(32、16、1)該二個。層2固有FBM之缺陷分類結果為BIT(31、10、2)與BIT(32、16、2)該二個。層3固有FBM之缺陷分類結果為YLINE(7、1、3)-(7、16、3)該1個。層4固有FBM無缺陷。

繼而，層間組合判定部317參照圖4所示之層組合規則，自各層之固有FBM中檢測跨層之缺陷並進行分類。

層1固有FBM之XLINE(1、3、1)-(32、3、1)由於不符合組合規則之基點缺陷，因此排除在組合缺陷之對象之外。

層1固有FBM之BIT(32、16、1)雖符合規則編號1、規則編號2及規則編號7之基點缺陷，但符合組合條件者僅為規則編號2，因而關聯缺陷為層2之BIT(32、16、2)。將該等群組化，並重新賦予Z2BIT之組合缺陷名稱，並分類為Z2BIT(32、16、1)-(32、16、2)。又，刪除基點缺陷之BIT(32、16、1)與設有刪除旗標之關聯缺陷之BIT(32、16、2)。

層2固有FBM之BIT(31、10、2)雖符合規則編號1、規則編號2及規則編號7之基點缺陷，但不存在符合組合條件之關聯缺陷，因而排除在組合缺陷之對象之外。

層2固有FBM之BIT(32、16、2)如上所述已被刪除，因此排除在對象之外。

層3固有FBM之YLINE(7、1、3)-(7、16、3)雖符合規則編號4之基點缺陷，但不存在符合組合條件之關聯缺陷，因而排除在組合缺陷之對象之外。

合成部318合成該等缺陷分類結果，並作為包含ZLINE(30、7、1)-(30、7、4)、Z2BIT(32、16、1)-(32、16、2)、XLINE(1、3、1)-(32、3、1)、BIT(31、10、2)及YLINE(7、1、3)-(7、16、3)之(最終)缺陷分類結果而輸出。自合成部318輸出之缺陷分類結果被儲存至磁碟裝置120。

如此，於本實施形態中，參照層組合規則，而自基於各層之固有FBM的缺陷分類結果(層1缺陷分類結果、層2缺陷分類結果、...、層n缺陷分類結果)中，將經檢測並分類跨層之缺陷之缺陷分類結果、與基於層共有FBM之層共有缺陷分類結果進行合成。

本實施形態藉由使用層共有FBM，與上述第1實施形態相比較，可減少進行與層組合規則之比對之缺陷數，因此可縮短處理時間。又，由於自基於各層之固有FBM的缺陷分類結果中參照層組合規則進行跨層缺陷之檢測‧分類，因此與上述第2實施形態相比較，可進一步精度良好地進行跨層缺陷之檢測‧分類。

上述實施形態中說明之缺陷解析裝置之至少一部分既可由硬體構成，亦可由軟體構成。當由軟體構成時，亦可將實現缺陷解析裝置之至少一部分功能之程式收納於軟碟或CD-ROM等記錄媒體中，使電腦讀取並執行。記錄媒體並不限定於磁碟或光碟等可裝卸者，亦可為硬碟裝置或記憶體等固定型記錄媒體。

又，亦可將實現缺陷解析裝置之至少一部分功能之程式經由網際網路等通信線路(亦包括無線通信)而發佈。進而，亦可對上述程式進行加密或進行調變，並在壓縮狀態下經由網際網路等有線線路或無線線路或者收納至記錄媒體中而發佈。

對本發明之若干實施形態進行了說明，但該等實施形態係作為示例而提示者，並不意圖限定發明之範圍。該等新穎之實施形態可在其他的各種形態下實施，於不脫離發明之主旨之範圍內，可進行各種省略、替換、變更。該等實施形態或其變形包含在發明之範圍或主旨內，並且包含在申請專利範圍中記載之發明與其均等之範圍。

20．．．測試器

100．．．缺陷解析裝置

110．．．CPU

111．．．讀取部

112．．．層分割部

113．．．二維FBM缺陷分類部

114．．．層間組合判定部

120．．．磁碟裝置

130．．．主記憶體

140．．．網路介面

150．．．匯流排

211．．．讀取部

212．．．層分割部

213．．．層共有FBM提取部

214．．．層固有FBM提取部

215．．．二維FBM缺陷分類部

216．．．缺陷名稱轉換部

217．．．合成部

311．．．讀取部

312．．．層分割部

313．．．層共有FBM提取部

314．．．層固有FBM提取部

315．．．二維FBM缺陷分類部

316．．．缺陷名稱轉換部

317．．．層間組合判定部

318．．．合成部

圖1係本發明第1實施形態之缺陷解析裝置之硬體構成圖。

圖2係本發明第1實施形態之缺陷解析裝置之功能方塊圖。

圖3係說明本發明第1實施形態之缺陷解析方法之流程圖。

圖4係表示層組合規則之一例之圖。

圖5係說明本發明第1實施形態之跨層的缺陷之檢測方法之流程圖。

圖6係表示本發明第1實施形態之缺陷分類之一例之圖。

圖7係本發明第2實施形態之缺陷解析裝置之硬體構成圖。

圖8係本發明第2實施形態之缺陷解析裝置之功能方塊圖。

圖9係說明本發明第2實施形態之缺陷解析方法之流程圖。

圖10係表示轉換表之一例之圖。

圖11係說明層共有FBM之建立方法之流程圖。

圖12係說明層共有FBM之建立方法之流程圖。

圖13係表示本發明第2實施形態之缺陷分類之一例之圖。

圖14係本發明第3實施形態之缺陷解析裝置之硬體構成圖。

圖15係本發明第3實施形態之缺陷解析裝置之功能方塊圖。

圖16係說明本發明第3實施形態之缺陷解析方法之流程圖。

圖17係表示本發明第3實施形態之缺陷分類之一例之圖。

20．．．測試器

100．．．缺陷解析裝置

110．．．CPU

120．．．磁碟裝置

130．．．主記憶體

140．．．網路介面

150．．．匯流排

Claims (13)

1. 一種缺陷解析裝置，其特徵在於包括：分割部，其接收將半導體記憶體之每個單元之良好/缺陷資訊依照與上述記憶體單元之實體配置對應的實體位址順序排列而成的錯誤位元映像，並將上述錯誤位元映像針對每層進行分割；分類部，其進行與各層對應之錯誤位元映像中之缺陷類型之分類；記憶部，其儲存將不同層之缺陷單元組合為同一缺陷類型之規則；及判定部，其判定上述分類部之分類結果是否符合上述規則，並將符合之分類結果群組化；且上述規則包含基點缺陷、上述基點缺陷之組合對象之關聯缺陷、規定上述基點缺陷與上述關聯缺陷之關係之組合條件、及組合缺陷名稱；上述判定部係自1個層之上述分類結果中提取上述基點缺陷，並自其他層之上述分類結果中提取符合上述組合條件之上述關聯缺陷，而將所提取之上述基點缺陷及上述關聯缺陷群組化並賦予上述組合缺陷名稱。
2. 如請求項1之缺陷解析裝置，其中上述判定部係於所提取之上述關聯缺陷中附有刪除旗標之情形時，伴隨上述基點缺陷與該關聯缺陷之群組化而刪除該關聯缺陷。
3. 一種缺陷解析裝置，其特徵在於包括：分割部，其接收將半導體記憶體之每個單元之良好/缺陷資訊依照與上述記憶體單元之實體配置對應之實體位址順序排列而成的錯誤位元映像，並將上述錯誤位元映像針對每層進行分割；第1提取部，其自上述經分割之錯誤位元映像中提取特定數以上之層共有之缺陷單元，並建立層共有錯誤位元映像；第2提取部，其自各層之錯誤位元映像中提取各層固有之缺陷單元，並建立層固有錯誤位元映像；分類部，其進行上述層共有錯誤位元映像中的缺陷類型之分類、及與各層對應之上述層固有錯誤位元映像中的缺陷類型之分類；記憶部，其儲存規定上述層共有錯誤位元映像中的缺陷類型之名稱與三維缺陷類型名稱之對應關係之表；轉換部，其參照上述表，將上述分類部對上述層共有錯誤位元映像之分類結果之缺陷名稱轉換為上述三維缺陷類型名稱，並建立層共有缺陷分類結果；及合成部，其合成上述分類部對上述層固有錯誤位元映像之分類結果與上述層共有缺陷分類結果。
4. 如請求項3之缺陷解析裝置，其中上述第1提取部係求出與所有層對應之錯誤位元映像之邏輯積，並建立上述層共有錯誤位元映像。
5. 如請求項3之缺陷解析裝置，其中上述記憶部係儲存將不同層之缺陷單元組合為同一缺陷類型之規則；上述缺陷解析裝置更包括判定部，其判定上述分類部對上述層固有錯誤位元映像之分類結果是否符合上述規則，並將符合之分類結果群組化；上述合成部係合成上述經群組化之分類結果與上述層共有缺陷分類結果。
6. 如請求項4之缺陷解析裝置，其中上述記憶部係儲存將不同層之缺陷單元組合為同一缺陷類型之規則；上述缺陷解析裝置更包括判定部，其判定上述分類部對上述層固有錯誤位元映像之分類結果是否符合上述規則，並將符合之分類結果群組化；上述合成部係合成上述經群組化之分類結果與上述層共有缺陷分類結果。
7. 如請求項5之缺陷解析裝置，其中上述規則包含基點缺陷、上述基點缺陷之組合對象之關聯缺陷、規定上述基點缺陷與上述關聯缺陷之關係之組合條件、及組合缺陷名稱；上述判定部係自1個層之上述層固有錯誤位元映像之分類結果中提取上述基點缺陷，並自其他層之上述層固有錯誤位元映像之分類結果中提取符合上述組合條件之上述關聯缺陷，而將所提取之上述基點缺陷及上述關聯缺陷群組化並賦予上述組合缺陷名稱。
8. 如請求項6之缺陷解析裝置，其中上述規則包含基點缺陷、上述基點缺陷之組合對象之關聯缺陷、規定上述基點缺陷與上述關聯缺陷之關係之組合條件、及組合缺陷名稱；上述判定部係自1個層之上述層固有錯誤位元映像之分類結果中提取上述基點缺陷，並自其他層之上述層固有錯誤位元映像之分類結果中提取符合上述組合條件之上述關聯缺陷，而將所提取之上述基點缺陷及上述關聯缺陷群組化並賦予上述組合缺陷名稱。
9. 一種缺陷解析方法，其特徵在於包括如下步驟：接收將半導體記憶體之每個單元之良好/缺陷資訊依照與上述記憶體單元之實體配置對應之實體位址順序排列而成的錯誤位元映像；將上述錯誤位元映像針對每層進行分割；進行與各層對應之錯誤位元映像中之缺陷類型之分類；及判定上述缺陷類型之分類結果是否符合將不同層之缺陷單元組合為同一缺陷類型之規則，並將符合之分類結果群組化；且上述規則包含基點缺陷、上述基點缺陷之組合對象之關聯缺陷、規定上述基點缺陷與上述關聯缺陷之關係之組合條件、及組合缺陷名稱；上述進行分類結果之群組化之步驟包括如下步驟：自1個層之上述分類結果中提取上述基點缺陷；自其他層之上述分類結果中提取符合上述組合條件之上述關聯缺陷；及將所提取之上述基點缺陷及上述關聯缺陷群組化並賦予上述組合缺陷名稱。
10. 如請求項9之缺陷解析方法，其中於所提取之上述關聯缺陷中附有刪除旗標之情形時，伴隨上述基點缺陷與該關聯缺陷之群組化而刪除該關聯缺陷。
11. 一種缺陷解析方法，其特徵在於包括如下步驟：接收將半導體記憶體之每個單元之良好/缺陷資訊依照與上述記憶體單元之實體配置對應之實體位址順序排列而成的錯誤位元映像；將上述錯誤位元映像針對每層進行分割；自上述經分割之錯誤位元映像中提取與特定數以上之層共有之缺陷單元，並建立層共有錯誤位元映像；自各層之錯誤位元映像中提取各層固有之缺陷單元，並建立層固有錯誤位元映像；進行上述層共有錯誤位元映像中之缺陷類型之分類；進行與各層對應之上述層固有錯誤位元映像中之缺陷類型之分類；參照規定上述層共有錯誤位元映像中的缺陷類型之名稱與三維缺陷類型名稱之對應關係之表，將上述層共有錯誤位元映像中的缺陷類型之分類結果之缺陷名稱轉換為上述三維缺陷類型名稱，並建立層共有缺陷分類結果；及合成上述層固有錯誤位元映像中之缺陷類型之分類結果與上述層共有缺陷分類結果。
12. 如請求項11之缺陷解析方法，其中求出與所有層對應之錯誤位元映像之邏輯積，並建立上述層共有錯誤位元映像。
13. 如請求項11之缺陷解析方法，其更包括下述步驟：參照包含基點缺陷、上述基點缺陷之組合對象之關聯缺陷、規定上述基點缺陷與上述關聯缺陷之關係之組合條件、及組合缺陷名稱之規則，自1個層之上述層固有錯誤位元映像之分類結果中提取上述基點缺陷，並自其他層之上述層固有錯誤位元映像之分類結果中提取符合上述組合條件之上述關聯缺陷，而將所提取之上述基點缺陷及上述關聯缺陷群組化並賦予上述組合缺陷名稱，且合成經賦予上述組合缺陷名稱之上述基點缺陷及上述關聯缺陷與上述層共有缺陷分類結果。