TWI500015B - 雙向選擇電路、應用此雙向選擇電路的閘極驅動器與測試電路 - Google Patents

Description

雙向選擇電路、應用此雙向選擇電路的閘極驅動器與測試電路

本發明係關於一種閘極驅動器，特別是一種應用於雙向掃描的閘極驅動器。

雙向電路(bi-direction circuit)作為移位暫存器(shift register)中用來決定掃描方向的電路，其訊號傳遞延遲(propagation delay)與所傳遞訊號的電壓位準是十分重要的課題。訊號傳遞延遲越短，則移位暫存器的操作頻率可以越高。而所傳遞訊號的電壓位準直接關聯到雜訊邊界(noise margin)，也就是關係到了電路的抗雜訊能力。然而在薄膜電晶體製程(thin-film-transistor process,TFT process)中，由於製程限制了電晶體的類型，因此在TFT製程中的雙向電路往往會有較長的傳遞延遲，且所傳遞的訊號的電壓位準可能不盡理想。如何縮短TFT製程中的雙向電路的傳遞延遲並使所傳遞訊號的電壓位準更準確，是一個待克服的問題。

有鑑於以上的問題，本發明提出一種雙向選擇電路 以及應用此雙向選擇電路的閘極驅動器與測試電路。所揭露的雙向電路以寄生電容將開關的控制端電壓推升到高於輸入訊號的一個電壓位準，從而保證開關可以完整的將輸入訊號傳遞至雙向電路的輸出端。

依據本發明一個或多個實施例所揭露的一種雙向選擇電路，包括：第一開關、第二開關、第三開關、第四開關、第五開關與第六開關。其中第一開關具有第一端、第二端及控制端，其中第一開關的第一端與第一開關的控制端耦接至一個第一選擇端。第二開關具有第一端、第二端及控制端，其中第二開關的第一端耦接至第一開關的第二端，第二開關的第二端耦接至一個重置端，第二開關的控制端耦接至第二選擇端。第三開關具有第一端、第二端及控制端，其中第三開關的第一端與第三開關的控制端耦接至第二選擇端。第四開關具有第一端、第二端及控制端，其中第四開關的第一端耦接至第三開關的第二端，第四開關的第二端耦接至重置端，第四開關的控制端耦接至第一選擇端。第五開關具有第一端、第二端及控制端，其中第五開關的第一端耦接至第一輸入端，第五開關的控制端耦接至第一開關的第二端，第五開關的第二端耦接至輸出端。第六開關具有第一端、第二端及控制端，其中第六開關的第一端耦接至第二輸入端，第六開關的控制端耦接至第三開關的第二端，第六開關的第二端耦接至輸出端。

於本發明一個實施例中，揭露一種應用前述雙向電 路的閘極驅動器，所述閘極驅動器包括多個移位暫存器，每一個移位暫存器中使用了前述的雙向電路。

於本發明另一個實施例中，揭露一種應用前述雙向電路的測試電路，可用於測試多個移位暫存器的功能是否正常。

以上之關於本發明內容之說明及以下之實施方式之說明係用以示範與解釋本發明之精神與原理，並且提供本發明之專利申請範圍更進一步之解釋。

1、3A、3B‧‧‧雙向電路

4、SR₁ ~SR_N ‧‧‧移位暫存器

41‧‧‧控制電路

5‧‧‧測試電路

C_35A 、C_35B 、C_36A 、C_36B ‧‧‧電容

IN₁ 、IN₂ ‧‧‧輸入端

OUT‧‧‧輸出端

SW₁ ~SW₆ ‧‧‧開關

SEL₁ 、SEL₂ ‧‧‧選擇端

SCAN₁ 、SCAN₂ ‧‧‧控制線

RST‧‧‧重置端

V_RST ‧‧‧重置電壓

V_S1 、V_S2 ‧‧‧選擇訊號

V_IN1 、V_IN2 ‧‧‧輸入訊號

V_C5 、V_C6 ‧‧‧控制電壓

V_OUT ‧‧‧輸出訊號

V_H ‧‧‧高電壓

V_L ‧‧‧低電壓

V_BOOST ‧‧‧導通電壓

VTH‧‧‧門檻電壓

T₁ ~T₉ ‧‧‧時間點

第1圖係依據本發明一實施例的雙向電路示意圖。

第2圖係依據本發明一實施例中的多個電壓波型時序圖。

第3A圖係依據本發明一實施例的雙向電路示意圖。

第3B圖係依據本發明一實施例的雙向電路示意圖。

第4圖係依據本發明一實施例的移位暫存器電路示意圖。

第5圖係依據本發明一實施例的雙向電路應用於移位暫存器 測試電路的電路示意圖。

以下在實施方式中詳細敘述本發明之詳細特徵以及優點，其內容足以使任何熟習相關技藝者了解本發明之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。以下之實施例係進一步詳細說明本發明之觀點，但非以任何 觀點限制本發明之範疇。

鑒於前述問題，本發明揭露一種可以適用於薄膜電晶體製程(thin-film-transistor process,TFT process)的雙向電路。所揭露的雙向電路可以被用在顯示面板的閘極驅動器與測試電路中，並且所揭露的雙向電路具有較短的傳遞延遲(propagation delay)與較大的雜訊邊界(noise margin)。

請參照第1圖，其係依據本發明一實施例的雙向電路示意圖。如第1圖所示，雙向電路1包括第一開關SW₁ 、第二開關SW₂ 、第三開關SW₃ 、第四開關SW₄ 、第五開關SW₅ 與第六開關SW₆ 。所述六個開關都是薄膜電晶體開關，且如第1圖所示，六個開關都是N型電晶體。然而，於另一種實施態樣中，六個開關亦可以都是P型電晶體。

第一開關SW₁ 的第一端與第一開關SW₁ 的控制端(閘極端)都耦接至雙向電路1的第一選擇端SEL₁ ，而第一開關SW₁ 的第二端耦接至第五開關SW₅ 的控制端。而第二開關SW₂ 的第一端耦接至第一開關SW₁ 的第二端與第五開關SW₅ 的控制端。第二開關SW₂ 的第二端耦接至重置端RST，而第二開關SW₂ 的控制端耦接至雙向電路1的第二選擇端SEL₂ 。第五開關SW₅ 的第一端耦接至雙向電路1的第一輸入端IN₁ ，而第五開關SW₅ 的第二端耦接至雙向電路1的輸出端OUT。

第三開關SW₃ 的第一端與第三開關SW₃ 的控制端都耦接至雙向電路1的第二選擇端SEL₂ ，而第三開關SW₃ 的第二 端耦接至第六開關SW₆ 的控制端。而第四開關SW₄ 的第一端耦接至第三開關SW₃ 的第二端與第六開關SW₆ 的控制端。第四開關SW₄ 的第二端耦接至重置端RST，而第四開關SW₄ 的控制端耦接至雙向電路1的第一選擇端SEL₁ 。第六開關SW₆ 的第一端耦接至雙向電路1的第二輸入端IN₂ ，而第六開關SW₆ 的第二端耦接至雙向電路1的輸出端OUT。

第一選擇端SEL₁ 用以接收第一選擇訊號V_S1 ，而第二選擇端SEL₂ 用以接收第二選擇訊號V_S2 ，第一輸入端IN₁ 用以接收第一輸入訊號V_IN1 ，而第二輸入端IN₂ 用以接收第二輸入訊號V_IN2 ，重置端RST用以接收重置電壓V_RST ，其中重置電壓V_RST 於本實施例中為低電壓V_L 。於本實施例中，第五開關SW₅ 的控制端電壓為控制電壓V_C5 ，第六開關SW₆ 的控制端電壓為控制電壓V_C6 ，從輸出端OUT輸出的是輸出訊號VOUT。

第2圖係依據本發明一實施例中的多個電壓波型時序圖，以下請一併參照第1圖和第2圖。在第一時間點T₁ 到第五時間點T₅ 之間，第一選擇訊號V_S1 的電壓位準為高電壓V_H ，第二選擇訊號V_S2 的電壓位準為低電壓V_L ，因此在第一時間點T₁ 開始直到第二時間點T₂ 之間，第一開關SW₁ 會把控制電壓V_C5 的電壓位準提高，而控制電壓V_C6 的電壓位準會被第四開關SW₄ 下拉至重置電壓V_RST ，也就是低電壓V_L ，此時輸出訊號V_OUT 的電壓位準為低電壓V_L 。當控制電壓V_C5 的電壓位準被拉高至等於高電壓V_H 減去第一開關SW₁ 的門檻電壓VTH時，第一開關SW₁ 的控制端與第二端之間的電壓差剛好等於第一開關SW₁ 的門檻電壓VTH，因此第一開關SW₁ 不再導通，而控制電壓V_C5 就被維持在高電壓V_H 減去第一開關SW₁ 的門檻電壓VTH。因為第五開關SW₅ 的兩端與控制端之間的寄生電容，所以第五開關SW₅ 的兩端與控制端的電壓差會固定為高電壓V_H 減去門檻電壓VTH與低電壓V_L 的差值。

其中，在第二時間點T₂ 時，第一輸入訊號V_IN1 的電壓位準從低電壓V_L 變成高電壓V_H ，因此可以看到從第二時間點T₂ 開始，控制電壓V_C5 的電壓位準被第五開關SW₅ 的兩端與控制端之間的寄生電容而抬升至導通電壓V_BOOST 。此時導通電壓V_BOOST 的電壓值可以下列方程式(1)描述：V_BOOST =2V_H -V_L -VTH (1)而導通電壓V_BOOST 與高電壓V_H 的電位差可以表示為下列方程式(2)：V_BOOST -V_H =V_H -V_L -VTH (2)因此，假設第一開關SW₁ 與第五開關SW₅ 的門檻電壓都是門檻電壓VTH，則只要高電壓V_H 與低電壓V_L 的電位差大於等於兩倍的門檻電壓VTH，就可以保證當第一輸入訊號V_IN1 的電壓位準為高電壓V_H 時，第五開關SW₅ 可以導通直到輸出訊號V_OUT 的電壓位準也被拉高到高電壓V_H ，如第2圖所示。然而，實作上會使高電壓V_H 與低電壓V_L 的電位差大於兩倍的門檻電壓VTH。

而在第三時間點T₃ 時，第一輸入訊號V_IN1 的電壓位 準從高電壓V_H 變成低電壓V_L ，因此輸出訊號V_OUT 的電壓位準被第五開關SW₅ 拉至與第一輸入訊號V_IN1 的電壓位準相同，也就是低電壓V_L 。雖然在同時，第二輸入訊號V_IN2 的電壓位準從低電壓V_L 變成高電壓V_H ，然而因為控制電壓V_C6 的電壓位準被第四開關SW₄ 拉至低電壓，因此第六開關SW₆ 不導通，所以第二輸入訊號V_IN 的電壓位準改變不會影響輸出訊號V_OUT 的電壓位準。更明確來說，在第一時間點T₁ 到第五時間點T₅ 之間，第六開關SW₆ 都不會導通，因此第二輸入訊號V_IN2 的電壓位準改變不會影響輸出訊號V_OUT 的電壓位準。

在第四時間點T₄ ，第一輸入訊號V_IN1 的電壓位準又從低電壓V_L 變成高電壓V_H ，因此輸出訊號V_OUT 的電壓位準被第五開關SW₅ 拉至與第一輸入訊號V_IN1 的電壓位準相同，也就是高電壓V_H 。

在第五時間點T₅ ，第一選擇訊號V_S1 的電壓位準從高電壓V_H 變成低電壓V_L ，第二選擇訊號V_S2 的電壓位準從低電壓V_L 變成低電壓V_H ，因此在第五時間點T₅ 之後，第二開關SW₂ 會把控制電壓V_C6 的電壓位準逐漸提高，而控制電壓V_C5 的電壓位準會被第二開關SW₂ 拉至重置電壓V_RST ，也就是低電壓V_L ，因此第六開關SW₆ 在第五時間點T₅ 後導通，而第五開關SW₅ 則不導通。並由於第一輸入訊號V_IN1 與第二輸入訊號V_IN2 的電壓位準在第五時間點都由高電壓V_H 變成低電壓V_L ，因此第五時間點T₅ 開始，輸出訊號V_OUT 的電壓位準會被第六開關SW₆ 強制拉到 與第二輸入訊號相同。而當控制電壓V_C6 的電壓位準被拉高至等於高電壓V_H 減去第三開關SW₃ 的門檻電壓VTH(此處假設六個開關的門檻電壓均相同)時，第三開關SW₃ 的控制端與第二端之間的電壓差剛好等於第三開關SW₃ 的門檻電壓VTH，因此第三開關SW₃ 不再導通，而控制電壓V_C6 就被維持在高電壓V_H 減去第三開關SW₃ 的門檻電壓VTH。因為第六開關SW₆ 的兩端與控制端之間的寄生電容，所以第六開關SW₆ 的兩端與控制端的電壓差會固定為高電壓V_H 減去門檻電壓VTH與低電壓V_L 的差值。

之後，在第六時間點T₆ 時，第二輸入訊號V_IN2 的電壓位準從低電壓V_L 變成高電壓V_H ，因此可以看到從第六時間點T₆ 開始，控制電壓V_C6 的電壓位準被第六開關SW₆ 的兩端與控制端之間的寄生電容而推至導通電壓V_BOOST 。如同前述，只要高電壓V_H 與低電壓V_L 的電位差大於等於兩倍的門檻電壓VTH，就可以保證當第二輸入訊號V_IN2 的電壓位準為高電壓V_H 時，第六開關SW₆ 可以導通直到輸出訊號V_OUT 的電壓位準也被拉高到高電壓V_H ，如第2圖所示。

而在第七時間點T₇ 時，第二輸入訊號V_IN2 的電壓位準從高電壓V_H 變成低電壓V_L ，因此輸出訊號V_OUT 的電壓位準被第六開關SW₆ 拉至與第二輸入訊號V_IN2 的電壓位準相同，也就是低電壓V_L 。雖然在同時，第一輸入訊號V_IN1 的電壓位準從低電壓V_L 變成高電壓V_H ，然而因為控制電壓V_C5 的電壓位準被第二開關SW₄ 拉至低電壓，因此第五開關SW₅ 不導通，所以第一輸入 訊號V_IN1 的電壓位準改變不會影響輸出訊號V_OUT 的電壓位準。更明確來說，在第五時間點T₅ 到第九時間點T₉ 之間，第五開關SW₅ 都不會導通，因此第一輸入訊號V_IN1 的電壓位準改變不會影響輸出訊號V_OUT 的電壓位準。

在第八時間點T₈ ，第二輸入訊號V_IN2 的電壓位準又從低電壓V_L 變成高電壓V_H ，因此輸出訊號V_OUT 的電壓位準被第六開關SW₆ 拉至與第二輸入訊號V_IN2 的電壓位準相同，也就是高電壓V_H 。

依據前述實施例，本發明的控制電壓V_C5 與控制電壓V_C6 可以在第一輸入訊號V_IN1 與第二輸入訊號V_IN2 改變時，選擇性的對應改變，從而使第五開關SW₅ 及/或第六開關SW₆ 具有較高的導通能力，因此傳播延遲被縮短了。

於本發明一實施例中，請參照第3A圖與第3B圖，其係分別為本發明一實施例的雙向電路示意圖。如第3A圖所示，相較於第1圖的雙向電路1，第3A圖的雙向電路3A更包括了電容C_35A 與電容C_36A 。電容C_35A 電性連接於第五開關SW₅ 的控制端與第二端之間，而電容C_36A 電性連接於第六開關SW₆ 的控制端與第二端之間。第1圖中的雙向電路1的第五開關SW₅ 與第六開關SW₆ 是藉由寄生電容，使得第一輸入訊號V_IN1 與第二輸入訊號V_IN2 的電壓位準提高時，控制電壓V_C5 與控制電壓V_C6 可以被提高到導通電壓V_BOOST ，然而由於電路的非理想特性，控制電壓V_C5 與控制電壓V_C6 可能會因為漏電流而慢慢下降，不再維持於 導通電壓V_BOOST 。因此，額外增加電容C_35A 與電容C_36A 可以減緩漏電流導致控制電壓V_C5 與控制電壓V_C6 逐漸下降的現象。而也可以如第3B圖所示，雙向電路3B可以有電容C_35B 電性連接於第五開關SW₅ 的控制端與第一端之間，還有電容C_36B 電性連接於第六開關SW₆ 的控制端與第一端之間。

上述的雙向電路用在移位暫存器的實施例請參照第4圖，其係依據本發明一實施例的移位暫存器電路示意圖。如第4圖所示，移位暫存器4可以包括雙向電路的結構，並包括一個控制電路以及開關SW₇ 與開關SW₈ 。其中，開關SW₇ 的控制端電性耦接控制電路41，而開關SW₇ 的第一端電性耦接至時脈端CLK，第二端電性耦接至輸出端OUT。由於從雙向電路傳入控制電路41的訊號的電壓位準可以是準確的高電壓V_H 或低電壓V_L 。因此開關SW₇ 的控制端預存的電壓位準也可以是準確的高電壓V_H 或低電壓V_L 。當時脈端CLK的電壓位準由低電壓V_L 提升至高電壓V_H 時，開關SW₇ 的控制端的電壓位準一如雙向電路中控制電壓V_C5 或控制電壓V_C6 ，可以被寄生電容提高到較高的電壓位準。從而使移位暫存器4的輸出端OUT的電壓改變的速度較快。

而於本發明一實施例中，請參照第5圖，其係依據本發明一實施例的雙向電路應用於移位暫存器測試電路的電路示意圖。如第5圖所示，要測試移位暫存器時，電路架構可以包括正掃控制線SCAN₁ 、反掃控制線SCAN₂ 、移位暫存器SR₁ 至SR_N 與測試電路5，其中測試電路5的電路結構實質上就是本發明的 雙向電路1。並且，測試電路5的第一輸入端V_IN1 電性耦接至移位暫存器SR_N 的輸出端，測試電路5的第二輸入端V_IN2 電性耦接至移位暫存器SR₁ 的輸出端，測試電路5的第一選擇端SEL₁ 電性耦接至正掃控制線SCAN₁ 而第二選擇端SEL₂ 電性耦接至反掃控制線SCAN₂ 。因此，當正掃控制線SCAN₁ 的電壓位準為高電壓且反掃控制線SCAN₂ 的電壓位準為低電壓時，經過一段時間後測試電路5的輸出端OUT可以正確地輸出移位暫存器SR_N 的輸出端電壓位準，而當正掃控制線SCAN₁ 的電壓位準為低電壓且反掃控制線SCAN₂ 的電壓位準為高電壓時，經過一段時間後測試電路5的輸出端OUT可以正確地輸出移位暫存器SR₁ 的輸出端電壓位準。藉此，可以驗證移位暫存器SR₁ 至SR_N 的訊號傳遞功能是否正常。舉例來說，若正掃控制線SCAN₁ 的電壓位準為高電壓且反掃控制線SCAN₂ 的電壓位準為低電壓時，當移位暫存器SR₁ 的輸入端接收了一個方波，如果過了一段時間後，測試電路5的輸出端OUT所輸出的訊號的波形(例如訊號的電壓位準以及訊號的正緣與負緣的時間差)正確，則代表移位暫存器SR₁ 至SR_N 的訊號傳遞功能正常，否則代表移位暫存器SR₁ 至SR_N 其中至少之一的訊號傳遞功能不正常。

雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。

1‧‧‧雙向電路

IN₁ 、IN₂ ‧‧‧輸入端

OUT‧‧‧輸出端

SW₁ ~SW₆ ‧‧‧開關

SEL₁ 、SEL₂ ‧‧‧選擇端

RST‧‧‧重置端

V_RST ‧‧‧重置電壓

V_S1 、V_S2 ‧‧‧選擇訊號

V_IN1 、V_IN2 ‧‧‧輸入訊號

V_C5 、V_C6 ‧‧‧控制電壓

V_OUT ‧‧‧輸出訊號

Claims (8)

1. 一種雙向選擇電路，該雙向選擇電路包括：一第一開關，具有一第一端、一第二端、及一控制端，其中該第一開關的第一端與該第一開關的控制端耦接至一第一選擇端；一第二開關，具有一第一端、一第二端、及一控制端，其中該第二開關的第一端耦接至該第一開關的第二端，該第二開關的第二端耦接至一重置端，該第二開關的控制端耦接至一第二選擇端；一第三開關，具有一第一端、一第二端、及一控制端，其中該第三開關的第一端與該第三開關的控制端耦接至該第二選擇端；一第四開關，具有一第一端、一第二端、及一控制端，其中該第四開關的第一端耦接至該第三開關的第二端，該第四開關的第二端耦接至該重置端，該第四開關的控制端耦接至該第一選擇端；一第五開關，具有一第一端、一第二端、及一控制端，其中該第五開關的第一端耦接至一第一輸入端，該第五開關的控制端耦接至該第一開關的第二端，該第五開關的第二端耦接至一輸出端；以及一第六開關，具有一第一端、一第二端、及一控制端，其中該第六開關的第一端耦接至一第二輸入端，該第六開關的控 制端耦接至該第三開關的第二端，該第六開關的第二端耦接至該輸出端。
2. 如請求項1所述的雙向選擇電路，其中該第一開關、該第二開關、該第三開關、該第四開關、該第五開關與該第六開關均為同型電晶體，且該重置端耦接至一低電壓。
3. 如請求項1所述的雙向選擇電路，其中當該第一選擇端耦接至一高電壓時，該第二選擇端耦接至一低電壓，用以輸出該第一選擇端之電壓位準。
4. 如請求項3所述的雙向選擇電路，其中當該第一選擇端耦接至該低電壓時，該第二選擇端耦接至該高電壓，用以輸出該第二選擇端之電壓位準。
5. 如請求項1所述的雙向選擇電路，更包括：一第一電容，該第一電容的第一端耦接至該第一開關的第二端，且該第一電容的第二端耦接至該輸出端；以及一第二電容，該第二電容的第一端耦接至該第三開關的第二端，且該第二電容的第二端耦接至該輸出端。
6. 如請求項1所述的雙向選擇電路，更包括：一第一電容，該第一電容的第一端耦接至該第一開關的第二端，且該第一電容的第二端耦接至該第五開關的第一端；以及一第二電容，該第二電容的第一端耦接至該第三開關的第二端，且該第二電容的第二端耦接至該第六開關的第一端。
7. 一種閘極驅動器，包括：多個移位暫存單元，其中每一該移位暫存單元包含一雙向選擇電路，該雙向選擇電路包含：一第一開關，具有一第一端、一第二端、及一控制端，其中該第一開關的第一端與該第一開關的控制端耦接至一第一選擇端；一第二開關，具有一第一端、一第二端、及一控制端，其中該第二開關的第一端耦接至該第一開關的第二端，該第二開關的第二端耦接至一重置端，該第二開關的控制端耦接至一第二選擇端；一第三開關，具有一第一端、一第二端、及一控制端，其中該第三開關的第一端與該第三開關的控制端耦接至該第二選擇端；一第四開關，具有一第一端、一第二端、及一控制端，其中該第四開關的第一端耦接至該第三開關的第二端，該第四開關的第二端耦接至該重置端，該第四開關的控制端耦接至該第一選擇端；一第五開關，具有一第一端、一第二端、及一控制端，其中該第五開關的第一端耦接至一第一輸入端，該第五開關的控制端耦接至該第一開關的第二端，該第五開關的第二端耦接至一輸出端；以及一第六開關，具有一第一端、一第二端、及一控制端， 其中該第六開關的第一端耦接至一第二輸入端，該第六開關的控制端耦接至該第三開關的第二端，該第六開關的第二端耦接至該輸出端；其中該第一輸入端耦接至一第一輸入訊號，該第二輸入端耦接至一第二輸入訊號，用以依據該第一選擇端所耦接的一第一電壓位準與該第二選擇端所耦接的一第二電壓位準，選擇性地輸出該第一輸入訊號或該第二輸入訊號為一閘極訊號。
8. 一種測試電路，用以測試一閘極驅動器，該測試電路包含：一第一開關，具有一第一端、一第二端、及一控制端，其中該第一開關的第一端與該第一開關的控制端耦接至一第一選擇端；一第二開關，具有一第一端、一第二端、及一控制端，其中該第二開關的第一端耦接至該第一開關的第二端，該第二開關的第二端耦接至一重置端，該第二開關的控制端耦接至一第二選擇端；一第三開關，具有一第一端、一第二端、及一控制端，其中該第三開關的第一端與該第三開關的控制端耦接至該第二選擇端；一第四開關，具有一第一端、一第二端、及一控制端，其中該第四開關的第一端耦接至該第三開關的第二端，該第四開關的第二端耦接至該重置端，該第四開關的控制端耦接至該第一選擇端；一第五開關，具有一第一端、一第二端、及一控制端，其中該第五開關的第一端耦接至一第一輸入端，該第五開關的控制端耦接至該第一開關的第二端，該第五開關的第二端耦接至一輸出端；以及一第六開關，具有一第一端、一第二端、及一控制端，其中該第六開關 的第一端耦接至一第二輸入端，該第六開關的控制端耦接至該第三開關的第二端，該第六開關的第二端耦接至該輸出端；其中該閘極驅動器用以依序輸出N級閘極訊號，該第一輸入端用以接收該閘極驅動器之一第一級閘極訊號，該第二輸入端用以接收該閘極驅動器之一第N級閘極訊號，當該閘極驅動器係由該第一級閘極訊號至該第N級閘極訊號的順序依序輸出該些閘極訊號時，該第一選擇端用以接收一第一電壓，該第二選擇端用以接收一第二電壓，當該閘極驅動器係由該第N級閘極訊號至該第一級閘極訊號的順序依序輸出該些閘極訊號時，該第一選擇端用以接收該第二電壓，該第二選擇端用以接收該第一電壓。