[go: up one dir, main page]

TWI500070B - 藉由利用正型光阻以雙重圖案化用於製造高密度柱結構之方法 - Google Patents

藉由利用正型光阻以雙重圖案化用於製造高密度柱結構之方法 Download PDF

Info

Publication number
TWI500070B
TWI500070B TW098121903A TW98121903A TWI500070B TW I500070 B TWI500070 B TW I500070B TW 098121903 A TW098121903 A TW 098121903A TW 98121903 A TW98121903 A TW 98121903A TW I500070 B TWI500070 B TW I500070B
Authority
TW
Taiwan
Prior art keywords
features
photoresist
spaced apart
layer
photoresist pattern
Prior art date
Application number
TW098121903A
Other languages
English (en)
Other versions
TW201009893A (en
Inventor
Roy E Scheuerlein
Steven Radigan
Original Assignee
Sandisk 3D Llc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sandisk 3D Llc filed Critical Sandisk 3D Llc
Publication of TW201009893A publication Critical patent/TW201009893A/zh
Application granted granted Critical
Publication of TWI500070B publication Critical patent/TWI500070B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/206—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of combinations of capacitors and resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/221—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • H10N70/8845—Carbon or carbides

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

藉由利用正型光阻以雙重圖案化用於製造高密度柱結構之方法
本發明一般而言係關於一種製作一半導體裝置之方法，且更特定而言，係關於一種製作半導體柱結構之方法。
本申請案主張2008年6月30日申請之美國專利申請案第12/216,108號之權益，該案之全文以引用方式併入本文中。
利用由半導體材料製成之裝置來形成電組件及系統中之記憶體電路。記憶體電路因資料及指令集皆儲存於其中而係此等裝置之骨幹。最大化此等電路上每單位面積之記憶體元件數目可最小化其成本且因此係此等電路設計中之一主要動機。
隨著形成於一半導體晶圓上之結構尺寸縮小，當前可用於形成此等裝置之工具達到其限度。舉例而言，當前可用之193奈米浸漬工具將不能形成具有小於約80nm之一間距(亦即，具有小於約40nm之一半間距)之結構。為藉助當前可用工具製造比此小之特徵，人們必須利用更加複雜之製程。一種此製程係雙重曝露/雙重圖案化技術。另一種製程係利用形成於接著被移除之一模板圖案上之側壁間隔件。接著在蝕刻下伏膜期間利用該等側壁間隔件作為遮罩。
對於簡單的一維規則線及空間圖案而言，此兩種技術皆具有將以光微影方式產生之間距一分為二之效應。以此方式，可擴展一既定光微影工具之解析能力。
然而，對於具有規則間隔柱之一二維圖案而言，雙重圖案化方案藉由一為2的平方根之因子來擴展間距。根本不可按原狀利用側壁間隔件方法，此乃因此一方案將產生規則間隔圓柱環而非實心柱。
一種製作一半導體裝置之方法包含：在一下伏層上方形成一第一光阻層；將該第一光阻層圖案化成一第一光阻圖案，其中該第一光阻圖案包括位於該下伏層上方之複數個間隔開之第一光阻特徵；及利用該第一光阻圖案作為一遮罩蝕刻該下伏層以形成複數個第一間隔開之特徵。該方法進一步包括：移除該第一光阻圖案；在該複數個第一間隔開之特徵上方形成一第二光阻層；及將該第二光阻層圖案化成一第二光阻圖案，其中該第二光阻圖案包括覆蓋該複數個第一間隔開之特徵之邊緣部分之複數個第二光阻特徵。該方法亦包含：利用該第二光阻圖案作為一遮罩蝕刻該複數個第一間隔開之特徵之所曝露部分，以便保留該複數個第一間隔開之特徵之複數個間隔開之邊緣部分；及移除該第二光阻圖案。
一種非揮發性記憶體裝置包含：複數個字線，其沿一第一方向延伸；複數個位元線，其沿一第二方向延伸；及具有一不規則橢圓形橫截面形狀之複數個柱形非揮發性記憶體胞，其位於該等字線與該等位元線之間。該複數個字線包括一組第一字線及一組第二字線。每一第一字線位於兩個第二字線之間且該第一方向與該第二方向相差約60度。每一第一字線電接觸的記憶體胞多達每一第二字線的兩倍。
本發明人認識到若利用一第一光阻圖案作為一遮罩以圖案化複數個第一間隔開之特徵，繼而在此等第一間隔開之特徵上形成一第二光阻圖案以使得該第二光阻圖案僅覆蓋該等第一間隔開之特徵之邊緣部分，則可藉由一雙重圖案化方法形成一高密度柱陣列。接著，利用該第二光阻圖案作為一遮罩圖案化該等第一間隔開之特徵，以留下該複數個第一間隔開之特徵的複數個間隔開之邊緣部分。經雙重圖案化之邊緣部分之大小小於該等第一間隔開之特徵且可包括一密集柱陣列或被用作用於圖案化一密集下伏柱陣列之一遮蔽層。
舉例而言，首先在一基板上方形成一個或多個裝置層。可利用任一合適基板，例如一半導體晶圓(包含矽或化合物半導體晶圓)或一金屬、玻璃、陶瓷或塑膠基板。該基板可係由一個或多個絕緣層及/或可形成於該基板上或中之一個或多個裝置(例如，驅動器電路)覆蓋。該等裝置層可包括：用於半導體裝置之半導體層、形成電極之一個或多個導電層，及/或用於隔離該等裝置之半導體或導電部分之絕緣層。
接著，直接在該(等)裝置層上方或在位於該(等)裝置層上方之一個或多個遮蔽層上方形成一第一光阻層。如本文中所用，將該(等)裝置層及/或該(等)遮蔽層稱為「一下伏層」。該第一光阻層較佳係一正型光阻層。
接著，以光微影方式將該第一光阻層圖案化成一第一光阻圖案。可利用任一合適光微影方法，例如浸漬或非浸漬微影。該第一光阻圖案包括位於該下伏層上方之複數個間隔開之第一光阻特徵。當自上面觀察時，該等第一光阻特徵可具有任一形狀，例如多邊形(正方形、三角形、矩形等)、橢圓形、圓形或不規則形狀。接著，利用該第一光阻圖案作為一遮罩蝕刻該下伏層以形成具有與該第一光阻圖案近似相同之形狀之複數個第一間隔開之特徵。舉例而言，該等第一間隔開之特徵可包括位於該(等)裝置層上方之遮蔽特徵或其可包括直接形成於該(等)裝置層中之特徵。接著移除該第一光阻圖案。
接著，在該複數個第一間隔開之特徵上方形成一第二光阻層。該第二光阻層宜係一正型光阻層。利用任一合適光微影方法將該第二光阻層圖案化成一第二光阻圖案。該第二光阻圖案包括複數個第二光阻特徵。該等第二光阻特徵可具有與該等第一光阻特徵相同或不同之形狀。當自上面觀察時，該等第二光阻特徵可具有任一形狀，例如多邊形(正方形、三角形、矩形等)、橢圓形、圓形或不規則形狀。該等第二光阻特徵可具有一小於該等第一光阻特徵之大小、等於該等第一光阻特徵之大小或一大於該等第一光阻特徵之大小。
該等第二光阻特徵覆蓋該複數個第一間隔開之特徵的邊緣部分。如本文中所用之「邊緣部分」意指每一第二光阻特徵覆蓋該等下伏第一間隔開之特徵之一個或多個邊緣的至少一部分，同時使該等第一間隔開之特徵的至少一部分曝露。因此，每一第二光阻特徵可覆蓋該等下伏第一間隔開之特徵之一整體邊緣或整體兩個或更多個邊緣。另一選擇為，每一第二光阻特徵可覆蓋該等下伏第一間隔開之特徵之一個或多個邊緣的一部分。因此，如本文中所用，術語「邊緣部分(edge portion)」包含當自頂部觀察每一第一間隔開之特徵時每一第一間隔開之特徵自此特徵之一個端延伸但未到達此特徵之相對端的一部分。因此，當自頂部觀察時，每一間隔開之特徵的至少一部分保持曝露。
接著，利用該第二光阻圖案作為一遮罩來圖案化(例如，蝕刻)該複數個第一間隔開之特徵的曝露部分。在該圖案化步驟之後，保留該複數個第一間隔開之特徵之複數個間隔開的邊緣部分。接著移除該第二光阻圖案。
該複數個間隔開之邊緣部分可包括位於該(等)裝置層上方之複數個間隔開的邊緣遮蔽特徵。每一邊緣遮蔽特徵具有小於每一相應第一間隔開之遮蔽特徵之一大小。接著，利用該等邊緣遮蔽特徵作為一遮罩以圖案化(例如，蝕刻)該(等)下伏裝置層，以在該(等)裝置層中形成柱形裝置。另一選擇為，該複數個間隔開之邊緣部分可包括位於該(等)裝置層中之複數個間隔開的邊緣特徵(亦即，該等邊緣部分自身包括該等柱形裝置)。當自上面觀察時，該等邊緣部分可具有任一合適形狀，例如多邊形形狀(包含正方形、三角形或矩形形狀)、橢圓形形狀、圓形形狀或其他不規則形狀。
舉例而言，如下文將更加詳細地闡述，該等柱形裝置可具有一圓柱形狀。然而，若欲形成矩形或三角形裝置，則亦可利用其他形狀，例如矩形或三角形形狀。上文所闡述之特徵及柱形裝置可具有任一所需大小。若該等特徵係遮蔽特徵，則其應具有一充分高度或厚度以充當一蝕刻遮罩。該等遮蔽特徵可包括一硬遮罩材料，例如：一絕緣材料，例如氧化矽、氮化矽、氧氮化矽及/或非晶碳(亦稱為一高級圖案化膜或「APF」)；一半導體材料，例如多晶矽；或一導電材料，例如鎢；或其一組合，例如由一氮化矽、氮化鈦覆蓋之鎢；或其他硬遮罩材料。亦可利用其他材料。
可利用各向同性或各向異性蝕刻來蝕刻該等遮蔽特徵及該等裝置層。可將該等邊緣遮蔽特徵保持在一完工裝置中，或在蝕刻該等裝置層之後將其移除。舉例而言，若此等特徵包含一導電材料(例如鎢)，則可保持此等特徵作為上部電極之部分。
可形成任何合適裝置。端視特徵之形狀，該等裝置可具有一大致圓柱形及/或大致矩形柱形狀，下文將對此進行更加詳細的闡述。亦可形成非柱形裝置。該等裝置可包括：二極體、電晶體、電阻器、反熔絲電介質、熔絲、電阻率切換材料、電容器等。可形成邏輯、揮發性記憶體或非揮發性記憶體裝置或陣列。在一實施例中，該等柱形裝置包括複數個非揮發性記憶體胞，其中每一胞包含一柱二極體引導元件及一電阻率切換元件(例如，一儲存元件)。舉例而言，可形成闡述於Petti等人於2007年12月17日申請之美國申請案序列號12/000,758中之柱結構，該案之全文以引用方式併入本文中。
在一較佳非限制性實施例中，形成複數個柱形裝置，該等柱形裝置包括含有非揮發性記憶體胞之複數個二極體。參照圖1，以下美國專利揭示一種可藉由本發明之實施例之方法形成之例示性非揮發性記憶體胞：頒予Herner等人且標題為「High-Density Three-Dimensional Memory Cell」之下文中為「'030專利」且其全文以引用方式併入本文中之美國專利第6,952,030號。
記憶體胞20包含一經垂直定向之圓柱形柱形接面二極體。術語接面二極體(junction diode )在本文中係用以指代具有非歐姆導電性質之一半導體裝置，該半導體裝置具有兩個端子電極，且由在一個電極處為p型且在另一電極處為n型的半導電材料製成。實例包含：p-n二極體及n-p二極體，該等二極體具有相接觸之一p型半導體材料及一n型半導體材料，例如齊納二極體；及p-i-n二極體，其中一本徵(未經摻雜)半導體材料係插入在該p型半導體材料與該n型半導體材料之間。在其他實施例中，可採用包含金屬-絕緣體1-絕緣體2-金屬(m-i1-i2-m)穿隧二極體之層。在又一些實施例中且更一般而言，可利用任一非線性導電裝置。
二極體22及電阻率切換元件24皆係插入於頂部導體或電極26與底部導體或電極28之間。經垂直定向之接面二極體22包含具有一第一導電率類型(例如，n型)之一經重摻雜半導體區域30、係未經摻雜半導體材料或經輕摻雜半導體材料之一中間區域32(其將稱為一本徵區域)及具有第二導電率類型(例如，p型)之一經重摻雜半導體區域34以形成一p-i-n二極體。若需要，則可反轉p及n型區域之位置。接面二極體22之半導體材料一般係矽、鍺、或一矽及/或鍺合金。亦可利用其他半導體材料。接面二極體22及元件24串聯地配置在底部導體28與頂部導體26之間，該等導體可由一金屬或其他導體(例如，鎢及/或TiN)形成。元件24可位於二極體22上面或下面。
記憶體胞可包括一一次性可程式化(OTP)或可重寫非揮發性記憶體胞。舉例而言，每一二極體22可充當一記憶體胞之引導元件且元件24包括充當一電阻率切換材料(亦即，其儲存資料)之另一材料或層，該元件與該二極體串聯地提供於導體之間。具體而言，元件24可包括一反熔絲電介質、一熔絲、多晶矽記憶體效應材料、金屬氧化物或可切換複合金屬氧化物(例如，鎳或鈦氧化物、鈣鈦礦材料等)、碳電阻率切換材料(例如，碳奈米管、微晶碳、非晶碳、石墨或石墨烯)、相變材料、導電橋接元件或可切換聚合物。元件24之電阻率切換材料之電阻率可回應於提供在該等電極或導體之間的一正向及/或反向偏壓而增加或減小。
簡言之，胞20如下運作。當元件24係一反熔絲電介質時，在初始狀態中，當在頂部導體26與底部導體28之間施加一讀取電壓時，極小電流流過接面二極體22，此乃因反熔絲電介質24阻礙電流流動。在頂部導體26與底部導體28之間施加一程式化電壓引起該反熔絲材料之電介質擊穿，從而永久地形成穿過反熔絲24之一導電路徑。若最初將該二極體半導體材料形成於一高電阻率狀態中，則亦可改動二極體22之半導體材料，從而將其改變為一較低電阻率狀態。在程式化之後，在施加一讀取電壓時，一較高讀取電流在頂部導體26與底部導體28之間流動。以此方式，可將一經程式化胞與一未經程式化胞區分開。另一選擇係，不是利用一反熔絲電介質作為元件24，而是提供另一電阻率切換材料(例如，一碳材料)。此材料之電阻率回應於一所施加之偏壓而改變，而非形成穿過該反熔絲之一導電鏈路。
在替代實施例中，可省略元件24。而是，將二極體22之多晶半導體材料形成於一相對高電阻率狀態中，該狀態亦往往阻礙電流流動，如以下專利申請案中所闡述：Herner等人於2004年9月29日申請且在下文中為「'549申請案」之具有序列號10/955,549之美國專利申請案「Nonvolatile Memory Cell Without a Dielectric Antifuse Having High-and Low-Impedance States」；及Herner等人於2005年6月8日申請且在下文中為「'530申請案」之具有序列號11/148,530之美國專利申請案「Nonvolatile Memory Cell Operating by Increasing Order in Polycrystalline Semiconductor Material」，該兩個專利申請案皆以引用方式併入本文中。施加一程式化電壓降低二極體之電阻率狀態。因此，在此實施例中，該二極體充當一電阻率切換材料。
參照圖2，其顯示類似於圖1之胞20之記憶體胞20之一第一記憶體層級36之一部分。可形成兩個、三個、四個或更多個此等記憶體層級(例如，八個層級)，使一者堆疊於另一者頂部上，以形成一單片式三維記憶體陣列，較佳形成於例如一單晶矽晶圓之一基板上面，且該等記憶體層級闡述於'030專利及'549以及'530申請案中。二極體柱22較佳地具有小於100nm之一間距，例如78nm或更小之間距；及100nm或更小之一直徑，例如50nm或更小，例如32nm。
可藉由減性方法或藉由大馬士革鑲嵌方法形成底部電極或導體28。在一減性方法中，將一導電層或膜圖案化成間隔開之電極且接著用一絕緣材料填充該等電極之間的間隙。在一大馬士革鑲嵌方法中，在一絕緣材料中形成凹槽，在該等凹槽中及在該絕緣層上方形成一導電層或膜，且接著平坦化該導電層或膜以在該等凹槽中留下間隔開之電極。
圖3A-3D圖解闡釋形成軌道形電極或導體28之減性方法。如圖3A中所示，在一基板上方沈積一個或多個導電層40(例如，一W及/或一TiN層)，且將一光阻層42旋塗至導電層40上。如圖3B中所示，接著以光微影方式將光阻層42圖案化成所需形式。如圖3C中所示，一蝕刻步驟移除導電層40中不受經蝕刻光阻層42保護之部分。如圖3D中所示，在該蝕刻之後，剝除光阻層42，從而留下導體或電極軌道40。用例如氧化矽、氮化矽或其他絕緣材料之一絕緣材料44填充軌道40之間的間隙。若需要，則可例如藉由化學機械拋光(CMP)移除任何過填充之絕緣材料44，以在絕緣層44之經平坦化表面中曝露軌道40之上表面。
圖4A至4D圖解闡釋用以形成電極或導體28之大馬士革鑲嵌方法之一實例。首先，將一光阻層48旋塗至一經沈積絕緣層50(例如，一氧化矽層)上。如圖4B中所示，圖案化光阻層48。一蝕刻步驟接著在絕緣層50中形成凹槽或溝槽52。在圖4C中，在移除光阻層48之後，沈積一個或多個導電層46(例如，一W及/或TiN層)以填充凹槽或溝槽52。例如藉由CMP或回蝕將一個或多個導電層46與該絕緣層之上表面一起平坦化以在該等凹槽中留下軌道形導體，如圖4D中所示。
圖5顯示根據本發明一個實施例之一半導體裝置(例如一柱形非揮發性記憶體胞陣列)之一初始製造階段。該陣列含有複數個裝置層120，包含藉由上文分別結合圖3或4闡述之減性方法或大馬士革鑲嵌方法形成的底部電極。該等電極對應於圖1及2中所示之軌道形導體28。該等電極可包括任一合適導電材料，例如鎢、鋁、其合金等等。可藉由一絕緣材料(例如，氧化矽)將該等電極彼此分離。可在該等電極上面形成一可選黏著層。該黏著層可包括氮化鈦或氮化鎢。在該等電極上方形成圖1中所示的電阻率切換元件24及二極體22。該二極體包括一個或多個半導體層。舉例而言，該等半導體層可包括一下部n型層、一中間本徵層及一上部p型層。可藉由將p型摻雜劑離子植入至該本徵層之上部部分中或藉由在該本徵層上沈積一p型經摻雜半導體層來形成該p型層。該等半導體層可係多晶、非晶或單晶，且可具有一在約1000與約3000之間的厚度，例如在約1800與2000之間。可在該等半導體層上方形成(例如)一TiN層之一可選上部黏著層。該黏著層可具有一在約100與約300之間的厚度，例如在約150與約200之間。在其他實施例中，二極體係一包括包含金屬-絕緣體1-絕緣體2-金屬(m-i1-i2-m)穿隧二極體之層的穿隧二極體。在又一些實施例中且更一般而言，可利用任一非線性導電裝置。
在裝置層120上方形成至少一個遮蔽層140。舉例而言，如圖5中所示，遮蔽層140包括：位於裝置層120上方之一硬遮罩層142，例如一鎢或一氧化矽層；位於該硬遮罩層上方之一非晶碳高級圖案化膜(APF)144；位於該非晶碳膜上方之一抗反射塗層146，例如一氧氮化矽層及/或一有機底部抗反射塗料(BARC)；及位於該抗反射層上方之一頂蓋層148，例如一氧化矽層。頂蓋層148相對較薄，例如200至400埃，舉例而言約300埃厚。可利用其他遮蔽層組合。若需要，可在裝置層120與遮蔽層140之間形成一可選蝕刻停止層。
在遮蔽層140上方形成一第一光阻層。將該第一光阻層圖案化成具有間隔開之第一光阻特徵150之第一光阻圖案，如圖5、6A及6B中所示。圖6B係沿圖6A之俯視圖中之線A-A截取之一側視橫截面圖。
在本發明之一第一可選實施例中，增加第一光阻特徵之大小以便減小毗鄰第一光阻特徵150之間的一距離。可藉由一回流製程或藉由一化學收縮輔助之解析度增強微影(「RELACS」)製程增加光阻特徵150之大小。在一回流製程中，將光阻特徵150退火以使得其側向流動從而增加其大小。若利用一回流製程，則特徵150之拐角可被修圓，使得當自頂部觀察時該等特徵可具有一大體橢圓形或大體圓形形狀。在一RELACS製程中，將一液體塗料提供至特徵150上且接著使其與特徵150交聯以增加特徵大小。AZ Electronic Materials出售由Mitsubishi Chemicals許可之此等塗料之實例。特徵150之增加之大小之部分152顯示於圖7A中。另一選擇係，為增加特徵150之大小，可在特徵150上形成側壁間隔件152。可藉由在不使該等特徵塌陷之情形下於該等特徵上方塗佈一材料層繼而進行對該層之選擇性各向異性間隔件蝕刻來形成該等側壁間隔件。
舉例而言，每一圖案150可具有帶有2F之一邊長(其中F係最小特徵大小(例如，一0.18微米半導體製程中之0.18微米及一0.25微米半導體製程中之0.25微米))之一正方形形狀(當自上面觀察時)。毗鄰圖案150可分離一距離2F。在特徵150之大小增加至添加部分152之後，毗鄰第一光阻特徵150/152之間的距離自約2F減小至約1F，而每一特徵150/152之一邊長自2F增加至3F，如圖7A中所示。
在本發明之一第二可選實施例中，可省略圖7A之大小增加步驟。而是，如圖7B中所示，在光阻層曝光及圖案化步驟期間形成較大光阻特徵150而此等特徵之間具有較小間隔。舉例而言，不是利用回流或RELACS來形成具有3F之一邊長及在毗鄰特徵之間具有1F之一距離的光阻特徵150/152，而是改為僅圖案化第一光阻層以形成具有3F之一邊長及1F之一距離的特徵150。當然，可利用其他邊長及距離。
接著，利用圖6B或7A或7B中所示之光阻特徵150(或150/152)作為一遮罩以蝕刻至少一個遮蔽層140，例如以至少蝕刻頂蓋層148以形成第一間隔開之遮蔽特徵154，如圖8A及8B中所示。圖8A圖解闡釋利用圖7A之特徵150/152作為一遮罩以蝕刻遮蔽特徵154。圖8B圖解闡釋利用圖7B之特徵150作為一遮罩以蝕刻遮蔽特徵154。視情況，亦可蝕刻層142-146中之一者或多者且可包含層142-146中之一者或多者作為第一遮蔽特徵154之部分。在形成遮蔽特徵154之後移除第一光阻特徵150或150/152，如圖8C中之一俯視圖中所示。
較佳地，每一第一間隔開之特徵154之長度或寬度係大於毗鄰第一間隔開之特徵154之間的間隔。舉例而言，每一第一間隔開之特徵154之寬度係約3F且毗鄰第一間隔開之特徵之間的一間隔係約1F，如圖8C中所示。
在一第三可選實施例中，在複數個第一間隔開之特徵154上方及在複數個第一間隔開之特徵154之間的間隔中形成一填充物材料層160。填充物材料層160可係與該等特徵之材料相比可優先被蝕刻之任一材料層。舉例而言，若特徵154包括鎢，則層160可包括氧化矽。另一選擇係，若特徵154包括氧化矽，則層160可包括氮化矽。接著，藉由化學機械拋光(CMP)或其他平坦化方法平坦化填充物材料層160以曝露複數個第一間隔開之特徵154之上表面，如圖9A中所示。另一選擇係，可省略填充物材料160，如圖9B中所示。
接著，在複數個第一間隔開之特徵154上方形成一第二光阻層162。若存在填充物材料160，則在複數個第一間隔開之特徵154上方及在填充物材料160上方形成第二光阻層162，如圖9A中所示。若省略填充物材料160，則僅在複數個第一間隔開之特徵154上方形成第二光阻層162且第二光阻層162填充毗鄰第一間隔開之特徵154之間的間隔，如圖9B中所示。
將該第二光阻層圖案化成包括複數個第二光阻特徵170之一第二光阻圖案，如圖9C及9D中所示。圖9C係沿圖9D中之俯視圖中之線A-A截取之一側視橫截面圖。圖案化該第二光阻層以使得複數個第二光阻特徵170覆蓋複數個第一間隔開之特徵154之邊緣部分且覆蓋填充物材料160之至少一部分(若存在材料160)。換言之，第二光阻特徵170僅覆蓋填充物材料160之一部分，如圖9D中所示。
如圖9C及9D中所示，第二光阻特徵170可覆蓋複數個第一間隔開之特徵154之邊緣部分156。舉例而言，如圖9D中所示，正方形特徵170覆蓋正方形遮蔽特徵154之拐角部分156。亦可利用其他形狀之特徵154及170及邊緣部分156。可利用不同方法形成覆蓋邊緣部分156之特徵170。
在一第四可選實施例中，在形成第二光阻特徵170之後可增加特徵170之大小以便減小毗鄰第二光阻特徵170之間的一距離。可藉由回流或RELACS製程增加特徵170之大小，如上文結合圖7A所闡述。特徵170之增加之大小之部分172顯示於圖9C中。在特徵170之大小增加至添加部分172之後，毗鄰第一光阻特徵170/172之間的距離自約2F減小至約1F，而每一特徵170/172之一邊長自2F增加至3F。視情況，在此實施例中，原始第二光阻特徵170未延伸出第一間隔開之特徵154(例如，遮蔽特徵154)之邊緣部分156之一可察覺量。然而，增加第二光阻特徵170大小之步驟形成延伸出複數個第一間隔開之特徵154之邊緣部分156的側部分172，如圖9C中所示。
在本發明之一第五可選實施例中，省略大小增加步驟。而是，類似於圖7B中所示之用於第一光阻特徵150之製程，在光阻層曝光及圖案化步驟期間形成較大光阻特徵170，而此等特徵之間具有較小間隔。舉例而言，不是利用回流或RELACS來形成具有3F之一邊長及在毗鄰特徵之間具有1F之一距離的光阻特徵170/172，而是改為僅圖案化第二光阻層以形成具有3F之一邊長及1F之一距離的特徵170，如圖9D中所示。當然，可利用其他邊長及距離。
接著，利用光阻特徵170(或170/172)作為一遮罩圖案化(例如，蝕刻)複數個第一間隔開之特徵154之所曝露部分。在該圖案化步驟之後，保留複數個第一間隔開之特徵154之複數個間隔開之邊緣部分156，如圖10中所示。接著移除第二光阻圖案(亦即，特徵170或170/172)。
若存在填充物材料160，則可在移除光阻特徵170或170/172之後選擇性地移除該填充物材料以留下複數個間隔開之邊緣部分156，如圖11A及11B中所示。圖11A係沿圖11B中之線A-A截取之一側視橫截面圖。
邊緣遮蔽部分156可包括遮蔽邊緣特徵，例如具有一1F之大小且分離一1F之距離之正方形形狀，如圖11B中所示。接著，利用遮蔽邊緣特徵156作為一遮罩以蝕刻下伏裝置層120(如圖12A及12B中所示)及/或以蝕刻額外遮蔽層142-146。較佳地，邊緣遮蔽特徵156包括頂蓋層148之若干部分。若需要，則特徵156亦可包含APF層144及抗反射層146。可將層148中或層144/146/148中之邊緣特徵156圖案轉移至硬遮罩層142。接著，在移除任何一個或多個層144、146或148之前或之後利用層142中之圖案作為一遮罩將此圖案轉移至裝置層120，如圖12A及12B中所示。如圖12A及12B中所示，在軌道形底部電極28上由裝置層120形成柱形裝置180。舉例而言，柱形裝置180可包括一包括圖1中所示之二極體引導元件22及記憶體儲存元件24之記憶體胞。雖然顯示了正方形柱形裝置180，但當自上面觀察時該等柱可具有其他形狀，例如其他多邊形、橢圓形、不規則或圓形形狀。
在形成柱裝置之後，可將硬遮罩層142之遮蔽特徵156保持在最終裝置180中或將其移除。舉例而言，若層142係導電的，則其特徵156可保持與柱形裝置180之上部部分接觸。接著，與層142之特徵接觸地形成圖1中所示之上部導體或電極26。舉例而言，可將400-500之鎢特徵保留在該裝置中。另一選擇係，可在形成圖1中所示之上部導體或電極26之前移除硬遮罩層142之遮蔽特徵。可藉由上文結合圖3或4所闡述之減性方法或大馬士革鑲嵌方法在裝置180上形成上部導體或電極26。可在形成上部電極26之前在該等柱之間形成例如氧化矽之一絕緣填充物材料。
在第二及第五可選實施例中，3F及1F量測僅係例示性且可利用其他量測。光阻特徵較佳在形狀大小上大於2F且在毗鄰特徵之間的間隔或距離上小於2F，以使得在光阻中或蝕刻該等層所達成之偏差小於所需之二分之一F。光阻蝕刻中之偏差量主要由材料及處理工具確定。隨著製程按比例調整為越來越小之幾何形狀，偏差變為F之一較大分數。在30nm特徵大小時，可利用約2.7F之特徵大小及特徵之間的1.3F之間隔(具有9nm之一總偏差)以在光阻圖案下面的遮蔽層中達成約3F之特徵大小及1F之間隔。在較小幾何形狀時(舉例而言15nm)，遮罩圖案將係在遮蔽層中產生一最終3F之形狀的2.4F(具有9nm之相同總偏差)。可利用微影形狀及總偏差之其他組合在硬遮罩中達成所需形狀及間隔。最佳選擇取決於具體光微影工具及處理設備以及材料選擇且此最佳化在此項技術中係眾所周知的。
在上文所闡述之實施例中，複數個第一間隔開之遮蔽特徵154中之每一者具有一正方形或矩形形狀。將此等特徵154配置於一柵格組態中。複數個間隔開之邊緣遮蔽特徵156包括複數個第一間隔開之遮蔽特徵154之拐角部分。因此，在此等方法中，第一及第二光阻特徵150、170兩者皆包括配置於一棋盤型柵格中之正方形或矩形特徵。第二光阻特徵170相對於毗鄰第一光阻特徵150沿對角線偏移以使得其在基板上方之相應位置在其中形成邊緣遮蔽特徵156之拐角區域中重疊。舉例而言，特徵156可具有一寬度及長度皆為1F之一正方形形狀且間隔開1F之一距離。亦可利用其他形狀、大小及距離。對正方形形狀進行拐角修圓可使最終裝置柱180在兩個對角拐角上修圓出一1F×1F特徵以使得其具有包括一具有兩個尖角邊緣之不規則橢圓形狀之一「足球」或「橄欖球」形狀。此在以下情形下發生：光阻特徵150、170兩者藉由回流被修圓且因此特徵156之四個拐角中之兩者因圓形特徵150、170之位置之一重疊而被修圓，如圖14中所示。
下文闡述利用圓形或橢圓形特徵替代正方形或矩形特徵之一替代實施例。
圖13圖解闡釋當自上面觀察時具有一圓形形狀之複數個第一特徵254。該等第一特徵配置於假想等邊三角形之各個頂點處以使得三個毗鄰特徵254形成一假想等邊三角形255，其中兩個等邊三角形共享一共同邊緣從而構成該圖案之最小重複單元。較大圖案可視為一重複六邊形圖案，其中六個特徵254中之一者位於每一六邊形頂點處且一第七特徵位於每一六邊形之中間處。
每一圓形特徵254可具有約3F之一直徑且與六個毗鄰圓形圖案分離約1F之一距離(允許光微影中之變化及公差)。毗鄰特徵254之中心之間的一距離係約4F。因此，假想等邊三角形255可具有其中具有約4F之一大小的邊，如圖13中所示。
可藉由首先形成具有2F之一直徑之第一光阻特徵且接著藉由一RELACS、回流或側壁間隔件製程將該等第一光阻特徵之直徑增加至3F來形成此等特徵254，如先前實施例中所闡述。另一選擇係，可藉由初始圖案化形成具有一3F直徑之光阻特徵。接著利用此等第一光阻特徵作為一遮罩以圖案化該(等)下伏層以在該(等)下伏層中形成特徵254。
接著在第一特徵254上方形成包括第二光阻特徵270之第二光阻圖案，如圖14及15中所示。圖15係圖14中所示之一個第一特徵254之一特寫鏡頭。第二次圖案化可沿如圖15中所示之三角形之一中垂線移位約2.3F(0.8F+0.7F+0.8F)。在每一第一特徵254與三個毗鄰第二光阻特徵270之三個重疊處形成邊緣特徵256。密度係每4.6F^2一個邊緣特徵256。每一不規則橢圓形邊緣部分256之一較小直徑係約0.7F。亦可利用其他尺寸。
圖14及15中所示之配置給出一稍微不密集之柱配置但允許更接近光微影限度進行圖案化。邊緣特徵256可包括用以圖案化該(等)下伏裝置層以形成柱之任何邊緣遮蔽特徵，或邊緣特徵256可包括裝置柱，如結合先前實施例所闡述。藉由此實施例之方法形成之柱可因邊緣特徵之形狀而具有不規則橢圓形(例如，「足球」或「橄欖球」)形狀。
概言之，在上文所闡述之實施例中，複數個第一間隔開之特徵254中之每一者具有一圓形形狀。將複數個第一間隔開之特徵254配置於一六邊形組態中，其中每一第一間隔開之特徵254皆由六個等距離最近鄰第一間隔開之特徵254環繞。在複數個第一間隔開之特徵254上方配置複數個第二光阻特徵270以使得三個第二光阻特徵270形成覆蓋每一第一間隔開之特徵254之三個邊緣部分256之一等邊三角形255。因此，複數個間隔開之邊緣部分256包括複數個第一間隔開之特徵254之不規則橢圓形邊緣部分。
圖16及17顯示一較佳陣列線配置(例如圖16中所示之字線28及圖17中所示之位元線26)。應注意可反轉字線及位元線之相對定向。此外，雖然將字線顯示為位於柱裝置下面且將位元線顯示為位於柱裝置上面，但可反轉該等字線及位元線之位置。陣列線之間隔比在先前實施例之陣列線之一垂直配置中更加緊密，但藉由平行於三角形255之一個邊定向該等字線且平行於三角形255之另一邊定向該等位元線而使毗鄰柱之間隔鬆弛。舉例而言，可沿三角形之「水平」邊(或若使基板旋轉90度則沿三角形之「垂直」邊)配置字線28且位元線26相對於字線方向以約60度之一角度延伸(或反之亦然)。當然，位元線及字線兩者皆可沿圖16及17中所示之三角形255之兩個「對角線」邊(但不沿「水平」邊)延伸。
與偶數陣列線相比，與奇數陣列線相關聯之胞(例如，圖1中所示之記憶體胞柱22)係其兩倍之多。因此，複數個字線28包括一組第一字線及一組第二字線。每一第一字線(例如，圖16中所示之字線WL1及WL3)位於兩個第二字線(例如，字線WL2與WL4)之間。每一第一字線(WL1、WL3)電接觸之柱裝置多達每一第二字線(WL2、WL4)的兩倍。此適用於圖17中所示之位元線26。藉由預先計算支援邏輯中所需陣列線選擇針對一陣列線上變化之胞數目調整胞位址解碼。可利用此項二進制解碼電路技術中眾所周知方法中的任一種方法。
已闡述了一第一記憶體層級之形成。可在此第一記憶體層級上面形成額外記憶體層級以形成一單片式三維記憶體陣列。在某些實施例中，可在若干記憶體層級之間共享導體；亦即，頂部導體將充當下一記憶體層級之底部導體。在其他實施例中，在第一記憶體層級上面形成一層級間電介質(未顯示)，平坦化其表面，且一第二記憶體層級之構造在此經平坦化之層級間電介質上開始，其中無共享導體。
一單片式三維記憶體陣列係一種其中多個記憶體層級形成於一單個基板上面(例如，一晶圓)而無中間基板之記憶體陣列。在一個或多個現有層級之層上方直接沈積或生長形成一個記憶體層級之層。相反地，如在Leedy之美國專利第5,915,167號「Three dimensional structure memory」中，藉由在單獨基板上形成記憶體層級且將該等記憶體層級黏著在彼此頂部上來構造堆疊式記憶體。可在結合之前使該等基板變薄或將其自記憶體層級移除，但由於該等記憶體層級最初係形成於單獨基板上方，因此此等記憶體並非係真正的單片式三維記憶體陣列。
一形成於一基板上面之單片式三維記憶體陣列至少包括形成於該基板上面一第一高度處之一第一記憶體層級及形成於不同於該第一高度之一第二高度處之一第二記憶體層級。三個、四個、八個或實際上任一數目之記憶體層級可在該基板上面形成於此一多層級陣列中。
在此說明之通篇中，已將一個層闡述為位於另一個層「上面」或「下面」。應理解，此等術語闡述層及元件相對於該等層及元件形成於其上之基板(在大多數實施例中係一單晶矽晶圓基板)之位置；當一個特徵較遠離該晶圓基板時該特徵位於另一特徵上面，且當一個特徵較接近時該特徵位於另一特徵下面。雖然明顯地可沿任一方向旋轉晶圓或晶粒，但該晶圓或晶粒上特徵之相對定向將不會改變。另外，該等圖式有意未按比例顯示且僅表示層及所處理之層。
已經以一圖解說明方式闡述了本發明。應理解，已使用之術語意欲具有闡述性而非限制性字之性質。
依據上文之教示內容可能對本發明做出若干修改及變化。因此，在隨附申請專利範圍之範疇內，可以不同於所具體闡述之方式實踐本發明。
20．．．記憶體胞
22．．．二極體/二極體柱/二極體引導元件
24．．．電阻率切換元件/記憶體儲存元件/反熔絲電介質
26．．．頂部導體或電極/位元線
28．．．底部導體或電極/軌道形導體/字線
30．．．經重摻雜半導體區域
32．．．中間區域
34．．．經重摻雜半導體區域
36．．．第一記憶體層級
40．．．導電層/導體或電極軌道
42．．．光阻層
44．．．絕緣材料/絕緣層
46．．．導電層
48．．．光阻層
50．．．絕緣層
52．．．溝槽
120．．．裝置層
140．．．遮蔽層
142．．．硬遮罩層
144．．．非晶碳高級圖案化膜
146．．．抗反射塗敷層
148．．．頂蓋層
150．．．第一光阻特徵
152．．．部分/側壁間隔件
154．．．遮蔽特徵
156．．．邊緣部分/拐角部分/邊緣遮蔽特徵
160．．．填充物材料層/填充物材料
162．．．第二光阻層
170．．．第二光阻特徵/正方形特徵
172．．．部分
180．．．柱形裝置
254．．．第一特徵/圓周特徵
255．．．等邊三角形
256．．．邊緣特徵
270．．．第二光阻特徵
圖1係一非揮發性記憶體胞之一透視圖；
圖2係圖1之一記憶體胞陣列之一透視圖；
圖3A至3D係圖解闡釋藉由一減性方法形成導電軌道之製程中之步驟之橫截面側視圖；
圖4A至4D係圖解闡釋藉由一大馬士革鑲嵌方法形成導電軌道之製程中之步驟之橫截面側視圖；
圖5係在形成柱結構之前的裝置層之一橫截面側視圖；
圖6B、7A、7B、8A、8B、9A、9B、9C、10、11A及12A係根據本發明之實施例製作一裝置陣列之製程步驟之側視橫截面圖且圖6A、8C、9D、11B及12B係該等製程步驟之俯視圖；及
圖13、14、15、16及17係根據本發明之一替代實施例製作一裝置之製程步驟之俯視圖。
154．．．遮蔽特徵
156．．．邊緣部分/拐角部分/邊緣遮蔽特徵
160．．．填充物材料層/填充物材料
170．．．第二光阻特徵/正方形特徵

Claims (19)

  1. 一種製作一半導體裝置之方法，其包括：在一下伏層上方形成一第一光阻層；將該第一光阻層圖案化成一第一光阻圖案，其中該第一光阻圖案包括位於該下伏層上方之複數個間隔開的第一光阻特徵；利用該第一光阻圖案作為一遮罩來蝕刻該下伏層，以形成複數個第一間隔開之特徵；移除該第一光阻圖案；在該複數個第一間隔開之特徵上方形成一第二光阻層；將該第二光阻層圖案化成一第二光阻圖案，其中該第二光阻圖案包括覆蓋該複數個第一間隔開之特徵之邊緣部分的複數個第二光阻特徵；利用該第二光阻圖案作為一遮罩，蝕刻該複數個第一間隔開之特徵之所曝露部分，以保留該複數個第一間隔開之特徵之複數個間隔開的邊緣部分；及移除該第二光阻圖案，其中：該下伏層包括位於一裝置層上方之至少一個遮蔽層；該複數個第一間隔開之特徵包括複數個間隔開之遮蔽特徵；該複數個間隔開之邊緣部分包括複數個間隔開之邊緣遮蔽特徵；且每一邊緣遮蔽特徵具有比每一相應遮蔽特徵小之一大 小。
  2. 如請求項1之方法，進一步包括利用該複數個邊緣遮蔽特徵作為一遮罩來蝕刻該裝置層以形成複數個柱裝置。
  3. 如請求項2之方法，其中該複數個柱裝置包括複數個非揮發性記憶體胞，每一胞包括一柱二極體引導元件及一電阻率切換元件。
  4. 如請求項2之方法，其中該至少一個遮蔽層包括：位於該裝置層上方之一硬遮罩層、位於該硬遮罩層上方之一非晶碳圖案化膜、位於該非晶碳圖案化膜上方之一抗反射層及位於該抗反射層上方之一頂蓋層。
  5. 一種製作一半導體裝置之方法，其包括：在一下伏層上方形成一第一光阻層；將該第一光阻層圖案化成一第一光阻圖案，其中該第一光阻圖案包括位於該下伏層上方之複數個間隔開的第一光阻特徵；利用該第一光阻圖案作為一遮罩來蝕刻該下伏層，以形成複數個第一間隔開之特徵；移除該第一光阻圖案；在該複數個第一間隔開之特徵上方形成一第二光阻層；將該第二光阻層圖案化成一第二光阻圖案，其中該第二光阻圖案包括覆蓋該複數個第一間隔開之特徵之邊緣部分的複數個第二光阻特徵；利用該第二光阻圖案作為一遮罩，蝕刻該複數個第一 間隔開之特徵之所曝露部分，以保留該複數個第一間隔開之特徵之複數個間隔開的邊緣部分；移除該第二光阻圖案在該蝕刻該下伏層之步驟之前增加該等第一光阻特徵之一大小，以減小毗鄰第一光阻特徵之間的距離；及在該蝕刻該第一複數個間隔之特徵之該等所曝露部分之步驟之前增加該等第二光阻特徵之一大小，以減小毗鄰第二光阻特徵之間的距離。
  6. 如請求項5之方法，其中增加該等第一及該等第二光阻特徵之該大小之該等步驟包括藉由一回流製程或一RELACS製程增加該等第一及該等第二光阻特徵之該大小。
  7. 如請求項5之方法，其中：將毗鄰第一光阻特徵之間之該距離自約2F減小至約1F；且將毗鄰第二光阻特徵之間之該距離自約2F減小至約1F。
  8. 如請求項5之方法，其中增加該等第二光阻特徵之該大小之該步驟包括使該等第二光阻特徵延伸出該複數個第一間隔開之特徵之該等邊緣部分。
  9. 一種製作一半導體裝置之方法，其包括：在一下伏層上方形成一第一光阻層；將該第一光阻層圖案化成一第一光阻圖案，其中該第一光阻圖案包括位於該下伏層上方之複數個間隔開的第 一光阻特徵；利用該第一光阻圖案作為一遮罩來蝕刻該下伏層，以形成複數個第一間隔開之特徵；移除該第一光阻圖案；在該複數個第一間隔開之特徵上方形成一第二光阻層；將該第二光阻層圖案化成一第二光阻圖案，其中該第二光阻圖案包括覆蓋該複數個第一間隔開之特徵之邊緣部分的複數個第二光阻特徵；利用該第二光阻圖案作為一遮罩，蝕刻該複數個第一間隔開之特徵之所曝露部分，以保留該複數個第一間隔開之特徵之複數個間隔開的邊緣部分；及移除該第二光阻圖案，其中形成該第二光阻層之該步驟包括在該複數個第一間隔開之特徵上方形成該第二光阻層，且以該第二光阻層填充毗鄰第一間隔開之特徵之間的間隔。
  10. 一種製作一半導體裝置之方法，其包括：在一下伏層上方形成一第一光阻層；將該第一光阻層圖案化成一第一光阻圖案，其中該第一光阻圖案包括位於該下伏層上方之複數個間隔開的第一光阻特徵；利用該第一光阻圖案作為一遮罩來蝕刻該下伏層，以形成複數個第一間隔開之特徵；移除該第一光阻圖案； 在該複數個第一間隔開之特徵上方形成一第二光阻層；將該第二光阻層圖案化成一第二光阻圖案，其中該第二光阻圖案包括覆蓋該複數個第一間隔開之特徵之邊緣部分的複數個第二光阻特徵；利用該第二光阻圖案作為一遮罩，蝕刻該複數個第一間隔開之特徵之所曝露部分，以保留該複數個第一間隔開之特徵之複數個間隔開的邊緣部分；移除該第二光阻圖案在該複數個第一間隔開之特徵上方及該複數個第一間隔開之特徵之間的間隔中形成一填充物材料；平坦化該填充物材料以曝露該複數個第一間隔開之特徵的上表面；及在該移除該第二光阻圖案之步驟之後，選擇性地移除該填充物材料。
  11. 如請求項10之方法，其中：該形成該第二光阻層之步驟包括在該複數個第一間隔開之特徵上方及在該填充物材料上方形成該第二光阻層；且該圖案化該第二光阻層之步驟包括形成覆蓋該複數個第一間隔開之特徵之邊緣部分且覆蓋該填充物材料之至少一部分的複數個第二光阻特徵。
  12. 一種製作一半導體裝置之方法，其包括：在一下伏層上方形成一第一光阻層； 將該第一光阻層圖案化成一第一光阻圖案，其中該第一光阻圖案包括位於該下伏層上方之複數個間隔開的第一光阻特徵；利用該第一光阻圖案作為一遮罩來蝕刻該下伏層，以形成複數個第一間隔開之特徵；移除該第一光阻圖案；在該複數個第一間隔開之特徵上方形成一第二光阻層；將該第二光阻層圖案化成一第二光阻圖案，其中該第二光阻圖案包括覆蓋該複數個第一間隔開之特徵之邊緣部分的複數個第二光阻特徵；利用該第二光阻圖案作為一遮罩，蝕刻該複數個第一間隔開之特徵之所曝露部分，以保留該複數個第一間隔開之特徵之複數個間隔開的邊緣部分；及移除該第二光阻圖案，其中每一第一間隔開之特徵之一寬度係大於毗鄰第一間隔開之特徵之間的間隔。
  13. 如請求項12之方法，其中每一第一間隔開之特徵之一寬度係約3F，且毗鄰第一間隔開之特徵之間之一間隔係約1F。
  14. 一種製作一半導體裝置之方法，其包括：在一下伏層上方形成一第一光阻層；將該第一光阻層圖案化成一第一光阻圖案，其中該第一光阻圖案包括位於該下伏層上方之複數個間隔開的第一光阻特徵； 利用該第一光阻圖案作為一遮罩來蝕刻該下伏層，以形成複數個第一間隔開之特徵；移除該第一光阻圖案；在該複數個第一間隔開之特徵上方形成一第二光阻層；將該第二光阻層圖案化成一第二光阻圖案，其中該第二光阻圖案包括覆蓋該複數個第一間隔開之特徵之邊緣部分的複數個第二光阻特徵；利用該第二光阻圖案作為一遮罩，蝕刻該複數個第一間隔開之特徵之所曝露部分，以保留該複數個第一間隔開之特徵之複數個間隔開的邊緣部分；及移除該第二光阻圖案，其中：該複數個第一間隔開之特徵中之每一者具有一正方形或矩形形狀；將該複數個第一間隔開之特徵配置於一柵格組態中；且該複數個間隔開之邊緣部分包括該複數個第一間隔開之特徵的拐角部分。
  15. 一種製作一半導體裝置之方法，其包括：在一下伏層上方形成一第一光阻層；將該第一光阻層圖案化成一第一光阻圖案，其中該第一光阻圖案包括位於該下伏層上方之複數個間隔開的第一光阻特徵；利用該第一光阻圖案作為一遮罩來蝕刻該下伏層，以形成複數個第一間隔開之特徵； 移除該第一光阻圖案；在該複數個第一間隔開之特徵上方形成一第二光阻層；將該第二光阻層圖案化成一第二光阻圖案，其中該第二光阻圖案包括覆蓋該複數個第一間隔開之特徵之邊緣部分的複數個第二光阻特徵；利用該第二光阻圖案作為一遮罩，蝕刻該複數個第一間隔開之特徵之所曝露部分，以保留該複數個第一間隔開之特徵之複數個間隔開的邊緣部分；及移除該第二光阻圖案，其中：該複數個第一間隔開之特徵中之每一者具有一圓形形狀；將該複數個第一間隔開之特徵配置於一六邊形組態中，其中每一第一間隔開之特徵皆由六個等距離最近鄰第一間隔開的特徵環繞；在該複數個第一間隔開之特徵上方配置該複數個第二光阻特徵，使得三個第二光阻特徵形成覆蓋每一第一間隔開之特徵之三個邊緣部分之一等邊三角形；且該複數個間隔開之邊緣部分包括該複數個第一間隔開之特徵的不規則橢圓形邊緣部分。
  16. 如請求項15之方法，其中：該複數個第一間隔開之特徵中之每一者具有約3F的直徑；毗鄰第一間隔開之特徵之中央之間的距離係約4F； 毗鄰第一間隔開之特徵由約1F的距離分離；且每一不規則橢圓形邊緣部分之一較小直徑係約0.7F。
  17. 如請求項15之方法，進一步包括：在該下伏層下面形成複數個字線；利用該複數個邊緣特徵作為一遮罩來蝕刻該下伏層，以形成具有一不規則橢圓形橫截面形狀的複數個柱裝置；及在該複數個柱裝置上方形成複數個位元線。
  18. 如請求項17之方法，其中：該複數個字線沿一第一方向延伸；該複數個位元線沿一第二方向延伸；該第一方向與該第二方向相差約60度；該複數個字線包括一組第一字線及一組第二字線；每一第一字線位於兩個第二字線之間；每一第一字線電接觸的柱裝置多達每一第二字線的兩倍。
  19. 一種製作一半導體裝置之方法，其包括：在一下伏層上方形成一第一光阻層；將該第一光阻層圖案化成一第一光阻圖案，其中該第一光阻圖案包括位於該下伏層上方之複數個間隔開的第一光阻特徵；利用該第一光阻圖案作為一遮罩來蝕刻該下伏層，以形成複數個第一間隔開之特徵；移除該第一光阻圖案； 在該複數個第一間隔開之特徵上方形成一第二光阻層；將該第二光阻層圖案化成一第二光阻圖案，其中該第二光阻圖案包括覆蓋該複數個第一間隔開之特徵之邊緣部分的複數個第二光阻特徵；利用該第二光阻圖案作為一遮罩，蝕刻該複數個第一間隔開之特徵之所曝露部分，以保留該複數個第一間隔開之特徵之複數個間隔開的邊緣部分；及移除該第二光阻圖案，其中該第一光阻層包括一正型第一光阻層，且該第二光阻層包括一正型第二光阻層。
TW098121903A 2008-06-30 2009-06-29 藉由利用正型光阻以雙重圖案化用於製造高密度柱結構之方法 TWI500070B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/216,108 US7732235B2 (en) 2008-06-30 2008-06-30 Method for fabricating high density pillar structures by double patterning using positive photoresist

Publications (2)

Publication Number Publication Date
TW201009893A TW201009893A (en) 2010-03-01
TWI500070B true TWI500070B (zh) 2015-09-11

Family

ID=41115156

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098121903A TWI500070B (zh) 2008-06-30 2009-06-29 藉由利用正型光阻以雙重圖案化用於製造高密度柱結構之方法

Country Status (7)

Country Link
US (3) US7732235B2 (zh)
EP (1) EP2294615B1 (zh)
JP (1) JP5336589B2 (zh)
KR (1) KR101487288B1 (zh)
CN (1) CN102077346B (zh)
TW (1) TWI500070B (zh)
WO (1) WO2010002683A2 (zh)

Families Citing this family (115)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7767570B2 (en) 2006-03-22 2010-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy vias for damascene process
US7768812B2 (en) 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US8211743B2 (en) 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
US8134137B2 (en) 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US7732235B2 (en) * 2008-06-30 2010-06-08 Sandisk 3D Llc Method for fabricating high density pillar structures by double patterning using positive photoresist
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
US7910407B2 (en) * 2008-12-19 2011-03-22 Sandisk 3D Llc Quad memory cell and method of making same
KR101585215B1 (ko) * 2009-09-14 2016-01-22 삼성전자주식회사 사이즈가 구별되는 2종의 콘택 홀을 1회 포토 공정으로 형성하는 반도체 소자의 제조방법
JP5286246B2 (ja) * 2009-12-28 2013-09-11 株式会社日立製作所 情報処理装置
US8026178B2 (en) * 2010-01-12 2011-09-27 Sandisk 3D Llc Patterning method for high density pillar structures
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8289763B2 (en) 2010-06-07 2012-10-16 Micron Technology, Inc. Memory arrays
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US9012307B2 (en) 2010-07-13 2015-04-21 Crossbar, Inc. Two terminal resistive switching device structure and method of fabricating
KR101883236B1 (ko) 2010-06-11 2018-08-01 크로스바, 인크. 메모리 디바이스를 위한 필러 구조 및 방법
US8441835B2 (en) 2010-06-11 2013-05-14 Crossbar, Inc. Interface control for improved switching in RRAM
US8374018B2 (en) 2010-07-09 2013-02-12 Crossbar, Inc. Resistive memory using SiGe material
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US8467227B1 (en) 2010-11-04 2013-06-18 Crossbar, Inc. Hetero resistive switching material layer in RRAM device and method
US8168506B2 (en) 2010-07-13 2012-05-01 Crossbar, Inc. On/off ratio for non-volatile memory device and method
US8947908B2 (en) 2010-11-04 2015-02-03 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8492195B2 (en) 2010-08-23 2013-07-23 Crossbar, Inc. Method for forming stackable non-volatile resistive switching memory devices
US8404553B2 (en) 2010-08-23 2013-03-26 Crossbar, Inc. Disturb-resistant non-volatile memory device and method
US9401475B1 (en) 2010-08-23 2016-07-26 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8889521B1 (en) 2012-09-14 2014-11-18 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8391049B2 (en) 2010-09-29 2013-03-05 Crossbar, Inc. Resistor structure for a non-volatile memory device and method
US8558212B2 (en) 2010-09-29 2013-10-15 Crossbar, Inc. Conductive path in switching material in a resistive random access memory device and control
US8351242B2 (en) 2010-09-29 2013-01-08 Micron Technology, Inc. Electronic devices, memory devices and memory arrays
US8759809B2 (en) 2010-10-21 2014-06-24 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer
US8526213B2 (en) 2010-11-01 2013-09-03 Micron Technology, Inc. Memory cells, methods of programming memory cells, and methods of forming memory cells
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
US8088688B1 (en) 2010-11-05 2012-01-03 Crossbar, Inc. p+ polysilicon material on aluminum for non-volatile memory device and method
US9454997B2 (en) * 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US8930174B2 (en) 2010-12-28 2015-01-06 Crossbar, Inc. Modeling technique for resistive random access memory (RRAM) cells
US8791010B1 (en) 2010-12-31 2014-07-29 Crossbar, Inc. Silver interconnects for stacked non-volatile memory device and method
US8815696B1 (en) 2010-12-31 2014-08-26 Crossbar, Inc. Disturb-resistant non-volatile memory device using via-fill and etchback technique
US9153623B1 (en) 2010-12-31 2015-10-06 Crossbar, Inc. Thin film transistor steering element for a non-volatile memory device
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8488365B2 (en) 2011-02-24 2013-07-16 Micron Technology, Inc. Memory cells
US8486743B2 (en) * 2011-03-23 2013-07-16 Micron Technology, Inc. Methods of forming memory cells
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8450710B2 (en) 2011-05-27 2013-05-28 Crossbar, Inc. Low temperature p+ silicon junction material for a non-volatile memory device
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8394670B2 (en) 2011-05-31 2013-03-12 Crossbar, Inc. Vertical diodes for non-volatile memory device
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US8659929B2 (en) 2011-06-30 2014-02-25 Crossbar, Inc. Amorphous silicon RRAM with non-linear device and operation
EP2735028A4 (en) 2011-07-22 2015-05-06 Crossbar Inc SEED LAYER FOR A P + SILICON GERMANIUM MATERIAL FOR A NON-VOLATILE MEMORY AND METHOD
US8674724B2 (en) 2011-07-29 2014-03-18 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US9729155B2 (en) 2011-07-29 2017-08-08 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US10056907B1 (en) 2011-07-29 2018-08-21 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8994489B2 (en) 2011-10-19 2015-03-31 Micron Technology, Inc. Fuses, and methods of forming and using fuses
US8546231B2 (en) 2011-11-17 2013-10-01 Micron Technology, Inc. Memory arrays and methods of forming memory cells
US9252188B2 (en) 2011-11-17 2016-02-02 Micron Technology, Inc. Methods of forming memory cells
US8723155B2 (en) 2011-11-17 2014-05-13 Micron Technology, Inc. Memory cells and integrated devices
KR20130063072A (ko) * 2011-12-06 2013-06-14 삼성전자주식회사 패턴 구조물 형성 방법 및 이를 이용한 커패시터 형성 방법
US8716098B1 (en) 2012-03-09 2014-05-06 Crossbar, Inc. Selective removal method and structure of silver in resistive switching device for a non-volatile memory device
US9087576B1 (en) 2012-03-29 2015-07-21 Crossbar, Inc. Low temperature fabrication method for a three-dimensional memory device and structure
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
WO2013152928A1 (en) 2012-04-13 2013-10-17 Asml Netherlands B.V. Methods of providing patterned epitaxy templates for self-assemblable block copolymers for use in device lithography
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US8765555B2 (en) 2012-04-30 2014-07-01 Micron Technology, Inc. Phase change memory cells and methods of forming phase change memory cells
US9136467B2 (en) 2012-04-30 2015-09-15 Micron Technology, Inc. Phase change memory cells and methods of forming phase change memory cells
US8796658B1 (en) 2012-05-07 2014-08-05 Crossbar, Inc. Filamentary based non-volatile resistive memory device and method
US8765566B2 (en) 2012-05-10 2014-07-01 Crossbar, Inc. Line and space architecture for a non-volatile memory device
US9741765B1 (en) 2012-08-14 2017-08-22 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US8946673B1 (en) 2012-08-24 2015-02-03 Crossbar, Inc. Resistive switching device structure with improved data retention for non-volatile memory device and method
JP5881567B2 (ja) 2012-08-29 2016-03-09 株式会社東芝 パターン形成方法
US8647981B1 (en) * 2012-08-31 2014-02-11 Micron Technology, Inc. Methods of forming patterns, and methods of forming integrated circuitry
US9312483B2 (en) 2012-09-24 2016-04-12 Crossbar, Inc. Electrode structure for a non-volatile memory device and method
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US11068620B2 (en) 2012-11-09 2021-07-20 Crossbar, Inc. Secure circuit integrated with memory layer
US8982647B2 (en) 2012-11-14 2015-03-17 Crossbar, Inc. Resistive random access memory equalization and sensing
US10283437B2 (en) * 2012-11-27 2019-05-07 Advanced Micro Devices, Inc. Metal density distribution for double pattern lithography
US9412790B1 (en) 2012-12-04 2016-08-09 Crossbar, Inc. Scalable RRAM device architecture for a non-volatile memory device and method
CN103872246B (zh) * 2012-12-14 2018-07-06 马维尔国际贸易有限公司 电阻型随机存取存储器和用于控制制造导电元件和阻性元件对应的亚分辨率特征的方法
US9406379B2 (en) 2013-01-03 2016-08-02 Crossbar, Inc. Resistive random access memory with non-linear current-voltage relationship
US9324942B1 (en) 2013-01-31 2016-04-26 Crossbar, Inc. Resistive memory cell with solid state diode
US9112145B1 (en) 2013-01-31 2015-08-18 Crossbar, Inc. Rectified switching of two-terminal memory via real time filament formation
US8934280B1 (en) 2013-02-06 2015-01-13 Crossbar, Inc. Capacitive discharge programming for two-terminal memory cells
US9553262B2 (en) 2013-02-07 2017-01-24 Micron Technology, Inc. Arrays of memory cells and methods of forming an array of memory cells
US8951918B2 (en) 2013-03-27 2015-02-10 United Microelectronics Corp. Method for fabricating patterned structure of semiconductor device
CN104103574B (zh) * 2013-04-10 2017-12-29 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
KR20160035582A (ko) * 2013-07-25 2016-03-31 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 필드 강화 피처를 갖는 저항성 메모리 디바이스
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
US9881971B2 (en) 2014-04-01 2018-01-30 Micron Technology, Inc. Memory arrays
US9362494B2 (en) 2014-06-02 2016-06-07 Micron Technology, Inc. Array of cross point memory cells and methods of forming an array of cross point memory cells
US9343506B2 (en) 2014-06-04 2016-05-17 Micron Technology, Inc. Memory arrays with polygonal memory cells having specific sidewall orientations
US9613896B2 (en) * 2015-03-18 2017-04-04 Kabushiki Kaisha Toshiba Semiconductor memory device with conductive columnar body
US9508731B2 (en) 2015-03-24 2016-11-29 Intel Corporation Pillar arrangement in NAND memory
US9502642B2 (en) 2015-04-10 2016-11-22 Micron Technology, Inc. Magnetic tunnel junctions, methods used while forming magnetic tunnel junctions, and methods of forming magnetic tunnel junctions
US9530959B2 (en) 2015-04-15 2016-12-27 Micron Technology, Inc. Magnetic tunnel junctions
US9520553B2 (en) 2015-04-15 2016-12-13 Micron Technology, Inc. Methods of forming a magnetic electrode of a magnetic tunnel junction and methods of forming a magnetic tunnel junction
KR102325201B1 (ko) 2015-04-22 2021-11-11 삼성전자주식회사 반도체 소자의 제조 방법
US9257136B1 (en) 2015-05-05 2016-02-09 Micron Technology, Inc. Magnetic tunnel junctions
US9960346B2 (en) 2015-05-07 2018-05-01 Micron Technology, Inc. Magnetic tunnel junctions
KR102475454B1 (ko) * 2016-01-08 2022-12-08 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US9680089B1 (en) 2016-05-13 2017-06-13 Micron Technology, Inc. Magnetic tunnel junctions
US10395976B1 (en) * 2018-05-13 2019-08-27 Nanya Technology Corporation Method of manufacturing semiconductor device
US10847376B2 (en) 2018-06-28 2020-11-24 Sandisk Technologies Llc In-situ deposition and etch process and apparatus for precision patterning of semiconductor devices
US10957648B2 (en) 2018-07-20 2021-03-23 Sandisk Technologies Llc Three-dimensional memory device containing contact via structure extending through source contact layer and dielectric spacer assembly
US11201267B2 (en) 2018-12-21 2021-12-14 Lumileds Llc Photoresist patterning process supporting two step phosphor-deposition to form an LED matrix array
KR102780784B1 (ko) 2020-10-20 2025-03-13 삼성전자주식회사 반도체 장치 제조 방법
CN115132573B (zh) * 2022-06-24 2024-12-31 中国工程物理研究院电子工程研究所 一种SiC材料的极小角度倾斜刻蚀工艺方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020052068A1 (en) * 1997-11-25 2002-05-02 Werner Juengling Dram capacitor array and integrated device array of substantially identically shaped devices
US20070197014A1 (en) * 2006-02-17 2007-08-23 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4799990A (en) 1987-04-30 1989-01-24 Ibm Corporation Method of self-aligning a trench isolation structure to an implanted well region
US5024971A (en) 1990-08-20 1991-06-18 Motorola, Inc. Method for patterning submicron openings using an image reversal layer of material
US5482885A (en) 1994-03-18 1996-01-09 United Microelectronics Corp. Method for forming most capacitor using poly spacer technique
US5739068A (en) 1995-02-22 1998-04-14 Micron Technology, Inc. Semiconductor processing method of making electrical contact to a node received within a mass of insulating dielectric material
JP4056588B2 (ja) 1996-11-06 2008-03-05 富士通株式会社 半導体装置及びその製造方法
US5977638A (en) 1996-11-21 1999-11-02 Cypress Semiconductor Corp. Edge metal for interconnect layers
US5915167A (en) 1997-04-04 1999-06-22 Elm Technology Corporation Three dimensional structure memory
NO972803D0 (no) * 1997-06-17 1997-06-17 Opticom As Elektrisk adresserbar logisk innretning, fremgangsmåte til elektrisk adressering av samme og anvendelse av innretning og fremgangsmåte
US6103573A (en) 1999-06-30 2000-08-15 Sandisk Corporation Processing techniques for making a dual floating gate EEPROM cell array
US6580150B1 (en) 2000-11-13 2003-06-17 Vram Technologies, Llc Vertical junction field effect semiconductor diodes
US6500755B2 (en) * 2000-12-06 2002-12-31 Advanced Micro Devices, Inc. Resist trim process to define small openings in dielectric layers
US6762092B2 (en) 2001-08-08 2004-07-13 Sandisk Corporation Scalable self-aligned dual floating gate memory cell array and methods of forming the array
DE10207131B4 (de) 2002-02-20 2007-12-20 Infineon Technologies Ag Verfahren zur Bildung einer Hartmaske in einer Schicht auf einer flachen Scheibe
US6853049B2 (en) 2002-03-13 2005-02-08 Matrix Semiconductor, Inc. Silicide-silicon oxide-semiconductor antifuse device and method of making
US7081377B2 (en) 2002-06-27 2006-07-25 Sandisk 3D Llc Three-dimensional memory
US7660181B2 (en) * 2002-12-19 2010-02-09 Sandisk 3D Llc Method of making non-volatile memory cell with embedded antifuse
JP2006511965A (ja) 2002-12-19 2006-04-06 マトリックス セミコンダクター インコーポレイテッド 高密度不揮発性メモリを製作するための改良された方法
US6946719B2 (en) 2003-12-03 2005-09-20 Matrix Semiconductor, Inc Semiconductor device including junction diode contacting contact-antifuse unit comprising silicide
US7618850B2 (en) 2002-12-19 2009-11-17 Sandisk 3D Llc Method of making a diode read/write memory cell in a programmed state
US20050226067A1 (en) 2002-12-19 2005-10-13 Matrix Semiconductor, Inc. Nonvolatile memory cell operating by increasing order in polycrystalline semiconductor material
US7176064B2 (en) 2003-12-03 2007-02-13 Sandisk 3D Llc Memory cell comprising a semiconductor junction diode crystallized adjacent to a silicide
US8637366B2 (en) 2002-12-19 2014-01-28 Sandisk 3D Llc Nonvolatile memory cell without a dielectric antifuse having high- and low-impedance states
US7800933B2 (en) 2005-09-28 2010-09-21 Sandisk 3D Llc Method for using a memory cell comprising switchable semiconductor memory element with trimmable resistance
KR100773537B1 (ko) 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
US8302134B2 (en) * 2004-03-26 2012-10-30 Sony Corporation Systems and methods for television antenna operation
CN1267389C (zh) * 2004-04-02 2006-08-02 中国石油化工股份有限公司 一种分离1－丁烯的方法
US7615337B2 (en) * 2004-08-27 2009-11-10 Intel Corporation Photoactive resist capping layer
US7042047B2 (en) 2004-09-01 2006-05-09 Micron Technology, Inc. Memory cell, array, device and system with overlapping buried digit line and active area and method for forming same
US7422985B2 (en) 2005-03-25 2008-09-09 Sandisk 3D Llc Method for reducing dielectric overetch using a dielectric etch stop at a planar surface
US20060250836A1 (en) 2005-05-09 2006-11-09 Matrix Semiconductor, Inc. Rewriteable memory cell comprising a diode and a resistance-switching material
US7812404B2 (en) 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
US20060273298A1 (en) 2005-06-02 2006-12-07 Matrix Semiconductor, Inc. Rewriteable memory cell comprising a transistor and resistance-switching material in series
US7829262B2 (en) 2005-08-31 2010-11-09 Micron Technology, Inc. Method of forming pitch multipled contacts
US7244638B2 (en) 2005-09-30 2007-07-17 Infineon Technologies Ag Semiconductor memory device and method of production
US7696101B2 (en) 2005-11-01 2010-04-13 Micron Technology, Inc. Process for increasing feature density during the manufacture of a semiconductor device
US7834338B2 (en) 2005-11-23 2010-11-16 Sandisk 3D Llc Memory cell comprising nickel-cobalt oxide switching element
US20070176160A1 (en) 2006-01-27 2007-08-02 Hamamatsu Photonics K.K. Electron tube
US7897058B2 (en) 2006-02-13 2011-03-01 Asml Netherlands B.V. Device manufacturing method and computer program product
US20080017890A1 (en) * 2006-06-30 2008-01-24 Sandisk 3D Llc Highly dense monolithic three dimensional memory array and method for forming
US8367303B2 (en) 2006-07-14 2013-02-05 Micron Technology, Inc. Semiconductor device fabrication and dry develop process suitable for critical dimension tunability and profile control
US20080085600A1 (en) 2006-10-10 2008-04-10 Toshiharu Furukawa Method of forming lithographic and sub-lithographic dimensioned structures
US7682942B2 (en) * 2007-09-28 2010-03-23 Sandisk 3D Llc Method for reducing pillar structure dimensions of a semiconductor device
US7846782B2 (en) * 2007-09-28 2010-12-07 Sandisk 3D Llc Diode array and method of making thereof
US7659208B2 (en) 2007-12-06 2010-02-09 Micron Technology, Inc Method for forming high density patterns
US7759201B2 (en) * 2007-12-17 2010-07-20 Sandisk 3D Llc Method for fabricating pitch-doubling pillar structures
US7746680B2 (en) * 2007-12-27 2010-06-29 Sandisk 3D, Llc Three dimensional hexagonal matrix memory array
US7887999B2 (en) * 2007-12-27 2011-02-15 Sandisk 3D Llc Method of making a pillar pattern using triple or quadruple exposure
US7981592B2 (en) * 2008-04-11 2011-07-19 Sandisk 3D Llc Double patterning method
US7713818B2 (en) * 2008-04-11 2010-05-11 Sandisk 3D, Llc Double patterning method
US7786015B2 (en) * 2008-04-28 2010-08-31 Sandisk 3D Llc Method for fabricating self-aligned complementary pillar structures and wiring
US7732235B2 (en) * 2008-06-30 2010-06-08 Sandisk 3D Llc Method for fabricating high density pillar structures by double patterning using positive photoresist

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020052068A1 (en) * 1997-11-25 2002-05-02 Werner Juengling Dram capacitor array and integrated device array of substantially identically shaped devices
US20070197014A1 (en) * 2006-02-17 2007-08-23 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device

Also Published As

Publication number Publication date
US7935553B2 (en) 2011-05-03
KR101487288B1 (ko) 2015-01-29
CN102077346B (zh) 2013-05-01
EP2294615A2 (en) 2011-03-16
WO2010002683A3 (en) 2010-03-04
EP2294615B1 (en) 2017-01-11
CN102077346A (zh) 2011-05-25
US20090323385A1 (en) 2009-12-31
TW201009893A (en) 2010-03-01
US20110171809A1 (en) 2011-07-14
JP5336589B2 (ja) 2013-11-06
JP2011527115A (ja) 2011-10-20
WO2010002683A2 (en) 2010-01-07
US7732235B2 (en) 2010-06-08
KR20110028525A (ko) 2011-03-18
US20100219510A1 (en) 2010-09-02
US8138010B2 (en) 2012-03-20

Similar Documents

Publication Publication Date Title
TWI500070B (zh) 藉由利用正型光阻以雙重圖案化用於製造高密度柱結構之方法
US7786015B2 (en) Method for fabricating self-aligned complementary pillar structures and wiring
US7781269B2 (en) Triangle two dimensional complementary patterning of pillars
JP5695575B2 (ja) 柱状構造のためのレジストフィーチャおよび除去可能スペーサピッチを倍増するパターニング法
US7759201B2 (en) Method for fabricating pitch-doubling pillar structures
US8658526B2 (en) Methods for increased array feature density
US8329512B2 (en) Patterning method for high density pillar structures

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees